KR20080048665A - Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device - Google Patents

Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device Download PDF

Info

Publication number
KR20080048665A
KR20080048665A KR1020060118901A KR20060118901A KR20080048665A KR 20080048665 A KR20080048665 A KR 20080048665A KR 1020060118901 A KR1020060118901 A KR 1020060118901A KR 20060118901 A KR20060118901 A KR 20060118901A KR 20080048665 A KR20080048665 A KR 20080048665A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
gate
common
Prior art date
Application number
KR1020060118901A
Other languages
Korean (ko)
Other versions
KR101374097B1 (en
Inventor
유준혁
장형석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060118901A priority Critical patent/KR101374097B1/en
Publication of KR20080048665A publication Critical patent/KR20080048665A/en
Application granted granted Critical
Publication of KR101374097B1 publication Critical patent/KR101374097B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

A TFT(Thin Film Transistor) array substrate of an IPS(In-Plane Switching) mode LCD(Liquid Crystal Display) and a manufacturing method thereof are provided to reduce the brightness at a black state when there is no the applied voltage, thereby increasing the contrast ratio of the LCD. A gate line is arrayed on a substrate with a direction. A common line(51b) is formed with the same material as the gate line in parallel. A common electrode(51c) is branched from the common line and arrayed vertically to the gate line. The first insulating layer is formed on the gate line, common line and common electrode. A data line(55a) is formed on the first insulating layer, crossed vertically to the gate line and defines a pixel area. A pixel electrode(60a) is arranged alternately against the common electrode within the pixel area and formed with the same materials as the data line. A TFT is formed within the pixel area. The second insulating layer is formed at the data line and the pixel electrode. The first hole(58a) exposes the center of the pixel electrode to the second insulating layer. The second hole(58b) exposes the first insulating layer corresponding to the center of the common electrode.

Description

횡전계 액정표시장치의 박막 트랜지스터 어레이기판 및 그의 제조방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND ITS MANUFACTURING METHOD OF IPS LIQUID CRYSTAL DISPLAY DEVICE}Thin film transistor array substrate for a transverse electric field liquid crystal display device and a method of manufacturing the same {THIN FILM TRANSISTOR ARRAY SUBSTRATE AND ITS MANUFACTURING METHOD OF IPS LIQUID CRYSTAL DISPLAY DEVICE}

도 1 및 도 2는 일반적인 횡전계 액정표시장치의 박막 트랜지스터 어레이기판을 도시한 평면도 및 단면도1 and 2 are a plan view and a cross-sectional view showing a thin film transistor array substrate of a general transverse electric field liquid crystal display device.

도 3a 내지 도 5a는 본 발명의 실시예에 따른 횡전계 액정표시장치의 박막 트랜지스터 어레이기판의 제조방법을 도시한 평면도3A to 5A are plan views illustrating a method of manufacturing a thin film transistor array substrate of a transverse electric field liquid crystal display device according to an exemplary embodiment of the present invention.

도 3b 내지 도 5b는 도 3a 내지 도 5a의 Ⅰ-Ⅰ' 선상과 Ⅱ-Ⅱ'선상을 도시한 단면도3B to 5B are cross-sectional views showing lines II ′ and II-II ′ of FIGS. 3A to 5A.

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

50: 기판 51: 게이트 배선50: substrate 51: gate wiring

51a: 게이트 전극 52: 게이트 절연막51a: gate electrode 52: gate insulating film

53: 반도체층 54: 오믹콘택층53: semiconductor layer 54: ohmic contact layer

55a: 데이터 배선 55b, 55c: 소스 전극 및 드레인전극55a: data wirings 55b and 55c: source electrode and drain electrode

57: 보호막 58a, 58b: 제1 및 제2 홀57: protective films 58a, 58b: first and second holes

60a: 화소전극60a: pixel electrode

본 발명은 액정표시장치의 박막 트랜지스터 어레이기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 횡전계방식 액정표시장치의 박막 트랜지스터 어레이기판 및 그의 제조방법에 관한 것이다.The present invention relates to a thin film transistor array substrate of a liquid crystal display device and a manufacturing method thereof, and more particularly, to a thin film transistor array substrate of a transverse electric field type liquid crystal display device and a manufacturing method thereof.

통상적으로, 액정표시장치(Liquid Crystal Display: LCD)에서는 액정패널 상에 매트릭스 형태로 배열된 액정 셀들의 광투과율을 그에 공급되는 데이터 신호를 조절함으로써 데이터 신호에 해당하는 화상을 패널 상에 표시하게 된다. In general, a liquid crystal display (LCD) displays an image corresponding to a data signal on a panel by adjusting a data signal supplied to the liquid crystal cells arranged in a matrix form on the liquid crystal panel. .

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다. Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, active matrix LCDs (AM-LCDs) in which thin film transistors and pixel electrodes connected to the thin film transistors are arranged in a matrix manner have attracted the most attention due to their excellent resolution and video performance.

상기와 같은 액정표시장치들 중에서 상부기판에 형성된 공통전극과 하부기판에 형성된 화소전극이 구비된 횡전계 액정표시장치는 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상판의 공 통전극이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.Among the liquid crystal display devices described above, a transverse electric field liquid crystal display device having a common electrode formed on an upper substrate and a pixel electrode formed on a lower substrate drives liquid crystals by an electric field applied up and down, and has characteristics such as transmittance and aperture ratio. This is excellent, and the common electrode of the top plate serves as a ground to prevent the destruction of the liquid crystal cell due to static electricity.

그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 횡전계 액정표시장치는 한 기판에 형성된 두 전극을 통한 수평전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다. However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent. Therefore, new techniques have been proposed to overcome the above disadvantages. The transverse electric field liquid crystal display device to be described below has an advantage of excellent viewing angle characteristics by a liquid crystal driving method using a horizontal electric field through two electrodes formed on one substrate.

하기 기술될 내용은 횡전계 액정표시장치에 관한 것이다. The following description relates to a transverse electric field liquid crystal display device.

도 1 및 도 2는 일반적인 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도 및 단면도이다. 1 and 2 are a plan view and a cross-sectional view illustrating a thin film transistor array substrate of a general transverse electric field liquid crystal display device.

도 1 및 도 1의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'선상의 단면도인 도 2를 참조하면, 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판은, 기판(150) 상에 가로방향으로 게이트 배선(151)과 공통배선(151b)이 평행을 이루며 형성되어 있고, 상기 공통배선(151b)에는 상기 공통배선(151b)에서 분기된 복수 개의 공통전극(151c)이 형성되고, 상기 게이트 배선(151)의 일측에는 게이트 전극(151a)이 돌출 형성된다. Referring to FIG. 2, which is cross-sectional views taken along lines II ′ and II-II ′ of FIGS. 1 and 1, a thin film transistor array substrate of a transverse electric field liquid crystal display device may include a gate wiring 151 on a substrate 150 in a horizontal direction. ) And the common wiring 151b are formed to be parallel to each other. A plurality of common electrodes 151c branched from the common wiring 151b are formed on the common wiring 151b, and one side of the gate wiring 151 is formed. The gate electrode 151a is formed to protrude.

그리고, 게이트 배선(151), 공통배선(151b), 게이트 전극(151a)이 형성된 기판(150) 상에 게이트 절연막(152)이 형성되고, 상기 게이트 절연막(152)이 형성된 기판의 게이트 전극(151a)과 오버랩되도록 박막 트랜지스터의 채널층인 반도체층(153a)이 형성된다. A gate insulating film 152 is formed on the substrate 150 on which the gate wiring 151, the common wiring 151b, and the gate electrode 151a are formed, and the gate electrode 151a of the substrate on which the gate insulating film 152 is formed. ) Is formed to form a semiconductor layer 153a, which is a channel layer of the thin film transistor.

그리고, 상기 가로 방향으로 형성된 상기 게이트 배선(151) 및 공통배선(151b)과 수직을 이루며 형성된 세로방향의 데이터 배선(155a)이 되어 있다. 따라서, 수직 교차된 게이트 배선(151) 및 데이터 배선(155a)으로 하나의 화소영역이 정의된다. The vertical data line 155a is formed to be perpendicular to the gate line 151 and the common line 151b formed in the horizontal direction. Therefore, one pixel area is defined by the vertically crossed gate line 151 and the data line 155a.

그리고, 상기 반도체층(153a) 상의 상기 데이터 배선(155a)에는 소스 전극(155b)이 상기 게이트 전극(151)과 소정면적 오버랩되게 형성되어 있고, 상기 소스 전극(155b)과 대응되는 위치에 드레인 전극(155c)이 형성되어 있다. In addition, a source electrode 155b is formed in the data line 155a on the semiconductor layer 153a so as to overlap a predetermined area with the gate electrode 151, and the drain electrode is positioned at a position corresponding to the source electrode 155b. 155c is formed.

그리고, 상기 소스 전극(155b) 및 드레인 전극(155c)이 형성된 기판 전면에 보호막(157)이 형성되고, 상기 드레인 전극(155c)과 노출되도록 보호막(157)에 콘택홀이 형성된다. In addition, a passivation layer 157 is formed on the entire surface of the substrate where the source electrode 155b and the drain electrode 155c are formed, and a contact hole is formed in the passivation layer 157 so as to be exposed to the drain electrode 155c.

그리고, 상기 보호막(157) 상에 화소영역에 형성된 공통전극(151c)과 서로 엇갈리게 형성된 화소전극(160a)이 형성되고, 상기 보호막(157)에 형성된 콘택홀을 통해 화소전극(160a)은 드레인 전극(155c)과 접촉하고 있다. In addition, the pixel electrode 160a is formed on the passivation layer 157 so as to cross the common electrode 151c formed in the pixel region, and the pixel electrode 160a is a drain electrode through the contact hole formed in the passivation layer 157. It is in contact with 155c.

도시되지는 않았지만, 상기 화소전극(160a)이 형성된 박막 트랜지스터 어레이 기판 전면에 배향막이 도포된다. 그리고, 배향막이 도포된 박막 트랜지스터 어레이 기판과 액정층을 사이에 두고 대향 배치된 컬러필터 어레이 기판이 구비된다. 상기 컬러필터 어레이 기판은 컬러필터, 블랙 매트릭스 등을 구비한다. Although not shown, an alignment layer is coated on the entire surface of the thin film transistor array substrate on which the pixel electrode 160a is formed. Then, a thin film transistor array substrate coated with an alignment film and a color filter array substrate disposed to face each other with a liquid crystal layer interposed therebetween are provided. The color filter array substrate includes a color filter, a black matrix, and the like.

이와 같은 횡전계방식 액정표시소자는, 하나의 기판(150)에 형성된 두 전극 즉, 공통전극(151c) 및 화소전극(160a)에 전압을 인가하지 않으면, 블랙(black) 상태를 표시하고, 공통전극(151c) 및 화소전극(160a)에 전압을 인가하면, 화이트(white) 상태를 표시한다. Such a transverse electric field type liquid crystal display device displays a black state when a voltage is not applied to two electrodes formed on one substrate 150, that is, the common electrode 151c and the pixel electrode 160a. When voltage is applied to the electrode 151c and the pixel electrode 160a, a white state is displayed.

이와 같은 화이트 상태와 블랙 상태에서의 대비로 나타내어지는 콘트라스트비를 증가시켜야 하는 데, 블랙 상태의 휘도를 낮추는 것도 하나의 방법이 될 수 있다. It is necessary to increase the contrast ratio represented by the contrast in the white state and the black state, but one method may be to lower the luminance of the black state.

한편, 상기 화소전극(160a) 또는 공통전극(151c)이 형성된 영역은 인접한 영역들보다 돌출 형성되어 있어, 화소전극(160a) 또는 공통전극(151c)이 형성된 영역과 인접한 영역은 단차를 갖게 된다. Meanwhile, an area in which the pixel electrode 160a or the common electrode 151c is formed protrudes from adjacent areas, and an area adjacent to the area in which the pixel electrode 160a or the common electrode 151c is formed has a step.

상기와 같이 전극(160a, 151c)들의 형성으로 인해 발생되는 단차 영역(R)에는 상기 증착된 배향막에 수행되는 러빙 공정시 러빙의 불균일을 초래하게 되고, 이 영역(R) 상에 위치되는 액정의 배열이 흐트러지게 된다. 이러한 액정의 배열 왜곡 현상은 기판 배면의 백라이트광(159b)을 투과시켜 액정의 배열 왜곡으로 인한 빛샘현상을 유발하게 되는 데, 이는 블랙 상태에서의 휘도를 오히려 증가시키게 하는 문제점이 있다. As described above, in the stepped region R generated due to the formation of the electrodes 160a and 151c, the rubbing process is caused during the rubbing process performed on the deposited alignment layer, and the liquid crystal positioned on the region R The array is disturbed. This arrangement distortion phenomenon of the liquid crystal transmits the backlight light 159b on the rear surface of the substrate to cause light leakage due to the alignment distortion of the liquid crystal, which causes a problem of increasing the luminance in the black state.

따라서, 상술한 문제점을 해결하기 위한 본 발명의 목적은 빛샘 현상을 방지하여 전압 비인가시의 블랙상태에서의 휘도를 감소시켜 액정표시장치의 콘트라스트비를 증가시키기 위한 횡전계방식 액정표시소자의 박막 트랜지스터 및 그의 제조방법을 제공함에 있다. Accordingly, an object of the present invention for solving the above problems is to prevent the light leakage phenomenon to reduce the brightness in the black state when the voltage is not applied to increase the contrast ratio of the liquid crystal display device thin film transistor of the transverse electric field type liquid crystal display device And to provide a method for producing the same.

상술한 목적을 달성하기 위한 본 발명에 따른 횡전게 액정표시장치의 박막 트랜지스터 어레이 기판은 기판과, 상기 기판 상에 일방향으로 배열된 게이트 배선과, 상기 게이트 배선과 동일 물질로 평행하게 형성되는 공통배선과, 상기 공통배선에서 분기되어 상기 게이트 배선과 수직하게 배열된 공통전극과, 상기 게이트 배선, 공통배선, 공통전극 상에 형성된 제1 절연막과, 상기 제1 절연막 상에 형성되고, 상기 게이트 배선과 수직으로 교차되어 화소영역을 정의하는 데이터 배선과, 상기 화소영역 내에 상기 공통전극과 서로 교번되도록 배치되며, 상기 데이터배선과 동일 물질로 형성된 화소전극과, 상기 화소엉역 내에 형성되는 박막 트랜지스터와, 상기 데이터 배선 및 화소전극 상에 형성된 제2 절연막과, 상기 제2 절연막에 상기 화소전극의 중심부를 노출하는 제1 홀과 상기 공통전극의 중심부에 상응하는 제1 절연막을 노출하는 제2 홀을 포함한다. A thin film transistor array substrate of a transverse liquid crystal display according to the present invention for achieving the above object is a substrate, a gate wiring arranged in one direction on the substrate, a common wiring formed in parallel with the same material as the gate wiring And a common electrode branched from the common wiring and arranged perpendicular to the gate wiring, a first insulating film formed on the gate wiring, a common wiring and a common electrode, and formed on the first insulating film. A data line which is vertically crossed to define a pixel area, a pixel electrode disposed in the pixel area so as to alternate with the common electrode, and formed of the same material as the data line, a thin film transistor formed in the pixel inverse, and A second insulating film formed on the data line and the pixel electrode, and a center of the pixel electrode on the second insulating film A and a second hole exposing the first insulation film corresponding to the central portion of the common electrode and a first hole which exposes.

상기 제1 홀의 직경은 상기 공통전극의 선폭보다 작게 형성되도록 하고, 상기 제2 홀의 직경은 상기 화소전극의 선폭보다 작게 형성되도록 한다. The diameter of the first hole is smaller than the line width of the common electrode, and the diameter of the second hole is smaller than the line width of the pixel electrode.

상기 박막 트랜지스터는 상기 게이트 배선에서 화소영역으로 돌출 형성되는 게이트 전극과, 상기 게이트 전극상에 형성된 반도체층 및 오믹 콘택층과, 상기 데이터 배선에서 돌출 형성되고, 상기 게이트 전극에 상응하는 제1 절연막 상에 형성된 소스전극 및 드레인전극을 구비한다. The thin film transistor may include a gate electrode protruding from the gate wiring to a pixel region, a semiconductor layer and an ohmic contact layer formed on the gate electrode, and protruding from the data wiring and on the first insulating layer corresponding to the gate electrode. A source electrode and a drain electrode formed in the.

상기 드레인전극은 상기 화소전극과 동일 물질로 연결 형성된다. The drain electrode is connected to the pixel electrode and formed of the same material.

상기 게이트 배선, 공통배선, 게이트 전극 및 공통전극, 상기 소스 및 드레인 전극, 화소전극 및 데이터배선은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 형성한다. The gate wiring, the common wiring, the gate electrode and the common electrode, the source and drain electrodes, the pixel electrode, and the data wiring have a specific resistance of copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), and molybdenum (Mo). ), Chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW).

상술한 목적을 달성하기 위한 본 발명에 따른 횡전게 액정표시장치의 박막 트랜지스터 어레이 기판 제조방법은 기판이 제공되는 단계와, 상기 기판상에 동일 물질로 게이트 배선, 공통배선, 게이트 전극 및 공통전극을 형성하는 단계와, 상기 게이트 전극을 포함한 기판 상에 제1 절연막을 형성하는 단계와, 상기 게이트 절연막상에 동일 물질로 소스 및 드레인 전극, 화소전극 및 데이터배선을 형성하는 단계와, 상기 데이터배선을 포함한 기판 상에 제2 절연막을 형성하는 단계와, 상기 제2 절연막을 패터닝하여 상기 화소전극의 중심부를 노출하는 제1 홀과 상기 공통전극의 중심부에 상응하는 제1 절연막을 노출하는 제2 홀을 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of fabricating a thin film transistor array substrate of a transverse liquid crystal display device, the method including: providing a substrate, and forming a gate wiring, a common wiring, a gate electrode, and a common electrode on the substrate using the same material. Forming a first insulating film on the substrate including the gate electrode, forming a source and a drain electrode, a pixel electrode, and a data wiring on the gate insulating film with the same material; Forming a second insulating film on the substrate including the first hole exposing the center of the pixel electrode by patterning the second insulating film and a second hole exposing the first insulating film corresponding to the center of the common electrode; Forming a step.

상기 제1 홀의 직경은 상기 공통전극의 선폭보다 작게 형성되도록 하고, 상기 제2 홀의 직경은 상기 화소전극의 선폭보다 작게 형성되도록 한다. The diameter of the first hole is smaller than the line width of the common electrode, and the diameter of the second hole is smaller than the line width of the pixel electrode.

상기 게이트 절연막 상에 소스 및 드레인전극 하부에 있어서, 반도체층 및 오믹콘택층을 형성하는 단계를 더 포함한다. Forming a semiconductor layer and an ohmic contact layer under the source and drain electrodes on the gate insulating layer.

상기 드레인전극은 상기 화소전극과 동일물질로 연결 형성한다. The drain electrode is formed of the same material as the pixel electrode.

상기 게이트 배선, 공통배선, 게이트 전극 및 공통전극, 상기 소스 및 드레인 전극, 화소전극 및 데이터배선은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 형성한다. The gate wiring, the common wiring, the gate electrode and the common electrode, the source and drain electrodes, the pixel electrode, and the data wiring have a specific resistance of copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), and molybdenum (Mo). ), Chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW).

상기와 같은 특징을 갖는 본 발명에 따른 횡전계 액정표시장치의 박막 트랜지스터 어레이기판 및 그의 제조방법에 대한 실시예를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다. An embodiment of a thin film transistor array substrate of a transverse electric field liquid crystal display device and a method of manufacturing the same according to the present invention having the above characteristics will be described in detail with reference to the accompanying drawings.

도 5a 및 도 5b는 본 발명의 실시예에 따른 횡전계 액정표시장치의 박막 트 랜지스터 어레이 기판을 도시한 평면도 및 단면도이고, 이를 참조하여 설명하면 다음과 같다.5A and 5B are plan and cross-sectional views illustrating a thin film transistor array substrate of a transverse electric field liquid crystal display according to an exemplary embodiment of the present invention.

도 5a 및 도 5b에 도시된 바와 같이, 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판은, 기판(50) 상에 가로방향으로 게이트 배선(51)과 공통배선(51b)이 평행을 이루며 형성되어 있고, 상기 공통배선(51b)에는 상기 공통배선(51b)에서 분기된 복수 개의 공통전극(51c)이 형성되고, 상기 게이트 배선(51)의 일측에는 게이트 전극(51a)이 돌출 형성된다. As shown in FIGS. 5A and 5B, the thin film transistor array substrate of the transverse electric field liquid crystal display device is formed on the substrate 50 with the gate wiring 51 and the common wiring 51b parallel to each other in the horizontal direction. The plurality of common electrodes 51c branched from the common wiring 51b are formed on the common wiring 51b, and the gate electrode 51a protrudes from one side of the gate wiring 51.

그리고, 게이트 배선(51), 공통배선(51b), 게이트 전극(51a)이 형성된 기판(50) 상에 게이트 절연막(52)이 형성되고, 상기 게이트 절연막(52)이 형성된 기판의 게이트 전극(51a)과 오버랩되도록 박막 트랜지스터의 채널층인 반도체층(53) 및 오믹콘택층(54)이 형성된다. The gate insulating film 52 is formed on the substrate 50 on which the gate wiring 51, the common wiring 51b, and the gate electrode 51a are formed, and the gate electrode 51a of the substrate on which the gate insulating film 52 is formed. The semiconductor layer 53 and the ohmic contact layer 54, which are channel layers of the thin film transistor, are formed to overlap each other.

그리고, 상기 가로 방향으로 형성된 상기 게이트 배선(51) 및 공통배선(51b)과 수직을 이루며 형성된 세로방향의 데이터 배선(55a)이 형성되어 있다. 따라서, 수직 교차된 게이트 배선(51) 및 데이터 배선(55a)으로 하나의 화소영역이 정의된다. A vertical data line 55a formed perpendicular to the gate line 51 and the common line 51b formed in the horizontal direction is formed. Therefore, one pixel area is defined by the vertically crossed gate line 51 and the data line 55a.

그리고, 상기 반도체층(53) 상의 상기 데이터 배선(55a)에는 소스 전극(55b)이 상기 게이트 전극(51)과 소정면적 오버랩되게 형성되어 있고, 상기 소스 전극(55b)과 대응되는 위치에 드레인 전극(55c)이 형성되어 있고, 상기 공통전극(51b)와 서로 교번되는 위치에 상기 드레인 전극(55c)과 연결되는 화소전극(60a)이 형성되어 있다. In the data line 55a on the semiconductor layer 53, a source electrode 55b is formed to overlap a predetermined area with the gate electrode 51, and a drain electrode is positioned at a position corresponding to the source electrode 55b. 55c is formed, and the pixel electrode 60a connected to the drain electrode 55c is formed at a position alternated with the common electrode 51b.

상기 공통전극(51c) 및 화소전극(60a)은 중심부에서 꺽인 구조를 갖는다. The common electrode 51c and the pixel electrode 60a have a structure bent at the center.

상기와 같이, 게이트 전극(51a), 반도체층(53), 오믹 콘택층(54) 및 소스전극(55b), 드레인 전극(55c)이 구비됨으로써, 박막 트랜지스터가 형성된다. As described above, the thin film transistor is formed by providing the gate electrode 51a, the semiconductor layer 53, the ohmic contact layer 54, the source electrode 55b, and the drain electrode 55c.

그리고, 상기 소스 전극(55b) 및 드레인 전극(55c), 화소전극(60a)이 형성된 기판 전면에 보호막(57)이 형성된다. The passivation layer 57 is formed on the entire surface of the substrate on which the source electrode 55b, the drain electrode 55c, and the pixel electrode 60a are formed.

그리고, 상기 보호막(57)에는 공통전극(51c)에 대응되도록 형성된 제1 홀(58a)과 화소전극(60a)에 대응되도록 형성된 제2 홀(58b)이 각각 형성된다. The protective layer 57 is formed with a first hole 58a formed to correspond to the common electrode 51c and a second hole 58b formed to correspond to the pixel electrode 60a.

상기 제1 홀(58a)은 공통전극(51c)에 의해 돌출된 보호막(57)을 제거하여 게이트 절연막(52)이 노출되도록 형성되고, 제1 홀의 직경은 공통전극(51c)의 선폭보다 작게 형성되도록 한다. The first hole 58a is formed to expose the gate insulating layer 52 by removing the passivation layer 57 protruding by the common electrode 51c, and the diameter of the first hole is smaller than the line width of the common electrode 51c. Be sure to

상기 제2 홀(58b)은 화소전극(60a)에 의해 돌출된 보호막(57)을 제거하여 화소전극(60a)이 노출되도록 형성되고, 상기 제2 홀의 직경은 화소전극(60a)의 선폭보다 작게 형성되도록 한다. The second hole 58b is formed to expose the pixel electrode 60a by removing the passivation layer 57 protruding by the pixel electrode 60a, and the diameter of the second hole is smaller than the line width of the pixel electrode 60a. To form.

한편, 제1 및 제2 홀(58a, 58b)이 형성됨으로써, 공통전극(51c)에 대응되는 제1 홀(58a)이 형성된 보호막(57) 및 상기 화소전극(60a)에 대응되는 제2 홀(58b)이 형성된 보호막(57)은 인접한 보호막들과 각각 단차영역(R')을 갖게 된다. 이때, 상기와 같이 제1 및 제2 홀이 각각 공통전극 및 화소전극의 선폭보다 작은 직경을 갖도록 형성되면, 상기 단차영역(R')들은 공통전극의 양측면 또는 화소전극의 양측면에 각각 대응된다. 따라서, 이 영역(R')에 상기와 같이 액정(59a)의 배열이 흐트러지더라도 소스 드레인용 및 게이트용 금속물질로 각각 형성된 공통전극(51a) 및 화소전극(60a)이 기판 배면의 백라이트광(59b)을 차단시켜 액정의 배열 왜곡으로 인한 빛샘현상을 방지할 수 있게 된다. Meanwhile, since the first and second holes 58a and 58b are formed, the passivation layer 57 having the first hole 58a corresponding to the common electrode 51c and the second hole corresponding to the pixel electrode 60a are formed. The passivation layer 57 formed with the 58b has adjacent stepped regions R 'and adjacent passivation layers, respectively. In this case, when the first and second holes are formed to have diameters smaller than the line widths of the common electrode and the pixel electrode as described above, the stepped regions R 'correspond to both sides of the common electrode or both sides of the pixel electrode, respectively. Therefore, even if the arrangement of the liquid crystals 59a is disturbed in the region R 'as described above, the common electrode 51a and the pixel electrode 60a formed of the metal material for the source drain and the gate, respectively, are backlit on the back of the substrate. By blocking (59b) it is possible to prevent light leakage caused by the distortion of the liquid crystal.

상기와 같은 본 발명에 따른 횡전계방식 액정표시장치를 제조하는 방법은 아래에서 설명하고자 한다. A method of manufacturing a transverse electric field type liquid crystal display device according to the present invention as described above will be described below.

도 3a 내지 도 5a는 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 제조방법을 도시한 평면도이고, 도 3b 내지 도 5b는 도 3a 내지 도 5a의 Ⅰ-Ⅰ' 선상과 Ⅱ-Ⅱ'선상을 도시한 단면도이다. 3A to 5A are plan views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention, and FIGS. 3B to 5B are lines II ′ and II-II ′ of FIGS. 3A to 5A. It is sectional drawing which shows a shipboard.

도 3a 및 도 3b에 도시한 바와 같이, 기판(50)상에 금속물질을 증착한 후 사진 식각공정과 같은 패터닝공정을 수행하여, 게이트배선(51), 공통배선(51b), 게이트배선(51)에서 분기되는 게이트전극(51a) 및 공통배선(51b)에서 분기되는 공통전극(51c)을 형성한다. 3A and 3B, after depositing a metal material on the substrate 50, a patterning process such as a photolithography process is performed to perform a gate wiring 51, a common wiring 51b, and a gate wiring 51. The gate electrode 51a branched from the ()) and the common electrode 51c branched from the common wiring 51b are formed.

상기 공통전극(51c)은 공통배선(51b)과 함께 화소영역을 둘러싸도록 형성되고, 중심부에서 꺾인 구조를 갖지만, 도면에는 도시되지 않은 일자형의 구조를 가질 수도 있고, 여러 번 꺾인 구조를 가질 수도 있다. The common electrode 51c is formed to surround the pixel area together with the common wiring 51b and has a bent structure at the center, but may have a straight structure not shown in the drawing, or may have a bent structure several times. .

상기 게이트배선(51), 공통배선(51b), 게이트전극(51a) 및 공통전극(51c)을 형성하는 금속물질은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질을 스퍼터링 방법을 통해 증착한다. The metal materials forming the gate wiring 51, the common wiring 51b, the gate electrode 51a, and the common electrode 51c may be copper (Cu), aluminum (Al), or aluminum alloy (AlNd) having a specific resistance. ), Molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum-tungsten (MoW) and other low-resistance metal material is deposited through a sputtering method.

다음으로, 도 4a 및 도 4b에 도시한 바와 같이, 상기 게이트 전극(51a)이 형 성된 하부기판(50)의 전면에 게이트 절연막(52), 비정질 실리콘층(53), n+ 비정질 실리콘층(54) 및 금속물질을 순차적으로 형성한다. Next, as shown in FIGS. 4A and 4B, the gate insulating layer 52, the amorphous silicon layer 53, and the n + amorphous silicon layer 54 are formed on the entire surface of the lower substrate 50 on which the gate electrode 51a is formed. ) And metal materials are formed sequentially.

상기 게이트 절연막(52)은 절연 내압 특성이 좋은 무기 절연물질인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등을 플라즈마 강화형 화학 증기 증착 방법으로 증착하여 형성하고, n+ 비정질 실리콘층(54) 및 비정질 실리콘층(53)은 SiH4 와 H2 혼합가스를 이용한 플라즈마 화학기상증착 방법으로 증착하여 형성한다. 그리고, 금속물질은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질을 스퍼터링 방법을 통해 증착한다. The gate insulating layer 52 is formed by depositing silicon oxide (SiOx) or silicon nitride (SiNx), which is an inorganic insulating material having good dielectric breakdown voltage, by a plasma enhanced chemical vapor deposition method, and an n + amorphous silicon layer 54 and The amorphous silicon layer 53 is formed by depositing a plasma chemical vapor deposition method using a SiH 4 and H 2 mixed gas. In addition, the metal material is copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum-tungsten having a specific resistance A low resistance metal material such as (MoW) is deposited through a sputtering method.

이어, 상기 금속물질 상에 하프톤 마스크 등을 이용한 사진 식각공정과 같은 패터닝공정을 수행하여, 반도체층(53) 및 오믹콘택층(54), 소스/드레인 전극(55b, 55c), 데이터 배선(55a) 및 화소전극(60a)을 형성한다. Subsequently, a patterning process such as a photolithography process using a halftone mask or the like is performed on the metal material, such that the semiconductor layer 53, the ohmic contact layer 54, the source / drain electrodes 55b and 55c, and the data line ( 55a and the pixel electrode 60a are formed.

이때, 상기 반도체층(53), 오믹콘택층(54)과 소스/드레인전극(55b, 55c)을 상기와 같이 동시에 형성할 수도 있으나, 패터닝공정을 통해 반도체층(53) 및 오믹콘택층(54)을 먼저 형성한 다음, 그 위에 금속층을 증착하고 패터닝하여 소스/드레인 전극(55b, 55c)을 형성할 수도 있다. At this time, the semiconductor layer 53, the ohmic contact layer 54 and the source / drain electrodes 55b and 55c may be simultaneously formed as described above, but the semiconductor layer 53 and the ohmic contact layer 54 are formed through a patterning process. ) May be formed first, followed by depositing and patterning a metal layer thereon to form source / drain electrodes 55b and 55c.

한편, 상기 소스/드레인전극(55b, 55c) 및 데이터 배선(55a) 형성 공정시 공통전극(51c)과 서로 교번하는 위치의 게이트 절연막(52) 상에 화소전극(60a)이 형성된다. 게이트라인(51)과 인접한 영역에 형성된 드레인 전극(55b)과 화소영역 내 에 형성된 화소 전극(60a)은 드레인전극(55b)이 형성된 영역에서 서로 연결되어 있어, 본 발명의 실시예에서는 드레인전극(55b)을 노출하도록 보호막에 형성되는 콘택홀이 요구되지 않는다. In the meantime, the pixel electrode 60a is formed on the gate insulating layer 52 at the position alternate with the common electrode 51c during the process of forming the source / drain electrodes 55b and 55c and the data line 55a. The drain electrode 55b formed in the region adjacent to the gate line 51 and the pixel electrode 60a formed in the pixel region are connected to each other in the region in which the drain electrode 55b is formed. A contact hole formed in the protective film is not required to expose 55b).

상기 공정에 의해서 게이트전극(51a)과 반도체층(53)과 소오스전극(55b)과 드레인전극(55c)으로 구성된 박막 트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 소오스 전극(55b)을 'U'자형으로 형성하고, 드레인 전극(55c)을 상기 'U'자형의 소오스 전극(55b)의 사이에 배열하여 'U'자형의 채널영역을 갖도록 형성할 수 있다. Through the above process, a thin film transistor TFT formed of the gate electrode 51a, the semiconductor layer 53, the source electrode 55b, and the drain electrode 55c is formed. The thin film transistor TFT forms a source electrode 55b in a 'U' shape, and a drain electrode 55c is arranged between the 'U' shaped source electrode 55b to form a 'U' shaped channel region. It can be formed to have.

다음으로, 도 5a 및 도 5b에 도시한 바와 같이, 박막 트랜지스터(TFT)를 포함한 하부기판(50) 전면에 PECVD 등의 증착법으로 보호막(57)을 형성한다. Next, as shown in FIGS. 5A and 5B, the protective film 57 is formed on the entire lower substrate 50 including the thin film transistor TFT by vapor deposition such as PECVD.

이어, 상기 보호막(57) 상에 사진 및 식각공정과 같은 패터닝공정을 수행하여, 공통전극(51c) 및 화소전극(60a)에 의해 돌출된 보호막(57)을 제거하여 제1 및 제2 홀(58a, 58b)을 형성한다. Subsequently, a patterning process such as a photo and an etching process is performed on the passivation layer 57 to remove the passivation layer 57 protruding by the common electrode 51c and the pixel electrode 60a, thereby removing the first and second holes ( 58a, 58b).

상기 제1 홀(58a)은 공통전극(51c)에 의해 돌출된 보호막(57)을 제거하여 게이트 절연막(52)이 노출되도록 형성되고, 제1 홀의 직경은 공통전극(51c)의 선폭보다 작게 형성되도록 한다. The first hole 58a is formed to expose the gate insulating layer 52 by removing the passivation layer 57 protruding by the common electrode 51c, and the diameter of the first hole is smaller than the line width of the common electrode 51c. Be sure to

상기 제2 홀(58b)은 화소전극(60a)에 의해 돌출된 보호막(57)을 제거하여 화소전극(60a)이 노출되도록 형성되고, 상기 제2 홀의 직경은 화소전극(60a)의 선폭보다 작게 형성되도록 한다. The second hole 58b is formed to expose the pixel electrode 60a by removing the passivation layer 57 protruding by the pixel electrode 60a, and the diameter of the second hole is smaller than the line width of the pixel electrode 60a. To form.

한편, 제1 및 제2 홀(58a, 58b)이 형성됨으로써, 공통전극(51c)에 대응되는 제1 홀(58a)이 형성된 보호막(57) 및 상기 화소전극(60a)에 대응되는 제2 홀(58b)이 형성된 보호막(57)은 인접한 보호막들과 각각 단차영역(R')을 갖게 된다. 이때, 상기와 같이 제1 및 제2 홀이 각각 공통전극 및 화소전극의 선폭보다 작은 직경을 갖도록 형성되면, 상기 단차영역(R')들은 공통전극의 양측면 또는 화소전극의 양측면에 각각 대응된다. 따라서, 이 영역(R')에 상기와 같이 액정(59a)의 배열이 흐트러지더라도 소스 드레인용 및 게이트용 금속물질로 각각 형성된 공통전극(51a) 및 화소전극(60a)이 기판 배면의 백라이트광(59b)을 차단시켜 액정의 배열 왜곡으로 인한 빛샘현상을 방지할 수 있게 된다. Meanwhile, since the first and second holes 58a and 58b are formed, the passivation layer 57 having the first hole 58a corresponding to the common electrode 51c and the second hole corresponding to the pixel electrode 60a are formed. The passivation layer 57 formed with the 58b has adjacent stepped regions R 'and adjacent passivation layers, respectively. In this case, when the first and second holes are formed to have diameters smaller than the line widths of the common electrode and the pixel electrode as described above, the stepped regions R 'correspond to both sides of the common electrode or both sides of the pixel electrode, respectively. Therefore, even if the arrangement of the liquid crystals 59a is disturbed in the region R 'as described above, the common electrode 51a and the pixel electrode 60a formed of the metal material for the source drain and the gate, respectively, are backlit on the back of the substrate. By blocking (59b) it is possible to prevent light leakage caused by the distortion of the liquid crystal.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

이상에서 설명한 바와 같은 횡전계방식 액정표시소자 및 그의 제조방법은 공통전극 및 화소전극의 선폭보다 작은 직경을 갖는 제1 및 제2 홀을 형성하고, 공통전극 및 화소전극을 소스 드레인용 및 게이트용 금속물질로 형성함으로써, 상기 공통전극 및 화소전극에 의해 기판 배면의 백라이트광이 차단되어 액정의 배열 왜곡으로 인한 빛샘현상을 방지할 수 있는 효과가 있다. As described above, the transverse electric field type liquid crystal display device and its manufacturing method form first and second holes having a diameter smaller than the line width of the common electrode and the pixel electrode, and the common electrode and the pixel electrode for the source drain and the gate. By forming the metal material, the backlight of the back surface of the substrate is blocked by the common electrode and the pixel electrode, thereby preventing the light leakage caused by the arrangement distortion of the liquid crystal.

따라서, 상기와 같이 빛샘 현상을 방지하여 전압 비인가시의 블랙상태에서의 휘도를 감소시켜 액정표시장치의 콘트라스트비를 증가시킬 수 있는 효과가 있다. Therefore, the light leakage phenomenon can be prevented as described above, thereby reducing the luminance in the black state when no voltage is applied, thereby increasing the contrast ratio of the liquid crystal display.

Claims (14)

기판과,Substrate, 상기 기판 상에 일방향으로 배열된 게이트 배선과, A gate wiring arranged in one direction on the substrate; 상기 게이트 배선과 동일 물질로 평행하게 형성되는 공통배선과, A common wiring formed in parallel with the same material as the gate wiring; 상기 공통배선에서 분기되어 상기 게이트 배선과 수직하게 배열된 공통전극과, A common electrode branched from the common wiring and arranged perpendicular to the gate wiring; 상기 게이트 배선, 공통배선, 공통전극 상에 형성된 제1 절연막과,A first insulating film formed on the gate wiring, common wiring, and common electrode; 상기 제1 절연막 상에 형성되고, 상기 게이트 배선과 수직으로 교차되어 화소영역을 정의하는 데이터 배선과, A data line formed on the first insulating film, the data line crossing the gate line perpendicularly to define a pixel region; 상기 화소영역 내에 상기 공통전극과 서로 교번되도록 배치되며, 상기 데이터배선과 동일 물질로 형성된 화소전극과, A pixel electrode disposed in the pixel region so as to be alternate with the common electrode, and formed of the same material as the data line; 상기 화소엉역 내에 형성되는 박막 트랜지스터와, A thin film transistor formed in the pixel area; 상기 데이터 배선 및 화소전극 상에 형성된 제2 절연막과,A second insulating film formed on the data line and the pixel electrode; 상기 제2 절연막에 상기 화소전극의 중심부를 노출하는 제1 홀과 상기 공통전극의 중심부에 상응하는 제1 절연막을 노출하는 제2 홀을 포함하는 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판. And a second hole exposing a center portion of the pixel electrode to the second insulating layer and a second hole exposing a first insulating layer corresponding to the center portion of the common electrode. 제1 항에 있어서, 상기 제1 홀의 직경은 상기 화소전극의 선폭보다 작게 형성되도록 하는 것을 특징으로 하는 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판.The thin film transistor array substrate of claim 1, wherein a diameter of the first hole is smaller than a line width of the pixel electrode. 제1 항에 있어서, 상기 제2 홀의 직경은 상기 공통전극의 선폭보다 작게 형성되도록 하는 것을 특징으로 하는 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판.The thin film transistor array substrate of claim 1, wherein the diameter of the second hole is smaller than the line width of the common electrode. 제1 항에 있어서, 상기 박막 트랜지스터는 The thin film transistor of claim 1, wherein the thin film transistor is 상기 게이트 배선에서 화소영역으로 돌출 형성되는 게이트 전극과,A gate electrode protruding from the gate wiring into a pixel region; 상기 게이트 전극상에 형성된 반도체층 및 오믹 콘택층과, A semiconductor layer and an ohmic contact layer formed on the gate electrode; 상기 데이터 배선에서 돌출 형성되고, 상기 게이트 전극에 상응하는 제1 절연막 상에 형성된 소스전극 및 드레인전극을 구비하는 것을 특징으로 하는 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판. And a source electrode and a drain electrode protruding from the data line and formed on the first insulating film corresponding to the gate electrode. 제1 항 또는 제4 항에 있어서, 상기 드레인전극은The method of claim 1 or 4, wherein the drain electrode 상기 화소전극과 동일 물질로 연결 형성되는 것을 특징으로 하는 횡전계 액정표시소자의 박막 트랜지스터 어레이 기판. The thin film transistor array substrate of the transverse electric field liquid crystal display device, characterized in that formed in the same material as the pixel electrode. 제1 항에 있어서, 상기 게이트 배선, 공통배선, 게이트 전극 및 공통전극은 The method of claim 1, wherein the gate wiring, the common wiring, the gate electrode and the common electrode 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴- 텅스텐(MoW) 중 어느 하나의 금속으로 형성하는 것을 특징으로 하는 횡전계 액정표시소자의 박막 트랜지스터 어레이 기판. Resistive copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum-tungsten (MoW) A thin film transistor array substrate of a transverse electric field liquid crystal display device, characterized in that formed of one metal. 제1 항에 있어서, 상기 소스 및 드레인 전극, 화소전극 및 데이터배선은 The method of claim 1, wherein the source and drain electrodes, the pixel electrode and the data wiring are 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 형성하는 것을 특징으로 하는 횡전계 액정표시소자의 박막 트랜지스터 어레이 기판의 제조방법. Resistive copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum-tungsten (MoW) A method of manufacturing a thin film transistor array substrate of a transverse electric field liquid crystal display device, characterized in that it is formed of one metal. 기판이 제공되는 단계와,Providing a substrate, 상기 기판상에 동일물질로 게이트 배선, 공통배선, 게이트 전극 및 공통전극을 형성하는 단계와,Forming a gate wiring, a common wiring, a gate electrode, and a common electrode of the same material on the substrate; 상기 게이트 전극을 포함한 기판 상에 제1 절연막을 형성하는 단계와,Forming a first insulating film on the substrate including the gate electrode; 상기 게이트 절연막상에 동일 물질로 소스 및 드레인 전극, 화소전극 및 데이터배선을 형성하는 단계와, Forming a source and a drain electrode, a pixel electrode, and a data wiring on the gate insulating layer using the same material; 상기 데이터배선을 포함한 기판 상에 제2 절연막을 형성하는 단계와,Forming a second insulating film on the substrate including the data line; 상기 제2 절연막을 패터닝하여 상기 화소전극의 중심부를 노출하는 제1 홀과 상기 공통전극의 중심부에 상응하는 제1 절연막을 노출하는 제2 홀을 형성하는 단계를 포함하는 횡전계 액정표시소자의 박막 트랜지스터 어레이 기판의 제조방법. Patterning the second insulating film to form a first hole exposing the central portion of the pixel electrode and a second hole exposing the first insulating layer corresponding to the central portion of the common electrode; Method of manufacturing a transistor array substrate. 제8 항에 있어서, 상기 제1 홀의 직경은 상기 화소전극의 선폭보다 작게 형성되도록 하는 것을 특징으로 하는 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판.The thin film transistor array substrate of claim 8, wherein the diameter of the first hole is smaller than the line width of the pixel electrode. 제8 항에 있어서, 상기 제2 홀의 직경은 상기 공통전극의 선폭보다 작게 형성되도록 하는 것을 특징으로 하는 횡전계 액정표시장치의 박막 트랜지스터 어레이 기판.The thin film transistor array substrate of claim 8, wherein a diameter of the second hole is smaller than a line width of the common electrode. 제8 항에 있어서, 상기 게이트 절연막 상에 또는 소스 및 드레인전극 하부에 있어서, 반도체층 및 오믹콘택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 횡전계 액정표시소자 박막 트랜지스터 어레이 기판 제조방법. 10. The method of claim 8, further comprising forming a semiconductor layer and an ohmic contact layer on the gate insulating layer or under the source and drain electrodes. 제8 항에 있어서, 상기 드레인전극은The method of claim 8, wherein the drain electrode 상기 화소전극과 동일물질로 연결 형성하는 것을 특징으로 하는 횡전계 액정표시소자의 박막 트랜지스터 어레이 기판. A thin film transistor array substrate of a transverse electric field liquid crystal display device, wherein the thin film transistor is formed of the same material as the pixel electrode. 제8 항에 있어서, 상기 게이트 배선, 공통배선, 게이트 전극 및 공통전극은 The method of claim 8, wherein the gate wiring, the common wiring, the gate electrode and the common electrode 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 형성하는 것을 특징으로 하는 횡전계 액정 표시소자의 박막 트랜지스터 어레이 기판의 제조방법. Resistive copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum-tungsten (MoW) A method of manufacturing a thin film transistor array substrate of a transverse electric field liquid crystal display device, characterized in that it is formed of one metal. 제8 항에 있어서, 상기 소스 및 드레인 전극, 화소전극 및 데이터배선은 The method of claim 8, wherein the source and drain electrodes, the pixel electrode and the data wiring are 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 형성하는 것을 특징으로 하는 횡전계 액정표시소자의 박막 트랜지스터 어레이 기판의 제조방법. Resistive copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum-tungsten (MoW) A method of manufacturing a thin film transistor array substrate of a transverse electric field liquid crystal display device, characterized in that it is formed of one metal.
KR1020060118901A 2006-11-29 2006-11-29 Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device KR101374097B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118901A KR101374097B1 (en) 2006-11-29 2006-11-29 Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118901A KR101374097B1 (en) 2006-11-29 2006-11-29 Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20080048665A true KR20080048665A (en) 2008-06-03
KR101374097B1 KR101374097B1 (en) 2014-03-14

Family

ID=39804729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118901A KR101374097B1 (en) 2006-11-29 2006-11-29 Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101374097B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288774B1 (en) * 1998-02-20 2001-06-01 윤종용 Liquid crystal display
KR100607145B1 (en) * 2000-02-11 2006-08-01 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device
KR100904519B1 (en) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 Array substrate for liquid crystal display and fabricating method of the same
KR101189143B1 (en) * 2004-03-31 2012-10-10 엘지디스플레이 주식회사 In-Plane Switching mode Liquid crystal display device

Also Published As

Publication number Publication date
KR101374097B1 (en) 2014-03-14

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
US8125609B2 (en) In-plane switching mode liquid crystal display device with multi-layer electrode and fabrication method thereof
US7839475B2 (en) Liquid crystal display device and method for fabricating the same
US7859629B2 (en) In-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are arranged on opposite sides of the respective upper and lower pixel regions
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR20080071001A (en) Liquid crystal display panel and method of manufacturing the same
KR20020055784A (en) A substrate for IPS mode Liquid crystal display device and method for fabricating the same
KR101275069B1 (en) Array substrate for fringe field switching mode liquid crystal display device
KR100876403B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
US7593084B2 (en) IPS LCD device comprising an empty space filled with air formed between the common and pixel electrodes and a method of fabricating the same
US7157303B2 (en) Thin film transistor array substrate and fabricating method thereof
KR20070071163A (en) Method of fabricating liquid crystal display device
KR101307961B1 (en) Array substrate for In-Plane Switching mode LCD
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR20110031597A (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
KR101189143B1 (en) In-Plane Switching mode Liquid crystal display device
KR101609826B1 (en) Array substrate for fringe field switching mode liquid crystal display device
KR101374097B1 (en) Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device
KR20110066724A (en) Array substrate for in-plane switching mode lcd and the method of fabricating the same
KR101142886B1 (en) An array substrate for IPS mode LCD and method of fabricating of the same
KR100887668B1 (en) An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR20120075124A (en) Method for fabricating array substrate for liquid crystal display device of ffs mode
KR101668993B1 (en) In Plane Switching mode Liquid Crystal Display Device
KR20110067369A (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101399154B1 (en) Liquid crystal display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 7