KR20080046502A - 디스플레이 패널의 구동장치 및 이를 구비하는 디스플레이장치 - Google Patents

디스플레이 패널의 구동장치 및 이를 구비하는 디스플레이장치 Download PDF

Info

Publication number
KR20080046502A
KR20080046502A KR1020060116034A KR20060116034A KR20080046502A KR 20080046502 A KR20080046502 A KR 20080046502A KR 1020060116034 A KR1020060116034 A KR 1020060116034A KR 20060116034 A KR20060116034 A KR 20060116034A KR 20080046502 A KR20080046502 A KR 20080046502A
Authority
KR
South Korea
Prior art keywords
signal
address
layer
driving
lines
Prior art date
Application number
KR1020060116034A
Other languages
English (en)
Inventor
정무일
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060116034A priority Critical patent/KR20080046502A/ko
Publication of KR20080046502A publication Critical patent/KR20080046502A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H01B7/04—Flexible cables, conductors, or cords, e.g. trailing cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 외부로부터 입력되는 영상신호로부터 어드레스 구동 제어신호를 생성하고, 상기 어드레스 구동 제어신호에 의하여 데이터 신호를 어드레스 구동 IC를 통하여 어드레스 전극에 인가하여 표시하고자 하는 방전셀을 선택하여 구동하는 것으로, 상기 어드레스 구동제어신호를 버퍼링하는 적어도 하나 이상의 버퍼 IC들과 상기 버퍼 IC들이 실장되는 것으로 2이상의 층으로 형성되는 로직 버퍼 인쇄회로기판을 포함하는 로직 버퍼 보드를 구비하고, 상기 로직 버퍼 인쇄회로기판이, 제1 신호 라인들이 배치되는 제1 신호층; 상기 제1 신호층 아래에 위치되는 것으로, 파워 라인이 배치되는 파워층; 상기 파워 라인층 아래에 위치되는 것으로, 접지 라인들이 배치되는 접지층; 및 상기 접지층 아래에 배치되는 것으로, 제2 신호 라인들이 배치되는 제2 신호층을 구비하는 디스플레이 패널의 구동장치를 제공한다.

Description

디스플레이 패널의 구동장치 및 이를 구비하는 디스플레이 장치{Apparatus for driving display panel and device therewith}
도 1은 본 발명이 적용되는 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 본 발명에 따른 바람직한 실시예로서, 플라즈마 디스플레이 패널의 구동장치를 보여주는 블록도이다.
도 3은 도 2의 논리 제어부와 어드레스 구동부를 개략적으로 도시한 블록도이다.
도 4는 도 3의 로직 버퍼 인쇄회로기판의 일단면 Ⅳ-Ⅳ를 개략적으로 도시한 도면이다.
도 5는 도 2 내지 도 4의 플라즈마 디스플레이 패널의 구동장치를 포함하는 플라즈마 디스플레이 장치의 일 단면을 개략적으로 도시한 도면이다.
도 6은 도 2 내지 도 4의 플라즈마 디스플레이 패널의 구동장치에서, 하나의 서브필드에 대하여 각각의 전극 라인들에 인가되는 구동 신호들의 일 실시예를 도시한 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
22: 논리제어부, 23: 어드레스 구동부,
24: X 구동부, 25: Y 구동부,
31: 로직 보드, 33: 플렉시블 케이블,
40: 로직 버퍼 보드, 41: 버퍼 인쇄회로기판,
42: 버퍼 IC, 130: 섀시.
본 발명은 디스플레이 패널의 구동장치에 관한 것으로서, 보다 상세하게는 다층 구조의 인쇄회로기판(PCB)위에 형성된 로직 버퍼를 통하여 어드레스 구동신호가 인가됨으로써, 표시하고자 하는 방전셀을 선택하는 데이터 신호를 어드레스 전극라인들에 인가하여 디스플레이 패널을 구동하는 디스플레이 패널의 구동장치에 관한 것이다.
평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)이 주목받고 있다. 플라즈마 디스플레이 패널은 방전현상을 이용하여 화상을 표현하는 디스플레이 장치인데, 일반적으로 플라즈마 디스플레이 패널은 구동 전압의 형태에 따라서 직류형과 교류형으로 나눌 수 있으며, 직류형의 경우 방전시간의 지연시간이 긴 단점으로 인하여 교류형 플라즈마 디스플레이 패널의 개발이 많이 이루어지고 있다.
교류형 플라즈마 디스플레이 패널로는 3전극을 구비하고 교류 전압에 의하여 구동되는 3전극 교류 면방전 방식의 플라즈마 디스플레이 패널이 대표적이다. 일반 적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널은 다층의 판으로 이루어져 있으며, 종래의 화면표시장치인 음극선관(CRT)에 비하여 두께가 얇고 가벼우면서도 넓은 화면을 제공할 수 있기에 공간적으로 유리하다.
통상의 플라즈마 디스플레이 패널의 일 예로서, 3-전극 면방전 방식의 플라즈마 디스플레이 패널과 그 구동장치, 및 구동방법이 본 출원인의 미국 특허 제6,744,218호(명칭: Method of driving a plasma display panel in which the width of display sustain pulse varies)에 개시되어 있다.
플라즈마 디스플레이 패널은 다수개의 디스플레이 셀들을 구비하며, 하나의 디스플레이 셀은 세 개(적색, 녹색, 청색)의 방전셀들로 구성되며, 상기 방전셀들의 방전 상태를 조절함에 따라 화상의 계조를 표현한다.
상기 플라즈마 디스플레이 패널은 교대로 나란히 배열되는 X 전극 및 Y 전극의 유지 전극쌍들과 어드레스 전극이 교차되는 영역에 방전셀들이 형성된다. 디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위하여 각각의 계조 가중치에 따른 복수개의 서브-필드들이 존재하고, 상기 각각의 서브-필드마다 리셋 주기, 어드레스 주기, 및 유지방전 주기들이 존재하여 플라즈마 디스플레이 패널이 구동된다.
리셋 주기에는 전체 방전셀을 초기화한다. 다음 어드레스 주기에는 각각의 Y 전극에 순차적으로 스캔 펄스가 인가되고, 각각의 방전셀들 중에서 표시하고자 하는 방전셀에 해당하는 어드레스 전극에 상기 스캔 펄스와 동기되는 어드레스 전압이 인가되어, 표시하고자 하는 방전셀을 선택한다. 이어지는 유지방전 주기에 X 전극 및 Y 전극에 유지펄스를 인가하여 표시하고자 하는 방전셀에서만 유지방전이 일어날 수 있도록 하여 화상을 표현한다.
이를 위하여, 로직 보드에서 어드레스 구동신호를 생성하고, 어드레스 구동 IC를 통하여 표시하고자 하는 방전셀을 선택하는 데이터 신호를 어드레스 전극라인들에 인가하여 디스플레이 패널을 구동한다. 이때, 다층 구조의 인쇄회로기판(PCB)위에 형성된 로직 버퍼 및 어드레스 구동 IC를 통하여 어드레스 구동신호가 인가됨으로써, 상기 데이터 신호가 어드레스 전극 라인들에 인가된다.
통상의 플라즈마 디스플레이 패널의 구동장치에 사용되는 로직 버퍼 인쇄회로기판(PCB, Printed Circuit Board)은 구조적 특성상 길고 폭이 좁은 형상을 하고 있다. 또한, 인쇄회로기판의 크기를 축소하면서 여러 가지 보스 홀(boss hole)과 집적회로 소자들, 및 대용량 수동소자들이 최상층에 탑재되므로, 최상층이 그 위에 배선하기가 매우 힘든 구조를 갖는다.
따라서, 종래의 플라즈마 디스플레이 패널의 구동장치에서는 로직 버퍼 인쇄회로기판의 제1층에 소수의 신호(signal) 라인들이 배선되고, 제2층에 주요 신호(critical signal) 라인들 및 일반적인 신호(signal) 라인들이 배선된다. 또한, 제4층에 60~70V의 어드레스 전압과 35~35V의 어드레스 에너지 회수 전압 등의 대신호를 위한 파워 라인들이 배선되고, 그 위에 그라운드 라인들을 위한 층이 형성되어 로직 신호 라인들과 파워 라인들이 이격된다.
하지만, 종래의 로직 버퍼 인쇄회로기판에 의한 경우에, 어드레스 대신호와 로직 신호의 혼재로 인한 신호 혼선(signal integrity) 및 EMI(Electro-Magnetic Interference, 전자파 장애) 방사가 증가될 수 있는 문제점이 있다.
즉, 제2층에 배선된 주요 신호(critical signal) 라인들은 제1층을 기준층(reference layer)으로 사용하게 되는데, 신호 라인들이 배선되어 있어 리턴 전류 경로(return current path)가 형성되기 힘들다. 또한, 이로 인해 신호 혼선(signal integrity) 및 패턴 임피던스 미스매칭(pattern impedance mismatching)이 발생할 수 있으며, 그로 인하여 EMI(Electro-Magnetic Interference, 전자파 장애) 방사가 증가될 수 있는 문제점이 있다.
본 발명은, 로직 버퍼 인쇄회로기판의 적층 구조를 최적화함으로써, 어드레스 대신호 및 로직 신호의 혼재에 따른 신호 혼선 및 EMI를 저감시킬 수 있는 디스플레이 패널의 구동장치를 제공하는 것을 목적으로 한다.
본 발명은, 외부로부터 입력되는 영상신호로부터 어드레스 구동 제어신호를 생성하고, 상기 어드레스 구동 제어신호에 의하여 데이터 신호를 어드레스 구동 IC를 통하여 어드레스 전극에 인가하여 표시하고자 하는 방전셀을 선택하여 구동하는 것으로, 상기 어드레스 구동제어신호를 버퍼링하는 적어도 하나 이상의 버퍼 IC들과 상기 버퍼 IC들이 실장되는 것으로 2이상의 층으로 형성되는 로직 버퍼 인쇄회로기판을 포함하는 로직 버퍼 보드를 구비하고, 상기 로직 버퍼 인쇄회로기판이, 제1 신호 라인들이 배치되는 제1 신호층; 상기 제1 신호층 아래에 위치되는 것으로, 파워 라인이 배치되는 파워층; 상기 파워 라인층 아래에 위치되는 것으로, 접 지 라인들이 배치되는 접지층; 및 상기 접지층 아래에 배치되는 것으로, 제2 신호 라인들이 배치되는 제2 신호층을 구비하는 디스플레이 패널의 구동장치를 제공한다.
상기 디스플레이 패널의 구동장치는 상기 어드레스 구동 제어신호가 생성되는 로직보드, 상기 로직 버퍼 보드와 상기 어드레스 전극 사이에 위치되어 상호 연결하는 플렉시블 케이블을 더 구비하는 것이 바람직하다.
상기 어드레스 구동 IC가 상기 플렉시블 케이블 위에 실장되는 것이 바람직하다.
상기 플렉시블 케이블이 굴절 가능한 것이 바람직하다.
상기 제1 신호층, 상기 파워층, 상기 접지층에 각각을 관통하는 비하 홀이 형성되는 것이 바람직하다.
디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위하여 각각의 계조 가중치에 따른 복수개의 서브-필드들이 존재하고, 상기 각각의 서브-필드마다 리셋 주기, 어드레스 주기, 및 유지방전 주기들이 존재하고, 상기 어드레스 주기에, 주사 전극에 순차적으로 스캔 신호가 인가되고, 각각의 상기 방전셀들 중에서 표시하고자 하는 방전셀의 상기 어드레스 전극에 상기 데이터 신호가 인가되어 표시하고자 하는 방전셀을 선택하는 것이 바람직하다.
상기 제1 신호 라인들이 상기 버퍼 IC들이 입력 및 출력 신호 라인들을 포함할 수 있다.
상기 제2 신호 라인들이 상기 어드레스 구동 IC들의 제어 신호 라인들을 포 함할 수 있다.
상기 파워 라인들이 60V 이상 80V 이하의 전압을 갖는 데이터 신호의 라인들과 30V 이상 40V 이하의 전압을 갖는 어드레스 에너지 회수 라인들을 포함할 수 있다.
본 발명의 다른 측면은, 화상을 구현하는 디스플레이 패널, 상기 디스플레이 패널을 구동하는 구동장치, 및 일면에 상기 디스플레이 패널을 지지하고 다른 일면에 상기 구동장치를 지지하는 섀시를 구비하고, 상기 구동장치가 어드레스 구동제어신호를 버퍼링하는 적어도 하나 이상의 버퍼 IC들과 상기 버퍼 IC들이 실장되는 것으로 2이상의 층으로 형성되는 로직 버퍼 인쇄회로기판을 포함하는 로직 버퍼 보드를 구비하고, 상기 로직 버퍼 인쇄회로기판이, 제1 신호 라인들이 배치되는 제1 신호층; 상기 제1 신호층 아래에 위치되는 것으로, 파워 라인이 배치되는 파워층; 상기 파워 라인층 아래에 위치되는 것으로, 접지 라인들이 배치되는 접지층; 및 상기 접지층 아래에 배치되는 것으로, 제2 신호 라인들이 배치되는 제2 신호층을 구비하는 디스플레이 장치를 제공한다.
본 발명에 따르면, 로직 버퍼 인쇄회로기판의 적층 구조를 최적화함으로써, 어드레스 대신호 및 로직 신호의 혼재에 따른 신호 혼선 및 EMI를 저감시킬 수 있다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명이 적용되는 3-전극 면방전 방식의 플라즈마 디스플레이 패널 의 구조를 보여주는 내부 사시도이다.
도면을 참조하면, 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1∼ABm), 유전층(11, 15), Y 전극 라인들(Y1∼Yn), X 전극 라인들(X1∼Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1∼ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1∼ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1∼ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀(14)의 방전 영역을 구획하고 각 방전셀(14) 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 뒤쪽 글라스 기판(13)위에 형성되는 아래쪽 유전층(15)과 격벽(17)들 사이에 형성되는 공간의 내면에 형성된다.
X 전극 라인들(X1∼Xn)과 Y 전극 라인들(Y1∼Yn)은 어드레스 전극 라인들(AR1 ∼ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀(14)을 설정한다. 각 X 전극 라인(X1∼Xn)과 각 Y 전극 라인(Y1 ∼Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극 라인이 결합되어 형성된다. 여기서, X 전 극 라인들(X1∼Xn)은 각각의 방전셀(14)에서 유지 전극이 되고, Y 전극 라인들(Y1∼Yn)은 각각의 방전셀(14)에서 주사 전극이 되고, 어드레스 전극 라인들(AR1 ∼ABm) 각각의 방전셀(14)에서 어드레스 전극이 된다.
도 2는 본 발명에 따른 바람직한 실시예로서, 플라즈마 디스플레이 패널의 구동장치를 보여주는 블록도이다.
도면을 참조하면, 플라즈마 표시 패널(1)의 구동 장치(20)는 영상 처리부(21), 논리 제어부(22), 어드레스 구동부(23), X 구동부(24), 및 Y 구동부(25)를 포함한다. 본 발명에 따른 디스플레이 패널의 구동장치(20)는 도 6에 도시된 구동방법에 의하여 구동된다.
영상 처리부(21)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(22)는 영상 처리부(21)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다.
이때, 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25) 등의 구동부에서 상기 구동 제어 신호들(SA, SY, SX)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다.
즉, 어드레스 구동부(23)는, 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 3은 도 2의 논리 제어부와 어드레스 구동부를 개략적으로 도시한 블록도이다.
도면을 참조하면, 플라즈마 디스플레이 패널의 구동장치는 외부로부터 입력되는 영상신호로부터 어드레스 구동 제어신호를 생성하고, 어드레스 구동 제어신호에 의하여 데이터 신호를 어드레스 구동 IC(331)를 통하여 어드레스 전극에 인가하여 표시하고자 하는 방전셀을 선택하여 구동한다. 이를 위하여 플라즈마 디스플레이 패널의 구동장치는 로직 보드(31); 로직 버퍼 보드(40); 및 플렉시블 케이블(33)을 구비한다.
상기 로직 보드(31)는 외부로부터 입력되는 영상신호로부터 어드레스 구동 제어신호를 생성한다. 상기 로직 버퍼 보드(40)는 상기 어드레스 구동 제어신호를 버퍼링하여 어드레스 구동 IC(331)로 출력한다. 상기 플렉시블 케이블(33)은 로직 버퍼 보드(40)와 어드레스 전극 사이에 위치되어 상호 연결한다.
상기 로직보드(31)는 영상신호로부터 어드레스 구동 제어신호 뿐만 아니라, X 구동 제어신호와 Y 구동 제어신호를 생성하여 각각의 X 구동보드, Y 구동보드, 및 어드레스 구동부로 출력한다. 이때, 로직보드(31)는 도 2의 논리 제어부(22)에 해당하고, 로직 버퍼 보드(40)와 어드레스 구동 IC(331)는 어드레스 구동부(23)에 해당한다. X 구동보드와 Y 구동보드는 각각 도 2의 X 구동부(24) 및 Y 구동부(25)에 해당한다.
로직 버퍼 보드(40)는 적어도 하나 이상의 버퍼 IC들(42)과 로직 버퍼 인쇄회로기판(41)을 포함한다. 버퍼 IC(42)는 어드레스 구동제어신호를 버퍼링한다. 로직 버퍼 인쇄회로기판(41)은 버퍼 IC(42)들이 실장되는 것으로 2이상의 층으로 형성될 수 있다.
어드레스 주기(도 6의 PA)에 어드레스 구동 IC(331)를 통하여 어드레스 전극 라인들에 데이터 신호가 인가된다. 어드레스 구동 IC(331)에는, 제1레벨(VA)의 전원과 어드레스 전극 라인들의 연결을 제어하는 제1 제어스위치와 어드레스 전극 라인들과 제2레벨 즉, 접지 레벨(VG)의 전원의 연결을 제어하는 제2 제어스위치가 포함될 수 있다.
플렉시블 케이블(33)은 굴절 가능한 것이 바람직하다. 통상적으로 구동장치가 패널의 배면에 설치되므로, 180도 이상 굴절 가능한 것이 바람직하다.
도 4는 도 3의 로직 버퍼 인쇄회로기판의 일단면 Ⅳ-Ⅳ를 개략적으로 도시한 도면이다.
도면을 참조하면, 로직 버퍼 인쇄회로기판(41)은 제1 신호층(P1); 파워 층(P2); 접지층(P3); 및 제2 신호층(P4)을 구비한다. 이때, 로직 버퍼 인쇄회로기판(41)은 각각의 층들이 제1 신호층(P1); 파워층(P2); 접지층(P3); 및 제2 신호층(P4)의 순서로 적층되어 형성된다.
상기 제1 신호층(P1)에는 제1 신호 라인들이 배치된다. 상기 파워층(P2)은 제1 신호층(P1) 아래에 위치되는 것으로, 파워 라인이 배치된다. 상기 접지층(P3)은 파워 라인층(P2) 아래에 위치되는 것으로, 접지 라인들이 배치된다. 상기 제2 신호층(P4)은 접지층(P3) 아래에 배치되는 것으로, 제2 신호 라인들이 배치된다.
로직 버퍼 인쇄회로기판(41)의 경우 원가 절감을 위해 그 크기가 축소되면서, 제1신호층, 제2신호층, 접지층, 파워층의 순서로 적층될 경우에는 신호 혼선과 EMI 방사 등의 문제가 있다. 따라서, 본 발명에서는 로직 버퍼 인쇄회로기판(41)을 도면에 도시된 바와 같은 순서로 적층하여, 신호 혼선과 EMI 방사 등의 문제를 저감시킨다.
제1 신호 라인들은 버퍼 IC들의 입력 및 출력 신호 라인들을 포함하는 소수의 신호 라인들이 될 수 있다. 또한, 제2 신호 라인들은 어드레스 구동 IC들의 제어 신호 라인들을 포함하는데, 어드레스 구동 IC의 제어를 위한 즉 CLK/DATA 등의 주요 신호(critical signal) 라인들을 포함한 일반적인 신호 라인들의 대부분이 될 수 있다.
파워 라인들은 60V 이상 80V 이하의 전압을 갖는 대신호인 데이터 신호의 라인들과 30V 이상 40V 이하의 전압을 갖는 대신호인 어드레스 에너지 회수 라인들이 될 수 있다.
또한, 상기 제1 신호층(P1), 파워층(P2), 접지층(P3)에 각각을 관통하는 비하 홀이 형성될 수 있다.
즉, 최상층인 1층에는 커넥터 부근의 소수의 신호 라인들만 존재하고, 주요 신호(critical signal)를 포함한 대부분의 신호는 비아 홀을 통하여 최하층인 4층에 배선된다. 또한 귀한 전류 경로(return current path)를 확보하기 위해 3층에 접지층(P3)이 배치되고, 대칭으로 제2층에 파워층(P2)이 형성된다.
이때, 주요 신호(critical signal)의 경우 비아 홀을 통하지만, 통상의 표준 인쇄회로기판 적층 구조에서처럼 귀환 전류 경로(3층)가 잘 형성되어, 임피던스 미스매칭(impedance mismatching)을 종래 기술에 비하여 최소화시킬 수 있다. 또한, 도면에 도시된 바와 같이 주요 신호(critical signal) 라인들이 배치된 제2 신호층(P4)의 바로 아래에 섀시(130)가 위치되므로, 도면에 도시된 바와 같이 제2 신호층(P4)에서 아래로 방사되는 EMI 노이즈는 섀시(130)에 의하여 보호(shielding)될 수 있다.
1층의 제1 신호층(P1)에 배선된 일부의 신호 라인들의 경우에도 2층의 파워층(P2)으로 귀환 전류 경로(return current path)가 형성되므로, 임피던스 미스매칭(impedance mismatching)이 최소화될 수 있다. 또한, 파워층(P2)은 접지층(P3)을 사이에 두고 주요 신호 라인들과 이격되므로, 데이터 신호(도 6의 VA)의 라인들과 어드레스 에너지 회수(address ERC) 라인들 등 대신호에 의한 CLK/DATA 신호들의 크로스 토크(crosstalk) 및 공진(resonance) 등을 줄일 수 있어, 신호 혼선(signal integrity) 문제를 개선시킬 수 있다.
본 발명에 따른 로직 버퍼 인쇄회로기판(41)은 EMI 레벨을 측정한 결과 종래의 로직 버퍼에 비해 CLK/DATA 신호의 소스 대역인 고대역(300~1000MHz)에서 5dB 이상 감소된 결과를 얻을 수 있다.
도 5는 도 2 내지 도 4의 플라즈마 디스플레이 패널의 구동장치를 포함하는 플라즈마 디스플레이 장치의 일 단면을 개략적으로 도시한 도면이다.
도면을 참조하면, 플라즈마 디스플레이 장치(100)는 화상을 구현하는 플라즈마 디스플레이 패널(110), 플라즈마 디스플레이 패널(110)을 구동하는 구동장치(20), 및 일면에 플라즈마 디스플레이 패널을 지지하고 다른 일면에 구동장치(20)를 지지하는 섀시(130)를 구비한다.
화상이 구현되는 기능을 하는 플라즈마 디스플레이 패널(110)은 제1기판(111)과 제2기판(112)을 포함하여 구성된다. 제1기판(111) 및 제2기판(112)은 소정의 간격을 두고 이격되어 있으며, 서로 마주보도록 배치되는데, 제1기판(111)과 제2기판(112) 사이에는 방전전극, 형광체층, 방전가스 등이 배치된다.
구동장치(20)는 회로소자들(121), 회로소자들(121)이 배치된 회로기판(122)을 포함하여 이루어진다. 여기서, 회로기판(122)은 섀시(130)에 장착되는데, 이를 위하여 보스(131) 및 볼트(132)가 사용된다. 구동장치(20)는 도 3의 로직 보드(31) 로직 버퍼 보드(40) 및 플렉시블 케이블(33)을 구비한다.
섀시(130)는 도전성의 철 또는 알루미늄 소재로 이루어진다. 본 실시예의 섀시(130)는 철 또는 알루미늄 소재로 이루어지나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 섀시의 소재는 특별한 제한이 없다. 그러나, 플라즈마 디스플레이 모듈(100)의 전체적인 무게를 고려할 때, 섀시(130)는 비교적 중량이 가볍고 강도 및 강성이 높은 알루미늄 소재 또는 합성수지로 이루어지는 것이 바람직하다.
섀시(130)의 일면에는 플라즈마 디스플레이 패널(110)이 부착되어 지지되고, 다른 일면에는 구동장치(20)가 부착되어 지지된다. 도 4에 도시된 바와 같이 주요 신호(critical signal) 라인들이 배치된 제2 신호층(P4)의 바로 아래에 섀시(130)가 위치되므로, 제2 신호층(P4)에서 아래로 방사되는 EMI 노이즈는 섀시(130)에 의하여 보호(shielding)될 수 있다.
도 6은 도 2 내지 도 4의 플라즈마 디스플레이 패널의 구동장치에서, 하나의 서브필드에 대하여 각각의 전극 라인들에 인가되는 구동 신호들의 일 실시예를 도시한 타이밍도이다.
디스플레이 주기로서의 단위 프레임은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF)로 분할된다. 또한, 각 서브필드(SF)는 리셋 주기(PR), 어드레스 주기(PA), 및 유지방전 주기(PS)로 분할된다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이는 255T(T는 단위 시간)이다. 이때, 제n 서브필드(SFn)의 유지방전 주기(Sn)에는 2n에 상응하는 시간이 각각 설정된다. 이에 따라, 8 개의 서브필드들 중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있다.
도면에서 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1~ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1~Xn)에 인가되는 구동 신호를, 그리고 SY1 ~ SYn은 각 Y 전극 라인(도 1의 Y1~Yn)에 인가되는 구동 신호를 가리킨다.
도면을 참조하면, 단위 서브필드(SF)의 리셋 주기(PR)에서는, 먼저 X 전극 라인들(X1~Xn)에 인가되는 전압을 접지 전압(VG)으로부터 제2 전압(VS) 예를 들어, 155 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들(Y1~Yn)과 어드레스 전극 라인들(AR1~ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1~Xn)과 Y 전극 라인들(Y1~Yn) 사이, 및 X 전극 라인들(X1~Xn)과 어드레스 전극 라인들(A1~Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1~Xn) 주위에 부극성의 벽전하들이 형성된다.
다음에, Y 전극 라인들(Y1~Yn)에 인가되는 전압이 제2 전압(VS) 예를 들어, 155 볼트(V)부터 제2 전압(VS)보다 제3 전압(VSET)만큼 더 높은 최고 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1~Xn)과 어드레스 전극 라인들(AR1~ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1~Yn)과 X 전극 라인들(X1~Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1~Yn)과 어드레스 전극 라인들(AR1~ABm) 사이에 더욱 약한 방전이 일어난다.
다음에, X 전극 라인들(X1~Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1~Yn)에 인가되는 전압이 제2 전압(VS)으로부터 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1~ABm)에는 접지 전압(VG)이 인가된다.
이어지는 어드레스 주기(PA)에서, 제2 전압(VS)보다 낮은 제4 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1~Yn)에 접지 전압(VG)의 스캔 펄스의 주사 신호가 순차적으로 인가되고, 표시방전을 일으키고자 하는 방전셀의 어드레스 전극 라인들에 어드레스 전압(VA)의 표시 데이터 신호가 인가된다.
어드레스 주기(PA)에는 어드레스 구동 IC(도 3의 331)를 통하여 어드레스 전극 라인들에 데이터 신호가 인가되어 표시하고자 하는 방전셀을 선택한다. 이때, 어드레스 전압(VA)은 스캔 신호(VG)가 인가되는 Y 전극 라인들과 어드레스 방전을 일으킬 수 있는 레벨인 것이 바람직하다.
이때, 각 어드레스 전극 라인(AR1~ABm)에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 스캔 펄스가 인가되는 동안에 정극 성 어드레스 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 또한, 보다 정확하고 효율적인 어드레스 방전을 위하여 X 전극 라인들(X1~Xn)에 제2 전압(VS)이 인가된다.
이처럼, 상기 리셋 주기(PR)에 전체 방전셀에 대하여 어드레스 방전에 적합한 벽전하 상태를 형성한 후에, 패널의 일단으로부터 타단의 방향으로, 즉, 일단의 Y 전극(Y1)으로부터 타단의 Y 전극(Yn)으로 상기 스캔 펄스가 Y1, Y2,...,Yn의 순서로 순차적으로 인가되고, 각각의 스캔 펄스가 인가되는 Y 전극(Y1,...,Yn)에 대하여 표시하고자 하는 방전셀을 형성하는 상기 어드레스 전극(A1,...,Am)을 통하여 어드레스 전압이 인가된다.
이어지는 유지방전 주기(PS)에서는, 모든 Y 전극 라인들(Y1~Yn)과 X 전극 라인들(X1~Xn)에 제2 전압(VS)의 디스플레이 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 방전셀들에서 디스플레이 유지를 위한 방전을 일으킨다.
본 발명에 따른 디스플레이 패널의 구동장치에 의하면, 로직 버퍼 인쇄회로기판의 적층 구조를 최적화함으로써, 어드레스 대신호 및 로직 신호의 혼재에 따른 신호 혼선 및 EMI를 저감시킬 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (18)

  1. 외부로부터 입력되는 영상신호로부터 어드레스 구동 제어신호를 생성하고, 상기 어드레스 구동 제어신호에 의하여 데이터 신호를 어드레스 구동 IC를 통하여 어드레스 전극에 인가하여 표시하고자 하는 방전셀을 선택하여 구동하는 것으로,
    상기 어드레스 구동제어신호를 버퍼링하는 적어도 하나 이상의 버퍼 IC들과 상기 버퍼 IC들이 실장되는 것으로 2이상의 층으로 형성되는 로직 버퍼 인쇄회로기판을 포함하는 로직 버퍼 보드를 구비하고,
    상기 로직 버퍼 인쇄회로기판이,
    제1 신호 라인들이 배치되는 제1 신호층;
    상기 제1 신호층 아래에 위치되는 것으로, 파워 라인이 배치되는 파워층;
    상기 파워 라인층 아래에 위치되는 것으로, 접지 라인들이 배치되는 접지층; 및
    상기 접지층 아래에 배치되는 것으로, 제2 신호 라인들이 배치되는 제2 신호층을 구비하는 디스플레이 패널의 구동장치.
  2. 제1항에 있어서,
    상기 어드레스 구동 제어신호가 생성되는 로직 보드, 상기 로직 버퍼 보드와 상기 어드레스 전극 사이에 위치되어 상호 연결하는 플렉시블 케이블을 더 구비하는 디스플레이 패널의 구동장치.
  3. 제2항에 있어서,
    상기 어드레스 구동 IC가 상기 플렉시블 케이블 위에 실장되는 디스플레이 패널의 구동장치.
  4. 제3항에 있어서,
    상기 플렉시블 케이블이 굴절 가능한 디스플레이 패널의 구동장치.
  5. 제1항에 있어서,
    상기 제1 신호층, 상기 파워층, 상기 접지층에 각각을 관통하는 비아 홀이 형성되는 디스플레이 패널의 구동장치.
  6. 제1항에 있어서,
    디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위하여 각각의 계조 가중치에 따른 복수개의 서브-필드들이 존재하고, 상기 각각의 서브-필드마다 리셋 주기, 어드레스 주기, 및 유지방전 주기들이 존재하고,
    상기 어드레스 주기에, 주사 전극에 순차적으로 스캔 신호가 인가되고, 각각의 상기 방전셀들 중에서 표시하고자 하는 방전셀의 상기 어드레스 전극에 상기 데이터 신호가 인가되어 표시하고자 하는 방전셀을 선택하는 디스플레이 패널의 구동장치.
  7. 제1항에 있어서,
    상기 제1 신호 라인들이 상기 버퍼 IC들의 입력 및 출력 신호 라인들을 포함하는 디스플레이 패널의 구동장치.
  8. 제1항에 있어서,
    상기 제2 신호 라인들이 상기 어드레스 구동 IC들의 제어 신호 라인들을 포함하는 디스플레이 패널의 구동장치.
  9. 제6항에 있어서,
    상기 파워 라인들이 60V 이상 80V 이하의 전압을 갖는 데이터 신호의 라인들과 30V 이상 40V 이하의 전압을 갖는 어드레스 에너지 회수 라인들을 포함하는 디스플레이 패널의 구동장치.
  10. 화상을 구현하는 디스플레이 패널, 상기 디스플레이 패널을 구동하는 구동장치, 및 일면에 상기 디스플레이 패널을 지지하고 다른 일면에 상기 구동장치를 지지하는 섀시를 구비하고,
    상기 구동장치가 어드레스 구동제어신호를 버퍼링하는 적어도 하나 이상의 버퍼 IC들과 상기 버퍼 IC들이 실장되는 것으로 2이상의 층으로 형성되는 로직 버퍼 인쇄회로기판을 포함하는 로직 버퍼 보드를 구비하고,
    상기 로직 버퍼 인쇄회로기판이,
    제1 신호 라인들이 배치되는 제1 신호층;
    상기 제1 신호층 아래에 위치되는 것으로, 파워 라인이 배치되는 파워층;
    상기 파워 라인층 아래에 위치되는 것으로, 접지 라인들이 배치되는 접지층; 및
    상기 접지층 아래에 배치되는 것으로, 제2 신호 라인들이 배치되는 제2 신호층을 구비하는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 어드레스 구동 제어신호가 생성되는 로직 보드, 상기 로직 버퍼 보드와 상기 어드레스 전극 사이에 위치되어 상호 연결하는 플렉시블 케이블을 더 구비하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 어드레스 구동 IC가 상기 플렉시블 케이블 위에 실장되는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 플렉시블 케이블이 굴절 가능한 디스플레이 장치.
  14. 제10항에 있어서,
    상기 제1 신호층, 상기 파워층, 상기 접지층에 각각을 관통하는 비아 홀이 형성되는 디스플레이 장치.
  15. 제10항에 있어서,
    디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위하여 각각의 계조 가중치에 따른 복수개의 서브-필드들이 존재하고, 상기 각각의 서브-필드마다 리셋 주기, 어드레스 주기, 및 유지방전 주기들이 존재하고,
    상기 어드레스 주기에, 주사 전극에 순차적으로 스캔 신호가 인가되고, 각각의 상기 방전셀들 중에서 표시하고자 하는 방전셀의 상기 어드레스 전극에 상기 데이터 신호가 인가되어 표시하고자 하는 방전셀을 선택하는 디스플레이 장치.
  16. 제10항에 있어서,
    상기 제1 신호 라인들이 상기 버퍼 IC들의 입력 및 출력 신호 라인들을 포함하는 디스플레이 장치.
  17. 제10항에 있어서,
    상기 제2 신호 라인들이 상기 어드레스 구동 IC들의 제어 신호 라인들을 포함하는 디스플레이 장치.
  18. 제15항에 있어서,
    상기 파워 라인들이 60V 이상 80V 이하의 전압을 갖는 데이터 신호의 라인들과 30V 이상 40V 이하의 전압을 갖는 어드레스 에너지 회수 라인들을 포함하는 디스플레이 장치.
KR1020060116034A 2006-11-22 2006-11-22 디스플레이 패널의 구동장치 및 이를 구비하는 디스플레이장치 KR20080046502A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060116034A KR20080046502A (ko) 2006-11-22 2006-11-22 디스플레이 패널의 구동장치 및 이를 구비하는 디스플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116034A KR20080046502A (ko) 2006-11-22 2006-11-22 디스플레이 패널의 구동장치 및 이를 구비하는 디스플레이장치

Publications (1)

Publication Number Publication Date
KR20080046502A true KR20080046502A (ko) 2008-05-27

Family

ID=39663431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116034A KR20080046502A (ko) 2006-11-22 2006-11-22 디스플레이 패널의 구동장치 및 이를 구비하는 디스플레이장치

Country Status (1)

Country Link
KR (1) KR20080046502A (ko)

Similar Documents

Publication Publication Date Title
KR100573120B1 (ko) 플라즈마 디스플레이 패널 구동방법 및 장치
KR100659128B1 (ko) 디스플레이 패널의 구동장치 및 그 방법
KR100822215B1 (ko) 디스플레이 패널의 구동장치
KR100787446B1 (ko) 디스플레이 패널의 구동장치 및 그 구동방법
US20080024395A1 (en) Plasma display apparatus
KR20080046502A (ko) 디스플레이 패널의 구동장치 및 이를 구비하는 디스플레이장치
KR100768204B1 (ko) 디스플레이 패널의 구동장치
KR101666915B1 (ko) 디스플레이 장치, 플라즈마 디스플레이 장치, 멀티 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치
KR100741108B1 (ko) 디스플레이 패널의 구동장치
KR100581964B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR20080018057A (ko) 플라즈마 디스플레이 장치
KR20070041901A (ko) 디스플레이 패널의 구동장치
KR100615312B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100670359B1 (ko) 디스플레이 패널의 구동장치
US20070103417A1 (en) Discharge display having three electrodes formed in a partition-wall plate of the display
KR100708744B1 (ko) 디스플레이 패널의 구동장치
KR100719581B1 (ko) 디스플레이 패널의 구동방법
KR100615311B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100626084B1 (ko) 디스플레이 패널의 구동방법 및 그 장치
KR100637247B1 (ko) 디스플레이 패널의 구동방법
KR100719575B1 (ko) 디스플레이 패널의 구동방법 및 그 구동장치
KR20080024387A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
KR20070073032A (ko) 디스플레이 패널의 구동방법 및 그 구동장치
KR20070097199A (ko) 디스플레이 패널의 구동장치 및 그 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination