KR20080044977A - Phase locked loop and method of operating phase locked loop - Google Patents

Phase locked loop and method of operating phase locked loop Download PDF

Info

Publication number
KR20080044977A
KR20080044977A KR1020060113851A KR20060113851A KR20080044977A KR 20080044977 A KR20080044977 A KR 20080044977A KR 1020060113851 A KR1020060113851 A KR 1020060113851A KR 20060113851 A KR20060113851 A KR 20060113851A KR 20080044977 A KR20080044977 A KR 20080044977A
Authority
KR
South Korea
Prior art keywords
phase
signal
output
locked loop
controlled oscillator
Prior art date
Application number
KR1020060113851A
Other languages
Korean (ko)
Inventor
유화열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060113851A priority Critical patent/KR20080044977A/en
Publication of KR20080044977A publication Critical patent/KR20080044977A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop

Abstract

A phase locked loop and a method for operating the same are provided to reduce an area thereof by sharing a charge pump in a receiving phase locked loop and a transmitting phase locked loop. A first voltage controlled oscillator(222) is connected to a first loop filter(221). A second voltage controlled oscillator(232) is connected to a second loop filter(231). A first switching circuit(211) outputs a feedback signal outputted from the first voltage controlled oscillator or a feedback signal outputted from the second voltage controlled oscillator in response to a switching control signal. A phase detector(212) receives a reference signal and an output signal of the first switching circuit and generates a control signal corresponding to a phase difference between the received signals. A charge pump(213) is connected to the phase detector. A second switching circuit(214) is formed to connect an output terminal of the charge pump with an input terminal of the first loop filter or an input terminal of the second loop filter in response to the switching control signal.

Description

위상 동기 루프 및 위상 동기 루프의 동작 방법{Phase Locked Loop and method of operating Phase Locked Loop}Phase Locked Loop and method of operating Phase Locked Loop}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 일반적인 위상 동기 루프의 기능 블락도를 나타낸다.1 shows a functional block diagram of a typical phase locked loop.

도 2는 본 발명의 실시예에 따른 위상 동기 루프의 기능 블락도를 나타낸다.2 illustrates a functional block diagram of a phase locked loop according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 위상 동기 루프의 동작 방법을 나타내는 순서도이다.3 is a flowchart illustrating a method of operating a phase locked loop according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 위상 동기 루프의 동작을 설명하기 위한 타이밍도를 나타낸다.4 is a timing diagram illustrating the operation of a phase locked loop according to an embodiment of the present invention.

본 발명은 위상 동기 루프 및 위상 동기 루프의 동작 방법에 관한 것으로, 보다 상세하게는 위상 검출기 및 전하 펌프를 공유하는 송신 위상 동기 루프와 수신 위상 동기 루프를 구비하는 위상 동기 루프 및 상기 위상 동기 루프의 동작 방법에 관한 것이다.The present invention relates to a method of operating a phase locked loop and a phase locked loop, and more particularly, a phase locked loop having a transmit phase locked loop and a receive phase locked loop sharing a phase detector and a charge pump. It relates to a method of operation.

상기 위상 동기 루프(Phase Locked Loop)는 무선 통신 시스템에 사용되는 송신기 또는 수신기에서 필요한 채널 주파수를 얻기 위한 주파수 합성 장치의 하나로써 안정적이고 정확한 주파수 신호를 얻기 위하여 상기 무선 통신 시스템에서 널리 사용되는 장치이다.The phase locked loop is one of frequency synthesizers for obtaining channel frequencies required by a transmitter or a receiver used in a wireless communication system and is widely used in the wireless communication system to obtain a stable and accurate frequency signal. .

도 1은 일반적인 위상 동기 루프의 기능 블락도를 나타낸다. 도 1을 참조하면, 상기 위상 동기 루프(100)는 송신 위상 동기 루프(Tx PLL; 110), 수신 위상 동기 루프(Rx PLL; 120), 및 온도 보상형 수정 발진기(TCXO; 130)를 구비한다. 1 shows a functional block diagram of a typical phase locked loop. Referring to FIG. 1, the phase locked loop 100 includes a transmit phase locked loop (Tx PLL) 110, a receive phase locked loop (Rx PLL) 120, and a temperature compensated crystal oscillator (TCXO) 130. .

상기 송신 위상 동기 루프(110)는 R-카운터(111), 위상 검출기(112), 전하 펌프(113), 루프 필터(114), 전압 제어 발진기(VCO; 115), 및 N-카운터(116)를 구비한다.The transmit phase locked loop 110 includes an R-counter 111, a phase detector 112, a charge pump 113, a loop filter 114, a voltage controlled oscillator (VCO) 115, and an N-counter 116. It is provided.

상기 송신 위상 동기 루프(110)와 동일하게 상기 수신 위상 동기 루프(120)는 R-카운터(121), 위상 검출기(122), 전하 펌프(123), 루프 필터(124), 전압 제어 발진기(VCO; 125),및 N-카운터(126)를 구비한다.Similar to the transmission phase lock loop 110, the reception phase lock loop 120 includes an R-counter 121, a phase detector 122, a charge pump 123, a loop filter 124, and a voltage controlled oscillator (VCO). 125, and an N-counter 126;

상기 위상 동기 루프(100)는 무선 통신 장치의 송신 또는 수신 모드에 따라서 상기 송신 위상 동기 루프(110) 또는 상기 수신 위상 동기 루프(120)가 서로 독립적으로 동작하게 된다.In the phase lock loop 100, the transmission phase lock loop 110 or the reception phase lock loop 120 operates independently of each other according to a transmission or reception mode of a wireless communication device.

상기 위상 동기 루프(100)의 동작을 간단히 설명하면, 상기 위상 동기 루프(100)는 R-카운터(111, 또는 121)로부터 출력된 소정의 신호의 기준 주파수(fr)의 위상과 전압 제어 발진기(115, 또는 125)로부터 출력된 피드백 신호의 피드백 주파 수(fvco)를 필요한 분주비로 분주한 피드백 주파수(fp)의 위상을 서로 비교하는 루프 동작을 통하여 상기 기준 주파수(fr)에 상기 피드백 주파수(fp)를 락(lock) 시킴으로써 안정적이고 정확한 채널 주파수를 생성하게 된다.Briefly describing the operation of the phase locked loop 100, the phase locked loop 100 is a phase and voltage controlled oscillator of the reference frequency (f r ) of the predetermined signal output from the R-counter (111, or 121) The feedback frequency f vco of the feedback signal output from the 115 or 125 is compared to the reference frequency f r through a loop operation for comparing the phases of the feedback frequency f p divided by the required division ratio. Locking the feedback frequency f p produces a stable and accurate channel frequency.

그런데, 상기 위상 동기 루프(100)를 구현함에 있어서 상기 송신 위상 동기 루프(110)와 상기 수신 위상 동기 루프(120)의 구성은 동일한 구성요소들로 이루어져 있다. However, in the implementation of the phase lock loop 100, the configuration of the transmission phase lock loop 110 and the reception phase lock loop 120 is composed of the same components.

특히 상기 위상 동기 루프(100)의 구성 요소들 중에서 상기 전하 펌프(113, 및 123)가 상기 위상 동기 루프(100)에서 차지하는 면적(layout area) 또는 크기(size)는 매우 크기 때문에 상기 전하 펌프(113, 및 123)의 면적 또는 크기를 줄일 수 있는 방법이 필요하다.Particularly, among the components of the phase locked loop 100, the layout area or the size of the charge pumps 113 and 123 occupies the phase locked loop 100 is very large. What is needed is a way to reduce the area or size of 113, and 123).

그런데, 상기 위상 동기 루프(100)를 설계함에 있어서 상기 전하 펌프(113, 및 123)의 면적은 상기 루프 필터(114, 및 124)에서의 전류의 미스매치(miss-match) 및 전압 컴플라이언스(compliance)의 확보를 위하여 상기 전하 펌프(113, 및 123)의 면적을 줄이는 데에는 한계가 있다.However, in designing the phase locked loop 100, the areas of the charge pumps 113 and 123 may have mismatches and voltage compliance of currents in the loop filters 114 and 124. There is a limit in reducing the area of the charge pumps 113 and 123 in order to secure.

따라서, 상기 위상 동기 루프(100)에서 상기 전하 펌프(113, 및 123)가 차지하는 면적을 줄일 수 있는 방법이 요구된다.Accordingly, there is a need for a method capable of reducing the area occupied by the charge pumps 113 and 123 in the phase locked loop 100.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상기 위상 동기 루프에서 상기 전하 펌프를 송신 위상 동기 루프와 수신 위상 동기 루프가 서로 공유하도록 하는 방법을 제시함으로써 상기 위상 동기 루프의 면적을 줄일 수 있는 위상 동기 루프 및 상기 위상 동기 루프의 동작 방법을 제공하는 것이다.Accordingly, a technical problem of the present invention is to provide a method of sharing the charge pump with the transmit phase lock loop and the receive phase lock loop in the phase lock loop, thereby reducing the area of the phase lock loop. And a method of operating the phase locked loop.

상기 기술적 과제를 해결하기 위한 위상 동기 루프는 제1루프 필터; 상기 제1루프 필터에 접속된 제1전압 제어 발진기; 제2루프 필터; 상기 제2루프 필터에 접속된 제2전압 제어 발진기; 스위칭 제어신호에 응답하여 상기 제1전압 제어 발진기로부터 출력된 피드백 신호 또는 상기 제2전압 제어 발진기로부터 출력된 피드백 신호를 출력 신호로써 출력하는 제1스위칭 회로; 기준 신호와 상기 제1스위칭 회로로부터 출력된 상기 출력 신호를 수신하고, 수신된 신호들의 위상 차이에 상응하는 제어신호를 발생하는 위상 검출기; 상기 위상 검출기에 접속된 전하 펌프 및 상기 스위칭 제어신호에 응답하여 상기 전하 펌프의 출력단과 상기 제1루프 필터의 입력단 또는 상기 제2루프 필터의 입력단에 접속시키는 제2스위칭 회로를 구비한다.A phase locked loop for solving the technical problem is a first loop filter; A first voltage controlled oscillator connected to the first loop filter; A second loop filter; A second voltage controlled oscillator connected to the second loop filter; A first switching circuit outputting a feedback signal output from the first voltage controlled oscillator or a feedback signal output from the second voltage controlled oscillator as an output signal in response to a switching control signal; A phase detector configured to receive a reference signal and the output signal output from the first switching circuit, and generate a control signal corresponding to a phase difference between the received signals; A charge pump connected to the phase detector and a second switching circuit connected to an output end of the charge pump and an input end of the first loop filter or an input end of the second loop filter in response to the switching control signal.

상기 위상 동기 루프는 상기 스위칭 제어신호를 출력하는 스위칭 제어부를 더 구비한다.The phase locked loop further includes a switching controller configured to output the switching control signal.

상기 스위칭 제어부는 상기 기준신호의 상승 에지와 하강 에지 중에서 어느하나의 에지에 응답하여 스위칭 제어 신호를 발생한다.The switching controller generates a switching control signal in response to any one of a rising edge and a falling edge of the reference signal.

상기 위상 동기 루프는 주파수 신호를 수신하고, 수신된 상기 주파수 신호를 분주하여 상기 기준 신호를 출력하는 R-카운터(R-counter)를 더 구비한다.The phase locked loop further includes an R-counter for receiving a frequency signal and dividing the received frequency signal to output the reference signal.

상기 위상 동기 루프는 상기 주파수 신호를 발생하는 온도 보상형 주파수 발진기(TCXO)를 더 구비한다.The phase locked loop further includes a temperature compensated frequency oscillator TCXO for generating the frequency signal.

상기 기술적 과제를 해결하기 위한 위상 동기 루프는 제1루프 필터; 상기 제1루프 필터에 접속된 제1전압 제어 발진기; 상기 제1전압 제어 발진기로부터 출력되는 신호를 수신하고, 수신된 신호를 N분주하여 출력하는 제1 N-카운터; 제2루프 필터; 상기 제2루프 필터에 접속된 제2전압 제어 발진기; 상기 제2전압 제어 발진기로부터 출력되는 피드백 신호를 수신하고, 수신된 신호를 N분주하여 출력하는 제2 N-카운터; 스위칭 제어 신호에 응답하여 상기 제1 N-카운터로부터 출력된 피드백 신호 또는 상기 제2 N-카운터로부터 출력된 피드백 신호를 출력 신호로써 출력하는 제1 스위칭 회로; 기준 신호와 상기 제1스위칭 회로로부터 출력된 상기 출력 신호를 수신하고, 수신된 신호들의 위상 차이에 상응하는 제어신호를 발생하는 위상 검출기; 상기 위상 검출기에 접속된 전하 펌프 및 상기 스위칭 제어신호에 응답하여 상기 전하 펌프의 출력단과 상기 제1루프 필터의 입력단 또는 상기 제2루프 필터의 입력단을 접속시키는 제2스위칭 회로를 구비한다.A phase locked loop for solving the technical problem is a first loop filter; A first voltage controlled oscillator connected to the first loop filter; A first N-counter which receives a signal output from the first voltage controlled oscillator, divides the received signal by N and outputs the received signal; A second loop filter; A second voltage controlled oscillator connected to the second loop filter; A second N-counter which receives a feedback signal output from the second voltage controlled oscillator, divides the received signal by N and outputs the received signal; A first switching circuit outputting a feedback signal output from the first N-counter or a feedback signal output from the second N-counter as an output signal in response to a switching control signal; A phase detector configured to receive a reference signal and the output signal output from the first switching circuit, and generate a control signal corresponding to a phase difference between the received signals; And a second switching circuit for connecting an output terminal of the charge pump and an input terminal of the first loop filter or an input terminal of the second loop filter in response to the charge pump connected to the phase detector and the switching control signal.

상기 기술적 과제를 해결하기 위한 위상 동기 루프의 동작 방법은 스위칭 제어신호에 응답하여 기준 신호의 위상과 제1전압 제어 발진기로부터 출력된 제1피드백 신호의 위상차이를 비교하고, 비교결과에 따라 상기 제1피드백 신호의 위상을 상기 기준 신호의 위상에 락 시키는 위상 동기 루프 동작을 수행하는 단계; 및 상기 스위칭 제어신호에 응답하여 상기 기준 신호의 위상과 제2전압 제어 발진기로부터 출력된 제2피드백 신호의 위상 차이를 비교하고, 비교결과에 따라 상기 제2피드백 신호의 위상을 상기 기준 신호의 위상에 락 시키는 위상 동기 루프 동작을 수행하는 단계를 구비한다.In order to solve the above technical problem, a method of operating a phase locked loop compares a phase difference between a phase of a reference signal and a first feedback signal output from a first voltage controlled oscillator in response to a switching control signal, Performing a phase locked loop operation of locking a phase of one feedback signal to a phase of the reference signal; And a phase difference between the phase of the reference signal and the phase of the second feedback signal output from the second voltage controlled oscillator in response to the switching control signal, and the phase of the second feedback signal according to the comparison result. Performing a phase locked loop operation to lock on.

상기 스위칭 제어신호는 상기 기준신호의 상승 에지와 하강 에지 중에서 어느 하나의 에지에 응답하여 발생되는 신호이다.The switching control signal is a signal generated in response to any one of a rising edge and a falling edge of the reference signal.

상기 기술적 과제를 해결하기 위한 위상 동기 루프의 동작 방법은 스위칭 제어신호에 응답하여 기준 신호의 위상과 제1 N-카운터로부터 출력된 제1피드백 신호의 위상 차이를 비교하고, 비교 결과에 따라 상기 제1피드백 신호의 위상을 상기 기준 신호의 위상에 락 시키는 위상 동기 루프 동작을 수행하는 단계; 및 상기 스위칭 제어신호에 응답하여 상기 기준 신호의 위상과 제2 N-카운터로부터 출력된 제2피드백 신호의 위상을 상기 기준 신호의 위상에 락 시키는 위상 동기 루프 동작을 수행하는 단계를 구비한다.In order to solve the above technical problem, a method of operating a phase locked loop compares a phase difference between a phase of a reference signal and a phase of a first feedback signal output from a first N-counter in response to a switching control signal and based on a comparison result, Performing a phase locked loop operation of locking a phase of one feedback signal to a phase of the reference signal; And performing a phase locked loop operation of locking the phase of the reference signal and the phase of the second feedback signal output from the second N-counter to the phase of the reference signal in response to the switching control signal.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재번호를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like reference numerals.

도 2는 본 발명의 실시예에 따른 위상 동기 루프의 기능 블락도를 나타낸다. 도 2를 참조하면, 상기 위상 동기 루프(200)는 제1스위칭 회로(211), 위상 검출기(212), 전하 펌프(213), 제2스위칭 회로(214), 제1루프 필터(221), 제1전압 제어 발진기(222), 제1 N-카운터(223), 제2루프 필터(231), 제2전압 제어 발진기(232), 및 제2 N-카운터(233)를 구비한다.2 illustrates a functional block diagram of a phase locked loop according to an embodiment of the present invention. Referring to FIG. 2, the phase locked loop 200 may include a first switching circuit 211, a phase detector 212, a charge pump 213, a second switching circuit 214, a first loop filter 221, A first voltage controlled oscillator 222, a first N-counter 223, a second loop filter 231, a second voltage controlled oscillator 232, and a second N-counter 233 are provided.

상기 위상 동기 루프(200)는 R-카운터(240), 스위칭 제어부(250), 및 온도 보상형 주파수 발진기(260)를 더 구비할 수 있다. 상기 온도 보상형 주파수 발진기(260)는 크리스탈 오실레이터로 구현될 수도 있다.The phase locked loop 200 may further include an R-counter 240, a switching controller 250, and a temperature compensated frequency oscillator 260. The temperature compensated frequency oscillator 260 may be implemented as a crystal oscillator.

상기 제1스위칭 회로(211)는 제1피드백 신호(fp1) 또는 제2 피드백 신호(fp2)를 수신하고, 스위칭 제어신호(sw)의 제1레벨(논리 'High')에 응답하여 상기 제1피드백 신호(fp1)를 출력신호로써 출력하고, 상기 스위칭 제어 신호(sw)의 제2레벨(논리 'Low')에 응답하여 상기 제2피드백 신호(fp2)를 출력신호로써 출력할 수 있다.The first switching circuit 211 receives the first feedback signal f p1 or the second feedback signal f p2 , and responds to the first level (logical 'High') of the switching control signal sw. Output a first feedback signal f p1 as an output signal and output the second feedback signal f p2 as an output signal in response to a second level (logical 'Low') of the switching control signal sw. Can be.

상기 위상 검출기(212)는 상기 제1스위칭 회로(211)로부터 출력된 출력신호(fp1 또는 fp2)와 상기 R-카운터(240)로부터 출력되는 기준 신호(fr)를 수신하고, 상기 제1스위칭 회로(211)의 출력신호(fp1 또는 fp2)의 위상과 상기 기준 신호(fr)의 위상을 비교하여 위상차에 상응하는 제어신호를 출력한다.The phase detector 212 receives an output signal f p1 or f p2 output from the first switching circuit 211 and a reference signal f r output from the R-counter 240. The phase of the output signal f p1 or f p2 of the one switching circuit 211 and the phase of the reference signal f r are compared to output a control signal corresponding to the phase difference.

상기 위상 검출기(212)는 위상 주파수 검출기로 대체될 수 있으며, 상기 위상 주파수 검출기는 두 신호들(예컨대, 상기 제1스위칭 회로의 출력신호와 상기 기준 신호(fr))의 위상과 주파수 차이를 비교하고 비교 결과에 따른 제어신호(up 또는 down)를 출력한다.The phase detector 212 may be replaced with a phase frequency detector, and the phase frequency detector measures the phase and frequency difference between two signals (eg, the output signal of the first switching circuit and the reference signal f r ). Compare and output a control signal (up or down) according to the comparison result.

이때, 상기 기준 신호(fr)는 상기 제1피드백 신호(fp1) 또는 상기 제2피드백 신호(fp2)의 주파수보다 N(여기서, N은 자연수, 예컨데 N=2)배의 크기를 가질 수 있 다. 이는 스위칭 작용으로 인하여 상기 제1피드백 신호(fp1) 또는 상기 제2피드백 신호(fp2)의 동작 구간이 절반으로 줄어들기 때문이다.In this case, the reference signal f r has a magnitude of N (where N is a natural number, for example N = 2), than the frequency of the first feedback signal f p1 or the second feedback signal f p2 . Can be. This is because the operation period of the first feedback signal f p1 or the second feedback signal f p2 is reduced by half due to the switching action.

상기 전하 펌프(213)는 상기 제어신호(up 또는 down)를 수신하고 수신된 제어신호(up 또는 down)에 상응하는 제어전류(IC)를 출력한다. 즉, 상기 전하 펌프(213)는 상기 위상 검출기(212)로부터 출력된 업(up) 신호에 응답하여 출력하는 제어전류(IC)를 증가시키고, 다운(down) 신호에 응답하여 출력하는 제어전류(IC)를 감소시킨다.The charge pump 213 receives the control signal up or down and outputs a control current I C corresponding to the received control signal up or down. That is, the charge pump 213 increases the control current I C output in response to the up signal output from the phase detector 212 and outputs the control current I c in response to the down signal. Decreases (I C ).

상기 업(up) 신호는 상기 기준신호(fr)의 위상이 상기 제1스위칭 회로(211)의 출력신호의 위상보다 앞설 때 발생되고, 상기 다운(down)는 상기 기준신호(fr)의 위상이 상기 제1스위칭 회로(211)의 출력신호의 위상보다 늦을 때 발생한다.Of the up (up) signal is generated when the phase of the reference signal (f r) ahead of the phase of the output signal of the first switching circuit 211, the down (down) is the reference signal (f r) This occurs when the phase is later than the phase of the output signal of the first switching circuit 211.

상기 제2스위칭 회로(214)는 상기 제어전류(IC)를 수신하고 상기 스위칭 제어신호(sw)의 제1레벨(논리 'High')에 응답하여 수신된 상기 제어전류(IC)를 상기 제1루프 필터(221)로 출력하고, 상기 스위칭 제어신호(sw)의 제2레벨(논리 'Low')에 응답하여 수신된 상기 제어 전류(IC)를 상기 제2루프 필터(231)로 출력한다.The second switching circuit 214 receives the control current I C and outputs the received control current I C in response to the first level (logical 'High') of the switching control signal sw. The control current I C is output to the first loop filter 221 and is received in response to the second level (logical 'Low') of the switching control signal sw to the second loop filter 231. Output

즉, 상기 스위칭 제어신호(sw)의 제1레벨(논리 'High')에 응답하여 상기 제1 스위칭 회로(211)와 상기 제2스위칭 회로(214)는 제1동작으로 작동함으로써 상기 송신 위상 동기 루프가 형성되어 동작하고, 상기 스위칭 제어신호(sw)의 제2레벨 (논리 'Low')에 응답하여 상기 제1스위칭 회로(211)와 상기 제2스위칭 회로(214)는 제2동작으로 작동함으로써 상기 수신 위상 동기 루프가 형성되어 동작한다.That is, in response to the first level (logic 'High') of the switching control signal sw, the first switching circuit 211 and the second switching circuit 214 operate in the first operation to synchronize the transmission phase. A loop is formed and operates, and the first switching circuit 211 and the second switching circuit 214 operate in a second operation in response to the second level (logical 'Low') of the switching control signal sw. Thus, the reception phase lock loop is formed to operate.

상기 스위칭 제어부(250)는 상기 R-카운터(240)로부터 출력되는 기준 신호(fr)에 응답하여 주기적으로 송신 모드와 수신 모드를 스위칭한다. 예컨데, 상기 스위칭 제어부(250)는 상기 기준 신호(fr)의 상승 에지(rising edge)와 하강 에지(falling edge)중에서 어느 하나의 에지(예컨대, 하강에지)에 응답하여 스위칭 제어신호(sw)를 출력할 수 있다.The switching controller 250 periodically switches a transmission mode and a reception mode in response to the reference signal f r output from the R-counter 240. For example, the switching controller 250 may switch the switching control signal sw in response to any one edge (eg, falling edge) of a rising edge and a falling edge of the reference signal f r . You can output

상기 제1루프 필터(221)는 상기 제2스위칭 회로(214)로부터 출력되는 제어전류(IC)를 수신하고, 수신된 제어전류(IC)에 상응하는 제1제어 전압(VC1)을 출력한다. The first loop filter 221 receives the control current I C output from the second switching circuit 214, and receives the first control voltage V C1 corresponding to the received control current I C. Output

상기 제1전압 제어 발진기(222)는 상기 제1제어 전압(VC1)을 수신하고, 수신된 제1제어 전압(VC1)에 상응하는 주파수 발진 신호(fVCO1)를 출력하고, 주파수 발진 신호(fVCO1)를 제1피드백 신호(fP1)로써 상기 제1스위칭 회로(211)로 출력한다.It said first voltage controlled oscillator 222 is the first control voltage (V C1), the reception, and outputs the frequency oscillation signal (f VCO1) corresponding to the received first control voltage (V C1), and a frequency oscillation signal (f VCO1 ) is output to the first switching circuit 211 as a first feedback signal f P1 .

또한, 상기 위상 동기 루프(200)는 상기 제1전압 제어 발진기(222)와 상기 제1스위칭 회로(211) 사이에 제1 N-카운터(223)를 더 구비하여, 상기 제1전압 제어 발진기(222)로부터 출력되는 주파수 발진 신호(fVCO1)를 소정의 분주비로 분주하여 분주된 발진신호를 제1피드백 신호(fP1)로써 상기 제1스위칭 회로(211)로 출력할 수 있다.In addition, the phase locked loop 200 further includes a first N-counter 223 between the first voltage controlled oscillator 222 and the first switching circuit 211 to provide the first voltage controlled oscillator ( The frequency oscillation signal f VCO1 output from the 222 may be divided at a predetermined division ratio, and the divided oscillation signal may be output to the first switching circuit 211 as the first feedback signal f P1 .

상기 제2루프 필터(231)는 상기 제2스위칭 회로(214)로부터 출력되는 제어전 류(IC)를 수신하고, 수신된 상기 제어전류(IC)에 상응하는 제2제어 전압(VC2)을 출력한다. 상기 제1루프 필터(221)와 상기 제2루프 필터(231)는 저역 통과 필터(Low Pass Filter)로 구현될 수 있다.The second loop filter 231 is the second control before being output from the switching circuit 214, current (I C), the reception, and the second control voltage corresponding to the received said control current (I C) (V C2 ) The first loop filter 221 and the second loop filter 231 may be implemented as a low pass filter.

상기 제2전압 제어 발진기(232)는 상기 제2제어 전압(VC2)을 수신하고, 수신된 상기 제2제어 전압(VC2)에 상응하는 주파수 발진 신호(fVCO2)를 출력하고, 주파수 발진 신호(fVCO2)를 제2피드백 신호(fP2)로써 상기 제1스위칭 회로(211)로 출력할 수 있다.It said second voltage-controlled oscillator 232 is the second control voltage (V C2) for reception, and receives the second output frequency oscillating signal (f VCO2) corresponding to the control voltage (V C2) and a frequency oscillator The signal f VCO2 may be output to the first switching circuit 211 as the second feedback signal f P2 .

또한, 상기 위상 동기 루프(200)는 상기 제2전압 제어 발진기(232)와 상기 제1스위칭 회로(211) 사이에 제2 N-카운터(233)를 더 구비하여, 상기 제2전압 제어 발진기(232)로부터 출력되는 주파수 발진 신호(fVCO2)를 소정의 분주비로 분주하여 분주된 발진신호를 제2피드백 신호(fP2)로써 상기 제1스위칭 회로(211)로 출력할 수 있다.In addition, the phase locked loop 200 further includes a second N-counter 233 between the second voltage controlled oscillator 232 and the first switching circuit 211 to provide the second voltage controlled oscillator ( The frequency oscillation signal f VCO2 output from the 232 may be divided at a predetermined division ratio, and the divided oscillation signal may be output as the second feedback signal f P2 to the first switching circuit 211.

도 3은 본 발명의 실시예에 따른 위상 동기 루프의 동작을 나타내는 순서도를 나타내고, 도 4는 본 발명의 실시예에 따른 위상 동기 루프의 동작을 설명하기 위한 타이밍도를 나타낸다. 도 2 내지 도 4를 참조하여 상기 위상 동기 루프의 동작 방법을 설명하고자 한다.3 is a flowchart illustrating an operation of a phase locked loop according to an embodiment of the present invention, and FIG. 4 is a timing diagram illustrating an operation of a phase locked loop according to an embodiment of the present invention. A method of operating the phase locked loop will be described with reference to FIGS. 2 to 4.

상기 위상 동기 루프(200)의 동작 방법은 송신 위상 동기 루프 동작을 수행하는 단계(S330), 및 수신 위상 동기 루프 동작을 수행하는 단계(S340)를 구비한 다.The operation method of the phase locked loop 200 includes a step S330 of performing a transmit phase lock loop operation, and a step S340 of performing a reception phase lock loop operation.

상기 송신 위상 동기 루프 동작을 수행하는 단계(S330)는, 제1스위칭 회로(211)가 스위칭 제어신호(sw)의 제1레벨(논리 'High')에 응답하여 제1피드백 신호(fp1)를 출력하는 단계(S310, 및 S320), 위상 검출기(212)가 기준신호(fr)와 제1스위칭 회로(211)의 출력신호(fP1 또는 fvco1)를 수신하고, 상기 기준신호(fr)의 위상과 상기 출력신호(fP1 또는 fvco1)의 위상을 비교하여 위상차에 상응하는 제어신호(up 또는 down)를 출력하는 단계(S331), 상기 전하 펌프(213)가 상기 제어신호(up 또는 down)를 수신하여 상응하는 제어전류(IC)를 출력하는 단계(S332), 및 제2스위칭 회로(214)가 스위칭 제어신호(sw)의 제1레벨(논리 'High')에 응답하여 상기 제어 전류(IC)를 상기 제1루프필터(221)로 출력하는 단계(S333)를 구비한다.In operation S330, the first phase switching circuit 211 may perform a first feedback signal f p1 in response to a first level (logic 'High') of the switching control signal sw. In operation S310 and S320, the phase detector 212 receives the reference signal fr and the output signal f P1 or f vco1 of the first switching circuit 211 and the reference signal f r. (S331) comparing the phase of the output signal (f P1 or f vco1 ) and outputting a control signal (up or down) corresponding to the phase difference (S331), the charge pump 213 is the control signal (up) Or receiving down) and outputting a corresponding control current I C (S332), and the second switching circuit 214 responds to the first level (logical 'High') of the switching control signal sw. And outputting the control current I C to the first loop filter 221 (S333).

상기 스위칭 제어신호(sw)의 제1레벨(논리 'High')에 응답하여 상기 제1스위칭 회로(211) 및 상기 제2스위칭 회로(214)가 제1동작으로 작동함으로써 상기 위상 동기 루프(200)는 상기 송신 위상 동기 루프를 구성한다. In response to the first level (logic 'High') of the switching control signal sw, the first switching circuit 211 and the second switching circuit 214 operate in the first operation so that the phase lock loop 200 is performed. ) Constitutes the transmit phase locked loop.

따라서, 상기 위상 동기 루프(200)는 R-카운터(240)로부터 출력되는 기준 신호(fr)의 위상과 상기 제1피드백 신호(fP1 또는 fvco1)의 위상을 비교하고, 비교 결과에 따라 상기 기준 신호(fr)의 위상에 상기 제1피드백 신호(fP1 또는 fvco1)를 락(lock) 시키는 송신 위상 동기 루프 동작을 수행한다(S330).Accordingly, the phase locked loop 200 compares the phase of the reference signal f r output from the R-counter 240 with the phase of the first feedback signal f P1 or f vco1 and according to the comparison result. A transmission phase lock loop operation of locking the first feedback signal f P1 or f vco1 to the phase of the reference signal f r is performed (S330).

상기 수신 위상 동기 루프 동작을 수행하는 단계(S340)는, 제1스위칭 회 로(211)가 스위칭 제어신호(sw)의 제2레벨(논리 'High')에 응답하여 제2피드백 신호(fp2)를 출력하는 단계(S310, 및S320), 위상 검출기(212)가 기준신호(fr)와 제1스위칭 회로의 출력신호(fP2 또는 fvco2)를 수신하고, 상기 기준신호(fr)의 위상과 상기 출력신호(fP2 또는 fvco2)의 위상을 비교하여 위상차에 상응하는 제어신호를 출력하는 단계(S341), 상기 전하 펌프(213)가 상기 제어신호(up 또는 down)를 수신하여 상응하는 제어전류(IC)를 출력하는 단계(S342), 및 제2스위칭 회로(214)가 스위칭 제어신호(sw)의 제2레벨(논리 'Low')에 응답하여 상기 제어전류(IC)를 상기 제2루프 필터(231)로 출력하는 단계(S343)를 구비한다.In the performing of the reception phase locked loop operation (S340), the first switching circuit 211 may respond to the second feedback signal f p2 in response to the second level (logical 'High') of the switching control signal sw. ), The phase detector 212 receives the reference signal f r and the output signal f P2 or f vco2 of the first switching circuit, and the reference signal f r . Outputting a control signal corresponding to the phase difference by comparing the phase of the output signal f P2 or f vco2 with the phase (S341), and the charge pump 213 receives the control signal up or down corresponding control current (I C), an output step (S342), and the second switching circuit 214 to a response to a second level (logic 'Low') of the switching control signal (sw) and the control current (I C ) Is output to the second loop filter 231 (S343).

상기 스위칭 제어 신호(sw)의 제2레벨(논리 'Low')에 응답하여 상기 제1스위칭 회로(211) 및 상기 제2스위칭 회로(214)가 제2동작으로 작동함으로써 상기 위상 동기 루프(200)는 상기 수신 위상 동기 루프를 구성한다. In response to the second level (logical 'Low') of the switching control signal sw, the first switching circuit 211 and the second switching circuit 214 operate in a second operation so that the phase locked loop 200 ) Constitutes the receive phase locked loop.

따라서, 상기 위상 동기 루프(200)는 R-카운터(240)로부터 출력되는 기준 신호(fr)의 위상과 상기 제2피드백 신호(fP2 또는 fvco2)의 위상을 비교하고, 비교결과에 따라 상기 기준 신호(fr)의 위상에 상기 제2피드백 신호(fP2 또는 fvco2)를 락(lock) 시키는 수신 위상 동기 루프 동작을 수행한다(S340).Therefore, the phase-locked loop 200 compares the phase of the reference signal f r output from the R-counter 240 with the phase of the second feedback signal f P2 or f vco2 and according to the comparison result. A reception phase lock loop operation of locking the second feedback signal f P2 or f vco2 to the phase of the reference signal f r is performed (S340).

결국, 상기 위상 동기 루프(200)에서 상기 위상 검출기(212)와 상기 전하 펌프(213)를 공유시켜 상기 송신 위상 동기 루프 동작 또는 상기 수신 위상 동기 루프 동작이 상기 제1스위칭 회로(211) 및 상기 제2스위칭 회로(214)의 소정의 스위 칭 동작에 따라 선택적으로 상기 송신 위상 동기 루프 또는 상기 수신 위상 동기 루프 중 어느 하나를 구성하여 동작할 수 있다.As a result, the phase detector 212 and the charge pump 213 are shared in the phase lock loop 200 so that the transmission phase lock loop operation or the reception phase lock loop operation is performed by the first switching circuit 211 and the second switch. According to a predetermined switching operation of the second switching circuit 214, one of the transmission phase synchronization loop and the reception phase synchronization loop may be selectively operated.

이때, 상기 스위칭 제어 신호(sw)는 도 4에 도시된 바와 같이 상기 R-카운터(240)로부터 출력되는 기준 신호(fr)의 상승 에지와 하강 에지 중에서 어느 하나, 예컨데 하강 에지에 응답하여 발생되고, 상기 스위칭 제어 신호(sw)는 제1레벨(논리 'High')과 제2레벨(논리 'Low')을 스위칭하며 동작하게 된다.In this case, the switching control signal sw is generated in response to any one of a rising edge and a falling edge of the reference signal f r output from the R-counter 240, for example, a falling edge, as shown in FIG. 4. The switching control signal sw operates by switching a first level (logical 'High') and a second level (logical 'Low').

상기 기준 신호(fr)의 주파수는 상기 제1피드백 신호(fP1) 또는 상기 제2피드백 신호(fP2)의 주파수보다 N(여기서, N은 자연수, 예컨데 N=2)배의 크기를 가질 수 있다. 이는 상기 스위칭 동작으로 인하여 상기 제1피드백 신호(fP1) 또는 상기 제2피드백 신호(fP2)의 동작구간이 반으로 줄어들기 때문이다.The frequency of the reference signal f r is N (where N is a natural number, for example N = 2), than the frequency of the first feedback signal f P1 or the second feedback signal f P2 . Can be. This is because the operation period of the first feedback signal f P1 or the second feedback signal f P2 is reduced by half due to the switching operation.

지금까지 상술한 바를 요약하면, 상기 위상 검출기(212)와 상기 전하 펌프(213)를 상기 제1스위칭 회로(211) 또는 상기 제2스위칭 회로(214)를 이용하여 상기 송신 위상 동기 루프 또는 상기 수신 위상 동기 루프 중 어느 하나로 연결시킴으로써 종래의 일반적인 위상 검출기와 비교하여 상기 위상 검출기(212) 및 상기 전하 펌프(213)를 하나만 사용하여 구현함으로써 상기 위상 동기 루프(200)의 면적 또는 크기를 크게 줄일 수 있는 효과가 있다.Summarizing the foregoing, the phase detector 212 and the charge pump 213 are connected to the transmission phase locked loop or the reception using the first switching circuit 211 or the second switching circuit 214. By connecting to one of the phase-locked loops, the area or size of the phase-locked loop 200 can be greatly reduced by using only one of the phase detector 212 and the charge pump 213 as compared with a conventional phase detector. It has an effect.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 위상 동기 루프 및 위상 동기 루프의 동작 방법은 상기 위상 동기 루프에서 수신 위상 동기 루프와 송신 위상 동기 루프에 구비되는 전하 펌프를 공유함으로써 상기 위상 동기 루프의 면적(또는, 크기)을 줄일 수 있는 효과가 있다. As described above, the method of operating a phase locked loop and a phase locked loop according to the present invention shares an area (or size) of the phase locked loop by sharing a charge pump included in a receive phase locked loop and a transmit phase locked loop in the phase locked loop. ) To reduce the effect.

Claims (9)

제1루프 필터;A first loop filter; 상기 제1루프 필터에 접속된 제1전압 제어 발진기;A first voltage controlled oscillator connected to the first loop filter; 제2루프 필터;A second loop filter; 상기 제2루프 필터에 접속된 제2전압 제어 발진기;A second voltage controlled oscillator connected to the second loop filter; 스위칭 제어신호에 응답하여 상기 제1전압 제어 발진기로부터 출력된 피드백 신호 또는 상기 제2전압 제어 발진기로부터 출력된 피드백 신호를 출력 신호로써 출력하는 제1스위칭 회로;A first switching circuit outputting a feedback signal output from the first voltage controlled oscillator or a feedback signal output from the second voltage controlled oscillator as an output signal in response to a switching control signal; 기준 신호와 상기 제1스위칭 회로로부터 출력된 상기 출력 신호를 수신하고, 수신된 신호들의 위상 차이에 상응하는 제어신호를 발생하는 위상 검출기;A phase detector configured to receive a reference signal and the output signal output from the first switching circuit, and generate a control signal corresponding to a phase difference between the received signals; 상기 위상 검출기에 접속된 전하 펌프; 및A charge pump connected to the phase detector; And 상기 스위칭 제어신호에 응답하여 상기 전하 펌프의 출력단과 상기 제1루프 필터의 입력단 또는 상기 제2루프 필터의 입력단에 접속시키는 제2스위칭 회로를 구비하는 위상 동기 루프.And a second switching circuit connected to an output terminal of the charge pump and an input terminal of the first loop filter or an input terminal of the second loop filter in response to the switching control signal. 제1항에 있어서,The method of claim 1, 상기 위상 동기 루프는,The phase locked loop, 상기 스위칭 제어신호를 출력하는 스위칭 제어부를 더 구비하는 위상 동기 루프.And a switching controller for outputting the switching control signal. 제2항에 있어서,The method of claim 2, 상기 스위칭 제어부는 상기 기준신호의 상승 에지와 하강 에지 중에서 어느하나의 에지에 응답하여 스위칭 제어 신호를 발생하는 위상 동기 루프.The switching controller generates a switching control signal in response to any one of the rising edge and the falling edge of the reference signal. 제1항에 있어서,The method of claim 1, 상기 위상 동기 루프는,The phase locked loop, 주파수 신호를 수신하고, 수신된 상기 주파수 신호를 분주하여 상기 기준 신호를 출력하는 R-카운터(R-counter)를 더 구비하는 위상 동기 루프.And an R-counter for receiving a frequency signal and dividing the received frequency signal to output the reference signal. 제4항에 있어서, The method of claim 4, wherein 상기 위상 동기 루프는,The phase locked loop, 상기 주파수 신호를 발생하는 온도 보상형 주파수 발진기(TCXO)를 더 구비하는 위상 동기 루프.And a temperature compensated frequency oscillator (TCXO) for generating the frequency signal. 제1루프 필터;A first loop filter; 상기 제1루프 필터에 접속된 제1전압 제어 발진기;A first voltage controlled oscillator connected to the first loop filter; 상기 제1전압 제어 발진기로부터 출력되는 신호를 수신하고, 수신된 신호를 N분주하여 출력하는 제1 N-카운터;A first N-counter which receives a signal output from the first voltage controlled oscillator, divides the received signal by N and outputs the received signal; 제2루프 필터;A second loop filter; 상기 제2루프 필터에 접속된 제2전압 제어 발진기;A second voltage controlled oscillator connected to the second loop filter; 상기 제2전압 제어 발진기로부터 출력되는 피드백 신호를 수신하고, 수신된 신호를 N분주하여 출력하는 제2 N-카운터;A second N-counter which receives a feedback signal output from the second voltage controlled oscillator, divides the received signal by N and outputs the received signal; 스위칭 제어 신호에 응답하여 상기 제1 N-카운터로부터 출력된 피드백 신호 또는 상기 제2 N-카운터로부터 출력된 피드백 신호를 출력 신호로써 출력하는 제1 스위칭 회로;A first switching circuit outputting a feedback signal output from the first N-counter or a feedback signal output from the second N-counter as an output signal in response to a switching control signal; 기준 신호와 상기 제1스위칭 회로로부터 출력된 상기 출력 신호를 수신하고, 수신된 신호들의 위상 차이에 상응하는 제어신호를 발생하는 위상 검출기;A phase detector configured to receive a reference signal and the output signal output from the first switching circuit, and generate a control signal corresponding to a phase difference between the received signals; 상기 위상 검출기에 접속된 전하 펌프; 및A charge pump connected to the phase detector; And 상기 스위칭 제어신호에 응답하여 상기 전하 펌프의 출력단과 상기 제1루프 필터의 입력단 또는 상기 제2루프 필터의 입력단을 접속시키는 제2스위칭 회로를 구비하는 위상 동기 루프.And a second switching circuit for connecting the output terminal of the charge pump and the input terminal of the first loop filter or the input terminal of the second loop filter in response to the switching control signal. 스위칭 제어신호에 응답하여 기준 신호의 위상과 제1전압 제어 발진기로부터 출력된 제1피드백 신호의 위상차이를 비교하고, 비교결과에 따라 상기 제1피드백 신호의 위상을 상기 기준 신호의 위상에 락 시키는 위상 동기 루프 동작을 수행하는 단계; 및Comparing the phase difference between the phase of the reference signal and the first feedback signal output from the first voltage controlled oscillator in response to the switching control signal, and locking the phase of the first feedback signal to the phase of the reference signal according to the comparison result. Performing a phase locked loop operation; And 상기 스위칭 제어신호에 응답하여 상기 기준 신호의 위상과 제2전압 제어 발진기로부터 출력된 제2피드백 신호의 위상 차이를 비교하고, 비교결과에 따라 상기 제2피드백 신호의 위상을 상기 기준 신호의 위상에 락 시키는 위상 동기 루프 동작 을 수행하는 단계를 구비하는 위상 동기 루프의 동작 방법.In response to the switching control signal, the phase difference between the phase of the reference signal and the second feedback signal output from the second voltage controlled oscillator is compared, and according to the comparison result, the phase of the second feedback signal is compared to the phase of the reference signal. And performing a locking phase locked loop operation. 제7항에 있어서,The method of claim 7, wherein 상기 스위칭 제어신호는, The switching control signal, 상기 기준신호의 상승 에지와 하강 에지 중에서 어느 하나의 에지에 응답하여 발생되는 신호인 위상 동기 루프의 동작방법.And a signal generated in response to any one of a rising edge and a falling edge of the reference signal. 스위칭 제어신호에 응답하여 기준 신호의 위상과 제1 N-카운터로부터 출력된 제1피드백 신호의 위상 차이를 비교하고, 비교 결과에 따라 상기 제1피드백 신호의 위상을 상기 기준 신호의 위상에 락 시키는 위상 동기 루프 동작을 수행하는 단계; 및Comparing the phase difference between the phase of the reference signal and the first feedback signal output from the first N-counter in response to the switching control signal, and locking the phase of the first feedback signal to the phase of the reference signal according to the comparison result. Performing a phase locked loop operation; And 상기 스위칭 제어신호에 응답하여 상기 기준 신호의 위상과 제2 N-카운터로부터 출력된 제2피드백 신호의 위상을 상기 기준 신호의 위상에 락 시키는 위상 동기 루프 동작을 수행하는 단계를 구비하는 위상 동기 루프의 동작 방법.And performing a phase locked loop operation of locking the phase of the reference signal and the phase of the second feedback signal output from the second N-counter to the phase of the reference signal in response to the switching control signal. Method of operation.
KR1020060113851A 2006-11-17 2006-11-17 Phase locked loop and method of operating phase locked loop KR20080044977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060113851A KR20080044977A (en) 2006-11-17 2006-11-17 Phase locked loop and method of operating phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060113851A KR20080044977A (en) 2006-11-17 2006-11-17 Phase locked loop and method of operating phase locked loop

Publications (1)

Publication Number Publication Date
KR20080044977A true KR20080044977A (en) 2008-05-22

Family

ID=39662629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113851A KR20080044977A (en) 2006-11-17 2006-11-17 Phase locked loop and method of operating phase locked loop

Country Status (1)

Country Link
KR (1) KR20080044977A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239755B1 (en) * 2008-12-18 2013-03-12 한국과학기술원 Low voltage frequency synthesizer using the boosting method source voltage of charge pump
WO2021061575A1 (en) * 2019-09-23 2021-04-01 Hrl Laboratories, Llc Enhanced stability oscillators using a phononic comb
CN114531152A (en) * 2022-01-04 2022-05-24 珠海横琴精韵科技有限公司 Phase-locked loop
US11431293B1 (en) 2020-09-25 2022-08-30 Hrl Laboratories, Llc Noise suppression in a phononic comb
US11567147B1 (en) 2019-07-31 2023-01-31 Hrl Laboratories, Llc Phononic comb enhanced gradiometers
US11575348B1 (en) 2020-08-26 2023-02-07 Hrl Laboratories, Llc Phononic comb enhanced capacitive inductive sensor
US11606098B1 (en) 2021-02-23 2023-03-14 Hrl Laboratories, Llc Comb enhanced oscillator with AM-to-PM noise suppression
US11747512B1 (en) 2019-08-23 2023-09-05 Hrl Laboratories, Llc Phononic comb enhanced MEMS gravity gradiometers
US11863194B1 (en) 2021-02-02 2024-01-02 Hrl Laboratories, Llc Phononic comb enhanced atomic clock

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239755B1 (en) * 2008-12-18 2013-03-12 한국과학기술원 Low voltage frequency synthesizer using the boosting method source voltage of charge pump
US11567147B1 (en) 2019-07-31 2023-01-31 Hrl Laboratories, Llc Phononic comb enhanced gradiometers
US11747512B1 (en) 2019-08-23 2023-09-05 Hrl Laboratories, Llc Phononic comb enhanced MEMS gravity gradiometers
WO2021061575A1 (en) * 2019-09-23 2021-04-01 Hrl Laboratories, Llc Enhanced stability oscillators using a phononic comb
US11156897B2 (en) 2019-09-23 2021-10-26 Hrl Laboratories, Llc Enhanced stability oscillators using a phononic comb
EP4035263A4 (en) * 2019-09-23 2023-10-25 HRL Laboratories LLC Enhanced stability oscillators using a phononic comb
US11575348B1 (en) 2020-08-26 2023-02-07 Hrl Laboratories, Llc Phononic comb enhanced capacitive inductive sensor
US11431293B1 (en) 2020-09-25 2022-08-30 Hrl Laboratories, Llc Noise suppression in a phononic comb
US11863194B1 (en) 2021-02-02 2024-01-02 Hrl Laboratories, Llc Phononic comb enhanced atomic clock
US11606098B1 (en) 2021-02-23 2023-03-14 Hrl Laboratories, Llc Comb enhanced oscillator with AM-to-PM noise suppression
CN114531152A (en) * 2022-01-04 2022-05-24 珠海横琴精韵科技有限公司 Phase-locked loop
CN114531152B (en) * 2022-01-04 2023-11-07 珠海横琴精韵科技有限公司 phase locked loop

Similar Documents

Publication Publication Date Title
KR20080044977A (en) Phase locked loop and method of operating phase locked loop
US8791734B1 (en) Cascaded PLL for reducing low-frequency drift in holdover mode
KR101295657B1 (en) Switchable pll circuit
US6359945B1 (en) Phase locked loop and method that provide fail-over redundant clocking
KR100312574B1 (en) Phase detector with frequency steering
US20020136342A1 (en) Sample and hold type fractional-N frequency synthesezer
US20080290953A1 (en) System and Method for Generating LO Frequencies with Phase Locking in 2 Steps
KR101486421B1 (en) V C O circuit including level shifter and semiconductor divice comprising V C O circuit
US10243573B1 (en) Phase syncronizing PLL output across reference and VCO clock domains
JPH0795072A (en) Phase locked loop oscillation circuit
KR100317679B1 (en) Self-calibration circuit and method for calibrating phase offset between output waveforms of ring oscillator
CN112994687B (en) Reference clock signal injection phase-locked loop circuit and offset elimination method
KR20070008252A (en) Ring type voltage controlled oscillator having multiple frequency range
CN114513204B (en) Phase-locked loop circuit with multiple loops and circuit board assembly
KR102335966B1 (en) Multi vco apparatus using phase locked loop circuit for outputting multi-synchronizing signals
EP1030451B1 (en) Phase-locked loop
CN107294532B (en) Deadlock prevention circuitry and method
KR101327100B1 (en) Frequency divider, phase locked loop circuit thereof and method for controlling phase locked loop circuit
JPH09261019A (en) Synchronization circuit
KR102205037B1 (en) A multi-modulus frequency divider for removing glitch and an electronic device including the multi-modulus frequency divider
JP6858064B2 (en) PLL circuit, receiver and wireless communication device
JP2015099970A (en) Injection-locked oscillator
KR100254514B1 (en) A charge pump circuit in phase-locked loop
JP2005303582A (en) Pll synthesizer and pll synthesizer control method
KR100262482B1 (en) Pll using dual output vco

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination