KR20080044002A - Semiconductor device test system - Google Patents

Semiconductor device test system Download PDF

Info

Publication number
KR20080044002A
KR20080044002A KR1020060112753A KR20060112753A KR20080044002A KR 20080044002 A KR20080044002 A KR 20080044002A KR 1020060112753 A KR1020060112753 A KR 1020060112753A KR 20060112753 A KR20060112753 A KR 20060112753A KR 20080044002 A KR20080044002 A KR 20080044002A
Authority
KR
South Korea
Prior art keywords
test
board
semiconductor device
test board
tray
Prior art date
Application number
KR1020060112753A
Other languages
Korean (ko)
Other versions
KR100881939B1 (en
Inventor
배대수
Original Assignee
주식회사 아이티엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엔티 filed Critical 주식회사 아이티엔티
Priority to KR1020060112753A priority Critical patent/KR100881939B1/en
Publication of KR20080044002A publication Critical patent/KR20080044002A/en
Application granted granted Critical
Publication of KR100881939B1 publication Critical patent/KR100881939B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2644Adaptations of individual semiconductor devices to facilitate the testing thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

A semiconductor device test system is provided to reduce a test time of the semiconductor devices by performing tests on plural semiconductor devices at the same time. A handler(200) mounts a predetermined number of semiconductor devices on a test board, classifies the semiconductor devices according to test results, and stacks the tested semiconductor devices. A test room(400) heats up or cools down the semiconductor device to a predetermined test temperature, while the test boards are stacked. A test board elevator(300) receives the test boards, transfers the test boards with the semiconductor devices to the test room, and conveys the tested test boards to the handler. A test head(500) includes connector pieces and a tester. The connector pieces are mated with corresponding connector pieces of the test board. The testers are connected to the test boards one by one. The test is performed on the semiconductor device mounted on the test board.

Description

반도체 디바이스 테스트 시스템{semiconductor device test system}Semiconductor device test system

도 1은 종래 반도체 디바이스 테스트 시스템의 전체적인 구성을 보인 사시도,1 is a perspective view showing the overall configuration of a conventional semiconductor device test system,

도 2는 종래 반도체 디바이스 테스트 시스템에서 핸들러의 구조를 보인 사시도,Figure 2 is a perspective view showing the structure of a handler in a conventional semiconductor device test system,

도 3은 본 발명의 반도체 디바이스 테스트 시스템에서 핸들러의 구조를 보인 평면도,3 is a plan view showing the structure of a handler in a semiconductor device test system of the present invention;

도 4는 도 3에서 테스트보드의 개개의 반도체 디바이스 소케 구조를 설명하기 위한 개략 단면도,4 is a schematic cross-sectional view illustrating an individual semiconductor device soke structure of a test board in FIG. 3;

도 5는 본 발명의 반도체 디바이스 테스트 시스템의 전체적인 구조를 개략적으로 보인 사시도,5 is a perspective view schematically showing the overall structure of a semiconductor device test system of the present invention;

도 6은 본 발명의 반도체 디바이스 테스트 시스템의 전체적인 구조를 개략적으로 보인 평면도,6 is a plan view schematically showing the overall structure of a semiconductor device test system of the present invention;

도 7은 도 6에 도시한 반도체 디바이스 테스트 시스템에서 테스트부의 구조를 개략적으로 보인 사시도,7 is a perspective view schematically illustrating a structure of a test unit in the semiconductor device test system illustrated in FIG. 6;

도 8a 및 도 8b는 본 발명의 반도체 디바이스 테스트 시스템의 동작 과정을 설명하기 위한 흐름도이다.8A and 8B are flowcharts illustrating an operation process of the semiconductor device test system of the present invention.

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

10: 하이픽스 보드, 20: 테스트 헤드,10: high fix board, 20: test head,

110: 핸들러 본체, 120: 스택커,110: handler body, 120: stacker,

120a: 유저트레이, 121: 유저트레이 공급부,120a: user tray, 121: user tray supply unit,

121a: 보조 공급부, 122: 유저트레이 출하부,121a: auxiliary supply unit, 122: user tray shipping unit,

123: 멀티 적재부, 128: 보조 출하부,123: multi stacker, 128: secondary shipping unit,

131: 로딩측 셋 플레이트, 132: 언로딩측 셋 플레이트,131: loading side set plate, 132: unloading side set plate,

140: 트렌스퍼암, 141: 제 1센서,140: transfer arm, 141: first sensor,

142: 제 2센서, 150: 테스트 트레이,142: second sensor, 150: test tray,

151: 인서트,151: insert,

160: 로딩측 트레이 정렬스테이션, 161: 제 1트레이 반전부,160: loading side tray alignment station, 161: first tray inverting unit,

162: 속챔버, 163: 테스트 챔버,162: inner chamber, 163: test chamber,

164: 디속챔버, 165: 제 2트레이 반전부,164: desequence chamber, 165: second tray inverting portion,

166: 언로딩측 트레이 정렬스테이션, 167: 소터테이블,166: unloading side tray alignment station, 167: sorter table,

200: 핸들러, 210: 유저트레이 적재부,200: handler, 210: user tray loading unit,

211: 검사대기 트레이 적재부, 212: 양품 트레이 적재부,211: inspection standby tray loading section, 212: good quality tray loading section,

214: 불량 트레이 적재부, 216: 리테스트 트레이 적재부,214: defective tray stacker, 216: retest tray stacker,

218: 공트레이 적재부, 220: X축 로봇,218: ball tray loading section, 220: X-axis robot,

225: Y축 로봇, 230L, 230R: DC 테스터,225: Y axis robot, 230L, 230R: DC tester,

240L, 240R: 테스트보드, 241: 디바이스 소켓,240L, 240R: test board, 241: device socket,

241a: 기판부, 241b: 기판부 단자편,241a: board | substrate part, 241b: board | substrate part terminal piece,

241c: 소켓 벽체, 241d: 고정 볼트,241c: socket wall, 241d: fixing bolt,

241e: 착탈 레버, 241f: 볼트 체결공,241e: release lever, 241f: bolt fastener,

300: 테스트보드 승강/적재기, 310, 320: 테스트보드 적재부,300: test board lift / loader, 310, 320: test board loading section,

400: 테스트 룸, 410L, 410R: 온도 제어부,400: test room, 410L, 410R: temperature control unit,

420L, 420R: 자동 도어, 430L, 430R: 테스트 챔버,420L, 420R: automatic door, 430L, 430R: test chamber,

500: 테스트 헤드, 510L, 510R: 환기장치,500: test head, 510L, 510R: ventilator,

520L, 520R: 테스터520L, 520R: Tester

본 발명은 반도체 디바이스 테스트 시스템에 관한 것으로, 특히 본 발명은 다수의 테스트 단자편이 나란히 배열된 커넥터편을 갖는 테스트보드를 채택함으로써 수평 방향에서 테스트보드와 접촉하여 테스트를 할 수 있도록 하고, 이에 따라 적은 공간을 차지하면서도 많은 수의 반도체 디바이스를 동시에 테스트할 수 있도록 한 반도체 디바이스 테스트 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device test system, and in particular, the present invention employs a test board having a connector piece in which a plurality of test terminal pieces are arranged side by side, so that the test can be made in contact with the test board in the horizontal direction, and thus It relates to a semiconductor device test system that takes up space and allows a large number of semiconductor devices to be tested simultaneously.

잘 알려진 바와 같이 각종 반도체 디바이스의 제조 과정에서 소정의 조립 공정을 거쳐서 제조된 반도체 디바이스(이하 간단히 '디바이스'라고도 한다)는 최종적으로 특정 기능을 발휘하는지 여부를 체크하는 테스트 공정을 거치게 된다.As is well known, a semiconductor device (hereinafter, simply referred to as a device) manufactured through a predetermined assembly process in the manufacturing process of various semiconductor devices is finally subjected to a test process for checking whether a specific function is performed.

도 1은 종래 반도체 디바이스 테스트 시스템의 전체적인 구성을 보인 사시도이다. 도 1에 도시한 바와 같이, 종래 반도체 디바이스 테스트 시스템의 전체적인 구성은 크게 반도체 디바이스를 테스트하는 테스트 헤드(20), 일정 수량의 반도체 디바이스를 반송하여 테스트가 이루어지도록 하고 이 테스트 결과에 따라 반도체 디바이스들을 등급별로 분류하여 적재하는 핸들러(110) 및 테스트 헤드(20)와 핸들러(110) 사이에 개재되어 반도체 디바이스와 테스트 헤드(20) 사이의 전기적인 연결을 확립하는 하이픽스(HIFIX) 보드(10)를 포함하여 이루어질 수 있다. 즉, (m * n)행렬의 소켓이 배열된 하이픽스 보드(10)와 핸들러(110)의 테스트부(test site)가 정합한 상태에서 테스트트레이 상의 인서트 내에 안착된 반도체 디바이스와 하 이픽스 보드(10) 상의 소켓이 서로 접촉함으로써 (m x n)개의 반도체 소자가 동시에 테스트되는 것이다. 따라서 하이픽스 보드(10)의 규격에 대응하여 테스트부와 테스트트레이의 규격을 정하는 것이 일반적이며, 이렇게 정해진 테스트부와 테스트트레이의 규격 중 특히 테스트부의 규격이 테스트 핸들러(110)의 시간당 최대 처리량을 결정하는 중요한 요소로 작용한다.1 is a perspective view showing the overall configuration of a conventional semiconductor device test system. As shown in FIG. 1, the overall configuration of a conventional semiconductor device test system is largely performed by carrying a test head 20 for testing a semiconductor device and a predetermined number of semiconductor devices so that the test is performed and the semiconductor devices according to the test results. A high resolution (HIFIX) board 10 interposed between the handler 110 and the test head 20 and the handler 110 for classifying and loading by grade to establish an electrical connection between the semiconductor device and the test head 20. It may be made, including. That is, a semiconductor device and a high resolution board seated in an insert on a test tray in a state where the high fix board 10 having the (m * n) matrix sockets is aligned with the test site of the handler 110. By the sockets on (10) contacting each other, (mxn) semiconductor devices are tested simultaneously. Therefore, it is common to determine the size of the test unit and the test tray in accordance with the standard of the high-fix board 10, and among the specifications of the test unit and the test tray, the size of the test unit in particular determines the maximum throughput per hour of the test handler 110. It is an important factor in determining.

도 2는 종래 반도체 디바이스 테스트 시스템에서 핸들러의 구조를 보인 사시도이다. 도 2에 도시한 바와 같이, 종래의 테스트 핸들러는 핸들러 본체(110)와 이 핸들러 본체(110)의 전방부에 설치되는 스택커(120)를 포함하여 이루어질 수 있다. 이러한 구성에서, 스택커(120)는 테스트할 디바이스가 담긴 복수의 유저트레이(120a)가 적재되는 유저트레이 공급부(121)와 테스트되어 등급별로 소팅된 반도체 디바이스들이 담기는 복수의 유저트레이(120a)가 적재되는 유저트레이 출하부(122)와 여러 종류의 유저트레이(120a)를 구분하여 보관할 수 있는 멀티 적재부(123)로 나누어진다.2 is a perspective view illustrating a structure of a handler in a conventional semiconductor device test system. As shown in FIG. 2, the conventional test handler may include a handler body 110 and a stacker 120 installed at a front portion of the handler body 110. In this configuration, the stacker 120 includes a plurality of user trays 120a in which a plurality of user trays 120a containing devices to be tested are loaded, and a plurality of user trays 120 containing semiconductor devices that have been tested and sorted according to grades. It is divided into a multi-loading unit 123 capable of storing the user tray shipping unit 122 and various types of user trays 120a to be stored.

유저트레이 공급부(121)의 하부에는 보조 공급부(121a)가 배치되어 유저트레이 공급부(121)에 적재된 유저트레이(120a)를 다 소비하면 보조 공급부(121a)에서 항시 새로운 유저트레이(120a)를 공급해주기 때문에 핸들러 본체(110)의 작동을 멈추지 않고 계속해서 유저트레이를 공급할 수 있도록 한다. 또한 유저트레이 출하부(122)에도 보조 출하부(128)가 보조 공급부(121a)와 동일한 구조로 하부에 배치되어 유저트레이 출하부(122)에 적재 종료된 유저트레이(120a)를 보조 출하부(128)로 하강시킨다. 스택커(120)의 측방에는 멀티 적재부(123)가 마련되는데, 이 멀티 적재부(123)에는 한 종류의 유저트레이(120a)를 적재할 수 있는 공간에 7종류의 유저트레이(120a)를 보관할 수 있도록 복수의 적재부가 설치된다.The auxiliary supply unit 121a is disposed under the user tray supply unit 121, and when the user tray 120a loaded in the user tray supply unit 121 is exhausted, the auxiliary supply unit 121a always supplies a new user tray 120a. It is possible to continue to supply the user tray without stopping the operation of the handler body 110. In addition, in the user tray shipping unit 122, the auxiliary shipping unit 128 is disposed in the lower portion in the same structure as the auxiliary supply unit 121a, and the user tray 120a, which is finished loading in the user tray shipping unit 122, is stored in the auxiliary shipping unit ( Descend to 128). The multi stacker 123 is provided on the side of the stacker 120. The multi stacker 123 includes seven types of user trays 120a in a space in which one kind of user tray 120a can be loaded. Multiple loading units are installed for storage.

한편, 핸들러 본체(110)의 스택커(120) 상부 측에는 테스트할 디바이스가 담긴 유저트레이(120a)의 대기 장소인 수개의 로딩측 셋 플레이트(131)와 테스트되어 등급별로 소팅된 디바이스를 담기 위한 공 트레이의 대기 장소인 수 개의 언로딩측 셋 플레이트(132)가 배치된다. 따라서 유저트레이 공급부(121)에 있는 테스트할 디바이스가 담긴 유저트레이(120a)는 트렌스퍼암(140)에 의해 순차적으로 로딩측 셋 플레이트(131)에 이동된다. 즉 트렌스퍼암(140)은 유저트레이 공급부(121)로 하강하면서 유저트레이(120a)가 어느 정도의 높이까지 적재되어 있는지 감지하는데, 측면에 장착된 제 1센서(141)로 대략 위치를 감지할 때까지 빠르게 하강한다. 그리고 제 1센서(141)가 감지하면 천천히 하강하면서 상면에 설치된 제 2센서(142)가 유저트레이(120a)를 정확히 감지하여 픽킹하고, 로딩측 셋 플레이트(131)로 이동시킨다. 또한 트렌스퍼암(140)은 로딩측 셋 플레이트(131)에 위치된 공 트레이에 디바이스가 가득 차게 되면, 이를 유저트레이 출하부(122)의 적재부로 이동시키는 역할을 한다.On the other hand, the stacker 120, the upper side of the handler body 110 and a number of loading side set plate 131 which is a waiting place of the user tray (120a) containing the device to be tested and the ball for sorting the devices sorted by grade Several unloading side set plates 132, which are waiting places for trays, are arranged. Therefore, the user tray 120a containing the device to be tested in the user tray supply unit 121 is sequentially moved to the loading side set plate 131 by the transfer arm 140. That is, the transfer arm 140 descends to the user tray supply unit 121 and detects to what height the user tray 120a is loaded, and when detecting the approximate position by the first sensor 141 mounted on the side. Descends quickly. When the first sensor 141 senses it, the second sensor 142 installed on the upper surface of the first sensor 141 detects and picks the user tray 120a accurately and moves to the loading side set plate 131. In addition, when the device is filled in the empty tray located on the loading side set plate 131, the transfer arm 140 serves to move it to the loading portion of the user tray shipping portion 122.

테스트 핸들러에는 또한 핸들러 본체(110)의 테스트 작동방향을 따라 이동하도록 배치된 복수의 테스트 트레이(150)가 구비된다. 이 테스트 트레이(150)는 초기에 로딩측 트레이 정렬 스테이션(160)에 위치되며, 이곳에서 복수의 테스트할 디바이스를 이송 적재받는다. 하나의 테스트 트레이(150)에는 다수개, 예를 들어 64개의 디바이스가 수용된다. 한편, 로더용 직교좌표 로봇(미도시)은 로딩측 셋 플레 이트(131)와 로딩측 트레이 정렬 스테이션(160)과의 사이를 연속적이면서도 반복적으로 이동하면서 로딩측 셋 플레이트(131)에 위치된 유저트레이(120a)로부터 디바이스를 픽킹하여 테스트 트레이(150)로 이송 적재시킨다. 이 로더용 직교좌표 로봇은 1회의 동작에 복수개, 예를 들어 16개의 디바이스를 픽킹하는 핸드(미도시)를 구비한다. 핸들러 본체(110)의 테스트 작동방향 상에는 제 1트레이 반전부(161)와 속챔버(Soak Chamber)(162), 그리고 테스트 챔버(163)와 디속챔버(De-soak Chamber)(164) 및 제 2트레이 반전부(165)와 언로딩측 트레이 정렬스테이션(166) 및 소터테이블(167)이 구비되어 있다. 제 1트레이 반전부(161)는 로딩측 트레이 정렬스테이션(160)에서 복수의 디바이스(156)를 이송 적재받은 테스트 트레이(150)를 수직하게 세워 속챔버(162)로 공급되게 하는 것이다.The test handler is also provided with a plurality of test trays 150 arranged to move along the test operation direction of the handler body 110. The test tray 150 is initially located in the loading side tray alignment station 160 where it is transported and loaded with a plurality of devices to be tested. One test tray 150 accommodates a plurality of devices, for example 64 devices. On the other hand, the cartesian robot (not shown) for the loader is a user located on the loading side set plate 131 while continuously and repeatedly moving between the loading side set plate 131 and the loading side tray alignment station 160. The device is picked from the tray 120a and transferred to the test tray 150. The cartesian robot for the loader includes a hand (not shown) for picking a plurality of devices, for example, 16 devices in one operation. On the test operation direction of the handler body 110, the first tray inverting unit 161 and the soak chamber 162, the test chamber 163, the de-soak chamber 164 and the second A tray inverting portion 165, an unloading side tray alignment station 166, and a sorter table 167 are provided. The first tray inverting unit 161 is to vertically erect the test tray 150, which has been transported and loaded by the plurality of devices 156, from the loading side tray alignment station 160 to be supplied to the inner chamber 162.

한편, 속챔버(162)는 제 1트레이 반전부(161)에 의해 수직하게 세워진 테스트 트레이(150)를 수용하여 앞쪽으로부터 뒤쪽으로 소정의 단계로 이동시키면서 디바이스(156)를 테스트 온도 조건으로 가열하거나 냉각시킨다. 이를 위하여 속챔버(162)의 하부에는 가열을 위한 히터와 냉각을 위한 냉각장치가 장착되어 있으며, 수평 이동을 위한 실린더로 된 이송장치가 장착되어 있다. 이러한 속챔버(162)에서의 테스트 트레이(150)의 이송은 테스트 트레이(150)에 마련된 각각의 수납홈에 디바이스(156)를 지지하는 인서트(미도시)가 구비되어 있기 때문에 테스트 트레이(150)가 수직하게 세워져도 디바이스(156)가 테스트 트레이(150)로부터 이탈되는 일이 없다. 한편, 속챔버(162)로부터 배출되는 테스트 트레이(150)는 최종적으로 상하의 2열 수직 배치된 가이드바(미도시)에 탑재되어 이동축(미도시)과 이동수단 (미도시)에 결합된 푸셔(미도시)로 상하의 테스트 트레이(150)를 밀면서 테스트 헤드(20)로 이동시키며, 동시에 테스트 종료된 테스트 트레이(150)를 배출시키는 인덱싱 메카니즘을 갖는다. 테스트 챔버(163)는 상기와 같은 상하의 2열 수직 배치로 공급되는 테스트 트레이(150)를 테스트 조건의 온도로 가열 또는 냉각된 상태로 유지하고, 이러한 상태로 테스트 트레이(150)를 수용하여 이 테스트 트레이(150)에 있는 복수개, 예를 들어 128개의 디바이스(156)와 테스트 헤드(20)를 전기적으로 접속시켜 테스트가 이루어지도록 한다. 즉, 테스트 헤드(20)와 테스트 트레이(150)가 수직으로 도킹하여 1회의 테스트 동작에 예를 들어, 128개의 디바이스(156)에 대한 테스트가 동시에 이루어지는 것이다.Meanwhile, the inner chamber 162 receives the test tray 150 which is vertically set up by the first tray inverting unit 161 and heats the device 156 to a test temperature condition while moving the device 156 to a predetermined step from the front to the back. Cool. To this end, a lower part of the inner chamber 162 is equipped with a heater for heating and a cooling device for cooling, and a conveying device made of a cylinder for horizontal movement. Since the transfer of the test tray 150 in the inner chamber 162 is provided with an insert (not shown) for supporting the device 156 in each receiving groove provided in the test tray 150, the test tray 150 is provided. Is vertically placed, the device 156 is not released from the test tray 150. On the other hand, the test tray 150 discharged from the inner chamber 162 is mounted on the guide bar (not shown) vertically arranged in two rows of upper and lower pushers coupled to the moving shaft (not shown) and the moving means (not shown). It moves to the test head 20 while pushing the upper and lower test trays 150 (not shown), and at the same time, has an indexing mechanism for discharging the test trays 150 which have been tested. The test chamber 163 maintains the test tray 150 supplied in the two rows of vertical arrangement as described above heated or cooled to the temperature of the test condition, and receives the test tray 150 in this state to receive the test. A plurality of, for example, 128 devices 156 and the test head 20 in the tray 150 are electrically connected to each other so that the test is performed. That is, the test head 20 and the test tray 150 are vertically docked so that, for example, 128 devices 156 may be simultaneously tested in one test operation.

이러한 테스트 챔버(163)는 사각의 함체 형상으로 되며 상측으로 외부의 공조장치로부터 공조가 이루어진 공기가 유입되는 유입구(미도시)가 형성된 덕트(미도시)와 이 덕트의 전방 측으로 설치되며 덕트와 함께 실린더에 의하여 전후 이동이 가능하게 된 매치플레이트(미도시)를 구비하고 있다.The test chamber 163 has a rectangular enclosure shape, and is provided with a duct (not shown) formed with an inlet (not shown) through which air that is air-conditioned from an external air conditioning apparatus is introduced upwards, and installed in front of the duct. It is provided with the match plate (not shown) which became movable back and forth by the cylinder.

한편, 종래의 테스터 핸들러에 따르면, 테스트 트레이(150)가 수직하게 세워진 상태에서 이송되어 테스트 헤드(20)가 핸들러 본체(110)의 외부에 설치되기 때문에 종래의 수평으로 헤드가 도킹하는 방식에서 핸들러 본체(110)가 차지하던 공간을 스택커(120)의 공간으로 활용하여 보조 공급부(121a)와 보조 출하부(128)의 배치가 가능하게 된다. 계속해서 디속챔버(154)는 상기 테스트 장비로부터 공급되는 테스트 트레이(150)를 다시 1열로 정렬하여 수용하는데, 테스트 트레이(150)를 뒤쪽에서부터 앞쪽에서 소정의 단계로 이송시키면서 디바이스의 온도를 상온으로 환원시킨다. 이때의 온도의 환원은 냉각된 디바이스의 경우는 히터로 가열하여 환원시키고, 가열된 디바이스의 경우는 외부 공기 송풍으로 환원시킨다. 이를 위해 도면에 도시되지 않았지만 히터와 팬이 내부에 장착되어 있다. 한편 제 2트레이 반전부(165)는 제 1트레이 반전부(161)와 동일한 구성으로 된 것으로 제 1트레이 반전부(161)와 반대방향으로 테스트 트레이(150)를 이송시킨다. 따라서 디속챔버(164)로부터 배출되는 테스트 트레이(150)를 다시 수평하게 뉘이게 된다. 그러므로 제 2트레이 반전부(165)에 의하여 수평으로 뉘어진 테스트 트레이(150)는 언로딩측 트레이 정렬스테이션(166)으로 이송되어 위치하게 된다. 그리고 소터테이블(167)은 언로딩측 트레이 정렬 스테이션(166)에 위치된 테스트 트레이(150) 상의 디바이스들을 그 등급별로 분류하여 일시 보관하는 역할을 한다. 상기의 과정에 의해 언로딩측 셋 플레이트(132)에 위치된 빈 트레이에 디바이스가 가득 차게 되면, 해당하는 빈 트레이는 트렌스퍼암(140)에 의해 유저트레이 출하부(122)에 해당하는 트레이 적재부로 이동된다. 또한 도면에서는 구체적으로 도시를 생략하고 있으나 테스트 핸들러는 테스트 트레이(150)를 로더영역, 속챔버(162), 테스트 챔버(163), 디속챔버(164) 및 트레이 정렬스테이션으로 이동시키기 위한 이송기구를 구비하며, 이의 구동원 및 상기 장치들의 제어를 위한 장치가 내장된 메인 컨트롤러를 구비한다. 이하 도 2에 도시한 구성은 국내 특허등록 제 553992호에 상세하게 설명되어 있으므로 더 이상의 설명은 생략한다.On the other hand, according to the conventional tester handler, because the test tray 150 is transferred in a vertical position, the test head 20 is installed outside the handler body 110, the handler in the conventional way the head docked horizontally By using the space occupied by the main body 110 as a space of the stacker 120, the auxiliary supply unit 121a and the auxiliary shipping unit 128 may be disposed. Subsequently, the de-chamber chamber 154 receives the test trays 150 supplied from the test equipment in a single row again, and transfers the test trays 150 to a predetermined step from the rear to the predetermined stages at room temperature. Reduce. In this case, the temperature is reduced by heating with a heater in the case of a cooled device and reduced by external air blowing in the case of a heated device. For this purpose, although not shown in the drawings, a heater and a fan are mounted therein. The second tray inverting unit 165 has the same configuration as the first tray inverting unit 161 and transfers the test tray 150 in a direction opposite to the first tray inverting unit 161. Therefore, the test tray 150 discharged from the desorption chamber 164 is horizontally laid again. Therefore, the test tray 150 horizontally divided by the second tray inverting unit 165 is transferred to the unloading side tray alignment station 166 and positioned. The sorter table 167 sorts and temporarily stores the devices on the test tray 150 located in the unloading side tray alignment station 166 according to their class. When the device is filled in the empty tray located on the unloading side set plate 132 by the above process, the corresponding empty tray is transferred to the tray stacking unit corresponding to the user tray shipping unit 122 by the transfer arm 140. Is moved. In addition, although not shown in the drawings in detail, the test handler includes a transfer mechanism for moving the test tray 150 to the loader region, the inner chamber 162, the test chamber 163, the descheduling chamber 164, and the tray alignment station. And a main controller in which a driving source thereof and a device for controlling the devices are embedded. Hereinafter, the configuration shown in FIG. 2 is described in detail in Korean Patent Registration No. 553992, and further description thereof will be omitted.

그러나 전술한 바와 같은 종래의 반도체 디바이스 테스트 시스템에 따르면, 테스트 트레이가 수직으로 놓인 상태에서 테스트 헤드에 접촉하는바, 이를 위해 수 평 상태의 테스트 트레이를 수직 상태로 반전시키기 위한 복잡한 구조의 테스트 트레이 반전 메카니즘이 필요할 뿐만 아니라 큰 공간이 필요하다는 문제점이 있었다. 나아가, 1회에 테스트할 수 있는 테스트 트레이의 수가 2개에 불과하기 때문에 공간 이용 효율이 현저하게 낮을 뿐만 아니라 동일한 개수의 디바이스를 테스트하는데 소요되는 시간이 상대적으로 길어진다고 하는 문제점이 있었다.However, according to the conventional semiconductor device test system as described above, the test tray is in contact with the test head with the test tray in a vertical position. For this purpose, a test tray having a complicated structure for inverting the test tray in the horizontal state to the vertical state is inverted. There is a problem that not only a mechanism is required, but also a large space is required. Furthermore, since only two test trays can be tested at a time, the space utilization efficiency is notably low, and the time required for testing the same number of devices is relatively long.

또한, 속챔버, 디속챔버 및 테스트챔버가 각각 별개로 마련되어 있어야 하기 때문에 테스트 핸들러의 부피가 커지는 문제점이 있었다.In addition, there is a problem in that the volume of the test handler becomes large because the inner chamber, the desock chamber, and the test chamber should be provided separately.

무엇보다도, 종래의 반도체 디바이스 테스트 시스템에 따르면, 테스트하고자 하는 반도체 디바이스의 핀의 개수나 배치 간격 등이 변화하면 전술한 바와 같이 상대적으로 고가인 하이픽스 보드, 테스트 트레이 및 매치 플레이트를 한꺼번에 모두 교체해야 하고, 다품종으로 소량씩 생산되는 디바이스들을 테스트하기 위해서는 위의 기기들을 종류별로 구비해야 하기 때문에 비용이 많이 소요되는 문제점이 있었다.First of all, according to the conventional semiconductor device test system, when the number of pins or the spacing of the semiconductor device to be tested changes, as described above, the relatively expensive high fix board, the test tray, and the match plate need to be replaced all at once. And, in order to test the devices produced in small quantities in multiple varieties, there is a problem in that it takes a lot of costs because the above devices must be provided by type.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 다수의 테스트 단자편이 나란히 배열된 커넥터편을 갖는 테스트보드를 채택함으로써 수평 방향에서 테스트보드와 접촉하여 테스트를 할 수 있도록 하고, 이에 따라 적은 공간을 차지하면서도 많은 수의 반도체 디바이스를 동시에 테스트할 수 있도록 한 반도체 디바이스 테스트 시스템을 제공함을 목적으로 한다.The present invention has been made to solve the above-described problems, by adopting a test board having a connector piece arranged in parallel with a plurality of test terminal pieces to be in contact with the test board in the horizontal direction, thereby allowing a small space It aims to provide a semiconductor device test system that can simultaneously test a large number of semiconductor devices.

본 발명의 다른 목적은 상대적으로 고가인 반도체 디바이스 픽업, 테스트 트 레이, 매치 플레이트 및 하이픽스 보드를 대체하여 다수의 테스트 단자편이 나란히 배열된 커넥터편을 갖는 테스트보드를 채택함으로써 비용 절감을 도모할 수 있도록 한 반도체 디바이스 테스트 시스템을 제공하는데 있다.Another object of the present invention is to reduce the cost by adopting a test board having a connector piece in which a plurality of test terminal pieces are arranged side by side in place of relatively expensive semiconductor device pickup, test tray, match plate and high fix board. To provide a semiconductor device test system.

전술한 목적을 달성하기 위한 본 발명의 반도체 디바이스 테스트 시스템은 행렬 형태로 배치된 다수의 소켓이 마련된 인쇄회로기판으로 이루어지고 상기 각 소켓에 구비된 각 단자에 연결되어 있는 프린트 배선은 인쇄회로기판의 적소에 형성되어 있는 커넥터편에 나란히 노출된 형태로 집중되어 있는 테스트보드를 채택하여 구성하되, 일정 수량의 반도체 디바이스를 상기 테스트보드에 담아 본 테스트가 이루어지도록 하고 상기 테스트 결과에 따라 디바이스들을 등급별로 분류하여 적재하는 핸들러; 다수의 상기 테스트보드를 수평하게 상하로 적재한 상태에서 반도체 디바이스를 소정의 테스트 온도로 냉각 또는 가열하는 테스트 룸; 다수의 상기 테스트보드를 적재하고, 반도체 디바이스가 담긴 상기 테스트보드를 상기 테스트 룸으로 이송하며, 본 테스트가 종료된 상기 테스트보드를 상기 핸들러에 반송하는 테스트보드 승강/적재기 및 상기 테스트보드의 커넥터편과 도킹되는 커넥터편을 구비하여 상기 테스트 룸에 적재된 상기 테스트보드와 일대일로 도킹되는 테스터를 포함하여 이루어져서 상기 테스트보드에 담긴 반도체 디바이스에 대해 본 테스트를 수행하는 테스트 헤드를 포함하여 이루어진다.The semiconductor device test system of the present invention for achieving the above object consists of a printed circuit board provided with a plurality of sockets arranged in a matrix form and the printed wiring connected to each terminal provided in each of the sockets of the printed circuit board The test board is configured by adopting the test board concentrated in the form exposed side by side in the connector part formed in place, and put a certain number of semiconductor devices in the test board to perform the test and classify the devices according to the test result. A handler for sorting and loading; A test room for cooling or heating the semiconductor device to a predetermined test temperature in a state in which a plurality of the test boards are horizontally stacked vertically; A test board lifter / loader for loading a plurality of the test boards, transferring the test boards containing semiconductor devices to the test room, and returning the test boards after the test is completed to the handlers, and connector pieces of the test boards. And a test head having a connector piece which is docked with the test board loaded in the test room and docked one-to-one with a test head for performing the present test on the semiconductor device contained in the test board.

전술한 구성에서, 상기 핸들러, 상기 테스트보드 승강/적재기, 상기 테스트 룸 및 상기 테스트 헤드는 각각 상기 테스트보드를 좌우 다수열씩 동시에 처리할 수 있도록 다수열로 배치되는 것이 바람직하다.In the above configuration, it is preferable that the handler, the test board lift / loader, the test room, and the test head are arranged in a plurality of rows so as to simultaneously process the test board by a plurality of left and right rows.

나아가, 상기 테스트 룸은 각각이 독립적으로 밀폐되어 온도 제어되는 다수의 테스트 존으로 이루어지는 것이 바람직하다.Furthermore, the test room preferably comprises a plurality of test zones, each of which is independently sealed and temperature controlled.

한편, 상기 핸들러는 그 전방부에 배치되어 다수의 유저트레이가 적재되는 유저트레이 적재부; 상기 유저트레이 적재부의 전방에 배치되며 상기 테스트보드가 안착되는 테스트보드 로딩부; 상기 유저트레이에 담긴 반도체 디바이스를 상기 테스트보드의 각각의 소켓에 옮기거나 상기 테스트보드의 각각의 소켓에 담긴 반도체 디바이스를 상기 유저트레이에 옮기는 X축 로봇 및 Y축 로봇을 포함하여 이루어질 수 있다. 이러한 구성에서, 상기 핸들러는 상기 테스트보드 로딩부에 인접하여 설치되고 상기 테스트보드의 각 소켓의 단자와 전기적으로 연결되어 있어서 상기 테스트보드에 담긴 반도체 디바이스에 대해 직류전압 테스트를 수행하는 DC 테스터 및 상기 테스트보드 로딩부에 로딩된 상기 테스트보드를 예열하는 예열 기능을 구비한 것이 바람직하다. 그리고 상기 유저트레이 적재부는 테스트 대기 중에 있는 유저트레이가 적재되는 검사대기 트레이 적재부; 양품으로 판정된 반도체 디바이스가 담기는 양품 트레이 적재부; 불량품으로 판정된 반도체 디바이스가 담기는 불량품 트레이 적재부 및 빈 유저트레이가 적재되는 공 트레이 적재부를 포함하여 이루어질 수 있다.On the other hand, the handler is disposed in the front portion of the user tray stacking a plurality of user trays are stacked; A test board loading unit disposed in front of the user tray loading unit and configured to seat the test board; It may include an X-axis robot and a Y-axis robot to move the semiconductor device contained in the user tray to each socket of the test board or to move the semiconductor device contained in each socket of the test board to the user tray. In this configuration, the handler is installed adjacent to the test board loading portion and electrically connected to the terminals of each socket of the test board, the DC tester for performing a DC voltage test on the semiconductor device contained in the test board and the It is preferable to have a preheating function for preheating the test board loaded in the test board loading unit. The user tray stacking unit may include: an inspection standby tray stacking unit in which a user tray which is waiting for a test is loaded; A good quality tray mounting portion containing a semiconductor device judged as good quality; And a blank tray stacking portion in which a semiconductor device determined as defective is contained, and a blank tray stacking portion in which an empty user tray is loaded.

한편, 상기 테스트보드 승강/적재기는 양품 테스트보드를 적재하는 양품 테스트보드 적재부와 불량품 테스트보드를 적재하는 불량품 테스트보드 적재부를 구비하는 것이 바람직하다.On the other hand, the test board lift / load is preferably equipped with a good quality test board loading unit for loading a good quality test board and a bad quality test board loading unit for loading a defective test board.

이하에는 첨부한 도면을 참조하여 본 발명의 반도체 디바이스 테스트 시스템의 바람직한 실시예에 대해 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the semiconductor device test system of the present invention.

도 3은 본 발명의 반도체 디바이스 테스트 시스템에서 핸들러의 구조를 보인 평면도이다. 도 3에 도시한 바와 같이, 본 발명의 반도체 디바이스 테스트 시스템에서 핸들러(200)는 크게 장치의 전방부에 배치되어 다수의 유저트레이가 적재되는 유저트레이 적재부(210), 유저트레이 적재부(210)의 전방에 배치되며 본 발명에 따라 새롭게 채택된 테스트보드(Test Board; 이하 그 영문 두문자를 따서 'TB'라고도 한다)(240L),(240R)가 안착되는 테스트보드 로딩부(도면에서 테스트보드 하부면), 테스트보드 로딩부에 인접, 바람직하게는 외측에 배치되어 직류전압 테스트를 수행하는 DC 테스터(230L),(230R) 및 유저트레이에 담긴 디바이스를 테스트보드(240L),(240R)의 각각의 소켓(241)으로 옮기거나 테스트보드(240L),(240R)의 소켓(241)에 삽입되어 있는 디바이스를 유저트레이로 옮기는 2축 로봇, 즉 X축 로봇(220)과 Y축 로봇(225)을 포함하여 이루어질 수 있다.3 is a plan view showing the structure of a handler in a semiconductor device test system of the present invention. As shown in FIG. 3, in the semiconductor device test system of the present invention, the handler 200 is largely disposed at the front of the apparatus, and includes a user tray stacker 210 and a user tray stacker 210 in which a plurality of user trays are stacked. A test board loading part (the test board in the drawing) is disposed in front of the) and the test board (Test Board; newly adopted according to the present invention hereinafter referred to as 'TB') 240L and 240R is seated. Lower surface), adjacent to the test board loading unit, preferably disposed outside the DC tester 230L, 230R and the user tray to perform a DC voltage test of the test board 240L, 240R A two-axis robot, that is, an X-axis robot 220 and a Y-axis robot 225, which moves to each socket 241 or moves a device inserted into the socket 241 of the test boards 240L and 240R to the user tray. It can be made, including).

전술한 구성에서, 유저트레이 적재부(210)는 테스트할 디바이스가 담긴 다수의 유저트레이가 적재되는 검사대기 트레이 적재부(211), 테스트가 종료된 결과 각각 양품 및 불량품으로 판정된 디바이스들이 담기는 다수의 유저트레이가 적재되는 양품 트레이 적재부(212)와 불량 트레이 적재부, 재검사를 받아야 하는 디바이스들이 담기는 유저트레이가 적재되는 리테스트(Retest) 트레이 적재부(216) 및 빈 유저트레이들이 적재되는 공 트레이 적재부(218)를 포함하여 이루어질 수 있다. 본 실시예에서는 검사대기 트레이 적재부(211), 양품 트레이 적재부(212), 불량 트레 이 적재부(214), 리테스트 트레이 적재부(216) 및 공트레이 적재부(218)로 각각 3열, 3열, 1열, 1열 및 1열을 할당한 구조를 예시하고 있는바, 각 열에는 다수의 유저트레이가 간격을 두고 층층이 적재될 수 있을 것이다.In the above-described configuration, the user tray stacking unit 210 includes an inspection standby tray stacking unit 211 in which a plurality of user trays containing devices to be tested are loaded, and devices which are determined to be good or defective, respectively, as a result of the test being completed. Good quality tray stacking unit 212, where a large number of user trays are stacked, a defective tray stacking unit, a retest tray stacking unit 216 on which a user tray containing devices to be retested are loaded, and empty user trays are stacked. It can be made by including a ball tray loading section 218. In this embodiment, three rows of the inspection standby tray stacking unit 211, the good quality tray stacking unit 212, the defective tray stacking unit 214, the retest tray stacking unit 216, and the empty tray stacking unit 218, respectively. The structure of allocating three columns, one column, one column, and one column is illustrated, and in each column, a plurality of user trays may be stacked with layers.

DC 테스터(230L),(230R)는 테스트보드(240L),(240R)에 삽입된 각 디바이스들에 대해 본 테스트를 수행하기에 앞서 직류전압을 인가함으로써 디바이스의 불량이나 오삽입 여부 등을 간단히 체크하기 위해 주어지는데, 각각의 테스트보드(240L),(240R)는 DC 테스터(230L),(230R)에 전기적으로 접촉되어 있어서 각각의 테스트보드(240L),(240R)는 테스트보드 로딩부에 안착된 상태에서 직류전압 테스트를 받을 수가 있다. 한편, 테스트보드 로딩부와 DC 테스터(230L),(230R)는 테스트보드(240L),(240R)로의 이송 대기시간을 줄여서 한 번에 테스트할 수 있는 디바이스의 개수를 늘릴 수 있도록 좌우에 각각 2열로 배치될 수 있다.The DC testers 230L and 230R simply check for defects or incorrect insertion by applying a DC voltage to each device inserted into the test boards 240L and 240R before performing this test. Each test board 240L, 240R is in electrical contact with the DC testers 230L, 230R so that each test board 240L, 240R is seated in the test board loading section. DC voltage test can be performed. On the other hand, the test board loading unit and the DC tester (230L), (230R) 2 each on the left and right to increase the number of devices that can be tested at a time by reducing the transfer waiting time to the test board (240L, 240R) Can be arranged in rows.

X축 로봇(220)과 Y축 로봇(225)은 유저트레이와 테스트보드 로딩부에 놓인 테스트보드 사이를 연속적이면서도 반복적으로 이동하면서 유저트레이로부터 디바이스를 픽킹하여 테스트보드로 이송 적재하는데, 이러한 X축 로봇(220)과 Y축 로봇(225)은 1회의 동작에 다수개, 예를 들어 16개의 디바이스를 픽킹하는 핸드(미도시)를 구비할 수 있다. 이 경우에 좌측 및 우측의 테스트보드 로딩부에 놓은 각 테스트보드(240L),(240R)에 동시에 동수의 디바이스를 이송 적재하는 것이 바람직하다. 그리고 이와 같이 하여 최상층 검사대기 유저트레이(211)에 담긴 모든 디바이스에 대한 이송이 종료되면, 해당 유저트레이는 도시하지 않은 이송기구에 의해 다른 장소, 예를 들어 공 트레이 적재부(218)로 이송되고, 그 직하층에 적재되어 있 던 유저트레이가 도시하지 않은 승강 기구에 의해 검사대기 유저트레이 적재부(211)의 최상층으로 상승하게 된다.The X-axis robot 220 and the Y-axis robot 225 picks a device from the user tray and transfers it to the test board while continuously and repeatedly moving between the user tray and the test board placed in the test board loading unit. The robot 220 and the Y-axis robot 225 may include a hand (not shown) that picks a plurality of devices, for example, 16 devices in one operation. In this case, it is preferable to transfer and load the same number of devices simultaneously to each of the test boards 240L and 240R placed on the left and right test board loading units. When the transfer of all the devices contained in the uppermost inspection waiting user tray 211 is completed in this manner, the user tray is transferred to another place, for example, the empty tray loading part 218, by a transfer mechanism not shown. , The user tray loaded on the lower floor is raised to the uppermost floor of the inspection-waiting user tray loading unit 211 by a lifting mechanism (not shown).

한편, 본 발명에 따른 테스트보드는 인쇄회로기판으로 이루어질 수 있는데, 이러한 인쇄회로기판에는 (m * n)행렬로 배열된 다수의 소켓(241)이 마련되어 있으며, 각 소켓(241)에 구비된 각 단자에 연결되어 있는 프린트 배선은 인쇄회로기판의 적소, 예를 들어 상단에 형성본 실시예에서는 돌출 형성)되어 있는 일자형 커넥터편(242)에 나란히 노출된 형태로 집중되게 된다. 더욱이 커넥터편(242)은 접촉을 확실하게 하기 위해 인쇄회로기판보다 두껍게 형성되는 것이 바람직하다. 여기에서, 소켓(241)의 개수가, 예를 들어 32개이고, 각 소켓(241)에 형성된 단자가 50개인 경우를 가정하면, 커넥터편(242)에 배열된 단자의 개수는 총 1,600개가 될 것이다. 그리고 이러한 구조를 갖음으로 해서 테스트보드(240L),(240R)를 반전시킴이 없이도 그 커넥터편(수 커넥터로 기능할 수 있을 것이다)을 테스트 헤드의 커넥터편(암 커넥터가 될 수 있을 것이다)에 수평 방향에서 결합시켜 본 테스트를 실시할 수가 있고, 이에 따라 적은 공간을 차지하면서도 상대적으로 많은 수의 테스트보드에 대해 동시에 테스트를 수행할 수가 있게 된다.On the other hand, the test board according to the present invention may be made of a printed circuit board, the printed circuit board is provided with a plurality of sockets (241) arranged in a (m * n) matrix, each provided in each socket 241 The printed wirings connected to the terminals are concentrated in a form exposed side by side to the straight connector piece 242 which is formed in place on the printed circuit board, for example, at the top. Furthermore, the connector piece 242 is preferably formed thicker than the printed circuit board to ensure contact. Here, assuming that the number of sockets 241 is 32, for example, and 50 terminals are formed in each socket 241, the number of terminals arranged in the connector piece 242 will be 1,600 in total. . With this structure, the connector piece (which can function as a male connector) can be connected to the connector piece (which can be a female connector) of the test head without inverting the test boards 240L and 240R. This test can be performed by combining in the horizontal direction, thus taking up less space and simultaneously testing a relatively large number of test boards.

도 4는 도 3에서 테스트보드의 개개의 반도체 디바이스 소켓 구조를 설명하기 위한 개략 단면도이다. 도 4에 도시한 바와 같이, 본 발명의 테스트보드의 개개의 반도체 디바이스의 소켓(241) 구조는 디바이스로부터 노출된 단자편, 예를 들어 BGA(Ball Grid Array) 타입의 단자편(이하 이를 '디바이스측 단자편'이라 한다)에 일대일로 대응되어 접촉되는 단자편(이하 '기판부 단자편'이라 한다)이 설치된 인 쇄회로기판의 상기 기판부(241a) 단자편(241b) 주위에 디바이스의 삽입을 안내하여 고정하는 소켓 벽체(241c)가 볼트(241d)에 의해 고정되어 이루어진다.4 is a schematic cross-sectional view illustrating an individual semiconductor device socket structure of a test board in FIG. 3. As shown in FIG. 4, the socket 241 structure of each semiconductor device of the test board of the present invention is a terminal piece exposed from the device, for example, a terminal piece of a BGA (Ball Grid Array) type (hereinafter referred to as a device). Insertion of the device around the terminal piece 241b of the substrate portion 241a of the printed circuit board provided with a terminal piece (hereinafter referred to as a “board portion terminal piece”) contacted in one-to-one correspondence with the side terminal piece " The socket wall 241c for guiding and fixing the bolt is fixed by the bolt 241d.

전술한 구성에서, 소켓 벽체(241c)의 상단에는 삽입된 디바이스를 압박하여 디바이스측 단자편이 기판부 단자편(241b)에 전기적으로 확실하게 접촉되게 하는 착탈 레버(241e)가 마련되어 있다. 한편, 전술한 바와 같이 기판부 단자편(241b)은 인쇄회로기판의 내부 프린트 배선에 의해 연결된 채로 커넥터편(242)에 나란히 배열되게 된다. 도면에서 241f는 볼트(241d)가 체결되는 너트공을 나타낸다. 이러한 구조에 의해 1개의 테스트보드의 모든 소켓(241)에 디바이스가 삽입되면 도시하지 않은 착탈 기구에 의해 각 소켓(241)에 일대일로 구비된 모든 착탈 레버(241e)를 동시에 닫아서 디바이스측 단자편과 기판부 단자편(241b)을 전기적으로 접촉시킨 상태에서 테스트를 수행하게 된다.In the above-described configuration, a detachable lever 241e is provided on the upper end of the socket wall 241c to press the inserted device so that the device side terminal piece is in electrical contact with the board portion terminal piece 241b. On the other hand, as described above, the board portion terminal piece 241b is arranged side by side with the connector piece 242 while being connected by the internal printed wiring of the printed circuit board. In the figure, 241f represents a nut hole to which the bolt 241d is fastened. With this structure, when the device is inserted into all the sockets 241 of one test board, all the detachable levers 241e provided in the sockets 241 one-to-one are simultaneously closed by a detachment mechanism (not shown), and the device side terminal piece and The test is performed in a state in which the board portion terminal piece 241b is electrically contacted.

도 5는 본 발명의 반도체 디바이스 테스트 시스템의 전체적인 구조를 개략적으로 보인 사시도, 도 6은 본 발명의 반도체 디바이스 테스트 시스템의 전체적인 구조를 개략적으로 보인 평면도, 도 7은 도 6에 도시한 반도체 디바이스 테스트 시스템에서 테스트부의 구조를 개략적으로 보인 사시도이다.5 is a perspective view schematically showing the overall structure of the semiconductor device test system of the present invention, FIG. 6 is a plan view schematically showing the overall structure of the semiconductor device test system of the present invention, and FIG. 7 is a semiconductor device test system shown in FIG. Is a perspective view schematically showing the structure of a test unit.

도 5 내지 도 7에 도시한 바와 같이, 본 발명의 반도체 디바이스 테스트 시스템의 전체적인 구조는 반도체 디바이스에 대해 본 테스트를 수행하는 테스트 헤드(500), 일정 수량의 디바이스를 테스트보드(240L),(240R)에 담아 본 테스트가 이루어지도록 하고 이 테스트 결과에 따라 디바이스들을 등급별로 분류하여 적재하는 핸들러(200), 핸들러(200)의 전방에 배치되어 다수의 테스트보드(240L),(240R)를 층층이 적재하고, 디바이스가 담긴 테스트보드(240L),(240R)를 후술하는 테스트 룸(400)으로 이송하며, 본 테스트가 종료된 테스트보드 등을 핸들러(200)의 테스트보드 로딩부에 반송하는 테스트보드 승강/적재기(300), 테스트보드 승강/적재기(300)의 전방에 배치되어 테스트보드 승강/적재기(300)를 통해 이송되어 온 테스트보드(240L),(240R)를 층층이 적재한 상태에서 디바이스를 소정의 테스트 온도로 냉각 또는 가열하는 테스트 룸(400) 및 테스트 룸(400)의 전방에 배치되어 테스트 룸(400)에 적재된 다수의 테스트보드(240L),(240R)의 커넥터편(242)에 도킹되어 본 테스트를 수행하는 테스트 헤드(500)를 포함하여 이루어질 수 있다.As shown in FIGS. 5 to 7, the overall structure of the semiconductor device test system of the present invention includes a test head 500 for performing the present test on a semiconductor device, a predetermined number of devices on a test board 240L, and 240R. ) Is placed in front of the handler 200, the handler 200 for classifying and loading the devices according to the grade according to the test results, and a plurality of test boards 240L and 240R are stacked. The test board lifts the test boards 240L and 240R containing the device to a test room 400 which will be described later, and returns the test board, which has been completed, to the test board loading unit of the handler 200. Diva in the state of loading the test boards 240L, 240R, which are disposed in front of the loading / unloading machine 300 and the test board lifting / loading machine 300, and are transferred through the test board lifting / loading machine 300. Connector pieces of a plurality of test boards 240L and 240R disposed in front of the test room 400 and the test room 400 that cool or heat the teeth to a predetermined test temperature and loaded in the test room 400 ( And a test head 500 docked at 242 to perform this test.

전술한 구성에서, 테스트보드 승강/적재기(300) 역시 핸들러(200)의 테스트보드 로딩부를 2열로 한 것과 같은 취지로 2열로 구성될 수 있는바, 예를 들어 각 열의 외측에는 기동 초기에는 테스트보드 공급부로서의 역할을 수행하고 초기 테스트보드 공급이 종료되면 이후에는 불량 테스트보드 적치소로서의 역할을 수행하게 된다. 이러한 테스트보드 승강/적재기(300)는 전술한 바와 같이 테스트보드(240L),(240R)를 핸들러(200)의 테스트보드 로딩부로 이송하고, 디바이스가 담긴 테스트보드(240L),(240R)를 다시 테스트보드 로딩부에서 테스트 룸(400)의 정해진 슬롯(후술함)으로 순차적으로 이송하며, 테스트 룸(400)에서 본 테스트가 종료된 테스트보드(240L),(240R)를 다시 테스트보드 로딩부로 이송하는 기능을 담당하는바, 이러한 기능은 도시하지 않은 제어 메커니즘에 의해 자동으로 수행될 수 있을 것이다.In the above-described configuration, the test board lift / loader 300 may also be configured in two rows for the purpose of setting the test board loading portion of the handler 200 in two rows, for example, a test board at the beginning of each row outside the row. After the role of the supply unit and the initial test board supply is terminated, it will serve as a bad test board stockpile. The test board lift / loader 300 transfers the test boards 240L and 240R to the test board loading unit of the handler 200 as described above, and again transfers the test boards 240L and 240R containing the device. The test board loading unit sequentially transfers to the predetermined slot of the test room 400 (to be described later), and transfers the test boards 240L and 240R, which are completed in the test room 400, to the test board loading unit. The function may be automatically performed by a control mechanism not shown.

테스트 룸(400)은 크게 본 테스트가 수행되는 다수의 테스트 챔 버(430L),(430R)와 각 테스트 챔버(430L),(430R)에 부속되어 테스트 챔버(430L),(430R) 내부 온도를 원하는 테스트 온도로 유지시키는 온도 제어부(410L),(410R)를 포함하여 이루어질 수 있다. 전술한 구성에서, 테스트 챔버(430L),(430R) 역시 핸들러(200)의 테스트보드 로딩부를 2열로 한 것과 같은 취지로 격벽에 의해 2열로 구획될 수 있는바, 각각의 테스트 챔버(430L),(430R)에는 다수의 테스트보드(240L),(240R)가 수평 방향으로 층층이 적재될 수 있도록 각각의 테스트보드(240L),(240R)가 자리하는 다수의 슬롯이 간격을 두고 형성되어 있다. 더욱이 각 열의 테스트 챔버(430L),(430R) 또한 미리 정해진 소규모 단위, 예를 들어 12개의 테스트보드들이 다른 테스트보드들에 대해 독립적으로 테스트될 수 있도록 격벽에 의해 상측 테스트 챔버와 하측 테스트 챔버로 구획(이하 이렇게 구획된 각각의 소규모 구획 공간을 '테스트 존'이라 한다)될 수 있는바, 도 5의 실시예에서는 독립적으로 기능하는 총 4개의 테스트 존이 구비된 테스트 룸(400)이 예시되어 있다. 한편, 각각의 온도 제어부(410L),(410R)에는 도시하지 않은 가열용 히터와 냉각팬이 설치되어 있다. 도면에서 미설명 부호 420L 및 420R은 각 테스트 챔버(430L),(430R)를 자동으로 개폐하는 자동 도어를 나타낸다.The test room 400 is largely attached to the plurality of test chambers 430L and 430R and the test chambers 430L and 430R in which the present test is performed, and thus the internal temperature of the test chambers 430L and 430R is determined. Temperature control unit 410L, 410R to maintain a desired test temperature can be made. In the above-described configuration, the test chambers 430L and 430R may also be divided into two rows by the partition wall in the sense that the test board loading portion of the handler 200 is two rows, each test chamber 430L, In the 430R, a plurality of slots in which each of the test boards 240L and 240R are disposed are spaced apart so that the test boards 240L and 240R may be stacked in the horizontal direction. In addition, each row of test chambers 430L, 430R is also partitioned into an upper test chamber and a lower test chamber by a partition so that predetermined small units, for example 12 test boards, can be tested independently of other test boards. (Hereinafter, each of the small partition spaces thus partitioned may be referred to as a 'test zone'). In the embodiment of FIG. 5, a test room 400 having four test zones functioning independently is illustrated. . On the other hand, the heating control part and cooling fan which are not shown in figure are provided in each temperature control part 410L, 410R. In the drawings, reference numerals 420L and 420R denote automatic doors for automatically opening and closing the respective test chambers 430L and 430R.

마지막으로, 테스트 헤드(500)는 테스트 룸(400)의 전체 슬롯 수에 해당하는 수만큼 구비되어 각각의 테스트보드(240L),(240R)에 대해 일대일로 도킹되어 본 테스트를 수행하는 다수의 테스터(보드)(520L),(520R)와 테스터(520L),(520R)가 설치된 내부 공간을 환기시키는 환기장치(510L),(510R)를 포함하여 이루어질 수 있는데, 각각의 테스터(520L),(520R)에는 테스트보드(240L),(240R)의 커넥터편(242)에 마련된 단자핀의 개수 만큼의 단자핀을 구비하여 본 테스트 시에는 테스트보드(240L),(240R)의 커넥터편(242)에 도킹되고 본 테스트가 종료된 경우에는 이로부터 분리되는 커넥터편(미도시)이 구비되어 있다. 마지막으로 참조번호 600은 테스터(520L),(520R)로부터의 테스트 결과를 전달받아 각종 분석을 수행하고 이를 사용자에게 알려주는 컴퓨터를 나타낸다.Finally, the test head 500 is provided with a number corresponding to the total number of slots in the test room 400 is docked one to one for each test board (240L, 240R) to perform a plurality of testers (Board) 520L, 520R and the testers 520L, 520R may be made to include a ventilator 510L, 510R for ventilating the interior space is installed, each tester (520L), ( 520R is provided with as many terminal pins as the number of terminal pins provided on the connector pieces 242 of the test boards 240L and 240R. In this test, the connector pieces 242 of the test boards 240L and 240R are provided. The connector piece (not shown) which is docked at and disconnected from this test when this test is complete | finished is provided. Finally, reference numeral 600 denotes a computer that receives test results from the testers 520L and 520R, performs various types of analysis, and informs the user of the results.

도 8a 및 도 8b는 본 발명의 반도체 디바이스 테스트 시스템의 동작 과정을 설명하기 위한 흐름도이다. 도 8에 도시한 바와 같이, 단계 S2에서는 테스트보드 승강/적재기(300)에 적재된 TB를 테스트보드 로딩부로 이송한다. 다음으로, 단계 S4에서는 X축 로봇(220) 및 Y축 로봇(225)을 구동하여 유저트레이로부터 한 번에 적절한 개수, 예를 들어 4개 또는 8개의 디바이스를 TB의 소켓(242)에 삽입한 후에 이렇게 담겨진 디바이스에 직류전압을 인가하여 DC 테스트를 수행한다.8A and 8B are flowcharts illustrating an operation process of the semiconductor device test system of the present invention. As shown in FIG. 8, in step S2, the TB loaded on the test board lift / loader 300 is transferred to the test board loading unit. Next, in step S4, the X-axis robot 220 and the Y-axis robot 225 are driven to insert an appropriate number, for example, four or eight devices into the TB socket 242 at a time from the user tray. Later, DC test is performed by applying DC voltage to the device.

다음으로 단계 S8에서는 이렇게 수행된 DC 테스트 결과, 불량 디바이스가 존재하는지를 판단하는데, 존재하는 경우에는 단계 S9로 진행하여 불량 디바이스를 제거하고 새로운 디바이스를 교체 이송한 후에 단계 S6으로 복귀하는 반면에 존재하지 않는 경우에는 단계 S10으로 진행하여 당해 TB의 모든 소켓(242)(32개, 64개 또는 128개 등)에 디바이스 적재가 종료되었는지를 판단한다. 단계 S10에서의 판단 결과, 모든 디바이스에 대한 적재가 종료된 경우에는 다시 단계 S12로 진행하여 디바이스 적재가 종료된 TB를 테스트보드 승강/적재기(300)를 통해 테스트 룸(400)의 정해진 슬롯에 삽입하고, 이렇게 삽입된 TB에 대해 단계 S14에서는 바로 DC 테스트 및 소정의 사전 테스트를 진행하여 TB를 슬롯에 삽입하는 과정에서 문제가 발생했 는지를 검사한다. 단계 S10에서의 판단 결과, 모든 디바이스의 적재가 종료되지 않은 경우에는 단계 S4로 복귀한다.Next, in step S8, as a result of the DC test performed in this way, it is determined whether there is a bad device. If there is, the process proceeds to step S9 to remove the bad device, replaces and transfers the new device, and then returns to step S6. If not, the flow advances to step S10 to determine whether device loading is terminated in all sockets 242 (32, 64, 128, etc.) of the TB. As a result of the determination in step S10, when the stacking of all devices is finished, the process proceeds to step S12 again, and the TB where the device stacking is completed is inserted into the predetermined slot of the test room 400 through the test board lift / loader 300. In step S14, the inserted TB is directly subjected to a DC test and a predetermined pretest to check whether there is a problem in the process of inserting the TB into the slot. As a result of the determination in step S10, when the stacking of all devices is not finished, the process returns to step S4.

다음으로 단계 S16에서는 임의의 테스트 존의 모든 슬롯에 대해 TB의 적재가 종료되었는지를 판단하는데, 종료되지 않은 경우에는 단계 S4로 복귀하는 반면에 종료된 경우에는 단계 S18로 진행하여 불량 디바이스가 존재하는지를 판단한다. 단계 S18에서의 판단 결과, 불량 디바이스가 존재하는 경우에는 단계 S20으로 진행하여 해당 TB를 테스트보드 로딩부에 반송하고 다시 불량 디바이스를 새로운 디바이스로 교체한 후에 단계 S4로 복귀하는 반면에 불량 디바이스가 존재하지 않는 경우에는 단계 S22로 직행하여 적재가 종료된 테스트 존을 자동 도어(420L),(420R)에 의해 밀폐시킨 후에 온도 제어부(410L),(410R)를 동작시켜 실내의 온도를 테스트 온도로 유지시킨다.Next, in step S16, it is determined whether the loading of TB has ended for all slots in any test zone. If it is not finished, the process returns to step S4, in which case, the process proceeds to step S18 to determine whether a bad device exists. To judge. As a result of the determination in step S18, if there is a bad device, the process proceeds to step S20 to return the TB to the test board loading unit and replaces the bad device with a new device, and then returns to step S4 while the bad device exists. If not, the process proceeds to step S22 to seal the finished test zone by the automatic doors 420L and 420R, and then operates the temperature controllers 410L and 410R to maintain the room temperature at the test temperature. Let's do it.

다음으로 단계 S24 및 단계 S26에서는 TB의 커넥터편(242)을 테스터(520L),(520R)의 커넥터편에 도킹시킨 상태에서 각종 본 테스트를 수행하고, 단계 S28에서는 본 테스트가 종료되었는지를 판단한다. 단계 S28에서의 판단 결과, 본 테스트가 종료되지 않은 경우에는 단계 26으로 복귀하는 반면에 종료된 경우에는 단계 S30으로 진행하여 TB의 커넥터편(242)을 테스터(520L),(520R)의 커넥터편으로부터 분리하고, 다시 단계 S32에서는 온도 제어부(410L),(410R)를 동작시켜 테스트 존을 상온으로 환원시킨다. 이렇게 하여 테스트 존에서 상온으로 환원된 TB는 단계 S34에서 순차적으로 테스트보드 로딩부로 이송된다. 다음으로, 단계 S36에서는 테스트 결과에 따라 불량 여부를 판단하여 각 디바이스를 양품 또는 불량 디바 이스로 분류한 후에 해당하는 유저트레이 적재부로 이송한다.Next, in step S24 and step S26, various main tests are performed while the connector piece 242 of TB is docked to the connector pieces of the testers 520L and 520R. In step S28, it is determined whether the main test is completed. . As a result of the determination in step S28, if the present test is not finished, the process returns to step 26. If the test ends, the process proceeds to step S30. The connector piece 242 of TB is replaced with the connector pieces of the testers 520L and 520R. And the temperature control section 410L, 410R is operated again to reduce the test zone to room temperature. In this way, the TB reduced to room temperature in the test zone is sequentially transferred to the test board loading unit in step S34. Next, in step S36, it is determined whether the device is defective according to the test result, and each device is classified into a good or bad device and then transferred to the corresponding user tray loading unit.

한편, 단계 S38에서는 테스트 누적 정보에 의해 해당 TB의 해당 소켓(242)이 연속 불량인지의 여부와 연속 불량으로 판정된 소켓의 개수가 일정한 기준치 이상인지를 판단한다. 단계 S38에서의 판단 결과, 연속 불량으로 판정된 소켓이 존재하는 경우에는 이후에 해당 소켓을 사용하지 않도록 마스크 정보를 기록함과 함께 불량인 소켓의개수가 기준치를 초과하는 TB가 존재하는 경우에는 단계 S40으로 진행하여 당해 TB를 테스트보드 승강/적재기의 불량 TB 적재부로 이송시킨 후에 새로운 TB를 로딩한다.On the other hand, in step S38, it is determined based on the test cumulative information whether the corresponding socket 242 of the TB is continuous failure and whether the number of sockets determined as continuous failure is equal to or greater than a predetermined reference value. As a result of the determination in step S38, when there is a socket determined to be continuous failure, mask information is recorded so as not to use the socket afterwards, and when TB in which the number of defective sockets exceeds the reference value exists, step S40. The TB is transferred to the defective TB stack of the test board lift / loader and then loaded with a new TB.

다음으로, 단계 S42에서는 모든 TB가 소진되었는지를 판단하는데, 소진된 경우에는 테스트보드 승강/적재기의 양품 TB 적재부에 적재된 TB를 로딩부로 이송하여 새로운 테스트에 대비한다. 다음으로, 단계 S46에서는 본 테스트가 완전 종료되었는지를 판단하는데, 종료되지 않은 경우에는 단계 S4로 복귀하는 반면에 종료된경우에는 빈 TB를 테스트 존의 지정된 슬롯으로 이송하여 다음 테스트를 대비한 후에 절차를 종료하게 된다. 이와 같이, 본 발명의 반도체 디바이스 테스트 시스템에서는 다음 로트 시작시 TB를 테스트보드 승강/적재기에서 이송하여 오는 것이 아니라 테스트 존의 해당 슬롯에 대기 중인 TB를 가지고 와서 단계 S6부터 새로운 절차를 시작한다. 이상에서 설명한 바와 같이, 본 발명의 반도체 디바이스 테스트 시스템에 따르면 테스트 룸이 다수의 테스트 존으로 구획되어 있기 때문에 각각의 테스트 존에 대해 독립적인 테스트가 가능하고 이에 따라 테스트 시스템의 운영 효율이 크게 제고된다.Next, in step S42, it is determined whether all the TBs have been exhausted. In the case of exhaustion, the TB loaded on the good TB loading part of the test board lifter / loader is transferred to the loading part to prepare for a new test. Next, in step S46, it is determined whether or not this test has been completed. If not, the process returns to step S4, whereas in case of completion, the empty TB is transferred to a designated slot of the test zone to prepare for the next test. Will end. As described above, in the semiconductor device test system of the present invention, the TB is not transferred from the test board lift / loader at the start of the next lot, but the TB is waiting in the corresponding slot of the test zone to start a new procedure from step S6. As described above, according to the semiconductor device test system of the present invention, since the test room is partitioned into a plurality of test zones, independent testing of each test zone is possible, thereby greatly improving the operating efficiency of the test system. .

본 발명의 반도체 디바이스 테스트 시스템은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다. 예를 들어, 전술한 실시예에서 구분 도시되어 있는 핸들러, 테스트보드 승강/적재기 및 테스트 룸은 단지 기능적인 구분일 뿐 핸들러 본체에 모두 통합 설치되거나 테스트보드 승강/적재기와 테스트 룸만을 서로 통합하여 설치할 수도 있을 것이다.The semiconductor device test system of the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the technical idea of the present invention. For example, the handler, test board lift / loader, and test room shown separately in the above-described embodiments are merely functional divisions, and all of them are installed integrally in the handler body or only the test board lift / loader and the test room are integrated with each other. Could be

이상에서 설명한 바와 같은 본 발명의 반도체 디바이스 테스트 시스템에 따르면, 다수의 테스트 단자편이 나란히 배열된 커넥터편을 갖는 테스트보드를 채택함으로써 수평 방향에서 테스트보드와 접촉하여 테스트를 할 수 있도록 하고, 이에 따라 적은 공간을 차지하면서도 많은 수의 반도체 디바이스를 동시에 테스트할 수 있 있게 된다.According to the semiconductor device test system of the present invention as described above, by adopting a test board having a connector piece in which a plurality of test terminal pieces are arranged side by side, it is possible to test by contacting the test board in the horizontal direction, It can take up space and test a large number of semiconductor devices simultaneously.

나아가, 상대적으로 고가인 반도체 디바이스 픽업, 테스트 트레이, 매치 플레이트 및 하이픽스 보드를 대체하여 다수의 테스트 단자편이 나란히 배열된 커넥터편을 갖는 테스트보드를 채택함으로써 비용 절감을 도모할 수가 있다.Furthermore, cost reduction can be achieved by adopting a test board having a connector piece in which a plurality of test terminal pieces are arranged side by side in place of relatively expensive semiconductor device pickup, test tray, match plate, and high fix board.

또한, 테스트 룸이 다수의 테스트 존으로 구획되어 있기 때문에 각각의 테스트 존에 대해 독립적인 테스트가 가능하고 이에 따라 테스트 시스템의 운영 효율이 크게 제고된다.In addition, since the test room is partitioned into a plurality of test zones, independent testing is possible for each test zone, thereby greatly improving the operational efficiency of the test system.

Claims (8)

행렬 형태로 배치된 다수의 소켓이 마련된 인쇄회로기판으로 이루어지고 상기 각 소켓에 구비된 각 단자에 연결되어 있는 프린트 배선은 인쇄회로기판의 적소에 형성되어 있는 커넥터편에 나란히 노출된 형태로 집중되어 있는 테스트보드를 채택하여 구성하되,It consists of a printed circuit board provided with a plurality of sockets arranged in a matrix form, and the printed wiring connected to each terminal provided in each of the sockets is concentrated in a form exposed side by side to the connector formed in place on the printed circuit board. Adopt and configure the test board, 일정 수량의 반도체 디바이스를 상기 테스트보드에 담아 본 테스트가 이루어지도록 하고 상기 테스트 결과에 따라 디바이스들을 등급별로 분류하여 적재하는 핸들러;A handler for placing a predetermined number of semiconductor devices on the test board to perform the test and classifying and classifying the devices according to the test results according to the test results; 다수의 상기 테스트보드를 수평하게 상하로 적재한 상태에서 반도체 디바이스를 소정의 테스트 온도로 냉각 또는 가열하는 테스트 룸;A test room for cooling or heating the semiconductor device to a predetermined test temperature in a state in which a plurality of the test boards are horizontally stacked vertically; 다수의 상기 테스트보드를 적재하고, 반도체 디바이스가 담긴 상기 테스트보드를 상기 테스트 룸으로 이송하며, 본 테스트가 종료된 상기 테스트보드를 상기 핸들러에 반송하는 테스트보드 승강/적재기 및A test board lift / loader for loading a plurality of the test boards, transferring the test boards containing semiconductor devices to the test room, and returning the test boards after the test is completed to the handler; 상기 테스트보드의 커넥터편과 도킹되는 커넥터편을 구비하여 상기 테스트 룸에 적재된 상기 테스트보드와 일대일로 도킹되는 테스터를 포함하여 이루어져서 상기 테스트보드에 담긴 반도체 디바이스에 대해 본 테스트를 수행하는 테스트 헤드를 포함하여 이루어진 반도체 디바이스 테스트 시스템.A test head having a connector piece docked with a connector piece of the test board and a tester docked one-to-one with the test board loaded in the test room to perform the test on the semiconductor device contained in the test board. Semiconductor device test system comprising a. 제 1 항에 있어서,The method of claim 1, 상기 핸들러, 상기 테스트보드 승강/적재기, 상기 테스트 룸 및 상기 테스트 헤드는 각각 상기 테스트보드를 좌우 다수열씩 동시에 처리할 수 있도록 다수열로 배치된 것을 특징으로 하는 반도체 디바이스 테스트 시스템.And the handler, the test board lifter / loader, the test room, and the test head are arranged in a plurality of rows so as to simultaneously process the test boards by a plurality of left and right rows. 제 2 항에 있어서,The method of claim 2, 상기 테스트 룸은 각각이 독립적으로 밀폐되어 온도 제어되는 다수의 테스트 존으로 이루어진 것을 특징으로 하는 반도체 디바이스 테스트 시스템.And said test room comprises a plurality of test zones each of which is independently sealed and temperature controlled. 제 1 항 또는 제 3 항의 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 핸들러는 그 전방부에 배치되어 다수의 유저트레이가 적재되는 유저트레이 적재부;The handler is disposed in the front portion of the user tray stacking a plurality of user trays; 상기 유저트레이 적재부의 전방에 배치되며 상기 테스트보드가 안착되는 테스트보드 로딩부;A test board loading unit disposed in front of the user tray loading unit and configured to seat the test board; 상기 유저트레이에 담긴 반도체 디바이스를 상기 테스트보드의 각각의 소켓에 옮기거나 상기 테스트보드의 각각의 소켓에 담긴 반도체 디바이스를 상기 유저트레이에 옮기는 X축 로봇 및 Y축 로봇을 포함하여 이루어진 것을 특징으로 하는 반도체 디바이스 테스트 시스템.And a X-axis robot and a Y-axis robot for moving the semiconductor device contained in the user tray to each socket of the test board or the semiconductor device contained in each socket of the test board to the user tray. Semiconductor device test system. 제 4 항에 있어서, 상기 핸들러는 상기 테스트보드 로딩부에 인접하여 설치되고 상기 테스트보드의 각 소켓의 단자와 전기적으로 연결되어 있어서 상기 테스 트보드에 담긴 반도체 디바이스에 대해 직류전압 테스트를 수행하는 DC 테스터를 더 구비한 것을 특징으로 하는 반도체 디바이스 테스트 시스템.The DC circuit of claim 4, wherein the handler is installed adjacent to the test board loading unit and electrically connected to a terminal of each socket of the test board to perform a DC voltage test on the semiconductor device contained in the test board. A semiconductor device test system, further comprising a tester. 제 4 항에 있어서, 테스트 누적 정보에 의하여 해당 테스트보드의 해당 소켓이 연속 불량인지를 파악하여 연속 불량일 경우 해당 소켓의 마스크 정보를 기록하여 이후 사용하지 못하게 하고,The method of claim 4, wherein the test accumulate information to determine whether the corresponding socket of the test board is a continuous failure, if the continuous failure to record the mask information of the socket to prevent the subsequent use, 연속 불량이 일정의 기준치 이상이 되면 해당 테스트보드를 상기 테스트보드 승강/적재기의 불량 테스트보드 적치소로 이송하고, 상기 불량 테스트보드가 발생하여 모자라는 테스트보드는 상기 테스트보드 승강/적재기의 로딩 테스트보드 적치소에서 로딩하여 사용하는 것을 특징으로 하는 반도체 디바이스 테스트 시스템.When the continuous failure exceeds a predetermined threshold value, the test board is transferred to the test board lift / loader's defective test board stockpile, and the test board that lacks the test board is generated and the test board lift / loader's loading test board Semiconductor device test system, characterized in that the loading and use in the stockpile. 제 4 항에 있어서, 상기 유저트레이 적재부는 테스트 대기 중에 있는 유저트레이가 적재되는 검사대기 트레이 적재부;The apparatus of claim 4, wherein the user tray stacking unit comprises: an inspection standby tray stacking unit in which a user tray in a test waiting state is loaded; 양품으로 판정된 반도체 디바이스가 담기는 양품 트레이 적재부;A good quality tray mounting portion containing a semiconductor device judged as good quality; 불량품으로 판정된 반도체 디바이스가 담기는 불량품 트레이 적재부 및A defective tray stacking portion containing a semiconductor device judged as defective; 빈 유저트레이가 적재되는 공 트레이 적재부를 포함하여 이루어진 것을 특징으로 하는 반도체 디바이스 테스트 시스템.A semiconductor device test system comprising an empty tray stacking unit on which an empty user tray is stacked. 제 4 항에 있어서, 상기 테스트보드 승강/적재기는 양품 테스트보드를 적재하는 양품 테스트보드 적재부와 불량품 테스트보드를 적재하는 불량품 테스트보드 적재부를 구비한 것을 특징으로 하는 반도체 디바이스 테스트 시스템.The semiconductor device test system according to claim 4, wherein the test board lifter / loader comprises a good quality test board loading part for loading a good quality test board and a bad quality test board loading part for loading a defective product test board.
KR1020060112753A 2006-11-15 2006-11-15 Semiconductor device test system KR100881939B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060112753A KR100881939B1 (en) 2006-11-15 2006-11-15 Semiconductor device test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112753A KR100881939B1 (en) 2006-11-15 2006-11-15 Semiconductor device test system

Publications (2)

Publication Number Publication Date
KR20080044002A true KR20080044002A (en) 2008-05-20
KR100881939B1 KR100881939B1 (en) 2009-02-16

Family

ID=39662095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112753A KR100881939B1 (en) 2006-11-15 2006-11-15 Semiconductor device test system

Country Status (1)

Country Link
KR (1) KR100881939B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307422B1 (en) * 2012-05-25 2013-09-11 미래산업 주식회사 Apparatus for testing semiconductor device
KR101446310B1 (en) * 2008-06-10 2014-10-07 미래산업 주식회사 A system for testing electronic parts
US9720034B2 (en) 2014-01-07 2017-08-01 Samsung Electronics Co., Ltd. Semiconductor test device and method of operating the same
KR20210006788A (en) * 2019-07-09 2021-01-19 주식회사 아테코 A test apparatus for dyes obtained from wafer singulation and a test method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102021819B1 (en) 2012-12-14 2019-09-17 삼성전자주식회사 System for testing a semiconductor module
KR101670814B1 (en) * 2014-12-03 2016-10-31 주식회사 이노비즈 IC Package sorter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11237439A (en) * 1998-02-20 1999-08-31 Advantest Corp Test fixture
KR100312862B1 (en) * 1999-04-30 2001-11-03 정문술 Method for loading/unloading device of shooting handler for burn-in tester and apparatus the same
KR100629523B1 (en) * 1999-12-27 2006-09-28 삼성전자주식회사 Module handler
KR100401932B1 (en) * 2001-12-20 2003-10-17 주식회사 테스트이엔지 Method of testing semiconductor devices on test handler

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446310B1 (en) * 2008-06-10 2014-10-07 미래산업 주식회사 A system for testing electronic parts
KR101307422B1 (en) * 2012-05-25 2013-09-11 미래산업 주식회사 Apparatus for testing semiconductor device
US9720034B2 (en) 2014-01-07 2017-08-01 Samsung Electronics Co., Ltd. Semiconductor test device and method of operating the same
KR20210006788A (en) * 2019-07-09 2021-01-19 주식회사 아테코 A test apparatus for dyes obtained from wafer singulation and a test method
KR20210107598A (en) * 2019-07-09 2021-09-01 주식회사 아테코 A test apparatus for dyes obtained from wafer singulation and a test method

Also Published As

Publication number Publication date
KR100881939B1 (en) 2009-02-16

Similar Documents

Publication Publication Date Title
KR100553992B1 (en) Test handler
KR100349942B1 (en) Rambus handler
KR100301750B1 (en) Apparatus for removing and storing semiconductor device trays
US7151388B2 (en) Method for testing semiconductor devices and an apparatus therefor
US20080074118A1 (en) Pick-And-Place Mechanism Of Electronic Device, Electronic Device Handling Apparatus And Suction Method Of Electronic Device
KR100881939B1 (en) Semiconductor device test system
KR101158064B1 (en) Electronic component testing equipment and method of testing electronic component
US20090314607A1 (en) Electronic device conveying method and electronic device handling apparatus
CN1146731C (en) Semiconductor device testing apparatus
KR20030029266A (en) Test handler
CN107533102B (en) Component handler
JPH11297791A (en) Tray transfer arm, transfer device for tray using the same, id test device and tray transfer method
KR100401014B1 (en) Test Handler
JPH112657A (en) Complex ic tester
JPWO2008142752A1 (en) Tray storage device and electronic component testing device
JP2000329809A (en) Testing device for electronic part substrate and testing method therefor
KR100946335B1 (en) Unit for transferring customer trays, method of transferring customer trays, and test handler having the unit for transferring customer trays
KR20090086956A (en) Tray transfer apparatus and electronic component testing apparatus provided with the same
KR20220103075A (en) Stacker for electronic device test handler and electronic device test handler comprising that
JP5282032B2 (en) Tray storage device, electronic component testing device, and tray storage method
WO2009116165A1 (en) Tray conveying device and electronic part test device with the same
KR20210071933A (en) Stacker for electronic device test handler and electronic device test handler comprising that
KR100865155B1 (en) Semiconductor Device Handler System
KR102329230B1 (en) Apparatus of system level test for memory module
WO2009107231A1 (en) Electronic component transfer apparatus, and electronic component test equipment equipped with the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080428

Effective date: 20081128

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171206

Year of fee payment: 10