KR20080043991A - Frquency phase syncronization apparatus and method thereof - Google Patents
Frquency phase syncronization apparatus and method thereof Download PDFInfo
- Publication number
- KR20080043991A KR20080043991A KR1020060112733A KR20060112733A KR20080043991A KR 20080043991 A KR20080043991 A KR 20080043991A KR 1020060112733 A KR1020060112733 A KR 1020060112733A KR 20060112733 A KR20060112733 A KR 20060112733A KR 20080043991 A KR20080043991 A KR 20080043991A
- Authority
- KR
- South Korea
- Prior art keywords
- control voltage
- frequency
- local oscillator
- minimum
- maximum
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000010295 mobile communication Methods 0.000 claims abstract description 14
- 230000010355 oscillation Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000013507 mapping Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
도 1은 종래의 주파수 위상동기장치의 제어 블럭도,1 is a control block diagram of a conventional frequency phase synchronization device;
도 2는 본 발명의 일 실시예에 따른 주파수 위상동기장치의 구성을 도시한 블럭도,2 is a block diagram showing the configuration of a frequency phase synchronization device according to an embodiment of the present invention;
도 3은 본 발명의 일 실시예에 따른 주파수 위상동기방법의 설명에 제공되는 흐름도,3 is a flowchart provided for explaining a frequency phase synchronization method according to an embodiment of the present invention;
도 4는 최소 주파수와 최대 주파수 구간 내에서, 각 주파수와 그에 따른 제어전압의 맵핑관계를 도식화한 도면, 그리고4 is a diagram illustrating a mapping relationship between each frequency and a control voltage according to the minimum frequency and the maximum frequency section; and
도 5는 최소 주파수와 최대 주파수 구간 내에서, 각 주파수와 그에 따른 주파수 오차(d)가 보상된 제어전압의 맵핑관계를 도식화한 도면이다.FIG. 5 is a diagram illustrating a mapping relationship between a control voltage compensated for each frequency and a corresponding frequency error d within a minimum frequency and a maximum frequency section.
* 도면의 주요 부분에 대한 간단한 설명 *Brief description of the main parts of the drawing
200: 주파수 위상동기장치 205: 위상동기화부200: frequency phase synchronization unit 205: phase synchronization unit
210: 기준발진기 215: R 분주기210: reference oscillator 215: R divider
220: 위상비교기 225: 루프필터220: phase comparator 225: loop filter
230: 국부발진기 235: N 분주기230: local oscillator 235: N divider
240: A/D 컨버터 245: 메모리 240: A / D converter 245: memory
250: 연산부 255: D/A 컨버터250: calculator 255: D / A converter
본 발명은 주파수 위상동기장치 및 방법에 관한 것이다.The present invention relates to a frequency phase synchronization device and method.
도 1은 종래의 주파수 위상동기장치의 제어 블럭도이다.1 is a control block diagram of a conventional frequency phase synchronization device.
도 1을 참조하면, 종래의 주파수 위상동기장치는 기준주파수 신호를 출력하는 기준발진기(11)와, 기준주파수 신호를 분주하여 기본주파수를 생성하는 R분주기(13)와, R분주기(13)로부터 출력된 기본주파수 및 N분주기(19)로부터 입력되는 주파수의 위상을 비교하여 위상차 만큼의 신호를 출력하는 위상비교기(15)와, 위상 비교기(15)에서 출력되는 신호의 고조파 성분을 제거하고, 그에 따른 제어전압을 출력하는 루프필터(17)와, 이 제어전압에 따른 발진주파수를 이용하여 출력주파수를 출력하는 국부발진기(18)를 포함한다.Referring to FIG. 1, the conventional frequency phase synchronizer includes a
또한, 주파수 위상동기장치의 초기 구동을 위한 각 주파수별 제어전압 정보가 저장되는 메모리(26)와, 각 주파수별 제어전압 정보를 메모리(26)에 저장하기 위한 ADC(Analog Digital Converter)(21)와, 메모리(26)에 저장된 제어전압 정보를 국부발진기(18)에 제공하기 위한 DAC(Digital Analog Converter)(22)와, 소정 주파수 신호를 발진하는 경우 해당 주파수에 설정된 제어전압 정보를 메모리(26)로부터 독출하여 DAC(22)를 통해 국부발진기(18)를 제어하는 CPU(Central Processing Unit)(24)를 포함한다.In addition, a
CPU(24)는 초기 주파수 위상동기장치 구동시 각 주파수 별로 제어전압을 획득하여 이를 ADC(21)를 통해 메모리(26)에 저장하고, 이 후 소정 주파수 신호를 발진하여 위상 동기를 획득하고자 하는 경우, 해당 주파수에 대응하는 제어전압을 메모리(26)로부터 독출하여 DAC(22)를 통해 국부발진기(18)를 동작시킨다.The
그런데, 이러한 종래의 위상동기장치는 각 주파수 별 제어전압을 획득하기 위해, 초기 구동시 모든 주파수에 대해 직접 동기화 작업을 수행하여 그에 따른 제어전압을 검출하였다. 따라서, 초기 구동시 제어전압 정보를 수집하는데 많은 시간이 소요되었고, 이에 따라 새로운 주파수를 변경할 때 마다 위상동기시간이 길어지는 문제점이 있었다.However, in order to obtain the control voltage for each frequency, such a conventional phase synchronizing device performs direct synchronization for all frequencies during initial driving and detects the control voltage accordingly. Therefore, it took a lot of time to collect the control voltage information during the initial driving, accordingly, there was a problem that the phase synchronization time is long each time a new frequency is changed.
따라서, 본 발명의 이루고자 하는 기술적 과제는, 각 주파수 별 제어전압을 신속하게 획득하여 위상동기시간을 단축할 수 있도록 한 주파수 위상동기장치 및 방법을 제공하고자 하는 데 있다.Accordingly, an aspect of the present invention is to provide a frequency phase synchronizing apparatus and method for shortening the phase synchronizing time by quickly obtaining a control voltage for each frequency.
또한, 본 발명이 이루고자 하는 기술적 과제는 국부발진기의 장시간 사용으로 인한 국부발진기의 동작 제어전압 대 출력 주파수의 오차를 보정하여, 전체 열화특성을 보상할 수 있는 주파수 위상동기장치 및 방법을 제공하고자 하는 데 있다.In addition, the technical problem to be achieved by the present invention is to provide a frequency phase synchronization device and method that can compensate for the overall deterioration characteristics by correcting the error of the operation control voltage of the local oscillator to the output frequency due to long time use of the local oscillator There is.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above may be clearly understood by those skilled in the art from the following description. There will be.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 주파수 위상동기방법은 소정 발진주파수 구간의 최소 주파수 및 최대 주파수에서 위상동기를 구현하기 위한 국부발진기의 최소 제어전압과 최대 제어전압을 검출하여 메모리에 저장하는 단계; 상기 최소 제어전압과 상기 최대 제어전압에 기초하여 이동통신단말기의 사용 주파수에 대응하는 국부발진기의 동작 제어전압을 산출하고, 산출된 상기 동작 제어전압을 국부발진기의 초기 동작을 위한 제어전압으로 인가하는 단계; 및 위상동기화 과정을 거쳐 루프필터에서 출력되는 제어전압과, 산출된 상기 국부발진기의 동작 제어전압 사이에 오차가 존재하는 경우, 상기 오차에 해당하는 값을 상기 국부발진기의 최소 제어전압 및 상기 최대 제어전압에 합산하여 상기 국부발진기의 최소 제어전압 및 상기 최대 제어전압을 업데이트하는 단계;를 포함한다.Frequency phase synchronization method according to an embodiment of the present invention for achieving the above-described technical problem detects the minimum control voltage and the maximum control voltage of the local oscillator for implementing phase synchronization at the minimum frequency and the maximum frequency of the predetermined oscillation frequency interval Storing in memory; Calculating an operation control voltage of a local oscillator corresponding to a use frequency of a mobile communication terminal based on the minimum control voltage and the maximum control voltage, and applying the calculated operation control voltage as a control voltage for initial operation of the local oscillator; step; And when there is an error between the control voltage output from the loop filter through the phase synchronization process and the calculated operation control voltage of the local oscillator, the value corresponding to the error is determined by the minimum control voltage and the maximum control of the local oscillator. And adding the voltage to update the minimum control voltage and the maximum control voltage of the local oscillator.
상기 국부발진기의 동작 제어전압은, 소정 발진주파수 구간의 최소 주파수 및 최대 주파수와, 상기 국부발진기의 최소 제어전압과 상기 최대 제어전압 사이의 선형적 관계를 이용하여 산출된다.The operation control voltage of the local oscillator is calculated using a linear relationship between the minimum frequency and the maximum frequency of the predetermined oscillation frequency section and the minimum control voltage and the maximum control voltage of the local oscillator.
본 발명의 일 실시예에 따른 주파수 위상동기장치는 초기 구동시 소정 발진주파수 구간의 최소 주파수 및 최대 주파수에서 위상동기를 구현하기 위한 국부발진기의 최소 제어전압과 최대 제어전압을 검출하고, 위상동기를 수행하는 위상동기화부; 상기 최소 제어전압과 상기 최대 제어전압을 저장하는 메모리; 상기 최소 제 어전압과 상기 최대 제어전압에 기초하여 이동통신단말기의 사용 주파수에 대응하는 국부발진기의 동작 제어전압을 산출하고, 산출된 상기 동작 제어전압을 국부발진기의 동작을 위한 제어전압으로 인가하는 연산부; 및 상기 연산부로부터 인가된 제어전압에 의해 발진주파수를 가변하여 출력주파수를 출력하여 상기 위상동기화부 및 출력단에 제공하는 국부발진기;를 포함하며, 상기 연산부는 상기 위상동기화부로부터 출력되는 전압과 상기 국부발진기의 동작을 위한 제어전압간에 오차가 발생하는 경우, 상기 오차에 해당하는 값을 상기 상기 최소 제어전압 및 최대 제어전압에 합산하여, 상기 최소 제어전압 및 상기 최대 전압을 업데이트한 후 상기 메모리에 저장한다.Frequency phase synchronization device according to an embodiment of the present invention detects the minimum control voltage and the maximum control voltage of the local oscillator for implementing phase synchronization at the minimum frequency and the maximum frequency of the predetermined oscillation frequency section during the initial drive, A phase synchronization unit to perform; A memory for storing the minimum control voltage and the maximum control voltage; Calculating an operation control voltage of the local oscillator corresponding to the use frequency of the mobile communication terminal based on the minimum control voltage and the maximum control voltage, and applying the calculated operation control voltage as a control voltage for the operation of the local oscillator; A calculator; And a local oscillator for varying an oscillation frequency according to a control voltage applied from the calculator and outputting an output frequency to the phase synchronizer and an output terminal, wherein the calculator is configured to output the voltage and the local output from the phase synchronizer. If an error occurs between control voltages for the operation of the oscillator, the value corresponding to the error is added to the minimum control voltage and the maximum control voltage, and the minimum control voltage and the maximum voltage are updated and stored in the memory. do.
상기 연산부는, 소정 발진주파수 구간의 최소 주파수 및 최대 주파수와, 상기 국부발진기의 최소 제어전압과 상기 최대 제어전압 사이의 선형적 관계를 이용하여 이동통신단말기의 사용 주파수에 대응하는 국부발진기의 동작 제어전압을 산출한다.The operation unit may control the operation of the local oscillator corresponding to the operating frequency of the mobile communication terminal using a linear relationship between the minimum frequency and the maximum frequency of the predetermined oscillation frequency section and the minimum control voltage and the maximum control voltage of the local oscillator. Calculate the voltage.
상기 위상동기화부는, 기준주파수 신호를 출력하는 기준발진기; 상기 기준발진기에서 출력된 기준주파수 신호를 분주하여 기본주파수 신호를 생성하는 R 분주기; 상기 국부발진기에서 출력되는 출력주파수 신호를 분주하여 출력하는 N 분주기; 상기 R 분주기로부터 제공되는 기본주파수 신호와 상기 N 분주기로부터 입력되는 신호의 위상을 비교하여, 위상차에 해당하는 신호를 출력하는 위상비교기; 및 상기 위상비교기에서 제공되는 신호의 고조파 성분을 제거하고, 그에 따른 제어전압을 상기 국부발진기로 출력하는 루프필터;를 포함한다.The phase synchronization unit includes a reference oscillator for outputting a reference frequency signal; An R divider for generating a fundamental frequency signal by dividing the reference frequency signal output from the reference oscillator; An N divider for dividing and outputting an output frequency signal output from the local oscillator; A phase comparator for comparing a phase of a fundamental frequency signal provided from the R divider and a signal input from the N divider and outputting a signal corresponding to a phase difference; And a loop filter for removing harmonic components of the signal provided from the phase comparator and outputting a control voltage to the local oscillator.
이하에서는 첨부된 예시도면을 참조하여 본 발명에 대해 설명한다.Hereinafter, with reference to the accompanying drawings illustrating the present invention.
도 2는 본 발명의 일 실시예에 따른 주파수 위상동기장치의 구성을 도시한 블럭도이다. 2 is a block diagram showing a configuration of a frequency phase synchronization device according to an embodiment of the present invention.
도 2를 참조하면, 본 주파수 위상동기장치(200)는 위상동기화부(205), 국부발진기(230), A/D 컨버터(240), 메모리(245), 연산부(250), 및 D/A 컨버터(255)를 포함한다.Referring to FIG. 2, the
위상 동기화부(205)는 기준발진기(210), R 분주기(215), 위상비교기(220), 루프필터(225), N 분주기(235)를 포함한다.The
기준발진기(210)는 기준주파수 신호를 출력하여 R 분주기(215)에 제공한다.The
R 분주기(215)는 기준발진기(210)에서 출력된 기준주파수 신호를 분주하여 기본주파수 신호를 생성하고, 생성한 기본주파수 신호를 위상비교기(220)에 제공한다.The
위상비교기(220)는 R 분주기(215)로부터 제공되는 기본주파수 신호와 N 분주기(235)로부터 입력되는 신호의 위상을 비교하여, 위상차에 해당하는 신호를 루프필터(225)에 제공한다.The
루프필터(225)는 위상비교기(220)에서 제공되는 신호의 고조파 성분을 제거하고, 그에 따른 제어전압을 국부발진기(230)로 출력한다.The
국부발진기(230)는 루프필터(225)에서 출력되는 제어전압에 따른 발진주파수를 이용하여 출력주파수를 생성하여 출력한다.The
이와 같은 과정을 반복적으로 거치면서 R 분주기(215)와 N 분주기(235)에 의 해 분주된 두 신호 간의 위상차가 거의 없이 동기화되면, 국부발진기(230)의 제어전압 값은 A/D 컨버터(240)를 거쳐 메모리(245)에 저장된다.When the repetitive process is repeated and the phase difference between the two signals divided by the
A/D 컨버터(240)는 위상동기를 위해 주파수 별로 생성되는 루프필터(225)의 제어전압을 디지털값으로 변환한다. 메모리(245)는 A/D 컨버터(240)에서 변환된 디지털값을 저장한다.The A /
D/A 컨버터(255)는 메모리(245)로부터 소정 주파수의 위상동기 제어신호를 아날로그 신호로 변환하여 국부발진기(230)가 동작하도록 한다. 연산부(250)는 메모리(245)에 저장된 제어전압에 따라 각 주파수 별 제어전압을 연산하여 국부발진기(230)의 동작을 제어한다.The D /
이러한 구성을 갖는 본 발명에 따른 주파수 위상동기장치(200)는 초기 구동시 최소 주파수(Fmin)와 최대 주파수(Fmax)에서 직접 동기화 작업을 수행하여 제어전압을 검출하여 메모리(245)에 저장한다.The frequency
최소 주파수(Fmin)로부터 최대 주파수(Fmax)까지의 구간 내 각 주파수에서의 제어전압은 동기화 작업을 통해 메모리(245)에 저장된 최소 주파수(Fmin)에서의 제어전압 및 최대 주파수(Fmax)에서의 제어전압에 기초하여 연산부(250)가 해당 주파수에서의 동작전압을 산출한 후 산출된 제어전압에 따라 국부발진기(230)를 제어한다.The control voltage at each frequency in the interval from the minimum frequency Fmin to the maximum frequency Fmax is controlled at the minimum frequency Fmin and the maximum frequency Fmax stored in the
여기서, 제어전압은 주파수의 변화에 따라 선형적으로 변화하는 특성을 가지므로 각 주파수에 대해 제어전압을 상호 맵핑할 수 있다. Here, since the control voltage has a characteristic that changes linearly with the change of frequency, the control voltage may be mapped to each frequency.
도 3은 본 발명의 일 실시예에 따른 주파수 위상동기방법의 설명에 제공되는 흐름도이다.3 is a flowchart provided to explain a frequency phase synchronization method according to an embodiment of the present invention.
도 3을 참조하면, 초기 구동시, 주파수 위상동기장치(200)는 최소 주파수(Fmin)와 최대 주파수(Fmax)에서 직접 동기화 작업을 수행하여 최소 제어전압(Vmin) 및 최대 제어전압(Vmax)을 검출한다(S310).Referring to FIG. 3, during initial driving, the
S 310 단계를 보다 구체적으로 설명하면 다음과 같다.A more detailed description of step S 310 is as follows.
기준발진기(210)에서 생성된 주파수는 R 분주기(215)로 인가되어 기준주파수가 되고, 이는 국부발진기(230)에서 출력되어 N 분주기(235)를 통해 피드백되어진 신호와 함께 위상비교기(220)로 인가된다. 위상비교기(220)는 이 두 신호의 위상차 만큼에 해당하는 신호를 루프필터(225)로 출력하고, 루프필터(225)는 입력된 신호의 고조파 성분을 제거하여 그에 따른 제어전압을 국부발진기(230)에 인가하며, 국부발진기(230)는 이에 해당하는 출력주파수를 생성하게 된다.The frequency generated by the
이와 같은 과정을 반복적으로 거치면서 분주된 두 신호의 위상차가 거의 없이 동기화되면, 최소 주파수(Fmin)에서의 국부발진기(230)의 제어전압(Vmin)과 최대 주파수(Fmax)에서의 국부발진기(230)의 제어전압(Vmax)은 A/D 컨버터(240)를 거쳐 메모리(245)에 저장된다(S320). If the phase difference between two divided signals is synchronized while repeating the above process, the
이어서, 음성 통화 또는 데이터 통신 기능을 수행하기 위한 이동통신단말기의 사용 주파수가 결정되면(S330:Y), 연산부(250)는 메모리(245)에 저장된 최소 주파수에서의 국부발진기(230)의 제어전압(Vmin)과 최대 주파수에서의 국부발진기(230)의 제어전압(Vmax)에 기초하여, 이동통신단말기의 사용 주파수에 대응하는 국부발진기(230)의 동작 제어전압을 산출한다(S340).Subsequently, when the frequency of use of the mobile communication terminal for performing a voice call or data communication function is determined (S330: Y), the
이동통신단말기의 사용 주파수 대역에 대응하는 국부발진기(230)의 동작 제어전압을 산출하기 위한 수식은 다음과 같다.The equation for calculating the operation control voltage of the
수학식 1에서, Vn은 이동통신단말기의 사용 주파수 대역에 대응하는 국부발진기의 동작 제어전압을 나타내며, Vmax는 최소 주파수(fmin)에서의 제어전압, Vmin은 최대 주파수(fmax)에서의 제어전압을 나타낸다.In
제어전압은 주파수의 변화에 따라 선형적으로 변화하는 특성을 가지므로, 수학식 1을 사용하여 각 주파수 별 제어전압은 최소 제어전압과 최대 제어전압 사이의 구간에서 선형적으로 맵핑될 수 있다.Since the control voltage has a characteristic of linearly changing according to the change of frequency, the control voltage for each frequency may be linearly mapped in the interval between the minimum control voltage and the maximum control voltage using Equation (1).
도 4는 최소 주파수와 최대 주파수 구간 내에서, 각 주파수와 그에 따른 제어전압의 맵핑관계를 도식화한 도면이다. 4 is a diagram illustrating a mapping relationship between each frequency and a control voltage according to each other within a minimum frequency and a maximum frequency period.
도 4를 참조하면, 최소 주파수(Fmin)로부터 최대 주파수(Fmax)까지의 구간에서 동작하는 경우, 제어전압은 최소 제어전압(Vmin)으로부터 최대 제어전압(Vmax)까지 변화하게 된다. 여기서, 각 제어전압은 주파수의 변화에 따라 선형적으로 변화함으로 사용 주파수 구간 내의 각 주파수 별 제어전압은 제어전압 구간 내의 어느 한 값으로 맵핑할 수 있다.Referring to FIG. 4, when operating in the range from the minimum frequency Fmin to the maximum frequency Fmax, the control voltage is changed from the minimum control voltage Vmin to the maximum control voltage Vmax. Here, since each control voltage changes linearly with a change in frequency, the control voltage for each frequency in the use frequency section may be mapped to any value in the control voltage section.
S340 단계에서, 연산부(250)의 연산 과정을 통해 산출된 특정 주파수 대역에 대응하는 국부발진기의 동작 제어전압은 D/A 컨버터(255)를 거쳐 아날로그 전압신호로 변환된 후, 국부발진기(230)에 인가된다(S350).In operation S340, the operation control voltage of the local oscillator corresponding to the specific frequency band calculated through the operation of the
국부발진기(230)는 D/A 컨버터(255)에 인가되는 아날로그 전압신호에 대응하는 동작 주파수를 생성하여 출력단으로 출력하고, 생성한 동작 주파수를 N 분주기(235)로 출력하여 위상 동기화 과정을 수행한다(S360). The
보다 구체적으로, 국부발진기(230)에서 생성된 동작 주파수는 N 분주기(235)를 거쳐 위상비교기(220)로 입력된다. 위상비교기(220)는 상술한 바와 같이 R 분주기(215)로부터 출력된 기본주파수 및 N 분주기(235)로부터 입력되는 주파수의 위상을 비교하여 위상차에 해당하는 신호를 루프필터(225)로 출력하고, 루프필터(225)는 위상비교기(220)에서 출력되는 신호의 고조파 성분을 제거하고, 그에 따른 제어전압을 출력한다.More specifically, the operating frequency generated by the
위상 동기화 과정에 의해, 루프필터(225)에서 출력되는 제어전압은 A/D 컨버터(240)를 거쳐 메모리(245)에 저장되는 동시에 연산부(250)로 인가되며, 연산부(250)는 A/D 컨버터(240)를 거쳐 인가되는 루프필터(225)의 출력 제어전압과 S340 단계에서 산출한 국부발진기(230)의 동작 제어전압을 비교한다.By the phase synchronization process, the control voltage output from the
보다 구체적으로, 연산부(250)는 루프필터의 출력 제어전압과 S340 단계에서 산출한 국부발진기(230)의 동작 제어전압 간에 주파수 오차가 존재하는 경우, 주파수 오차를 보상하기 위한 보상값을 산출하고, 산출된 보상값을 국부발진기(230)에 인가한다. More specifically, the
이와 같이, 본 발명의 일 실시예에서는, 국부발진기(230)의 동작 제어전압과 루프필터의 출력 제어전압 간의 주파수 오차를 보상하기 위한 보상값을 산출하고, 산출된 보상값을 국부발진기(230)에 적용함으로써, 국부발진기(230)의 장시간 사용으로 인해 발생하는 위상동기 제어전압 대 출력주파수 위상 간의 오차를 보상할 수 있게 된다.As described above, in one embodiment of the present invention, a compensation value for compensating a frequency error between the operation control voltage of the
보다 구체적으로 연산부(250)는 아래의 수학식 2를 이용하여 주파수 오차(d)를 산출한다.More specifically, the
수학식 2에서, 특정 주파수란 이동통신단말기에서 사용하는 특정 주파수를 의미한다. 예를 들어, GSM 방식을 사용하는 이동통신단말기와 WCDMA 방식을 사용하는 이동통신단말기는 서로 다른 주파수 대역을 사용하는데, 이에 따라 국부발진기(230)의 동작 제어전압은 각각 달라지게 된다.In Equation 2, the specific frequency refers to a specific frequency used in the mobile communication terminal. For example, the mobile communication terminal using the GSM method and the mobile communication terminal using the WCDMA method use different frequency bands, and thus the operation control voltage of the
연산부(250)는 수학식 2에 의해 산출된 주파수 오차(d)를 초기 구동시 결정된 최소 제어전압(Vmin)과 최대 제어전압(Vmax)에 각각 더하여 주파수 오차 보상을 수행한다.The
도 5는 최소 주파수와 최대 주파수 구간 내에서, 각 주파수와 그에 따른 주파수 오차(d)가 보상된 제어전압의 맵핑관계를 도식화한 도면이다. 이와 같이 특정 주파수와 그에 따른 제어전압의 선형적인 맵핑관계를 이용하여 특정 주파수에 대응하는 보상제어전압이 산출된다.FIG. 5 is a diagram illustrating a mapping relationship between a control voltage compensated for each frequency and a corresponding frequency error d within a minimum frequency and a maximum frequency section. As such, the compensation control voltage corresponding to the specific frequency is calculated using the linear mapping relationship between the specific frequency and the control voltage.
연산부(250)는 산출된 보상제어전압을 D/A 컨버터(255)를 통하여 국부발진기(230)에 인가함으로써, 국부발진기(230)의 위상동기 제어전압의 열화에 따른 변화를 보상하게 된다. 이로 인해 주파수 위상동기장치(200)의 전체적인 동작시간이 줄어들고, 보다 정교하게 주파수 위상동기를 구현할 수 있게 된다.The
이상에서는 본 발명의 바람직한 실시예에 대하여 설명하고 있으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.In the above description of the preferred embodiment of the present invention, the present invention is not limited to the above-described specific embodiment, it is common in the art to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.
이상에서 설명한 바와 같이, 본 발명의 일 실시예에 의하면, 국부 발진기의 동작 제어전압과 실제 위상비교기를 통해 결정된 제어전압과의 주파수 오차를 산출하고, 그 오차만큼 국부발진기의 동작 제어전압을 보상해준다. As described above, according to an embodiment of the present invention, the frequency error between the operation control voltage of the local oscillator and the control voltage determined through the actual phase comparator is calculated, and the operation control voltage of the local oscillator is compensated by the error. .
따라서, 국부발진기의 장시간 사용으로 인하여 국부발진기의 위상동기 제어전압이 열화되는 것을 방지할 수 있으며, 이로 인해 주파수 위상동기장치의 전체적인 동작시간이 줄어들고, 보다 정확하게 위상동기를 구현할 수 있는 장점이 있다.Therefore, it is possible to prevent the phase synchronization control voltage of the local oscillator from deteriorating due to the long time use of the local oscillator, thereby reducing the overall operating time of the frequency phase synchronizing device and implementing phase synchronization more accurately.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060112733A KR101276890B1 (en) | 2006-11-15 | 2006-11-15 | Frquency phase syncronization apparatus and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060112733A KR101276890B1 (en) | 2006-11-15 | 2006-11-15 | Frquency phase syncronization apparatus and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080043991A true KR20080043991A (en) | 2008-05-20 |
KR101276890B1 KR101276890B1 (en) | 2013-06-19 |
Family
ID=39662084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060112733A KR101276890B1 (en) | 2006-11-15 | 2006-11-15 | Frquency phase syncronization apparatus and method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101276890B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101244802B1 (en) * | 2009-06-29 | 2013-03-19 | 후지쯔 가부시끼가이샤 | Oscillation circuit and current correction method |
KR20160035528A (en) * | 2014-09-22 | 2016-03-31 | 주식회사 아이에이 | Spreaded clock generating apparatus and method using digital logic |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100255299B1 (en) * | 1997-05-02 | 2000-05-01 | 김영환 | Pll having estimating function of realtime frequency changing |
JP2002204162A (en) * | 2000-12-28 | 2002-07-19 | Kenwood Corp | Frequency synthesizer, mobile communication apparatus, and method of generating oscillation signal |
KR100524745B1 (en) * | 2003-02-25 | 2005-11-01 | 엘지전자 주식회사 | Frequency phase locking apparatus and method |
KR101354836B1 (en) * | 2006-08-25 | 2014-01-22 | 엘지전자 주식회사 | Frequency phasing apparatus and method of controlling the same |
-
2006
- 2006-11-15 KR KR1020060112733A patent/KR101276890B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101244802B1 (en) * | 2009-06-29 | 2013-03-19 | 후지쯔 가부시끼가이샤 | Oscillation circuit and current correction method |
KR20160035528A (en) * | 2014-09-22 | 2016-03-31 | 주식회사 아이에이 | Spreaded clock generating apparatus and method using digital logic |
Also Published As
Publication number | Publication date |
---|---|
KR101276890B1 (en) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4377696B2 (en) | Frequency converter and usage | |
JP2012065106A (en) | Image signal processor, image reader, and image signal processing method | |
JP2011182154A5 (en) | ||
JP4742219B2 (en) | Voltage controlled oscillator preset circuit | |
KR101276890B1 (en) | Frquency phase syncronization apparatus and method thereof | |
US7791416B2 (en) | PLL circuit | |
EP1371208A1 (en) | Method of correcting a real-time clock of an electronic apparatus | |
US7576616B2 (en) | Phase controlling apparatus, frequency controlling apparatus, oscillating apparatus, phase controlling method, and frequency controlling method | |
JP4955196B2 (en) | AC signal measuring device | |
KR101354836B1 (en) | Frequency phasing apparatus and method of controlling the same | |
JP6404114B2 (en) | Frequency modulation circuit and semiconductor device | |
JP2005295014A (en) | Method of compensating frequency- temperature characteristics of piezoelectric oscillator, temperature-compensated oscillator, and electronic apparatus using same | |
JP2006044266A (en) | Variable frequency generator | |
JP2017005594A (en) | Oscillation device | |
JP3883411B2 (en) | Oscillator circuit | |
JP2006303764A (en) | Temperature compensation method of temperature compensation oscillation circuit, temperature compensation oscillation circuit, piezoelectric device, and electronic apparatus | |
JP2002353807A (en) | Frequency synchronization device and frequency synchronization control method | |
JP6171522B2 (en) | Digitally controlled oscillator and output frequency control method | |
JP2004286511A (en) | Light sampling device and light waveform observation system | |
JP2020017881A (en) | Frequency signal generator | |
JP7056729B2 (en) | Optical transmitter / receiver, optical modulator control method and optical modulator control program | |
JP2017060041A (en) | Signal converter and oscillator | |
CN109495730B (en) | Projector, method for generating line synchronization signal of projector, and computer-readable storage medium | |
JP2022093938A (en) | Digital FM modulator | |
JP2015154249A (en) | Phase synchronization circuit and synchronization method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160524 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |