KR100255299B1 - Pll having estimating function of realtime frequency changing - Google Patents

Pll having estimating function of realtime frequency changing Download PDF

Info

Publication number
KR100255299B1
KR100255299B1 KR1019970017087A KR19970017087A KR100255299B1 KR 100255299 B1 KR100255299 B1 KR 100255299B1 KR 1019970017087 A KR1019970017087 A KR 1019970017087A KR 19970017087 A KR19970017087 A KR 19970017087A KR 100255299 B1 KR100255299 B1 KR 100255299B1
Authority
KR
South Korea
Prior art keywords
value
frequency change
frequency
pll
input data
Prior art date
Application number
KR1019970017087A
Other languages
Korean (ko)
Other versions
KR19980082275A (en
Inventor
이창환
이주일
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970017087A priority Critical patent/KR100255299B1/en
Publication of KR19980082275A publication Critical patent/KR19980082275A/en
Application granted granted Critical
Publication of KR100255299B1 publication Critical patent/KR100255299B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: A phase-locked loop is provided to enable the extension of the locking range by estimating the frequency variation of input data in real time. CONSTITUTION: A phase comparator(10) compares an input data and a feedback clock to output a corresponding phase difference. A loop filter(20) outputs a corresponding voltage value for eliminating the phase difference from the phase comparator(10). A frequency variation estimator(30) estimates the frequency variation of the input data, and stores an estimated value of the frequency variation in a ROM table to output an ROM table value by a corresponding address. An adder(40) adds outputs from the loop filter(20) and the frequency variation estimator(30). A voltage controlled oscillator(50) outputs an output of the adder(40) as a corresponding frequency value, and feedbacks the frequency value to the phase comparator(10).

Description

실시간 주파수 변화 추정 기능을 갖는 위상 동기 루프Phase-Locked Loop with Real-Time Frequency Change Estimation

본 발명은 광 디스크 재생장치의 신호재생회로로 사용되는 위상 동기 루프(Phage Locked Loop : 이하, PLL이라 칭함)에 관한 것으로, 더욱 상세하게는 입력 데이터의 주파수 변화를 실시간으로 추정하여 록킹 레인지(Locking Range)를 넓힐 수 있도록 한 실시간 주파수 변화 추정 기능을 갖는 PLL에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop (hereinafter referred to as a PLL) used as a signal reproducing circuit of an optical disc reproducing apparatus. More particularly, the present invention relates to a locking range by estimating a frequency change of input data in real time. It relates to a PLL with a real-time frequency change estimation function that allows a wide range.

PLL은 광 디스크 형태의 데이터 재생 시스템에서 신호를 재동기화하는 역할을 하는 것으로, 광 픽업에서 읽은 신호가 디스크의 흔들림에 의해 흔들릴 경우 흔들리는 신호를 입력으로 하여 기본 주파수를 생성하고 생성된 기본 주파수에 동기화하여 재생신호를 0 또는 1로 출력하는 기능은 한다.The PLL plays a role of resynchronizing the signal in the optical disc type data reproducing system. When the signal read from the optical pickup is shaken by the disc shake, it generates the base frequency by inputting the shake signal and synchronizes the generated base frequency. To output the playback signal to 0 or 1.

제1도는 일반적인 PLL로의 구성 블록도를 도시한 것으로, 위상 비교기(1)에서 입력 데이터(ul(t))와 VCO(Voltage Controlled Oscillator)(3)의 클럭은 비교하여 해당 위상차(ud(t))를 루프 필터(2)로 출력한다.FIG. 1 is a block diagram illustrating a general PLL. In the phase comparator 1, the input data ul (t) and the clock of the voltage controlled oscillator (VCO) 3 are compared with a corresponding phase difference ud (t). ) Is output to the loop filter (2).

루프 필터(2)는 상기 위상 비교기(1)에서 출력된 위상차(ud(t))를 제거하기 위한 해당 이득값(uf(t)) 즉, 전압값을 VCO(3)로 출력하며, VCO(3)는 루프 필터(2)의 출력 전압에 해당되는 주파수를 출력함과 동시에 이를 위상 비교기(1)로 피드백하도록 되어 있다.The loop filter 2 outputs a corresponding gain value uf (t), that is, a voltage value, to the VCO 3 to remove the phase difference ud (t) output from the phase comparator 1, and outputs the VCO ( 3) outputs a frequency corresponding to the output voltage of the loop filter 2 and feeds it back to the phase comparator 1.

한편, 디스크에 기록된 데이터의 코딩방식에 따라 재생되는 데이터는 주기적인 신호가 아니게 되고 데이터가 1로 주어질 때만 위상 오차를 측정할 수 있게 된다.On the other hand, the data reproduced according to the coding method of the data recorded on the disc is not a periodic signal, and the phase error can be measured only when the data is given as one.

이러한 영향으로 상기와 같은 PLL의 위상 비교기(1)가 비교기+상수이득의 형태가 아닌 비교기+가변이득의 형태가 된다.Due to this effect, the phase comparator 1 of the above-described PLL becomes a form of comparator + variable gain, not a form of comparator + constant gain.

이러한 이득값의 변화는 루프 필터(2)의 이득값으로 계산되는 PLL의 록킹 레인지의 변화를 의미하며, 위상 비교기(1)가 가변인 이유로 루프 필터(2)의 최적인 이득의 선정이 어렵다.Such a change in gain value means a change in the locking range of the PLL calculated as the gain value of the loop filter 2, and it is difficult to select the optimum gain of the loop filter 2 because the phase comparator 1 is variable.

제2도는 데이터가 4인 경우의 위상 오차를 검출하는 경우를 도시한 것으로, VCO(3)의 클럭이 4번째일 때 위상을 비교한다.2 shows a case of detecting a phase error when the data is 4, and compares the phases when the clock of the VCO 3 is fourth.

즉, 종래는 PLL의 데이터가 1이 되는 순간에만 위상 오차를 측정하기 때문에 PLL의 록킹 레인지가 작은 단점이 있었다.That is, since the phase error is measured only at the moment when the data of the PLL becomes 1, the locking range of the PLL is small.

본 발명은 이러한 점을 감안한 것으로, PLL에 주파수 변화 추정 기능을 갖는 주파수 변화 추정기를 추가 구성하여 이 주파수 변화 추정기로 입력 데이터의 주파수 변화를 추정하여 그 값은 VCO에 입력함으로써 록킹 레인지를 증가시킬 수 있도록 한 실시간 주파수 변화 추정 기능을 갖는 PLL을 제공함에 그 목적이 있다.In view of the above, the present invention additionally includes a frequency change estimator having a frequency change estimation function in the PLL to estimate the frequency change of the input data with the frequency change estimator and input the value to the VCO to increase the locking range. The purpose is to provide a PLL with a real-time frequency change estimation function.

본 발명의 다른 목적은 입력 데이터의 주파수 변화를 추정하는 주파수 변화 추정기를 롬으로 구현함으로써 하드웨어 사이즈를 줄일 수 있도록 한 실시간 주파수 변화 추정 기능을 갖는 PLL을 제공함에 있다.Another object of the present invention is to provide a PLL having a real-time frequency change estimation function to reduce the hardware size by implementing a frequency change estimator in ROM to estimate the frequency change of the input data.

이러한 목적을 달성하기 위한 본 발명에 따른 실시간 주파수 변화 추정 기능을 갖는 PLL은 위상 비교기와 루프 필터와 VCO로 이루어지는 일반적인 PLL에 입력 데이터의 주파수 변화를 추정하는 주파수 변화 추정기와, 상기 루프 필터의 출력과 주파수 변화 추정기의 출력은 가산하여 상기 VCO로 출력하는 가산기를 더 구비하여 구성되며, 상기 주파수 변화 추정기는 주파수 변화 추정값이 롬 테이블에 저장되어 있고, 해당 어드레스를 이용하여 상기 롬 테이블의 값이 출력되도록 구성됨을 특징으로 한다.In order to achieve the above object, a PLL having a real-time frequency change estimation function according to the present invention includes a frequency change estimator for estimating a frequency change of input data in a general PLL including a phase comparator, a loop filter, and a VCO, and an output of the loop filter. The output of the frequency change estimator further comprises an adder which adds and outputs the VCO to the VCO, wherein the frequency change estimator stores the estimated frequency change in a ROM table and outputs a value of the ROM table using a corresponding address. Characterized in that configured.

제1도는 종래의 PLL의 블록 구성도.1 is a block diagram of a conventional PLL.

제2도는 종래의 PLL에서의 위상 오차 검출 타이밍도.2 is a phase error detection timing diagram of a conventional PLL.

제3도는 본 발명에 따른 PLL의 블록 구성도.3 is a block diagram of a PLL according to the present invention.

제4도는 제3도의 주파수 변화 추정기의 롬 데이터를 만드는 순서도.4 is a flow chart for generating ROM data of the frequency change estimator of FIG.

제5(a)도는 종래의 PLL의 주파수 변화에 대한 성능을 나타낸 그래프.5 (a) is a graph showing the performance of the frequency change of the conventional PLL.

제5(b)도는 본 발명에 따른 PLL의 주파수 변화에 대한 성능을 나타낸 그래프.5 (b) is a graph showing the performance of the frequency change of the PLL according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 위상 비교기 20 : 루프 필터10: phase comparator 20: loop filter

30 : 주파수 변화 추정기 40 : 가산기30: frequency change estimator 40: adder

50 : VCO50: VCO

제3도는 본 발명에 따른 실시간 주파수 변화 추정 기능은 갖는 PLL의 블록 구성도를 도시한 것으로, 입력 데이터와 피드백되는 클럭을 비교하여 위상차를 출력하는 위상 비교기(10), 상기 위상 비교기(10)에서 출력되는 위상차를 제거하기 위한 해당 전압값을 출력하는 루프 필터(20), 입력 데이터의 주파수 변화를 실시간으로 추정하는 주파수 변화 추정기(30), 상기 루프 필터(20)와 주파수 변화 추정기(30)의 출력을 가산하는 가산기(40), 상기 가산기(40)의 출력을 해당 주파수값으로 출력하며 이를 상기 위상 비교기(10)로 피드백시키는 VCO(50)로 구성된다.3 is a block diagram of a PLL having a real-time frequency change estimation function according to an embodiment of the present invention. The phase comparator 10 and the phase comparator 10 outputting a phase difference by comparing a clock fed back with input data. A loop filter 20 for outputting a corresponding voltage value for removing a phase difference to be output, a frequency change estimator 30 estimating a frequency change of the input data in real time, and a loop filter 20 and a frequency change estimator 30 The adder 40 adds an output and the VCO 50 outputs the output of the adder 40 at a corresponding frequency value and feeds it back to the phase comparator 10.

상기 주파수 변화 추정기(30)는 주파수 변화 추정값이 롬 테이블에 저장되며, 후술할 카운트값과 속도정보로 어드레스를 만들고, 이 어드레스를 이용하여 상기 롬 테이블의 값이 해당 어드레스에 의해 출력되도록 구성된다.The frequency change estimator 30 stores the frequency change estimation value in a ROM table, creates an address with count values and speed information to be described later, and outputs the value of the ROM table by the address using the address.

상기와 같이 구성된 본 발명에서 루프 필터(20)가 PI(비례, 적분) 형태의 제어기로 주어지고, 위상 비교기(10)의 이득이 K=1이라고 가정하면 입력 데이터(θ1)에서 위상 비교기(10)의 위상차(θe) 출력까지의 전달함수 He(S)는 다음과 같이 구해진다.In the present invention configured as described above, if the loop filter 20 is given as a PI (proportional, integral) type controller, and the gain of the phase comparator 10 is K = 1, the phase comparator 10 is determined from the input data θ1. The transfer function H e (S) up to the output of the phase difference θ e ) is calculated as follows.

He(S)=(1-Kf)s2/(s2+Kps+Ki)H e (S) = (1-K f ) s 2 / (s 2 + K p s + K i )

여기서, Kf: 주파수 변화 추정기의 이득, Kp: 루프 필터의 비레 상수, Ki: 루프 필터의 적분 상수이다.Where K f is the gain of the frequency change estimator, K p is the ratio of the loop filter, and K i is the integral constant of the loop filter.

상기 Kf=1로 잡으면 θe는 0이 된다. 즉, 픽업 헤드에서 재생되어 PLL에 입력되는 데이터의 주파수를 정확히 추정하여 PLL의 VCO(50)의 입력단에 피드백하여 준다면 이론적으로 록킹 레인지가 무한대가 됨을 의미한다.When set to K f = 1, θ e becomes zero. That is, if the frequency of the data reproduced by the pickup head and input to the PLL is accurately estimated and fed back to the input terminal of the VCO 50 of the PLL, it means that the locking range is theoretically infinite.

주파수 변화를 추정하는 방법은 기본 주파수의 배수 클럭으로 카운트하여 카운트값에 따라 주파수 변화를 계산하는 것이다. 또 단순히 기본 주파수의 배수 클럭으로 계산하여 주파수 변화를 추정하면 추정할 수 있는 주파수 변화의 범위가 정해진다.The method for estimating the frequency change is to count the multiples of the fundamental frequency and calculate the frequency change according to the count value. By simply calculating the multiples of the fundamental frequency and estimating the frequency change, the range of frequency changes that can be estimated is determined.

이 범위을 넓혀야만 록킹 레인지 증가가 가능하므로 카운트값과 속도 변화의 정보를 함께 이용하여 주파수 변화를 추정한다.Since the locking range can be increased only by increasing this range, the frequency change is estimated by using the count value and the speed change information together.

추정값을 계산하여 주파수 변화 추정기(30)의 롬에 저장해두고 속도정보(Dv)와 카운트값(Q)을 이용하여 어드레스로 만들면 실시간으로 주파수 변화 추정이 가능하다.If the estimated value is calculated and stored in the ROM of the frequency change estimator 30 and made into an address using the speed information DV and the count value Q, the frequency change can be estimated in real time.

여기서, 카운트값(Q)은 입력 데이터의 1과 1사이를 기본 주파수의 일정 배수 클럭으로 카운팅한 값이다.Here, the count value Q is a value obtained by counting between 1 and 1 of the input data as a constant multiple clock of the fundamental frequency.

그리고 상기 롬의 어드레스는 속도정보(Dv) + 카운트값(Q)으로 정해지며, 여기서, 속도정보(Dv)를 상위비트(MSB)로, 카운트값(Q)을 하위비트(LSB)로 하여 다중범위의 어드레스를 만들게 되며, 이에 따른 속도정보(Dv)에 따라 같은 카운트값(Q) 일지라도 다른 주파수 값을 출력하도록 하여 주파수 변화 추정범위를 넓힌다.And the address of the ROM is determined by the speed information (Dv) + count value (Q), wherein the speed information (Dv) is the upper bit (MSB), the count value (Q) as a lower bit (LSB) The range of addresses is made, and the frequency change estimation range is widened by outputting different frequency values even with the same count value Q according to the speed information DV.

또한, 각 어드레스에 해당하는 롬 테이블 값(Df)은 다음의 식으로 구해진다.The ROM table value D f corresponding to each address is obtained by the following equation.

Df=((2m×n)/Q-1)×2b D f = ((2 m × n) / Q-1) × 2 b

여기서. b : 롬의 비트수, 대부분 8, m : 기본 주파수의 배수 클럭, 카운팅하는 클럭의 기본 주파수에 대한 배수값, n : 데이터의 값, 예들 들어 3,4,5등here. b: number of bits in ROM, mostly 8, m: multiple of the fundamental frequency, multiple of the fundamental frequency of the counting clock, n: value of the data, e.g. 3, 4, 5

상기 식에서 n값을 구하는 방법은 제4도의 순서도에 따른다.The method for obtaining the n value in the above formula follows the flowchart of FIG.

먼저, 각각의 속도정보(Dv)에 대한 카운트값(Q)의 최소치(Qmin)와 최대치(Qmax)를 정한다.First, the minimum value Qmin and the maximum value Qmax of the count value Q for each speed information Dv are determined.

그리고 각 카운트값(Q)에 따라 모든 n값에 대해 롬 테이블 값(Df)은 계산한 다음 이 롬 테이블 값(Df)이 주어진 속도정보(Dv) 범위에 들어가는지를 체킹한다.The ROM table value D f is calculated for all n values according to each count value Q, and then it is checked whether the ROM table value D f is within a given speed information Dv range.

만약, 그 범위에 존재하면 n값을 맞는 것이라 판단하여 n값을 출력하고 동시에 롬 테이블값(Df)도 계산하여 출력한다. 만약, 틀리면 각 어드레스에 해당하는 롬 테이블 값(Df)의 중간값을 출력한다.If it is within the range, it is determined that n is correct and the n value is output. At the same time, the ROM table value D f is calculated and output. If wrong, the intermediate value of the ROM table value D f corresponding to each address is output.

그리고 상기 속도정보(Dv)는 기본 주파수 시간과 입력 데이터의 가장 긴 시간(디스크 형의 데이터 시스템에서는 싱크 패턴)을 비교하여 범위를 정한 값으로 이 값은 가장 긴 시간, 즉 코드에 따라 다르다.The speed information Dv is a value determined by comparing the fundamental frequency time with the longest time of the input data (sink pattern in a disk-type data system), and this value depends on the longest time, that is, the code.

상기 롬 어드레스는 실시간으로 구현하는 것이며, 각 어드레스에 해당하는 롬 테이블 값은 PLL 설계시 한 번만 먼저 구해주는 것이므로 전체 하드웨어가 실시간 구현이 가능하고 PLL은 주파수 변화 추정을 연산이 아닌 어드레스를 발생하고 어드레스에 따르는 미리 계산되어진 주파수 변화값을 읽어오면 되므로 PLL 자체는 간단한 구조를 가지게 된다.The ROM address is implemented in real time, and the ROM table value corresponding to each address is obtained only once when designing the PLL. Therefore, the entire hardware can be implemented in real time, and the PLL generates an address rather than an operation to estimate the frequency change. The PLL itself has a simple structure because it reads the pre-calculated frequency change value according to.

제5(a),(b)도는 종래의 PLL과 본 발명에서 제시한 PLL의 15% 주파수 변화에 대한 록킹 성능을 비교한 그래프를 도시한 것으로, (a)의 기존 PLL 록킹 레인지가 보통 5%내외이기 때문에 15%변화에 대해 록킹을 하지 못하지만 본 발명에서 제시한 PLL은 록킹을 한다.5 (a), (b) is a graph comparing the locking performance for the 15% frequency change of the conventional PLL and the PLL presented in the present invention, the conventional PLL locking range of (a) is usually 5% Since it does not lock the 15% change because it is inside or outside, the PLL proposed in the present invention locks.

그리고 본 발명은 입력 주파수의 변화를 계산하므로 광 디스크 시스템의 CLV(Constant Linear Velocity) 회로에도 적응 가능하다.In addition, the present invention calculates a change in the input frequency, and thus is applicable to the CLV (Constant Linear Velocity) circuit of the optical disk system.

이상에서 살펴본 바와 같이 본 발명은 주파수 변화를 실시간으로 추정할 수 있게 되므로 PLL의 록킹 레인지를 넓힐 수 있고, 이에 따라 광 디스크 재생장치의 신호재생에 있어서 보다 빠른 서치 기능은 제공할 수 있게 된다.As described above, the present invention can estimate the frequency change in real time, thereby widening the locking range of the PLL, thereby providing a faster search function in the signal reproduction of the optical disc reproducing apparatus.

또한, 주파수 변화 추정기를 PLL 외부에 롬을 이용하여 구현함으로써 PLL 자체는 간단한 구조를 가지게 되며, 데이터 변화시 롬 테이블만 수정하면 되므로 생산비 절감과 수정에 따른 비용은 줄일 수 있게 된다.In addition, by implementing the frequency change estimator using a ROM outside the PLL, the PLL itself has a simple structure. When the data is changed, only the ROM table needs to be modified, thereby reducing the production cost and the cost of the modification.

Claims (4)

입력 데이터와 피드백되는 클럭은 비교하여 해당 위상차를 출력하는 위상 비교기(10)와, 상기 위상 비교기(10)에서 출력되는 위상차를 제거하기 위한 해당 전압값을 출력하는 루프 필터(20)와, 입력 데이터의 주파수 변화를 실시간으로 추정하고, 이 추정된 주파수 변화 추정값을 롬 테이블에 저장하여 해당 어드레스에 의해 롬 테이블 값을 출력하는 주파수 변화 추정기(30)와, 상기 루프 필터(20)와 주파수 변화 추정기(30)의 출력을 가산하는 가산기(40)와, 상기 가산기(40)의 출력을 해당 주파수값으로 출력하며 이를 상기 위상 비교기(10)로 피드백시키는 VCO(50)를 포함하여 구성됨을 특징으로 하는 실시간 주파수 변화 추정 기능을 갖는 PLL.The clock supplied to the input data is compared with the phase comparator 10 for outputting the phase difference, the loop filter 20 for outputting a corresponding voltage value for removing the phase difference output from the phase comparator 10, and the input data. A frequency change estimator 30 for estimating a frequency change in real time, storing the estimated frequency change estimate in a ROM table, and outputting a ROM table value at a corresponding address, the loop filter 20 and the frequency change estimator ( An adder 40 for adding the output of 30) and a VCO 50 for outputting the output of the adder 40 at a corresponding frequency value and feeding it back to the phase comparator 10 in real time. PLL with frequency change estimation function. 제1항에 있어서, 상기 주파수 변화 추정기(30)의 롬 테이블 값은 b : 롬의 비트수, m : 기본 주파수의 배수 클럭, 카운팅하는 클럭의 기본 주파수에 대한 배수값, n : 데이터의 값, Q : 기본 주파수의 배수 클럭으로 입력 데이터를 카운트한 값일 때, ((2m×n)/Q-1)×2b으로 얻어짐을 특징으로 하는 실시간 주파수 변화 추정 기능을 갖는 PLL.The ROM table value of the frequency change estimator 30 is b: the number of bits of the ROM, m: a multiple of the fundamental frequency, a multiple of the fundamental frequency of the counting clock, n: the value of the data, Q: A PLL having a real-time frequency change estimation function, characterized in that it is obtained as ((2 m × n) / Q-1) × 2 b when the input data is counted by a multiple of the fundamental frequency. 제2항에 있어서, 상기 데이터의 값(n)은 속도정보(Dv)는 기본 주파수 시간과 입력 데이터의 가장 긴 시간을 비교하여 범위를 정한 값이고, 카운트값(Q)은 기본 주파수의 배수 클럭으로 입력 데이터를 카운트한 값이라 할 때, 각각의 속도정보(Dv)에 대한 카운트값(Q)의 최소치와 최대치를 정한 후, 각 카운트값(Q)에 따라 모든 n값에 대해 상기 롬 테이블 값을 계산한 다음 이 롬 테이블 값이 주어진 속도 정보(Dv) 범위에 들어가는지를 체킹하며, 그 범위에 존재하면 n값을 맞는 것이라 판단하여 n값을 출력하고 동시에 롬 테이블 값도 계산하여 출력하며, 만약 틀리면 각 어드레스에 해당하는 롬 테이블 값의 중간값을 출력하여 얻어짐을 특징으로 하는 실시간 주파수 변화 추정 기능을 갖는 PLL.3. The data value n of claim 2, wherein the speed n is a value determined by comparing the fundamental frequency time with the longest time of the input data, and the count value Q is a multiple of the fundamental frequency. When the value of the input data is counted, the minimum value and the maximum value of the count value Q for each speed information DV are determined, and then the ROM table value for all n values according to each count value Q is determined. After calculating, check if the ROM table value is within the given speed information (Dv) range.If it is within the range, it is determined that n value is correct and outputs n value. A PLL having a real-time frequency change estimation function, characterized in that it is obtained by outputting an intermediate value of a ROM table value corresponding to each address. 제1항에 있어서, 상기 어드레스는 입력 데이터의 가장 긴 시간과 기본 주파수의 시간을 비교해서 범위를 정한 값인 속도정보(Dv)를 상위 비트로 하고, 기본 주파수의 배수 클럭으로 입력 데이터를 카운팅한 값인 카운트값(Q)을 하위비트로 하여 두 값은 가산하여 다중 범위의 어드레스로 얻어짐을 특징으로 하는 실시간 주파수 변화 추정 기능을 갖는 PLL.The count of claim 1, wherein the address is a value obtained by counting the input data by a multiple of the fundamental frequency by using the speed information Dv, which is a value determined by comparing the longest time of the input data with the time of the fundamental frequency, as an upper bit. PLL having a real-time frequency change estimation function, characterized in that the two values are added to a range of addresses by adding a value Q as a lower bit.
KR1019970017087A 1997-05-02 1997-05-02 Pll having estimating function of realtime frequency changing KR100255299B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970017087A KR100255299B1 (en) 1997-05-02 1997-05-02 Pll having estimating function of realtime frequency changing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970017087A KR100255299B1 (en) 1997-05-02 1997-05-02 Pll having estimating function of realtime frequency changing

Publications (2)

Publication Number Publication Date
KR19980082275A KR19980082275A (en) 1998-12-05
KR100255299B1 true KR100255299B1 (en) 2000-05-01

Family

ID=19504837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017087A KR100255299B1 (en) 1997-05-02 1997-05-02 Pll having estimating function of realtime frequency changing

Country Status (1)

Country Link
KR (1) KR100255299B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276890B1 (en) * 2006-11-15 2013-06-19 엘지전자 주식회사 Frquency phase syncronization apparatus and method thereof

Also Published As

Publication number Publication date
KR19980082275A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100983991B1 (en) Frequency and phase control apparatus and maximum likelihood decoder
KR100348579B1 (en) Frequency control/phase synchronizing circuit
JP3499034B2 (en) Asymmetric signal detection circuit
US5802123A (en) Clock signal reproduction circuit and data reproduction circuit
US5848047A (en) Playback apparatus and playback method
KR19980080386A (en) Digital signal reproduction circuit
US5272730A (en) Digital phase-locked loop filter
US5987082A (en) Playback apparatus and playback method
JPS63200618A (en) Phase synchronizing loop circuit
US20090060451A1 (en) Timing Extraction Device and Video Display Device
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
JP2004208298A (en) System and method for correcting gain error caused by transition density change in clock reproducing system
KR100255299B1 (en) Pll having estimating function of realtime frequency changing
KR100639403B1 (en) Recording and reproduction of an information signal in/from a track on a record carrier
JPH0863893A (en) Clock generator
KR0186138B1 (en) Data reproducing device for a digital disc
JP2661040B2 (en) Digital PLL circuit
JP2921014B2 (en) Digital PLL
JPH06338782A (en) Digital clock regenerating device
JPH08172429A (en) Digital phase locked loop
JPH09213009A (en) Reproducing device
KR19980043390A (en) Phase Synchronization Compensation Circuit of Disc Player
JPH0652629A (en) Circuit for detecting speed error of rotation
KR20040068672A (en) Apparatus for compensating frequency in an optical-disc playback equipment
JPH10209860A (en) Phase synchronizing loop device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee