KR20080043578A - Pll circuit - Google Patents
Pll circuit Download PDFInfo
- Publication number
- KR20080043578A KR20080043578A KR1020060112301A KR20060112301A KR20080043578A KR 20080043578 A KR20080043578 A KR 20080043578A KR 1020060112301 A KR1020060112301 A KR 1020060112301A KR 20060112301 A KR20060112301 A KR 20060112301A KR 20080043578 A KR20080043578 A KR 20080043578A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- node
- initial voltage
- terminal connected
- control signal
- Prior art date
Links
- 238000005086 pumping Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 241000750042 Vini Species 0.000 description 15
- 101150028233 BLOC1S6 gene Proteins 0.000 description 12
- 101100058514 Drosophila melanogaster Pldn gene Proteins 0.000 description 12
- 101100484918 Mus musculus Vps39 gene Proteins 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
도 1은 종래의 기술에 따른 PLL 회로의 구성을 나타낸 블록도,1 is a block diagram showing the configuration of a PLL circuit according to the prior art;
도 2는 도 1에 도시한 루프 필터의 상세 구성도,FIG. 2 is a detailed configuration diagram of the loop filter shown in FIG. 1;
도 3은 종래의 기술에 따른 PLL 회로의 동작을 설명하기 위한 그래프,3 is a graph for explaining the operation of the PLL circuit according to the prior art,
도 4는 본 발명에 따른 PLL 회로의 구성을 나타낸 블록도,4 is a block diagram showing the configuration of a PLL circuit according to the present invention;
도 5는 도 4에 도시한 초기 전압 생성기의 상세 구성도,5 is a detailed configuration diagram of the initial voltage generator illustrated in FIG. 4;
도 6은 본 발명에 따른 PLL 회로의 동작을 설명하기 위한 그래프이다.6 is a graph for explaining the operation of the PLL circuit according to the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
10 : 위상 검출기 20 : 차지 펌프10: phase detector 20: charge pump
30 : 초기 전압 생성기 40 : 루프 필터30: initial voltage generator 40: loop filter
50 : 전압 제어 발진기 60 : 클럭 분주기50: voltage controlled oscillator 60: clock divider
본 발명은 PLL(Phase Locked Loop) 회로에 관한 것으로, 보다 상세하게는 초기 동작시 제어 전압의 안정화에 드는 시간을 감소시킨 PLL 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop (PLL) circuit, and more particularly, to a PLL circuit having a reduced time for stabilization of control voltage during initial operation.
반도체 집적 회로가 점점 더 고속화 되어 가는 추세에 따라 외부 클럭의 주 파수가 점점 더 높아지고 있고, 그에 따라 내부 클럭의 주파수 또한 높아지고 있다. 따라서 종래 기술에 따라 DLL(Delay Locked Loop) 회로를 사용하는 반도체 집적 회로에서는 클럭에 동기시켜 데이터를 입출력하는 동작이 불안정해지게 된다. 특히 그래픽 메모리 등의 고속 동작을 요하는 반도체 메모리 장치에서는 클럭에 의해 생성되는 데이터 스트로빙 신호와 데이터와의 타이밍 마진이 감소하므로 데이터 입력 동작에 대한 신뢰도가 떨어진다.As semiconductor integrated circuits become faster and faster, the frequency of the external clock is increasing, and so is the frequency of the internal clock. Therefore, in the semiconductor integrated circuit using a delay locked loop (DLL) circuit according to the prior art, the operation of inputting and outputting data in synchronization with a clock becomes unstable. In particular, in a semiconductor memory device requiring a high speed operation such as a graphic memory, the timing margin between the data strobe signal generated by the clock and the data is reduced, thereby reducing the reliability of the data input operation.
따라서 고속으로 동작하는 반도체 집적 회로에서는 PLL 회로를 사용하여 데이터 입력 동작을 수행함으로써 데이터 입력 동작을 안정화시키고자 하는 기술이 도입되었다. 이러한 기술이 적용된 반도체 집적 회로는 PLL 회로를 이용하여 클럭과 입력 데이터와의 타이밍을 비교하여 그 위상 차이를 판별하며, 클럭에 대해 데이터의 위상을 제어하여 클럭과 데이터를 동기시킴으로써 데이터 입력 동작에 대한 신뢰도를 향상시킨다.Therefore, a technique for stabilizing data input operation has been introduced in a semiconductor integrated circuit operating at a high speed by performing a data input operation using a PLL circuit. The semiconductor integrated circuit using this technology compares the timing of the clock and the input data by using a PLL circuit to determine the phase difference, and controls the phase of the data with respect to the clock to synchronize the clock and the data. Improve reliability.
이하, 종래의 기술에 따른 PLL 회로를 도 1 내지 도 3을 참조하여 설명하면 다음과 같다.Hereinafter, a PLL circuit according to the related art will be described with reference to FIGS. 1 to 3.
도 1은 종래의 기술에 따른 PLL 회로의 구성을 나타낸 블록도이다.1 is a block diagram showing the configuration of a PLL circuit according to the prior art.
도시한 바와 같이, 종래의 기술에 따른 PLL 회로는 입력 클럭(clk_in)과 피드백 클럭(clk_fb)의 위상을 비교하여 풀업 제어 신호(plup)와 풀다운 제어 신호(pldn)를 생성하는 위상 검출기(10), 상기 풀업 제어 신호(plup)와 상기 풀다운 제어 신호(pldn)의 입력에 대응하여 전압을 펌핑하여 펌핑 전압(Vpmp)을 생성하는 차지 펌프(20), 상기 펌핑 전압(Vpmp)의 노이즈 성분을 제거하여 제어 전압(Vctrl)을 출력하는 루프 필터(40), 상기 제어 전압(Vctrl)을 입력 받아 출력 클럭(clk_out)을 발진시키는 전압 제어 발진기(50) 및 상기 출력 클럭(clk_out)의 주파수를 소정 비율로 나누어 상기 피드백 클럭(clk_fb)을 생성하는 클럭 분주기(60)로 구성된다.As shown, the PLL circuit according to the prior art compares the phases of the input clock clk_in and the feedback clock clk_fb to generate a pull-up control signal plup and a pull-down control signal pldn.
상기 위상 검출기(10)는 상기 입력 클럭(clk_in)과 상기 피드백 클럭(clk_fb)의 위상 차이를 검출하여 상기 풀업 제어 신호(plup)와 상기 풀다운 제어 신호(pldn)를 선택적으로 인에이블 시킨다. 이후 상기 입력 클럭(clk_in)과 상기 피드백 클럭(clk_fb)의 위상이 같아지면 상기 풀업 제어 신호(plup)와 상기 풀다운 제어 신호(pldn)를 모두 인에이블 시켜 상기 출력 클럭(clk_out)의 주파수를 고정시킨다.The
상기 차지 펌프(20)는 상기 풀업 제어 신호(plup)와 상기 풀다운 제어 신호(pldn)의 인에이블 여부에 따라 상기 펌핑 전압(Vpmp)의 전위를 제어한다. 즉, 상기 풀업 제어 신호(plup)가 인에이블 되면 상기 펌핑 전압(Vpmp)의 전위를 상승시키고, 상기 풀다운 제어 신호(pldn)가 인에이블 되면 상기 펌핑 전압(Vpmp)의 전위를 하강시킨다.The
그리고 상기 루프 필터(40)는 상기 펌핑 전압(Vpmp)의 노이즈 성분을 제거하여 안정적인 레벨의 상기 제어 전압(Vctrl)을 출력한다. 이후 상기 전압 제어 발진기(50)는 상기 제어 전압(Vctrl)의 전위에 따라 설정된 주파수의 상기 출력 클럭(clk_out)을 발진시키는 기능을 수행한다.The
상기 클럭 분주기(60)는 상기 출력 클럭(clk_out)의 주파수를 소정 비율로 나누어 상기 피드백 클럭(clk_fb)을 생성한다. 이처럼 상기 출력 클럭(clk_out)을 분주하는 것은 상기 위상 검출기(10)가 상대적으로 저주파인 피드백 클럭(clk_fb)의 위상을 상기 입력 클럭(clk_in)과 비교하면 보다 세밀한 클럭의 위상 고정 동작이 수행되기 때문이다.The
도 2는 도 1에 도시한 루프 필터의 상세 구성도이다.FIG. 2 is a detailed configuration diagram of the loop filter shown in FIG. 1.
상기 루프 필터(40)는 상기 펌핑 전압(Vpmp)의 인가단과 접지단 사이에 구비되는 제 1 캐패시터(C1), 서로 직렬 연결되며 상기 제 1 캐패시터(C1)와 병렬로 연결되는 제 1 저항(R1) 및 제 2 캐패시터(C2)를 포함한다.The
상기 차지 펌프(20)로부터 전달되는 상기 펌핑 전압(Vpmp)은 이와 같이 구성된 상기 루프 필터(40)에 의해 그 노이즈 성분이 제거되어 상기 제어 전압(Vctrl)으로서 출력된다. 이 때 상기 제 2 캐패시터(C2)는 상기 제 1 캐패시터(C1)에 비해 보다 큰 사이즈로 구현된다. 일반적으로, 상기 제 2 캐패시터(C2)가 갖는 캐패시턴스는 상기 제 1 캐패시터(C1)가 갖는 캐패시턴스에 비해 10배 정도 크다.The pumping voltage Vpmp transmitted from the
따라서 상기 제어 전압(Vctrl)의 전위는 상기 제 2 캐패시터(C2)의 전하량에 의해 결정된다.Therefore, the potential of the control voltage Vctrl is determined by the charge amount of the second capacitor C2.
도 3은 종래의 기술에 따른 PLL 회로의 동작을 설명하기 위한 그래프로서, PLL 회로의 동작 이후 상기 제어 전압(Vctrl)의 레벨 변화를 나타낸다.3 is a graph illustrating the operation of the PLL circuit according to the related art, and shows a level change of the control voltage Vctrl after the operation of the PLL circuit.
상기 PLL 회로가 동작을 시작하면 상기 제어 전압(Vctrl)은 그라운드 전압(VSS) 레벨에서 시작하여 그 전위가 상승하게 된다. 즉, 상기 제어 전압(Vctrl) 은 상기 그라운드 전압(VSS) 레벨로부터, 클럭의 위상 고정 동작을 위해 상기 위상 검출기(10)와 상기 차지 펌프(20)가 지시하는 목표 레벨에 도달하기까지 그 전위가 상승한다.When the PLL circuit starts to operate, the control voltage Vctrl starts at the ground voltage VSS level and increases its potential. That is, the control voltage Vctrl has a potential from the ground voltage VSS level until the target level indicated by the
도면에 도시된 바와 같이, 상기 제어 전압(Vctrl)은 그 목표 레벨에 도달하기까지 소정의 시간(T_loc)을 필요로 하게 된다. PLL 회로의 동작 초기에 이와 같이 상기 제어 전압(Vctrl)의 전위가 목표 레벨에 도달하기까지 걸리는 시간(T_loc) 동안에는 상기 PLL 회로뿐만 아니라, 상기 PLL 회로로부터 클럭을 입력 받는 다른 회로들 또한 동작을 시작할 수 없다. 따라서 상기 제어 전압(Vctrl)의 전위가 목표 레벨에 도달하기까지 걸리는 시간(T_loc)이 길수록 상기 PLL 회로의 클럭 위상 고정 동작의 효율을 저하시키고, 상기 PLL 회로로부터 클럭을 이용하는 반도체 집적 회로의 고속화 구현을 어렵게 한다. 그러나 종래의 기술로는 이와 같은 문제점을 해결하기 어렵다는 기술적 한계가 존재하였다. As shown in the figure, the control voltage Vctrl requires a predetermined time T_loc to reach its target level. In the initial period of operation of the PLL circuit, during the time T_loc during which the potential of the control voltage Vctrl reaches a target level, not only the PLL circuit but also other circuits receiving a clock from the PLL circuit may start operation. Can't. Therefore, the longer the time T_loc until the potential of the control voltage Vctrl reaches the target level, the lower the efficiency of the clock phase lock operation of the PLL circuit and the higher speed of the semiconductor integrated circuit using the clock from the PLL circuit. Makes it difficult. However, there is a technical limitation that it is difficult to solve such a problem with the conventional technology.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 제어 전압의 안정화에 드는 시간을 감소시켜 클럭의 위상 고정 동작의 효율을 향상시키는 PLL 회로를 제공하는 데에 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and there is a technical problem to provide a PLL circuit which improves the efficiency of phase locked operation of a clock by reducing the time required for stabilization of a control voltage.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 PLL 회로는, 외부 공급전원을 공급 받아 초기 전압을 생성하는 초기 전압 생성기; 및 펌핑 전압 및 상기 초기 전압을 공급 받아 노이즈 성분을 제거하여 제어 전압을 생성하 는 루프 필터;를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a PLL circuit, comprising: an initial voltage generator configured to generate an initial voltage by receiving an external supply power; And a loop filter configured to receive a pumping voltage and the initial voltage and to remove a noise component to generate a control voltage.
또한 본 발명의 다른 실시예에 따른 PLL 회로는, 외부 공급전원으로부터 초기 전압을 생성하고 제어 신호의 제어에 따라 이를 출력하는 초기 전압 생성기; 및 소정 시간 동안 상기 초기 전압을 여과하여 제어 전압으로서 출력하고, 상기 소정 시간의 경과 이후 펌핑 전압을 여과하여 상기 제어 전압으로서 출력하는 루프 필터;를 포함하는 것을 특징으로 한다.In addition, the PLL circuit according to another embodiment of the present invention, the initial voltage generator for generating an initial voltage from the external power supply and outputs it under the control of the control signal; And a loop filter which filters the initial voltage for a predetermined time and outputs it as a control voltage, and filters the pumping voltage after the predetermined time passes and outputs it as the control voltage.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 4는 본 발명에 따른 PLL 회로의 구성을 나타낸 블록도이다.4 is a block diagram showing the configuration of a PLL circuit according to the present invention.
도시한 바와 같이, 종래의 기술에 따른 PLL 회로는 입력 클럭(clk_in)과 피드백 클럭(clk_fb)의 위상을 비교하여 풀업 제어 신호(plup)와 풀다운 제어 신호(pldn)를 생성하는 위상 검출기(10), 상기 풀업 제어 신호(plup)와 상기 풀다운 제어 신호(pldn)의 입력에 대응하여 전압을 펌핑하여 펌핑 전압(Vpmp)을 생성하는 차지 펌프(20), 외부 공급전원(VDD)으로부터 초기 전압(Vini)을 생성하고 제어 신호(cont)의 제어에 따라 이를 출력하는 초기 전압 생성기(30), 상기 펌핑 전압(Vpmp) 또는 상기 초기 전압(Vini)을 공급 받아 노이즈 성분을 제거하여 제어 전압(Vctrl)을 생성하는 루프 필터(40), 상기 제어 전압(Vctrl)을 입력 받아 출력 클럭(clk_out)을 발진시키는 전압 제어 발진기(50) 및 상기 출력 클럭(clk_out)의 주파수를 소정 비율로 나누어 상기 피드백 클럭(clk_fb)을 생성하는 클럭 분주기(60) 로 구성된다.As shown, the PLL circuit according to the prior art compares the phases of the input clock clk_in and the feedback clock clk_fb to generate a pull-up control signal plup and a pull-down control signal pldn. The
상기 위상 검출기(10)는 상기 입력 클럭(clk_in)과 상기 피드백 클럭(clk_fb)의 위상 차이를 검출하여 상기 풀업 제어 신호(plup)와 상기 풀다운 제어 신호(pldn)를 선택적으로 인에이블 시킨다. 이후 상기 입력 클럭(clk_in)과 상기 피드백 클럭(clk_fb)의 위상이 같아지면 상기 풀업 제어 신호(plup)와 상기 풀다운 제어 신호(pldn)를 모두 인에이블 시켜 상기 출력 클럭(clk_out)의 주파수를 고정시킨다.The
상기 차지 펌프(20)는 상기 풀업 제어 신호(plup)와 상기 풀다운 제어 신호(pldn)의 인에이블 여부에 따라 상기 펌핑 전압(Vpmp)의 전위를 제어한다. 즉, 상기 풀업 제어 신호(plup)가 인에이블 되면 상기 펌핑 전압(Vpmp)의 전위를 상승시키고, 상기 풀다운 제어 신호(pldn)가 인에이블 되면 상기 펌핑 전압(Vpmp)의 전위를 하강시킨다.The
그리고 상기 초기 전압 생성기(30)는 상기 외부 공급전원(VDD)을 전압 분배하여 상기 초기 전압(Vini)을 생성한다. 바람직하게는, 상기 초기 전압(Vini)의 전위는 상기 외부 공급전원(VDD)의 1/2 레벨이다. 왜냐하면, 일반적으로 상기 제어 전압(Vctrl)의 전위가 상기 외부 공급전원(VDD)의 1/4 이하로 떨어지거나 3/4 이상으로 상승하는 경우는 거의 없기 때문이다. 상기 초기 전압 생성기(30)는 이와 같이 상기 초기 전압(Vini)을 생성하고 상기 제어 신호(cont)의 제어에 따라 이를 출력한다.The
여기에서 상기 제어 신호(cont)는 상기 PLL 회로의 동작 초기시 소정 시간 동안 인에이블 된 후 디스에이블 되는 신호이다. 이에 따라 상기 초기 전압 생성기(30)는 상기 제어 신호(cont)의 인에이블 구간 동안에는 상기 초기 전압(Vini)을 출력하고, 이후 상기 제어 신호(cont)가 디스에이블 되면 상기 초기 전압(Vini)의 출력을 차단한다.Herein, the control signal cont is a signal that is enabled and then disabled for a predetermined time at the initial operation of the PLL circuit. Accordingly, the
상기 루프 필터(40)는 상기 초기 전압(Vini) 또는 상기 펌핑 전압(Vpmp)의 노이즈 성분을 제거하여 안정적인 레벨의 상기 제어 전압(Vctrl)을 출력한다. 상기 루프 필터(40)가 구비하는 캐패시터에는 상기 초기 전압(Vini) 또는 상기 펌핑 전압(Vpmp)이 인가되고, 이후 노이즈 성분이 여과되어 상기 제어 전압(Vctrl)으로서 출력된다. PLL 회로의 동작 초기시 소정 시간 동안에는 상기 초기 전압(Vini)이 여과되어 상기 제어 전압(Vctrl)으로서 출력된다. 그리고 상기 소정 시간 이후 상기 펌핑 전압(Vpmp)이 여과되어 상기 제어 전압(Vctrl)으로서 출력된다. 이에 따라 상기 제어 전압(Vctrl)이 목표 레벨에 도달하는 시간이 감소하게 된다.The
이후 상기 전압 제어 발진기(50)는 상기 제어 전압(Vctrl)의 전위에 따라 설정된 주파수의 상기 출력 클럭(clk_out)을 발진시키는 기능을 수행한다. 그리고 상기 클럭 분주기(60)는 상기 출력 클럭(clk_out)의 주파수를 소정 비율로 나누어 상기 피드백 클럭(clk_fb)을 생성한다.Thereafter, the voltage controlled
도 5는 도 4에 도시한 초기 전압 생성기의 상세 구성도이다.FIG. 5 is a detailed configuration diagram of the initial voltage generator shown in FIG. 4.
상기 초기 전압 생성기(40)는, 상기 외부 공급전원(VDD)의 공급단과 제 1 노드(N1) 사이에 구비되는 제 1 저항(R1), 게이트 단과 드레인 단이 상기 제 1 노드(N1)와 연결되고 소스 단이 제 2 노드(N2)와 연결되는 제 1 트랜지스터(TR1), 게 이트 단과 드레인 단이 제 3 노드(N3)와 연결되고 소스 단이 상기 제 2 노드(N2)와 연결되는 제 2 트랜지스터(TR2), 상기 제 3 노드(N3)와 접지단 사이에 구비되는 제 2 저항(R2), 게이트 단이 상기 제 1 노드(N1)와 연결되고 드레인 단이 상기 외부 공급전원(VDD)의 공급단과 연결되며 소스 단이 출력 노드(Nout)와 연결되는 제 3 트랜지스터(TR3), 게이트 단이 상기 제 3 노드(N3)와 연결되고 소스 단이 상기 출력 노드(Nout)와 연결되며 드레인 단이 접지되는 제 4 트랜지스터(TR4) 및 상기 제어 신호(cont)의 제어에 따라 상기 출력 노드(Nout)에 인가되는 전압을 출력하는 패스게이트(PG)를 포함한다.The
여기에서 상기 제 1 ~ 제 4 트랜지스터(TR1 ~ TR4)는 모두 같은 크기의 문턱 전압을 갖도록 구현되고, 상기 제 1 및 제 2 저항(R1, R2)의 저항값은 서로 같도록 구현된다.The first to fourth transistors TR1 to TR4 are implemented to have threshold voltages of the same magnitude, and the resistance values of the first and second resistors R1 and R2 are equal to each other.
상술한 구성에 의해, 상기 제 1 트랜지스터(TR1)와 상기 제 3 트랜지스터(TR3)는 서로 연동되어 동작하고, 상기 제 2 트랜지스터(TR2)와 상기 제 4 트랜지스터(TR4) 또한 서로 연동된다.By the above-described configuration, the first transistor TR1 and the third transistor TR3 operate in conjunction with each other, and the second transistor TR2 and the fourth transistor TR4 also interlock with each other.
상기 제 1 저항(R1)과 상기 제 2 저항(R2)의 크기가 같으므로, 상기 제 2 노드(N2)에는 상기 외부 공급전원(VDD)의 1/2에 해당하는 전압이 인가된다. 따라서 상기 초기 전압(Vini)은 상기 외부 공급전원(VDD)의 1/2 레벨로서 생성된다.Since the first resistor R1 and the second resistor R2 have the same magnitude, a voltage corresponding to 1/2 of the external power supply VDD is applied to the second node N2. Therefore, the initial voltage Vini is generated as one half level of the external power supply VDD.
임의의 원인에 의해 상기 제 2 노드(N2)에 인가되는 전압이 하강하게 되면 상기 제 1 트랜지스터(TR1)가 턴 온(Turn On) 되고 상기 제 2 트랜지스터(TR2)가 턴 오프(Turn Off) 되므로, 상기 제 2 노드(N2)의 전위는 다시 상기 외부 공급전 원(VDD)의 1/2 레벨을 회복하게 된다.When the voltage applied to the second node N2 drops due to any cause, the first transistor TR1 is turned on and the second transistor TR2 is turned off. The potential of the second node N2 recovers 1/2 level of the external supply power VDD again.
마찬가지로 상기 제 2 노드(N2)에 인가되는 전압이 상승하게 되면 상기 제 1 트랜지스터(TR1)가 턴 오프 되고 상기 제 2 트랜지스터(TR2)가 턴 온 되므로, 상기 제 2 노드(N2)의 전위는 다시 상기 외부 공급전원(VDD)의 1/2 레벨을 회복하게 된다.Similarly, when the voltage applied to the second node N2 increases, the first transistor TR1 is turned off and the second transistor TR2 is turned on, so that the potential of the second node N2 is again increased. The 1/2 level of the external power supply VDD is restored.
상기 제어 신호(cont)가 인에이블 되는 소정 시간 동안에는 상기 패스게이트(PG)가 턴 온 되므로, 상기 초기 전압(Vini)이 상기 루프 필터(40)에 공급되고, 이후 상기 제어 신호(cont)가 상기 패스게이트(PG)를 턴 오프 시키면 상기 초기 전압(Vini)의 출력이 중단된다. 상기 제어 신호(cont)가 인에이블 되는 시간은 상기 차지 펌프(20)에서 생성되는 상기 펌핑 전압(Vpmp)이 소정 레벨(예를 들어, 상기 외부 공급전원(VDD)의 1/4 레벨) 이상 상승하는 시간과 매칭되어야만 한다.Since the pass gate PG is turned on for a predetermined time when the control signal cont is enabled, the initial voltage Vini is supplied to the
도 6은 본 발명에 따른 PLL 회로의 동작을 설명하기 위한 그래프로서, A 곡선은 상기 제어 전압(Vctrl)의 목표 레벨이 상기 외부 공급전원(VDD)의 1/2 레벨보다 높은 경우를 나타내고, B 곡선은 상기 제어 전압(Vctrl)의 목표 레벨이 상기 외부 공급전원(VDD)의 1/2 레벨보다 낮은 경우를 나타낸다.6 is a graph for explaining the operation of the PLL circuit according to the present invention. A curve shows a case where the target level of the control voltage Vctrl is higher than 1/2 level of the external power supply VDD, and B The curve shows a case where the target level of the control voltage Vctrl is lower than 1/2 level of the external power supply VDD.
일반적으로 상기 제어 전압(Vctrl)의 목표 레벨은 상기 외부 공급전원(VDD)의 1/4 레벨과 3/4 레벨 사이에서 설정되므로, PLL 회로의 동작 초기에 상기 제어 전압(Vctrl)의 전위가 그라운드 전압(VSS) 레벨이 아닌 상기 외부 공급전원(VDD)의 1/2 레벨을 갖게 되면 상기 제어 전압(Vctrl)이 목표 레벨에 도달하는 시간(T_loc)은 더 줄어들게 된다.In general, since the target level of the control voltage Vctrl is set between the 1/4 level and the 3/4 level of the external power supply VDD, the potential of the control voltage Vctrl is grounded at the beginning of the operation of the PLL circuit. When the voltage level is 1/2 level of the external power supply VDD instead of the voltage VSS level, the time T_loc at which the control voltage Vctrl reaches the target level is further reduced.
본 발명의 PLL 회로에서는 동작 초기시에는 상기 초기 전압(Vini)이 여과되어 상기 제어 전압(Vctrl)으로서 출력되고, 소정 시간 이후에는 상기 펌핑 전압(Vpmp)이 여과되어 상기 제어 전압(Vctrl)으로서 출력된다. 따라서 종래에 비해 상기 제어 전압(Vctrl)이 목표 레벨에 도달하는 시간(T_loc)이 감소하여 PLL 회로의 클럭 위상 고정 동작 효율이 향상된다. 그러므로, 상기 PLL 회로로부터 클럭을 이용하는 반도체 집적 회로의 고속화 구현 또한 가능하게 된다.In the PLL circuit of the present invention, at the initial stage of operation, the initial voltage Vini is filtered and output as the control voltage Vctrl, and after a predetermined time, the pumping voltage Vpmp is filtered and output as the control voltage Vctrl. do. Therefore, compared with the conventional method, the time T_loc at which the control voltage Vctrl reaches a target level is reduced, thereby improving the clock phase locked operation efficiency of the PLL circuit. Therefore, it is also possible to realize a high speed implementation of a semiconductor integrated circuit using a clock from the PLL circuit.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
이상에서 설명한 본 발명의 PLL 회로는, 제어 전압의 안정화에 드는 시간을 감소시켜 클럭의 위상 고정 동작의 효율을 향상시키는 효과가 있다.The PLL circuit of the present invention described above has the effect of reducing the time for stabilizing the control voltage and improving the efficiency of the phase lock operation of the clock.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060112301A KR100845775B1 (en) | 2006-11-14 | 2006-11-14 | PLL Circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060112301A KR100845775B1 (en) | 2006-11-14 | 2006-11-14 | PLL Circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080043578A true KR20080043578A (en) | 2008-05-19 |
KR100845775B1 KR100845775B1 (en) | 2008-07-14 |
Family
ID=39661891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060112301A KR100845775B1 (en) | 2006-11-14 | 2006-11-14 | PLL Circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100845775B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017195543A (en) * | 2016-04-21 | 2017-10-26 | キヤノン株式会社 | Signal generating circuit and signal generating method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3347036B2 (en) | 1997-10-29 | 2002-11-20 | 東芝情報システム株式会社 | Analog PLL circuit, semiconductor device, and oscillation control method for voltage controlled oscillator |
KR20010083266A (en) * | 1999-12-28 | 2001-09-01 | 박종섭 | A PLL with initial voltage generator |
KR100706575B1 (en) * | 2005-08-01 | 2007-04-13 | 삼성전자주식회사 | Frequency synthesizer having fast lock function |
KR100800143B1 (en) * | 2006-04-11 | 2008-02-01 | 주식회사 하이닉스반도체 | Phase locked loop and phase locked method |
-
2006
- 2006-11-14 KR KR1020060112301A patent/KR100845775B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100845775B1 (en) | 2008-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781048A (en) | Synchronous circuit capable of properly removing in-phase noise | |
KR100440452B1 (en) | Apparatus for ensuring the correct start-up and locking of a delay locked loop | |
JP4043024B2 (en) | Delay locked loop | |
US7443249B2 (en) | Phase locked loop for stably operating in a matter that is insensitive to variation in process, voltage and temperature and method of operating the same | |
KR100265453B1 (en) | Phase locked loop circuit | |
JP2002050959A (en) | Delay synchronization loop circuit with duty cycle correcting function and method of delay synchronization | |
KR100728553B1 (en) | Semiconductor Integrated Circuit and Internal Voltage Control Method of the Same | |
US7061290B2 (en) | PLL circuit with simulation components to reduce phase offset | |
KR101208565B1 (en) | Voltage controlled oscillator capable of reducing phase noise and jitter with high startup gain and method thereof | |
US9490824B1 (en) | Phase-locked loop with frequency bounding circuit | |
KR100840695B1 (en) | Phase locked loop without a charge pump and integrated circuit having the same | |
CN101753137B (en) | Phase-locked loop with start-up circuit | |
KR100803361B1 (en) | Loop filter in pll circuit and method for controlling the same | |
KR100845775B1 (en) | PLL Circuit | |
US8063708B2 (en) | Phase locked loop and method for operating the same | |
KR100282124B1 (en) | Digital phase-locked loop circuit | |
JP2009077308A (en) | Phase-locked loop circuit | |
JP2008109452A (en) | Pll circuit | |
KR100907001B1 (en) | PLL Circuit | |
KR100803360B1 (en) | Pll circuit and method for controlling the same | |
KR20010083266A (en) | A PLL with initial voltage generator | |
KR100829454B1 (en) | Voltage Controlled Oscillator in PLL Circuit and Method for Controlling the Same | |
KR100233274B1 (en) | Pll capable of stable operation without relation with change of source voltage | |
JP2007184845A (en) | Semiconductor device | |
JP2007274033A (en) | Pll circuit and driving method of charge pump circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |