KR20080043165A - 마스크 및 이를 이용한 표시 기판의 제조 방법 - Google Patents

마스크 및 이를 이용한 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR20080043165A
KR20080043165A KR1020060111867A KR20060111867A KR20080043165A KR 20080043165 A KR20080043165 A KR 20080043165A KR 1020060111867 A KR1020060111867 A KR 1020060111867A KR 20060111867 A KR20060111867 A KR 20060111867A KR 20080043165 A KR20080043165 A KR 20080043165A
Authority
KR
South Korea
Prior art keywords
pattern
channel region
thickness
source
slit
Prior art date
Application number
KR1020060111867A
Other languages
English (en)
Inventor
박정은
김희준
우자희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060111867A priority Critical patent/KR20080043165A/ko
Publication of KR20080043165A publication Critical patent/KR20080043165A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

제조 공정의 신뢰성을 향상시키기 위한 마스크 및 이를 이용한 표시 기판의 제조 방법이 개시된다. 마스크는 소스 패턴, 드레인 패턴 및 슬릿 패턴을 포함한다. 소스 패턴은 스위칭 소자의 소스 전극에 대응하여 형성된다. 드레인 패턴은 소스 패턴과 이격되어 노광기의 스캔 방향과 평행한 제1 채널 영역과, 스캔 방향과 수직한 제2 채널 영역을 포함하는 채널 영역을 정의한다. 슬릿 패턴은 제1 채널 영역에 제1 두께로 형성된 제1 슬릿과 제2 채널 영역에 제2 두께로 형성된 제2 슬릿을 포함한다. 이에 따르면, 노광기의 스캔 방향에 따라서 채널 영역에 형성되는 슬릿 패턴의 두께를 다르게 적용함으로써 채널부의 불량을 막을 수 있다.
노광기, 스캔 방향, 마스크, 채널 불량

Description

마스크 및 이를 이용한 표시 기판의 제조 방법{MASK AND METHOD FOR MANUFACTURING DISPLAY SUBSTRATE BY USING THE SAME}
도 1는 본 발명의 제1 실시예에 따른 마스크 평면도로서, 노광기의 스캔 방향이 X축 방향인 경우이다.
도 2는 본 발명의 제2 실시예에 따른 마스크 평면도로서, 노광기의 스캔 방향이 Y축 방향인 경우이다.
도 3은 본 발명의 제3 실시예에 따른 표시 기판의 평면도이다.
도 4 내지 도 7은 도 3에 도시된 표시 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 8 및 도 9는 본 발명의 실시예에 따른 효과를 설명하기 위한 개념도들이다.
<도면의 주요부분에 대한 부호의 설명>
10, 20, 200a, 200b : 마스크
CHA1, CHA2, CHA3 : 제1, 제2 및 제3 채널 영역
SEP : 소스 패턴 DEP : 드레인 패턴
SLP : 슬릿 패턴 TFT : 스위칭 소자
DLm : 소스 배선 GLn : 게이트 배선
STL : 스토리지 배선 PE : 화소 전극
본 발명은 마스크 및 이를 이용한 표기 기판의 제조 방법에 관한 것으로, 보다 상세하게는 제조 공정의 신뢰성을 향상시키기 위한 마스크 및 이를 이용한 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(Liquid Crystal Display; LCD)는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 표시 기판에는 게이트 배선들 및 게이트 배선들과 교차하는 소스 배선들이 형성되며, 게이트 배선과 소스 배선에 연결된 스위칭 소자와, 스위칭 소자에 연결된 화소 전극이 형성된다. 스위칭 소자는 게이트 배선으로부터 연장된 게이트 전극, 게이트 전극과 절연되며 게이트 전극과 오버랩된 채널, 소스 배선으로부터 형성되어 채널에 전기적으로 연결된 소스 전극 및 소스 전극과 이격되며 채널에 전기적으로 연결된 드레인 전극을 포함한다.
일반적으로 표시 기판을 제조하기 위해서는 게이트 금속 패턴 공정에서 1매, 채널 패턴 공정에서 1매, 소스 금속 패턴 공정에서 1매, 콘택홀 패턴 공정에서 1매 및 화소 전극 패턴 공정에서 1매, 총 5매 마스크를 사용하는 5매 마스크 공정이 채용되고 있다. 그러나, 최근 공정 시간의 단축 및 저원가 구현을 위해 마스크의 개수를 줄이는 공정이 개발되고 있다.
예컨대, 5매 마스크 공정에서 마스크 수를 줄이기 위해 채널 패턴 공정 및 소스 금속 패턴 공정을 하나의 마스크로 제조하는 4매 마스크 공정이 활발하게 사용되고 있다. 그러나, 채널 패턴 및 소스 금속 패턴을 하나의 마스크로 사용하여 형성함에 따라서 채널 패턴에 오픈 또는 쇼트와 같은 불량이 발생하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제조 공정의 신뢰성을 향상시키기 위한 마스크를 제공하는 것이다.
본 발명의 다른 목적은 마스크를 이용한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 마스크는 소스 패턴, 드레인 패턴 및 슬릿 패턴을 포함한다. 상기 소스 패턴은 스위칭 소자의 소스 전극에 대응하여 형성된다. 상기 드레인 패턴은 상기 소스 패턴과 이격되어 노광기의 스캔 방향과 평행한 제1 채널 영역과, 상기 스캔 방향과 수직한 제2 채널 영역을 포함하는 채널 영역을 정의한다. 상기 슬릿 패턴은 상기 제1 채널 영역에 제1 두께로 형성된 제1 슬릿과 상기 제2 채널 영역에 제2 두께로 형성된 제2 슬릿을 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제 조 방법은 베이스 기판에 게이트 배선, 스위칭 소자의 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 베이스 기판 위에 게이트 절연층, 채널층 및 소스 금속층을 순차적으로 형성하는 단계와, 소스 배선에 대응하는 배선 패턴, 상기 스위칭 소자의 소스 전극에 대응하는 소스 패턴, 상기 소스 패턴과 이격되어 노광기의 스캔 방향과 평행한 제1 채널 영역 상기 스캔 방향과 수직한 제2 채널 영역을 포함하는 채널 영역을 정의하는 드레인 패턴 및 상기 소스 패턴 및 드레인 패턴 사이에 형성된 슬릿 패턴을 포함하는 마스크를 이용해 상기 소스 금속층 및 채널층을 패터닝하여, 상기 소스 배선, 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 드레인 전극이 형성된 베이스 기판 위에 상기 드레인 전극의 일부를 노출시킨 콘택홀을 포함하는 보호 절연층을 형성하는 단계 및 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함한다.
이러한 마스크 및 이를 이용한 표시 기판의 제조 방법에 의하면, 노광기의 스캔 방향에 따라서 채널 영역에 형성되는 슬릿 패턴의 두께를 다르게 적용함으로써 채널부의 불량을 막을 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1a는 본 발명의 제1 실시예에 따른 마스크 평면도로서, 노광기의 스캔 방향이 X축 방향인 경우이다.
도 1a를 참조하면, 마스크(10)는 소스 배선 형태에 대응하는 배선 패턴(DLP)과, 스위칭 소자의 소스 전극 형태에 대응하는 소스 패턴(SEP)과 스위칭 소자의 드 레인 전극 형태에 대응하는 드레인 패턴(DEP)을 포함한다. 또한, 소스 패턴(SEP)과 드레인 패턴(DEP) 사이에 스위칭 소자의 채널부를 형성하기 위한 슬릿 패턴(SLP)을 더 포함한다.
소스 패턴(SEP)은 배선 패턴(DLP)으로부터 연장되어 U자 형상으로 형성된다. 구체적으로, 상기 스캔 방향(X)과 평행한 제1 변(SEP1)과, 상기 제1 변(SEP1)의 단부에 연결되어 상기 스캔 방향(X)과 수직한 제2 변(SEP2) 및 상기 제2 변(SEP2)의 단부에 연결되어 상기 제1 변(SEP1)과 대향하는 제3 변(SEP3)을 포함한다.
드레인 패턴(DEP)은 U자 형상의 소스 패턴(SEP)의 오목부분에 끼워지는 바(Bar) 형상으로 형성된다. 드레인 패턴(DEP)은 소스 패턴(SEP)의 제1, 제2 및 제3 변(SEP1, SEP2, SEP3)과 각각 일정간격으로 이격되어 형성되고, 이에 따라서 채널부에 대응하는 채널 영역(CHA)이 정의된다.
채널 영역(CHA)은 제1 변(SEP1)과 드레인 패턴(DEP)에 의해 정의된 제1 채널 영역(CHA1)과, 제2 변(SEP2)과 드레인 패턴(DEP)에 의해 정의된 제2 채널 영역(CHA2) 및 제3 변(SEP3)과 드레인 패턴(DEP)에 의해 정의된 제3 채널 영역(CHA3)으로 이루어진다. 제1 및 제3 채널 영역(CHA1, CHA3)은 스캔 방향(X)과 평행한 방향으로 길게 형성되고, 제2 채널 영역(CHA2)은 스캔 방향(X)과 수직한 방향으로 길게 형성된다.
슬릿 패턴(SLP)은 채널 영역(CHA)에 소스 패턴(SEP) 및 드레인 패턴(DEP)과 각각 이격되어 U자 형상으로 형성된다. 슬릿 패턴(SLP)은 제1 채널 영역(CHA1)에 제1 두께(b)로 형성된 제1 슬릿(SLP1)과, 제2 채널 영역(CHA2)에 제1 두께(b)보다 얇은 제2 두께(d)로 형성된 제2 슬릿(SLP2) 및 제3 채널 영역(CHA3)에 제1 두께(b)로 형성된 제3 슬릿(SLP3)을 포함한다.
제1 슬릿(SLP1)은 제1 채널 영역(CHA1)을 폭 방향으로 제1 투과부(a), 제1 차단부(b) 및 제1 투과부(a)로 정의한다. 즉, 제1 변(SEP1)의 단부와 제1 변(SEP1)의 단부와 대향하는 제1 슬릿(SLP1)의 제1 단부 사이에 제1 투과부(a), 제1 슬릿(SLP1)의 제1 두께(b)에 대응하는 제1 차단부(b) 및 제1 슬릿(SLP1)의 제1 단부와 대향하는 제2 단부와 제1 슬릿(SLP1)의 제2 단부에 대향하는 드레인 패턴(DEP)의 단부 사이에 제1 투과부(a)로 나누어진다. 제1 차단부(b)는 제1 슬릿(SLP1)의 두께에 대응한다. 제1 투과부(a)와 제1 차단부(b)의 길이 비율은 동일하다.
바람직하게 제1 투과부(a), 제1 차단부(b) 및 제1 투과부(a)의 길이 비율은 1.2:1.2:1.2 이다. 예컨대, 제1 채널 영역(CHA1)을 폭 방향의 길이가 약 2.7㎛인 경우, 제1 투과부(a)와 제1 차단부(b)의 길이는 각각 약 0.90㎛ 이다.
제3 슬릿(SLP2) 역시 제1 슬릿(SLP1)과 동일한 비율로 제3 채널 영역(CHA3)을 제1 투과부(a), 제1 차단부(b) 및 제1 투과부(a)로 정의한다.
제2 슬릿(SLP2)은 제2 채널 영역(CHA2)을 폭 방향으로 제2 투과부(c), 제1 차단부(d) 및 제2 투과부(c)를 정의한다. 즉, 제2 변(SEP2)의 단부와 제2 변(SEP2)의 단부와 대향하는 제2 슬릿(SLP2)의 제1 단부 사이에 제2 투과부(c), 제2 슬릿(SLP2)의 제2 두께에 대응하는 제2 차단부(d) 및 제2 슬릿(SLP2)의 제1 단부와 대향하는 제2 단부와 제2 슬릿(SLP2)의 제2 단부에 대향하는 드레인 패턴(DEP)의 단부 사이에 제2 투과부(c)로 나누어진다. 제2 차단부(d)는 제2 슬릿(SLP2)의 두께 에 대응한다. 제2 투과부(c)와 제2 차단부(d)의 길이 비율은 서로 다르다.
바람직하게 제2 투과부(c), 제2 차단부(d) 및 제2 투과부(c)의 길이 비율은 1.4:1.3:1.4 이다. 예컨대, 제2 채널 영역(CHA2)을 폭 방향의 길이가 약 2.7㎛인 경우, 제2 투과부(c)와 제1 차단부(d)의 각각의 길이는 약 0.92㎛ 및 약 0.85㎛이다.
결과적으로, 스캔 방향(X)과 평행한 제1 및 제3 채널 영역(CHA1, CHA3)의 제1 투과부와 제1 차단부의 길이 비율과, 스캔 방향(X)과 수직한 제2 채널 영역(CHA2)의 제2 투과부와 제2 차단부의 길이 비율을 서로 다르게 형성한다. 또한, 제1 차단부(b)를 제2 차단부(d) 보다 짧게 형성한다. 이에 의해, 마스크를 이용하여 스캔 방향(X)으로 노광된 후 채널 영역들(CHA1, CHA2, CHA3)에 잔류하는 포토레지스트층의 두께를 균일하게 한다.
일반적으로 종래에는 투과부와 차단부의 길이 비율을 제1, 제2 및 제3 채널 영역(CHA1, CHA2, CHA3)에 균등하게 적용한 마스크를 사용하여 채널 영역(CHA)의 포토레지스트층을 노광한 경우, 스캔 방향(X)과 수직한 제2 채널 영역(CHA2)에 비해 상대적으로 스캔 방향(X)과 평행한 제1 및 제3 채널 영역(CHA1, CHA3)에 잔류하는 포토레지스터층의 두께가 얇게 형성되었다.
따라서, 스캔 방향(X)과 평행한 제1 및 제3 채널 영역(CHA1, CHA3)과 스캔 방향(X)에 수직한 제2 채널 영역(CHA2)에 따라서 투과부와 차단부의 길이 비율을 서로 다르게 적용함으로써 채널 영역들(CHA1, CHA2, CHA3)에 잔류하는 포토레지스층의 두께를 균일하게 형성할 수 있다.
도 2는 본 발명의 제2 실시예에 따른 마스크 평면도로서, 노광기의 스캔 방향이 Y축 방향인 경우이다. 도 1 및 도 2의 마스크들을 비교하면 슬릿 패턴의 디자인이 서로 다르다.
구체적으로, 마스크(20)의 슬릿 패턴(SLP)은 스캔 방향(Y)과 수직한 제1 및 제3 채널 영역(CHA1, CHA3)에 형성된 제1 두께(b')의 제1 및 제3 슬릿(SLP1, SLP3)과, 스캔 방향(Y)과 평행한 제2 채널 영역(CHA2)에 제1 두께(b')보다 두꺼운 제2 두께(d')의 제2 슬릿(SLP2)을 포함한다.
제1 슬릿(SLP1)은 제1 채널 영역(CHA1)을 폭 방향으로 제1 투과부(a), 제1 차단부(b') 및 제1 투과부(a)로 정의한다. 제1 차단부(b')는 제1 슬릿(SLP1)의 두께에 대응한다. 제1 투과부(a)와 제1 차단부(b')의 길이 비율은 서로 다르다. 바람직하게 제1 투과부(a), 제1 차단부(b') 및 제1 투과부(a)의 길이 비율은 1.4:1.3:1.4 이다. 제3 슬릿(SLP3) 역시 제1 슬릿(SLP1)과 동일한 비율로 제3 채널 영역(CHA3)을 제1 투과부(a), 제1 차단부(b') 및 제1 투과부(a)로 정의한다.
제2 슬릿(SLP2)은 제2 채널 영역(CHA2)을 폭 방향으로 제2 투과부(c), 제1 차단부(d') 및 제2 투과부(c)로 정의한다. 제2 차단부(d')의 길이는 제3 슬릿(SLP3)의 두께에 대응한다. 제2 투과부(c)와 제2 차단부(d')의 길이 비율은 동일하다. 바람직하게 제2 투과부(c), 제2 차단부(d') 및 제2 투과부(c)의 길이 비율은 1.2:1.2:1.2 이다.
따라서, 스캔 방향(Y)과 수직한 제1 및 제3 채널 영역(CHA1, CHA3)과 스캔 방향(Y)에 평행한 제2 채널 영역(CHA2)에 따라서 투과부와 차단부의 길이 비율을 서로 다르게 적용함으로써 채널 영역들(CHA1, CHA2, CHA3)에 잔류하는 포토레지스트층의 두께를 균일하게 형성할 수 있다.
도 3은 본 발명의 제3 실시예에 따른 표시 기판의 평면도이다.
도 4 내지 도 7은 도 3에 도시된 표시 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 3 및 도 4를 참조하면, 베이스 기판(101) 위에 게이트 금속층을 증착 및 패터닝하여 게이트 배선들(GLn), 스토리지 배선들(STL) 및 스위칭 소자(TFT)의 게이트 전극(GE)을 포함하는 게이트 금속패턴을 형성한다. 여기서, 상기 게이트 금속층은 상기 게이트 금속층 위에 제1 마스크(미도시)를 통해 패터닝된 제1 포토레지스트 패턴(미도시)에 의해 패터닝된다.
상기 게이트 금속패턴이 형성된 베이스 기판(101) 위에 게이트 절연층(120)을 형성한다. 상기 게이트 절연층(120)은 실리콘 질화물질 또는 실리콘 산화물질로 대략 4000Å 정도의 두께로 형성한다.
상기 게이트 절연층(120) 위에 채널층(130)을 형성한다. 상기 채널층(130)은 비정질 실리콘(a-Si)으로 형성된 활성층(131), n+ 이온이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 형성된 저항성 접촉층(132)을 포함한다.
상기 채널층(130)이 형성된 베이스 기판(101) 위에 소스 금속층(140)을 증착한다.
도 3, 도 5, 도 6a 및 도 6b를 참조하면, 상기 소스 금속층(140) 위에 제2 포토레지스트층(170)을 형성하고 제2 마스크를 상기 소스 금속층(140) 및 채널 층(130)을 패터닝한다. 상기 제2 포토레지스트층(170)은 포지티브형 포토레지스트 물질로 대략 4.0㎛ 정도의 두께로 형성한다.
구체적으로, 도 6a는 X축 스캔 방향에 대응하는 제2 마스크(200a)가 적용된 예이다.
상기 제2 마스크(200a)는 소스 배선(DLm)에 대응하는 배선 패턴(DLP)과, 스위칭 소자(TFT)의 소스 전극(SE)에 대응하는 소스 패턴(SEP)과 스위칭 소자(TFT)의 드레인 전극(DE)에 대응하는 드레인 패턴(DEP) 및 스토리지 배선(STL) 위의 금속 전극(ME)에 대응하는 금속 패턴(MEP)을 포함한다. 또한, 소스 패턴(SEP)과 드레인 패턴(DEP) 사이에 스위칭 소자(TFT)의 채널부(CH)를 형성하기 위한 슬릿 패턴(SLP)을 더 포함한다.
구체적으로, 슬릿 패턴(SLP)은 스캔 방향(X)과 평행한 제1 및 제3 채널 영역(CHA1, CHA3)에 형성된 제1 두께(b)의 제1 및 제3 슬릿(SLP1, SLP3)과, 스캔 방향(X)과 수직한 제2 채널 영역(CHA2)에 형성된 제1 두께(b) 보다 얇은 제2 두께(d)의 제2 슬릿(SLP2)을 포함한다.
제1 슬릿(SLP1)은 제1 채널 영역(CHA1)을 폭 방향으로 제1 투과부(a), 제1 차단부(b) 및 제1 투과부(a)로 정의한다. 제1 차단부(b)는 제1 슬릿(SLP1)의 두께에 대응한다. 제1 투과부(a)와 제1 차단부(b)의 길이 비율은 동일하다. 바람직하게 제1 투과부(a), 제1 차단부(b) 및 제1 투과부(a)의 길이 비율은 1.2:1.2:1.2 이다.
제3 슬릿(SLP3) 역시 제1 슬릿(SLP1)과 동일한 비율로 제3 채널 영역(CHA3)을 제1 투과부(a), 제1 차단부(b) 및 제1 투과부(a)로 정의한다.
제2 슬릿(SLP2)은 제2 채널 영역(CHA2)을 폭 방향으로 제2 투과부(c), 제1 차단부(d) 및 제2 투과부(c)를 정의한다. 제2 차단부(d)의 길이는 제2 슬릿(SLP2)의 두께에 대응한다. 제2 투과부(c)와 제2 차단부(d)의 길이 비율은 서로 다르다. 바람직하게 제2 투과부(c), 제2 차단부(d) 및 제2 투과부(c)의 길이 비율은 1.4:1.3:1.4 이다.
도 6a 도시된 제2 마스크(200a)를 이용하여 X축의 스캔 방향으로 UV 광을 조사하여 제2 포토레지스트층(170)을 패터닝하여 제2 포토레지스트 패턴(PR21, PR22)을 형성한다. 여기서 노광 조건은 조도 약 45000[lx], 스피드 약 380mm/sec 이다.
제2 포토레지스트 패턴(PR21, PR22)은 배선 패턴(DLP), 금속 패턴(MEP), 소스 패턴(SEP), 드레인 패턴(DEP)에 대응하여 제1 두께(t1)의 제1 포토 패턴(PR21)이 형성되고, 상기 슬릿 패턴(SLP)이 형성된 채널 영역들(CHA1, CHA2, CHA3)에 대응하여 상기 제1 두께(t1) 보다 얇은 제2 두께(t2)의 제2 포토 패턴(PR22)이 형성된다. 제2 포토 패턴(PR22)은 스캔 방향(X)에 따라 수직한 채널 영역 및 평행한 채널 영역에 서로 다른 두께로 디자인된 슬릿 패턴(SLP)에 의해 균일한 두께로 형성된다.
한편, 도 6b는 Y축 스캔 방향에 대응하는 마스크(200b)가 적용된 예이다.
마스크(200b)의 슬릿 패턴(SLP)은 슬릿 패턴(SLP)은 스캔 방향(Y)과 수직한 제1 및 제3 채널 영역(CHA1, CHA3)에 형성된 제1 두께(b')의 제1 및 제3 슬릿(SLP1, SLP3)과, 스캔 방향(Y)과 평행한 제2 채널 영역(CHA2)에 제1 두께(b')보다 두꺼운 제2 두께(d')의 제2 슬릿(SLP2)을 포함한다.
제1 채널 영역(CHA1)은 폭 방향으로 제1 투과부(a), 제1 차단부(b') 및 제1 투과부(a)를 포함하고, 제1 차단부(b')는 제1 슬릿(SLP1)의 두께에 대응한다. 제1 투과부(a)와 제1 차단부(b')의 길이 비율은 서로 다르다. 바람직하게 제1 투과부(a), 제1 차단부(b') 및 제1 투과부(a)의 길이 비율은 1.4:1.3:1.4 이다. 제3 슬릿(SLP3) 역시 제1 슬릿(SLP1)과 동일한 비율로 제3 채널 영역(CHA2)을 제1 투과부(a), 제1 차단부(b') 및 제1 투과부(a)로 정의한다.
제2 채널 영역(CHA3)은 폭 방향으로 제2 투과부(c), 제1 차단부(d') 및 제2 투과부(c)를 포함하고, 제2 차단부(d')의 길이는 제2 슬릿(SLP3)의 두께에 대응한다. 제2 투과부(c)와 제2 차단부(d')의 길이 비율은 동일하다. 바람직하게 제2 투과부(c), 제2 차단부(d') 및 제2 투과부(c)의 길이 비율은 1.2:1.2:1.2 이다.
도 6b 도시된 제2 마스크(200b)를 이용하여 Y축의 스캔 방향으로 UV 광을 조사하여 제2 포토레지스트층(170)을 패터닝하여 제2 포토레지스트 패턴(PR21, PR22)을 형성한다. 여기서 노광 조건은 조도 약 45000[lx], 스피드 약 380mm/sec 이다.
제2 포토레지스트 패턴(PR21, PR22)은 배선 패턴(DLP), 금속 패턴(MEP), 소스 패턴(SEP), 드레인 패턴(DEP)에 대응하여 제1 두께(t1)의 제1 포토 패턴(PR21)이 형성되고, 상기 슬릿 패턴(SLP)이 형성된 채널 영역들(CHA1, CHA2, CHA3)에 대응하여 상기 제1 두께(t1) 보다 얇은 제2 두께(t2)의 제2 포토 패턴(PR22)이 형성된다. 제2 포토 패턴(PR22)은 스캔 방향(X)에 따라 수직한 채널 영역 및 평행한 채널 영역에 서로 다른 두께로 디자인된 슬릿 패턴(SLP)에 의해 균일한 두께로 형성된다.
도 6a 또는 도 6b에 도시된 바와 같이 형성된 제2 포토레지스트 패턴(PR21, PR22)을 이용하여 소스 금속층(140) 및 채널층(130)을 패터닝하여 소스 배선(DLm) 및 금속 전극(ME)을 형성한다. 또한, 스위칭 소자(TFT)의 소스 전극, 드레인 전극 및 채널부를 포함하는 전극 패턴(141)을 형성한다.
이후, 제2 포토레지스트 패턴(PR21, PR22)을 일정 두께 제거하는 에치 백 공정을 수행한다.
도 3 및 도 6c를 참조하면, 에치 백 공정을 제1, 제2 및 제3 채널 영역(CHA1, CHA2, CHA3)의 전극 패턴(141)을 노출시키고, 소스 배선(DLm), 금속 전극(ME), 소스 전극(SE) 및 드레인 전극(DE) 위에는 제3 두께(t3)의 제3 포토 패턴(PR23)을 잔류시킨다.
제3 포토 패턴(PR23)을 이용해 제1, 제2 및 제3 채널 영역(CHA1, CHA2, CHA3)의 전극 패턴(141)을 제거하여 스위칭 소자(TFT)의 소스 전극(SE) 및 드레인 전극(DE)을 이 형성된다. 소스 전극(SE) 및 드레인 전극(DE)을 마스크로 하여 제1, 제2 및 제3 채널 영역(CHA1, CHA2, CHA3)에 노출된 저항성 접촉층(132)을 제거한다. 제1, 제2 및 제3 채널 영역(CHA1, CHA2, CHA3)에 저항성 접촉층(132)이 제거되고 활성층(131)이 노출됨으로써 스위칭 소자(TFT)의 채널부(CH)가 완성된다.
결과적으로 제1, 제2 및 제3 채널 영역(CHA1, CHA2, CHA3)에 형성된 제2 포토 패턴(PR22)의 두께를 균일하게 함으로써 상기 채널부(CH)가 쇼트되거나, 오픈되는 불량을 방지할 수 있다.
도 3 및 도 7을 참조하면, 채널부(CH)가 완성된 베이스 기판(101)위에 보호 절연층(150)을 증착한다. 상기 보호 절연층(150)은 실리콘 질화물질 또는 실리콘 산화물질로 대략 2000Å 정도의 두께로 형성된다. 여기서는 보호 절연층(150)을 실리콘 질화물질 또는 실리콘 산화물질로 형성하는 경우를 예로 하였으나, 보호 절연층(150)은 아크릴계 등의 유기막으로 형성될 수 있으며, 또한, 상기 실리콘 질화물질 또는 실리콘 산화물질과 상기 유기막이 적층된 이중막 구조로 형성될 수 있다.
제3 마스크(미도시)를 이용해 상기 보호 절연층(150)을 패터닝하여 드레인 전극(DE)과 연결된 금속 전극(ME)을 노출시키는 콘택홀(CT)를 형성한다. 콘택홀(CT)이 형성된 베이스 기판(101) 위에 투명 도전성 물질을 증착한다. 투명 도전성 물질은 인듐 틴 옥사이드(Indium Tin Oxide) 및 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다.
제4 마스크(미도시)를 이용하여 상기 투명한 도전성 물질(미도시)을 패터닝하여 화소 전극(PE)을 형성한다. 상기 화소 전극(PE)은 콘택홀(CT)에 의해 스위칭 소자(TFT)와 전기적으로 연결된다.
도 8 및 도 9는 본 발명의 실시예에 따른 효과를 설명하기 위한 개념도들이다. 도 8은 슬릿 패턴의 두께를 스캔 방향과 상관없이 동일하게 적용한 경우로서, 예컨대, 채널 영역의 투과부, 차단부 및 투과부의 비율이 1.4:1.3:1.4 인 경우 채널 영역별 잔류하는 포토레지스트층의 두께에 대한 분포도 및 두께 데이터를 도시한 것이다.
도 5 및 도 8을 참조하면, X축 스캔 방향의 경우, 스캔 방향(X)과 수직하는 제2 채널 영역(CHA2)에 잔류하는 포토레지스트층의 두께가 스캔 방향(X)과 평행한 제1 및 제3 채널 영역(CHA1, CHA3)에 잔류하는 포토레지스트층의 두께에 비해 약 1.5배 정도로 두껍게 형성됨을 확인할 수 있다.
즉, 제2 채널 영역(CHA2)의 평균 포토레지스트층의 두께(Avg.)는 약 4645Å 이었고, 제1 및 제3 채널 영역(CHA1, CHA3)의 평균 포토레지스트층의 두께(Avg.)는 각각 약 3553Å, 약 3282Å 이었다.
한편, Y축 스캔 방향의 경우, 스캔 방향(Y)과 수직한 제1 및 제3 채널 영역(CHA1, CHA3)에 잔류하는 포토레지스트층의 두께가 스캔 방향(Y)과 수평한 제2 채널 영역(CHA2)에 잔류하는 포토레지스트층의 두께에 비해 약 2배 정도 두껍게 형성됨을 확인할 수 있다.
즉, 제2 채널 영역(CHA2)의 평균 포토레지스트층의 두께(Avg.)는 약 3274Å 이었고, 제1 및 제3 채널 영역(CHA1, CHA3)의 평균 포토레지스트층의 두께(Avg.)는 각각 약 5964Å, 약 6081Å 이었다.
결과적으로, 슬릿 패턴의 두께를 스캔 방향에 상관없이 일정하게 형성하는 경우, 스캔 방향과 평행한 채널 영역에 잔류하는 포토레지스트층의 두께가 스캔 방향과 수직한 채널 영역에 잔류하는 포토레지스트층의 두께보다 상대적으로 얇게 형성됨을 확인할 수 있다. 스캔 방향에 따라서 채널 영역별 대략 1.5 내지 2 배 정도의 두께차이가 발생됨을 확인할 수 있다.
도 9는 슬릿패턴의 두께 변화에 따라 잔류하는 포토레지스트층의 두께를 설명하기 위한 SEM(Scanning electron microscope) 사진들이다.
도 9를 참조하면, 채널 영역에 형성된 슬릿 패턴의 두께에 따라서, 투과부, 차단부 및 투과부의 길이 비율이 1.4:1.3:1.4 인 제1 경우, 잔류하는 포토레지스트층의 두께(rTPr1)는 약 1090Å 이었다.
다음, 상기 길이 비율이 1.2:1.2:1.2 인 제2 경우, 잔류하는 포토레지스트층의 두께(rTPr2)는 약 2360Å 이었고, 상기 길이 비율이 1.1:1.1:1.1 인 제3 경우, 잔류하는 포토레지스트층의 두께(rTPr3)는 약 2450Å 이었다.
상기 길이 비율이 조절됨에 따라 잔류하는 포토레지스트층의 두께가 변화됨을 확인할 수 있고, 상기 제2 경우가 상기 제1 경우에 비해 대략 2배 정도의 두께차를 갖음을 알 수 있다.
도 8 및 도 9를 참조하면, 스캔 방향에 무관하게 상기 길이 비율을 1.4:1.3:1.4로 적용한 경우, 상대적으로 스캔 방향과 평행한 채널 영역에 잔류하는 포토레지스트층의 두께가 1.5 내지 2배 정도 얇게 형성되었다.
이러한 점을 고려하여 상기 1.4:1.3:1.4의 길이 비율 보다 2배 정도 두껍게 포토레지스트층이 잔류하는 길이 비율 1.2:1.2:1.2 을 상대적으로 포토레지스트층이 얇게 잔류하는 스캔 방향에 평행한 채널 영역에 적용시킴으로써 전체 채널 영역에 잔류하는 포토레지스트층의 두께를 균일하게 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 노광의 스캔 방향에 따라서 슬릿 패턴의 두께를 다르게 갖도록 마스크를 구현함으로써 채널 영역에 잔류하는 포토레지스트층의 두께를 균일하게 형성할 수 있다.
상기 채널 영역에 잔류하는 포토레지스트층의 두께를 균일하게 형성함으로 써, 후속 공정에서 형성되는 채널부의 쇼트 및 오픈 등과 같은 불량을 막을 수 있다. 이에 따라, 스위칭 소자 및 상기 스위칭 소자를 포함하는 표시 기판의 제조 신뢰성을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 스위칭 소자의 소스 전극에 대응하여 형성된 소스 패턴;
    상기 소스 패턴과 이격되어 노광기의 스캔 방향과 평행한 제1 채널 영역과, 상기 스캔 방향과 수직한 제2 채널 영역을 포함하는 채널 영역을 정의하는 드레인 패턴; 및
    상기 제1 채널 영역에 제1 두께로 형성된 제1 슬릿과 상기 제2 채널 영역에 제2 두께로 형성된 제2 슬릿을 포함하는 슬릿 패턴을 포함하는 마스크.
  2. 제1항에 있어서, 상기 제1 두께는 상기 제2 두께보다 넓은 것을 특징으로 하는 마스크.
  3. 제2항에 있어서, 상기 제1 채널 영역에서 상기 소스 패턴의 단부와 상기 소스 패턴의 단부와 대향하는 상기 제1 슬릿의 제1 단부 사이의 제1 길이와, 상기 제1 슬릿의 제1 두께의 비율은 서로 동일한 것을 특징으로 하는 마스크.
  4. 제3항에 있어서, 상기 제1 채널 영역에서 상기 제1 슬릿의 제1 단부와 대향하는 제2 단부와, 상기 제2 단부와 대향하는 상기 드레인 패턴의 단부 사이는 상기 제1 길이를 갖는 것을 특징으로 하는 마스크.
  5. 제4항에 있어서, 상기 제1 채널 영역의 상기 제1 길이, 제1 두께 및 제1 길이의 비율은 1.2:1.2:1.2인 것을 특징으로 하는 마스크.
  6. 제2항에 있어서, 상기 제2 채널 영역에서 상기 소스 패턴의 단부와 상기 소스 패턴의 단부와 대향하는 상기 제2 슬릿의 제1 단부 사이의 제2 길이와, 상기 제2 슬릿의 제2 두께의 비율은 서로 다른 것을 특징으로 하는 마스크.
  7. 제6항에 있어서, 상기 제2 채널 영역에서 상기 제2 슬릿의 제1 단부와 대향하는 제2 단부와, 상기 제2 단부와 대향하는 상기 드레인 패턴의 단부 사이는 상기 제2 길이를 갖는 것을 특징으로 하는 마스크.
  8. 제7항에 있어서, 상기 제2 채널 영역의 상기 제2 길이, 제2 두께 및 제2 길이의 비율은 1.4:1.3:1.4인 것을 특징으로 하는 마스크.
  9. 베이스 기판에 게이트 배선, 스위칭 소자의 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 베이스 기판 위에 게이트 절연층, 채널층 및 소스 금속층을 순차적으로 형성하는 단계;
    소스 배선에 대응하는 배선 패턴, 상기 스위칭 소자의 소스 전극에 대응하는 소스 패턴, 상기 소스 패턴과 이격되어 노광기의 스캔 방향과 평행한 제1 채널 영역 상기 스캔 방향과 수직한 제2 채널 영역을 포함하는 채널 영역을 정의하는 드레 인 패턴 및 상기 제1 채널 영역에 제1 두께로 형성된 제1 슬릿과 상기 제2 채널 영역에 제2 두께로 형성된 제2 슬릿을 포함하는 슬릿 패턴을 포함하는 마스크를 이용해 상기 소스 금속층 및 채널층을 패터닝하여, 상기 소스 배선, 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 드레인 전극이 형성된 베이스 기판 위에 상기 드레인 전극의 일부를 노출시킨 콘택홀을 포함하는 보호 절연층을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  10. 제9항에 있어서, 상기 제1 두께는 상기 제2 두께보다 넓은 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제10항에 있어서, 상기 제1 채널 영역에서 상기 소스 패턴의 단부와 상기 소스 패턴의 단부와 대향하는 상기 제1 슬릿의 제1 단부 사이의 제1 길이와, 상기 제1 슬릿의 제1 두께의 비율은 서로 동일한 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제11항에 있어서, 상기 제1 채널 영역에서 상기 제1 슬릿의 제1 단부와 대향하는 제2 단부와, 상기 제2 단부와 대향하는 상기 드레인 패턴의 단부 사이는 상기 제1 길이를 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 제1 채널 영역의 상기 제1 길이, 제1 두께 및 제1 길이의 비율은 1.2:1.2:1.2인 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제10항에 있어서,
    상기 제2 채널 영역에서 상기 소스 패턴의 단부와 상기 소스 패턴의 단부와 대향하는 상기 제2 슬릿의 제1 단부 사이의 제2 길이와, 상기 제2 슬릿의 제2 두께의 비율은 서로 다른 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제14항에 있어서, 상기 제2 채널 영역에서 상기 제2 슬릿의 제1 단부와 대향하는 제2 단부와, 상기 제2 단부와 대향하는 상기 드레인 패턴의 단부 사이는 상기 제2 길이를 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15항에 있어서, 상기 제2 채널 영역의 상기 제2 길이, 제2 두께 및 제2 길이의 비율은 1.4:1.3:1.4인 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제10항에 있어서, 상기 드레인 전극을 형성하는 단계는
    상기 소스 금속층이 형성된 베이스 기판 위에 포토레지스트층을 형성하는 단계;
    상기 마스크를 이용해 상기 포토레지스트층을 패터닝하여 상기 소스 배선, 소스 전극 및 드레인 전극 위에 제1 포토패턴을 형성하고, 상기 소스 전극과 드레인 전극 사이의 영역에 제2 포토패턴을 형성하는 단계;
    상기 제1 및 제2 포토패턴을 이용해 상기 소스 배선 및 상기 소스 및 드레인 전극에 대응하는 전극 패턴을 형성하는 단계;
    에치 백 공정을 통해 상기 제2 포토패턴을 제거하고, 상기 전극 패턴 위의 상기 소스 및 드레인 전극 영역에 제3 포토패턴을 잔류시키는 단계; 및
    상기 제3 포토패턴을 이용해 상기 전극 패턴을 패터닝하여 상기 소스 전극, 드레인 전극 및 채널부를 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  18. 제17항에 있어서, 상기 제2 포토패턴은 상기 마스크의 상기 제1 채널 영역 및 제2 채널 영역에 대응하여 균일한 두께로 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020060111867A 2006-11-13 2006-11-13 마스크 및 이를 이용한 표시 기판의 제조 방법 KR20080043165A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060111867A KR20080043165A (ko) 2006-11-13 2006-11-13 마스크 및 이를 이용한 표시 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111867A KR20080043165A (ko) 2006-11-13 2006-11-13 마스크 및 이를 이용한 표시 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080043165A true KR20080043165A (ko) 2008-05-16

Family

ID=39661675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111867A KR20080043165A (ko) 2006-11-13 2006-11-13 마스크 및 이를 이용한 표시 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080043165A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107132727A (zh) * 2017-05-09 2017-09-05 京东方科技集团股份有限公司 掩模板、薄膜晶体管的制造方法和薄膜晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107132727A (zh) * 2017-05-09 2017-09-05 京东方科技集团股份有限公司 掩模板、薄膜晶体管的制造方法和薄膜晶体管
WO2018205752A1 (zh) * 2017-05-09 2018-11-15 京东方科技集团股份有限公司 掩模板、图案化膜层的制备方法和薄膜晶体管的制备方法
US11221555B2 (en) 2017-05-09 2022-01-11 Boe Technology Group Co., Ltd. Mask plate, manufacturing method of patterned film layer and manufacturing method of thin film transistor

Similar Documents

Publication Publication Date Title
US8298728B2 (en) Mask plate and manufacturing method thereof
KR101772511B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
CN1142585C (zh) 制造薄膜晶体管的方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
KR20130003399A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5917015B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20020010212A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN107170760B (zh) 显示基板的制备方法、显示基板和显示装置
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN108803168B (zh) 一种阵列基板及其制作方法、液晶显示装置
US20090289257A1 (en) Exposure mask using gray-tone pattern, manufacturing method of tft substrate using the same and liquid crystal display device having the tft substrate
US20070246845A1 (en) Method of Forming a Metal Line and Method of Manufacturing a Display Substrate by Using the Same
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20070045751A (ko) 포토 마스크
KR100475111B1 (ko) 액정표시장치의 제조방법
KR20080043165A (ko) 마스크 및 이를 이용한 표시 기판의 제조 방법
US8144302B2 (en) Display substrate and method for manufacturing the same
KR100658068B1 (ko) 수직형 박막 트랜지스터 액정표시소자의 제조방법
KR100551725B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100770470B1 (ko) 액정 표시 소자의 게이트 전극 형성방법
KR20080059801A (ko) 액정표시장치 및 그 제조 방법
US8608971B2 (en) Method of manufacturing a display substrate
KR20070068594A (ko) 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크
KR100495804B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination