KR20080037310A - 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩 - Google Patents

Abstract

본 발명은 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광 다이오드 칩이 개시된다. 본 발명에 따른 발광 다이오드 칩 제조방법은, 기판의 칩영역들 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광셀들을 형성하고 상기 발광셀들을 전기적으로 연결하는 금속 배선층을 형성한다. 이어서, 상기 칩영역들 사이의 스크라이빙 영역에 칩 분리를 위한 홈을 형성하고, 상기 홈이 형성된 상기 스크라이빙 영역과 상기 발광셀들이 형성된 상기 칩영역들을 덮도록 보호층을 형성한다. 그리고, 상기 홈을 따라 상기 칩영역들을 분리한다. 이에 따라, 칩의 가장자리에서 보호층이 손상되지 않고, 보호층이 칩의 상면뿐만 아니라 상당부분의 측면을 덮고 있어 보다 효율적으로 흡습을 방지할 수 있을 뿐만 아니라 보다 향상된 광 방출 성능을 갖게 된다.

발광 다이오드, 보호층, 레이저 스크라이빙, 흡습 방지

Description

발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광 다이오드 칩{METHOD FOR MANUFACTURING LIGHT EMITTING DIODE CHIP AND LIGHT EMITTING DIODE MANUFACTURED USING THE SAME}

도 1은 본 발명의 실시예에 따른 발광 다이오드 칩 제조방법을 설명하기 위한 흐름도이고,

도 2 내지 도 5는 본 발명의 실시예에 따른 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광 다이오드 칩을 설명하기 위한 도면들이다.

<도면의 주요부분에 대한 부호설명>

11: 기판 13: 발광셀

15: 투명전극 17: 전극

19: 절연층 21: 금속배선층

23: 보호층

본 발명은 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광 다이오드 칩에 관한 것으로서, 더욱 상세하게는, 칩 제조 공정에서 보호층의 손상을 방지하 는 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광 다이오드 칩에 관한 것이다.

발광 다이오드(Light Emiting Diode: LED)는 P형 반도체와 N형 반도체가 접합된 구조를 갖는 광전변환 소자로서, 순방향 전압을 가하면 P형 반도체와 N형 반도체의 접합부분을 통해 전자와 정공이 이동하면서 재결합하여 빛을 발산한다. 이때 방출되는 빛의 색상은 갭 에너지에 의해 결정되므로 반도체 재료의 선택에 따라 원하는 색상의 빛을 방출하는 발광 다이오드를 제조할 수 있다.

이러한 발광 다이오드는 다양한 색상 구현이 가능하여 각종 전자 제품류와 계기판, 전광판 등에 표시소자 및 백라이트로 널리 이용되고 있다.

또한, 발광 다이오드는 기존의 백열전구 또는 형광등과 같은 조명기구에 비해 전력 소모가 작고 수명이 길어, 기존 조명기구를 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.

이러한 발광 다이오드로는 질화갈륨(GaN)계 발광 다이오드가 공지되어 있으며, 또한 교류 전원에 의해 구동되는 교류용 발광 다이오드가 공지되어 있다. 교류용 발광 다이오드의 제조방법을 간단하게 설명하면 다음과 같다.

사파이어 기판 상에서 GaN계로 이루어진 제1 도전형 반도체층, 활성층(또는, 발광층), 제2 도전형 반도체층이 연속적으로 적층된다. 이때, 제1 도전형 반도체층이 N형 반도체층일 경우 제2 도전형 반도체층은 P형 반도체층이 되며, 그 반대로, 제1 도전형 반도체층이 P형 반도체층이면 제2 도전형 반도체층은 N형 반도체이 된다.

그 후, 상기 반도체층들을 패터닝하여 발광셀들이 형성된다. 일반적으로, 상기 발광셀들 각각은 제2 도전형 반도체층과 그 아래의 활성층의 일부가 식각되어, 그 아래쪽의 제1 도전형 반도체층의 일부가 외부로 노출되며, 이에 의해, 제1 도전형 반도체층의 일 영역에 활성층과 제2 도전형 반도체층이 한정 형성된 구조를 이룬다. 또한, 제1 도전형 반도체층과 제2 도전형 반도체층에는 전극 각각이 형성되는데, 그중에서도 광의 주된 통로가 되는 제1 도전형 반도체층 상의 전극은 ITO, Ni/Au 또는 ZnO 등과 같은 투명전극층으로 형성된다.

이어서, 제1 도전형 반도체층과 제2 도전형 반도체층의 전극들을 연결하는 금속배선층이 형성되고, 발광셀들을 습기 등의 오염원으로부터 보호하기 위해 금속배선층 위로 흡습 방지를 위한 보호층을 형성하며, 마지막으로 이와 같이 제조된 발광 다이오드는 레이저 등을 이용하여 기판상에 홈을 형성하는 스크라이빙 공정을 거친 후 기판이 분리되어 개별 발광 다이오드 칩으로 제조된다.

그러나, 스크라이빙 공정 수행시 레이저에 의해 기판에 형성된 보호층이 손상되고, 발광 다이오드 칩의 가장자리의 측면을 통해 흡습이 발생하는 문제점이 있다. 또한, 보호층이 손상됨에 따라 그 물성이 변화되어 발광 다이오드 칩의 가장자리에서의 광투과율이 변형되는 문제점이 있다.

따라서, 본 발명의 목적은, 흡습 방지를 위한 보호층의 손상을 방지하는 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광 다이오드 칩을 제공하는 것이다.

본 발명의 일측면에 따른, 발광 다이오드 칩 제조방법은 기판의 칩영역들 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광셀들을 형성하고 상기 발광셀들을 전기적으로 연결하는 금속 배선층을 형성한다. 이어서, 상기 칩영역들 사이의 스크라이빙 영역에 칩 분리를 위한 홈을 형성하고, 상기 홈이 형성된 상기 스크라이빙 영역과 상기 발광셀들이 형성된 상기 칩영역들을 덮도록 보호층을 형성한다. 그리고, 상기 홈을 따라 상기 칩영역들을 분리한다.

한편, 상기 칩 분리를 위한 홈 형성단계는 레이저를 이용한 스크라이빙 공정에 따라 수행되는 것이 바람직하다.

또한, 상기 보호층은 SiO2, Si3N4, BCB 중 어느 하나의 물질막으로 형성되는 것이 바람직하다.

한편, 본 발명의 다른 측면에 따라 제조된 발광 다이오드 칩은, 기판, 상기 기판 상에 적층된 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 복수의 발광셀들, 및 상기 발광셀들과 상기 기판을 덮는 보호층을 구비한다. 여기서, 상기 보호층은 상기 기판의 가장자리 측벽의 적어도 일부를 덮는다.

이에 따라, 칩의 가장자리에서 보호층이 손상되지 않고 보호층이 칩의 상면뿐만 아니라 상당부분의 측면을 덮고 있어 보다 효율적으로 흡습을 방지할 수 있을 뿐만 아니라 칩의 가장자리에서 보호층의 물성이 변화되지 않아 보다 향상된 광 방출 성능을 갖게 된다.

이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하 설명되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 의해 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전반에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다.

도 1은 본 발명의 실시예에 따른 발광 다이오드 칩 제조방법을 설명하기 위한 흐름도이고, 도 2 내지 도 5는 본 발명의 실시예에 따른 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광 다이오드 칩을 설명하기 위한 도면들이다. 이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 상세히 설명한다.

도 1 및 도 2를 참조하면, 기판(11)의 칩영역들 상에는 복수개의 발광셀(13)들이 각각 분리되어 형성된다(1). 상기 기판(11)은 예컨대, 사파이어 기판일 수 있다.

도 3은 도 2의 발광 다이오드의 일부를 확대한 도면이다. 도 3을 참조하면, 상기 발광셀(13)들 각각은 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 일 영역 상에 한정 형성된 활성층 및 제2 도전형 반도체층을 차례대로 구비한다. 여기에서, 제1 도전형 반도체층 및 제2 도전형 반도체층은 각각 N형 및 P형, 또는 P형 및 N형 반도체층일 수 있으나, 이하에서는 편의상 제1 도전형 반도체층이 N형으로 형성되고, 제2 도전형 반도체층이 P형으로 형성되는 것으로 설명한다. 또한, 상기 기판(11)과 발광셀(13)들 사이에 발광셀(13)들 하층과 기판(11) 사이의 격자 부정 합을 완화시키기 위한 버퍼층(도시하지 않음)이 개재될 수 있다.

본 실시예에서, 상기 제1 도전형 반도체층은 N형 Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, 제2 도전형 반도체층은 P형 Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 그리고, 상기 제1 도전형 반도체층은 실리콘(Si)을 도핑하여 형성할 수 있으며, 제2 도전형 반도체층은 아연(Zn) 또는 마그네슘(Mg)을 도핑하여 형성할 수 있다. 또한, 활성층은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발광 파장이 결정된다. 상기 활성층은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.

이와 같은 구조를 갖는 발광셀(13)들을 형성하기 위해, 버퍼층이 형성된 기판(11) 상에 N형 제1 도전형 반도체층, 활성층, 그리고, P형의 제2 도전형 반도체층을 차례로 형성한다. 여기서, 버퍼층 및 반도체층들은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들은 동일한 공정챔버에서 연속적으로 형성될 수 있다. 또한, 상기 제2 도전형 반도체층 위에는 예컨대, ITO층으로 이루어진 투명 전극(15)이 형성된다. 상기 투명 전극(15)의 형성 전에 투명 전극(15)과 제2 도전형 반도체층 사이의 오믹콘택 형성을 위해 대략 5~50Å의 델타도핑층으로 된 터 널구조를 형성하는 공정이 수행될 수도 있다. 또한, 상기 투명 전극(15)의 형성은 이하 설명되는 메사 형성 공정 후에 이루어질 수도 있다.

이어서, 메사 형성 공정이 수행되어 복수의 발광셀(13)이 기판(11) 위에 형성된다. 이 공정은 노광을 이용하는 식각 방식에 의해 이루어지는 것으로, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층 및 투명 전극(15)을 포함하는 복수의 발광셀(13)을 기판(11) 위에서 서로 이격되게 형성시킨다. 또한, 제2 도전형 반도체층 및 활성층 일부가 식각되어, 제1 도전형 반도체층의 윗면 일부가 노출된다. 그리고, 상기 노출된 영역을 제외한 상기 제1 도전형 반도체층의 일 영역에는 활성층과 상기 제2 도전형 반도체층이 한정 형성된다. 그리고, 상기 제1 도전형 반도체층의 노출 영역에는 전극(17)이 금속 패드의 구조로 형성된다. 또한, 상기 투명 전극(15) 위에도 금속 패드(18)가 형성될 수 있다.

이어서, 발광셀(13)들을 갖는 기판(11)에 투명성의 절연층(19)이 증착 방식으로 형성된다. 상기 절연층(19)은 발광셀(13)들의 측벽 및 상부면을 모두 덮는다. 그리고, 상기 절연층(19)을 부분적으로 패터닝 식각하여 전극(17) 및 투명 전극(15)을 노출시키는 개구가 형성된다. 그리고, 상기 전극(17)과 투명 전극(15)을 연결하는 금속 배선층(21)이 형성된다. 상기 금속 배선층(21)은 스텝 커버 방식으로 전술한 절연층(19)을 따라 형성된다. 그리고, 상기 금속 배선층(21)은 그 일부가 절연층(19)에 형성된 개구들에 채워져서 발광셀(13)들의 전극(17)과 투명 전극(15)을 전기적으로 연결한다.

도 1 및 도 4를 참조하면, 상기 금속 배선층(21)이 형성된 후, 칩 분리를 위 한 스크라이빙 공정을 수행한다(3). 스크라이빙 공정은 예를 들면 레이저를 사용하여 수행될 수 있으며, 이에 따라 도 4에 도시된 바와 같이 칩 분리를 위한 스크라이빙 영역(S)에 칩 분리를 위한 홈이 형성된다.

이어서, 도 1 및 도 5를 참조하면, 칩 분리를 위한 스크라이빙 공정이 수행된 후, 스크라이빙 영역(S)에 홈이 형성된 발광 다이오드 상에 보호층(23)을 형성한다(5). 상기 보호층(23)은 발광셀(13)들 상의 절연층(19) 및 금속 배선층(21) 등 발광셀(13)들의 영역을 모두 덮고, 발광셀(13)들이 형성된 칩 영역들 사이의 스크라이빙 영역(S)에 형성된 홈을 포함하여 칩 영역과 스크라이빙 영역(S)을 전체적으로 덮도록 형성된다. 여기서, 보호층(23)은 SiO2, Si3N4, BCB 등의 물질막으로 상기 발광셀(13)들의 영역 및 그 사이의 영역을 모두 덮도록 전면 증착되어 형성된다.

이어서, 스크라이빙 영역(S)에 형성된 상기 홈을 따라 개별 발광 다이오드 칩들로 분리된다(7). 따라서, 스크라이빙 영역(S)에 형성된 홈을 따라 칩이 분리된 후에도 분리된 개별 발광 다이오드 칩의 기판 가장자리 홈을 따라 형성된 보호층이 손상되지 않고 유지되어 흡습 방지 효과가 높아진다.

본 실시예에 따라 제조된 발광 다이오드 칩은 보호층(23)이 복수의 발광셀(13)들과 그 발광셀(13)들 사이를 전체적으로 덮고 있으며, 칩 가장자리에서도 보호층이 그 상면뿐만 아니라 상당부분의 측면을 덮고 있어 습기 등의 오염원으로부터 칩의 손상을 효과적으로 방지할 수 있다.

본 발명의 실시예에 따라 제조된 발광 다이오드 칩은, 칩의 가장자리에서 보호층이 손상되지 않고 보호층이 칩의 상면뿐만 아니라 상당부분의 측면을 덮고 있어 보다 효율적으로 흡습을 방지할 수 있다. 또한, 칩의 가장자리에서 보호층이 손상되지 않아 광투과효율이 변형되지 않으므로 보다 향상된 광 방출 성능을 갖게 된다.

Claims (4)

1. 기판의 칩영역들 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광셀들을 형성하고 상기 발광셀들을 전기적으로 연결하는 금속 배선층을 형성하는 단계;

   상기 칩영역들 사이의 스크라이빙 영역에 칩 분리를 위한 홈을 형성하는 단계;

   상기 홈이 형성된 상기 스크라이빙 영역과 상기 발광셀들이 형성된 상기 칩영역들을 덮도록 보호층을 형성하는 단계; 및

   상기 홈을 따라 상기 칩영역들을 분리하는 단계;를 포함하는 것을 특징으로 하는 발광 다이오드 칩 제조방법.
2. 청구항 1에 있어서, 상기 칩 분리를 위한 홈 형성단계는 레이저를 이용한 스크라이빙 공정에 따라 수행되는 것을 특징으로 하는 발광 다이오드 칩 제조방법.
3. 청구항 1에 있어서, 상기 보호층은 SiO2, Si3N4, BCB 중 어느 하나의 물질막으로 형성되는 것을 특징으로 하는 발광 다이오드 칩 제조방법.
4. 기판;

   상기 기판 상에 적층된 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층 을 포함하는 복수의 발광셀들; 및

   상기 발광셀들과 상기 기판을 덮는 보호층;을 구비하고, 상기 보호층은 상기 기판의 가장자리 측벽의 적어도 일부를 덮는 것을 특징으로 하는 발광 다이오드 칩.

Images