KR20080036747A - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20080036747A
KR20080036747A KR1020060103376A KR20060103376A KR20080036747A KR 20080036747 A KR20080036747 A KR 20080036747A KR 1020060103376 A KR1020060103376 A KR 1020060103376A KR 20060103376 A KR20060103376 A KR 20060103376A KR 20080036747 A KR20080036747 A KR 20080036747A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
electrode
pixel
semiconductor
insulating film
Prior art date
Application number
KR1020060103376A
Other languages
English (en)
Inventor
박지용
이청
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060103376A priority Critical patent/KR20080036747A/ko
Publication of KR20080036747A publication Critical patent/KR20080036747A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치 및 그의 제조 방법에 관한 것으로서, 표시 영역과 주변 영역을 포함하는 표시 장치에 있어서, 기판, 표시 영역의 기판 위에 형성되어 있는 화소부 반도체, 주변 영역의 기판 위에 형성되어 있는 구동 회로부 반도체, 화소부 반도체 및 구동 회로부 반도체 위에 형성되어 있는 게이트 절연막, 화소부 반도체 및 구동 회로부 반도체가 존재하는 게이트 절연막 위에 존재하는 복수의 제어 전극, 게이트 절연막 및 제어 전극 위에 형성되어 있는 제1 층간 절연막, 주변 영역에 존재하는 제1 층간 절연막 위에 형성되어 있으며 수소를 포함한 제2 층간 절연막, 표시 영역에 존재하는 제1 층간 절연막 및 주변 영역에 존재하는 제2 층간 절연막 위에 형성되어 있으며, 복수의 제어 전극을 중심으로 서로 분리되어 있는 복수의 입력 전극 및 출력 전극을 포함하며, 입력 전극 및 상기 출력 전극은 각 화소부 반도체 및 구동 회로부 반도체와 접촉한다. 이와 같이, 본 발명에서는 주변 영역에 존재하는 구동 회로부 섬형 반도체 위에 수소를 포함한 층간 절연막을 배치하여 데이터 도전체 형성시 가해지는 열에 의해 층간 절연막의 수소가 구동 회로부 섬형 반도체 내로 침투하도록 한다. 이에 따라, 구동 회로부 섬형 반도체의 댕글링 본드와 수소를 결합시켜 주변 영역에 배치된 박막 트랜지스터의 전자의 이동도를 향상시켜 표시 장치의 품질을 향상시킬 수 있다.
화소부반도체, 구동부반도체, 입력전극, 출력전극

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 표시 영역의 화소와 주변 영역의 게이트선과 데이터선의 배치도이고,
도 3 및 도 4는 도 2의 박막 트랜지스터 표시판을 각각 III-III' 선, IV-IV' 선을 따라 잘라 이어 붙인 단면도이고,
도 5는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 주변 영역에 형성된 구동 회로용 박막 트랜지스터의 배치도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 자른 단면도이고,
도 7 및 도 10은 본 발명의 한 실시예에 따른 도 2 및 도 5에 도시한 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,
도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 각각 VIII-VIII' 선, IX-IX' 선을 따라 잘라 이어 붙인 단면도이고,
도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI' 선을 따라 자른 단면도이 고,
도 12 및 도 15는 도 7 및 도 10의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 13 및 도 14는 도 12의 박막 트랜지스터 표시판을 각각 XIII-XIII' 선, XIV-XIV' 선을 따라 잘라 이어 붙인 단면도이고,
도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI' 선을 따라 자른 단면도이고,
도 17은 도 12의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 18 및 도 19는 도 17의 박막 트랜지스터 표시판을 각각 XVIII-XVIII' 선, XIX-XIX' 선을 따라 잘라 이어 붙인 단면도이고,
도 20은 도 17의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 21 및 도 22는 도 20의 박막 트랜지스터 표시판을 각각 XXI-XXI 선, XXII-XXII' 선을 따라 잘라 이어 붙인 단면도이다.
본 발명은 표시 장치 및 그의 제조 방법에 관한 것으로, 특히 유기 발광 표시 장치의 제조 방법에 관한 것이다.
최근 퍼스널 컴퓨터나 텔레비전 등의 경량화 및 박형화에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 평판 표시 장치로 대체되고 있다.
이러한 평판 표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 유기 발광 표시 장치(organic light emitting diode display), 플라스마 표시 장치(plasma display panel, PDP) 등이 있다.
일반적으로 능동형 평판 표시 장치에서는 복수의 화소가 행렬 형태로 배열되며, 주어진 휘도 정보에 따라 각 화소의 광 강도를 제어함으로써 화상을 표시한다. 이 중 유기 발광 표시 장치는 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 자기 발광형이고 소비 전력이 작으며, 시야각이 넓고 화소의 응답 속도가 빠르므로 고화질의 동영상을 표시하기 용이하다.
이와 같은 유기 발광 표시 장치의 구동 회로부는 고속 구동하기 위해 전자 이동도가 높아야 하고, 문턱 전압 기울기의 절대값이 커야 한다. 반면, 유기 발광 표시 장치의 화소부는 미세한 전압변화에 따라 전류의 양이 급격히 변하므로 기울기의 절대값이 작으며, 균일한 문턱전압을 가져야 한다. 여기서, 유기 발광 표시 장치의 화소부는 유기 발광 다이오드(organic light emitting diode, OLED)와 이를 구동하는 박막 트랜지스터(thin film transistor, TFT)를 포함한다. 이때, 박막 트랜지스터는 다결정 규소(poly silicon) 박막 트랜지스터이다.
화소부의 유기 발광 다이오드와 이를 구동하는 박막 트랜지스터에 흐르는 전 류의 양은 Ids
Figure 112006076792696-PAT00001
(Vgs-Vth)2=(Vdd-Vdata-Vth)2이다. 따라서, Vgs의 변화에 따라 문턱 전압의 기울기가 완만할 때, 화소부의 계조 표현이 쉽다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 유기 발광 표시 장치의 화소부 및 구동 회로부의 특성을 향상하는 것이다.
본 발명에 따른 유기 발광 표시 장치는 표시 영역과 주변 영역을 포함하는 표시 장치에 있어서, 기판, 상기 표시 영역의 기판 위에 형성되어 있는 화소부 반도체, 상기 주변 영역의 기판 위에 형성되어 있는 구동 회로부 반도체, 상기 화소부 반도체 및 상기 구동 회로부 반도체 위에 형성되어 있는 게이트 절연막, 상기 화소부 반도체 및 상기 구동 회로부 반도체가 존재하는 상기 게이트 절연막 위에 존재하는 복수의 제어 전극, 상기 게이트 절연막 및 상기 제어 전극 위에 형성되어 있는 제1 층간 절연막, 상기 주변 영역에 존재하는 제1 층간 절연막 위에 형성되어 있으며 수소를 포함한 제2 층간 절연막, 상기 표시 영역에 존재하는 제1 층간 절연막 및 상기 주변 영역에 존재하는 제2 층간 절연막 위에 형성되어 있으며, 상기 복수의 제어 전극을 중심으로 서로 분리되어 있는 복수의 입력 전극 및 출력 전극을 포함하며, 상기 입력 전극 및 상기 출력 전극은 각 상기 화소부 반도체 및 상기 구동 회로부 반도체와 접촉한다.
상기 제1 층간 절연막은 산화 규소(SiOx)로 이루어질 수 있다.
상기 화소부 반도체 및 상기 구동 회로부 반도체는 다결정 실리콘으로 이루어질 수 있다.
기판 위에 제1 화소부 반도체, 제2 화소부 반도체 및 구동 회로부 반도체를 형성하는 단계, 상기 제1 화소부 반도체, 상기 제2 화소부 반도체 및 상기 구동 회로부 반도체 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 제1 화소부 제어 전극, 제2 화소부 제어 전극 및 구동부 제어 전극을 형성하는 단계, 상기 기판, 상기 반도체 및 상기 제어 전극 위에 제1 층간 절연막을 형성하는 단계, 상기 구동 회로부 반도체가 배치된 영역 위에 존재하는 상기 제1 층간 절연막 위에 수소를 포함하는 제2 층간 절연막을 형성하는 단계, 및 상기 제1 층간 절연막 위에 상기 제1 화소부 제어 전극을 중심으로 서로 분리된 제1 화소부 입력 전극 및 제1 화소부 출력 전극과 상기 제2 화소부 제어 전극을 중심으로 서로 분리된 제2 화소부 입력 전극 및 제2 화소부 출력 전극을 형성함과 동시에 상기 제2 층간 절연막 위에 상기 구동부 제어 전극을 중심으로 서로 분리된 구동부 입력 전극과 구동부 출력 전극을 형성하는 단계를 포함한다.
상기 제1 층간 절연막은 산화 규소로 구성하며, 상기 제2 층간 절연막은 수소를 포함한 질화 규소로 구성할 수 있다.
상기 화소부 반도체 및 상기 구동 회로부 반도체는 다결정 실리콘으로 이루어질 수 있다.
상기 제1 및 제2 화소부 입력 전극, 상기 제1 및 제2 화소부 출력 전극, 상기 구동부 입력 전극 및 상기 구동부 출력 전극 형성시, 상기 제2 층간 절연막이 포함하는 상기 수소가 상기 구동 회로부 반도체 내로 침투할 수 있다.
상기 제1 화소부 출력 전극은 상기 제2 화소부 제어 전극과 전기적으로 연결을 이룰 수 있다.
상기 제1 층간 절연막, 상기 제2 층간 절연막, 제1 및 제2 화소부 입력 전극, 상기 제1 및 제2 화소부 출력 전극, 상기 구동부 입력 전극 및 상기 구동부 출력 전극 위에 제3 층간 절연막을 형성하는 단계, 상기 제3 층간 절연막 위에 화소 전극을 형성하는 단계, 상기 화소 전극 및 상기 제3 층간 절연막 위에 존재하며, 상기 화소 전극을 노출하는 개구부를 갖는 제4 층간 절연막을 형성하는 단계, 상기 개구부 내에 유기 발광 부재를 형성하는 단계, 및 상기 제4 층간 절연막 및 상기 유기 발광 부재 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.
이하에서는, 도면을 참조하여 본 발명의 한 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 본 발명의 한 실시예에 따른 박막 트랜지스터 및 이를 포함하는 표시 장치에 대하여 도 1을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 표시 영역(DA)과 표시 영역(display area, DA) 바깥에 위치하는 주변 영역(peripheral area, PA)으로 구분된다.
이러한 유기 발광 표시 장치의 표시 영역(DA)에는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)(PX)가 존재한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 데이터선(data line)(171) 및 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구 동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
그리고 유기 발광 표시 장치의 주변 영역(PA)에는 게이트 구동부(도시하지 않음) 및 데이터 구동부(도시하지 않음) 따위의 표시 장치를 구동하는 복수의 구동 회로부와 외부 신호와 전기적으로 접촉하는 복수의 신호선(121, 171, 172)의 끝 부분(129, 179)이 존재한다. 그러나 주변 영역(PA)의 구동 회로부와 복수의 신호선(121, 171, 172)은 끝 부분(129, 179) 없이 직접적으로 연결될 수 있다.
그러면, 도 1에 도시한 유기 발광 표시 장치의 상세한 구조에 대하여 도 2 내지 도 6을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 표시 영역의 화소와 주변 영역의 게이트선과 데이터선의 배치도이고, 도 3 및 도 4는 도 2의 박막 트랜지스터 표시판을 각각 III-III' 선, IV-IV' 선을 따라 잘라 이어 붙인 단면도이고, 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 주변 영역에 형성된 구동 회로용 박막 트랜지스터의 배치도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 자른 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 제1 및 제2 화소부 섬형 반도체(151a, 151b) 및 구동 회로부 섬형 반도체(151c)가 형성되어 있다.
제1 화소부 섬형 반도체(151a)의 진성 영역은 제1 채널 영역(channel region)(154a)을 포함하고, 고농도 불순물 영역은 제1 채널 영역(154a)을 중심으로 차례로 분리되어 있는 제1 소스 영역(source region)(153a), 진성 영역(156) 및 제1 드레인 영역(drain region)(155a)을 포함한다. 그리고 제2 화소부 섬형 반도체(151b)의 진성 영역은 제2 채널 영역(channel region)(154b)을 포함하며, 고농도 불순물 영역은 제2 채널 영역(154b)을 중심으로 분리되어 있는 제2 소스 영역(source region)(153b)과 제2 드레인 영역(drain region)(155b)을 포함한다.
한편, 제1 소스 영역(153a)과 제1 채널 영역(154a), 제1 채널 영역(154a)과 중간 영역(156), 제1 채널 영역(154a)과 제1 드레인 영역(155a), 제2 소스 영역(153b)과 제2 채널 영역(154b) 및 제2 드레인 영역(155b)과 제2 채널 영역(154b) 사이에 저농도 불순물 영역(도시하지 않음)이 존재할 수 있다. 이 저농도 불순물 영역(도시하지 않음)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.
구동 회로부 섬형 반도체(151c)의 진성 영역은 제3 채널 영역(154c)을 포함하며, 고농도 불순물 영역은 제3 소스 영역(153c)과 제3 드레인 영역(155c)을 포함한다.
반도체(151a, 151b, 151c) 및 차단막(111) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진다.
게이트 절연막(140) 위에는 제1 제어 전극(124a) 을 포함하는 복수의 게이트선(gate line)(121)과 복수의 제2 제어 전극(124b) 및 제3 제어 전극(124c)을 포함하는 게이트 도전체(gate conductor)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함하며, 제1 제어 전극(124a)은 게이트선(121)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
제2 제어 전극(124b)은 게이트선(121)과 분리되어 있으며, 윗방향으로 뻗다가 오른 쪽으로 잠시 방향을 바꾸었다가 위로 길게 뻗은 유지 전극(storage electrode)(133)을 포함한다.
그리고 제3 제어 전극(124c)은 구동 회로부 섬형 반도체(151c)의 제3 채널 영역(154c)과 중첩하며 제어 신호를 인가하는 다른 신호선(도시하지 않음)과 연결되어 있다.
게이트 도전체(121, 124b, 124c)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크 롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 따위로 이루어질 수 있다. 그러나 게이트선(121), 유지 전극선(131) 및 제어 전극(124b)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이들 도전막 중 하나는 게이트선(121), 제2 제어 전극(124b) 및 제3 제어 전극(124c)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어질 수 있다. 다른 하나의 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를 테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄(합금) 상부막 및 알루미늄(합금) 하부막과 몰리브덴(합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121, 124b, 124c)는 이외에도 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 도전체(121, 124b, 124c)의 측면은 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
게이트 도전체(121, 124b, 124c) 위에는 제1 층간 절연막(interlayer insulating film)(801)이 형성되어 있다. 제1 층간 절연막(801)은 산화규소(SiOx)로 만들어질 수 있다.
이 중 주변 영역(PA)에 존재하는 제1 층간 절연막(801) 위에는 수소(H)를 포함하는 질화 규소(SiNx) 따위로 이루어진 제2 층간 절연막(802)이 형성되어 있다.
표시 영역(DA)에 존재하는 제1 층간 절연막(801)과 게이트 절연막(140)에는 제1 및 제2 소스 영역(153a, 153b)과 제1 및 제2 드레인 영역(155a, 155b)을 드러내는 복수의 접촉 구멍(181, 182, 183, 184, 185)이 형성되어 있다.
그리고 주변 영역(PA)에 존재하는 제1 층간 절연막(801), 제2 층간 절연막(802) 및 게이트 절연막(140) 에는 제3 소스 영역(153c) 및 제3 드레인 영역(155c)을 각각 드러내는 복수의 접촉 구멍(187, 189)이 형성되어 있다.
그리고 표시 영역(DA)에 존재하는 제1 층간 절연막(801) 및 주변 영역(PA)에 존재하는 제2 층간 절연막(802) 위에는 복수의 데이터선(data line)(171), 구동 전압선(172), 제3 입력 전극(173c) 및 복수의 제1 내지 제3 출력 전극(175a, 175b, 175c)을 포함하는 복수의 데이터 도전체(data conductor)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 제1 제어 전극(124a)을 향하여 뻗은 복수의 제1 입력 전극(input electrode)(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 구동 전압선(172)은 제2 제어 전극(124b)을 향하여 뻗은 복수의 제2 입력 전극(173b)을 포함한다. 구동 전압선(172)은 유지 전극(133)과 중첩하며, 서로 연결될 수 있다.
제1 및 제2 출력 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171) 및 구동 전압선(172)과도 분리되어 있다. 제1 입력 전극(173a)과 제1 출력 전극(175a)은 제1 제어 전극(124a)을 중심으로 서로 마주보고, 제2 입력 전극(173b) 과 제2 출력 전극(175b)은 제2 제어 전극(124b)을 중심으로 서로 마주본다.
이와 마찬가지로 제3 입력 전극(173c)과 제3 출력 전극(175c)은 제3 제어 전극(124c)을 중심으로 서로 떨어져 마주본다.
이러한 제1 내지 제3 입력 전극(173a, 173b, 173c)과 제1 내지 제3 출력 전극(175a, 175b, 175c)은 다른 신호선(도시하지 않음)와 연결될 수 있다.
데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.
데이터 도전체(171, 172, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속 따위의 도전막(도시하지 않음)과 저저항 물질 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 172, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(121, 124b, 124c)와 마찬가지로 데이터 도전체(171, 172, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c), 표시 영역(DA)에 배치된 제1 층간 절연막(801) 및 주변 영역(PA)에 배치된 제2 층간 절연막(802) 위에는 제3 층간 절연막(803)이 형성되어 있다. 여기서, 제3 층간 절연막(803)은 데이터선(171)의 끝 부분(179)과 제2 출력 전극(175b)을 각각 노출하는 복수의 접촉 구멍(166, 168)을 가지며, 표시 영역(DA)에 배치된 제1 층간 절연막(801)까지 연장되어 게이트선(121)의 끝 부분(129)을 노출하는 접촉 구멍(162)을 갖는다.
제3 층간 절연막(803) 위에는 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 화소 전극(191)이 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(166)을 통하여 제2 출력 전극(175b)과 물리적·전기적으로 연결되어 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(162, 168)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
제3 층간 절연막(803) 위에는 제4 층간 절연막(804)이 형성되어 있다. 제4 층간 절연막(804)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(865)를 정의하며 유기 절연물 또는 무기 절연물로 만들어진다. 제4 층간 절연막(804)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 제4 층간 절연막(804)은 차광 부재의 역할을 하며 그 형성 공정이 간단하 다. 이러한 제4 층간 절연막(804)은 주변 영역(PA)에서 생략될 수 있다.
제4 층간 절연막(804)이 정의하는 개구부(865) 내에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다. 유기 발광 부재(370)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질로 만들어진다. 유기 발광 표시 장치는 유기 발광 부재(370)들이 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다.
유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있다.
유기 발광 부재(370) 및 제4 층간 절연막(804) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 공통 전압(Vss)을 인가 받으며, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등을 포함하는 반사성 금속 또는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.
이러한 유기 발광 표시 장치에서, 게이트선(121)에 연결되어 있는 제1 제어 전극(124a), 데이터선(171)에 연결되어 있는 제1 입력 전극(173a) 및 제1 출력 전극(175a)은 제1 화소부 섬형 반도체(151a)와 함께 스위칭 박막 트랜지스 터(switching TFT)(Qs)를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 제1 입력 전극(173a)과 제1 출력 전극(175a) 사이의 제1 채널 영역(154a)에 형성된다. 제1 출력 전극(175a)에 연결되어 있는 제2 제어 전극(124b), 구동 전압선(172)에 연결되어 있는 제2 입력 전극(173b) 및 화소 전극(191)에 연결되어 있는 제2 출력 전극(175b)은 제2 화소부 섬형 반도체(151b)와 함께 구동 박막 트랜지스터(driving TFT)(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 입력 전극(173b)과 제2 출력 전극(175b) 사이의 제2 채널 영역(154b)에 형성된다.
화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다. 서로 중첩하는 유지 전극(133)과 구동 전압선(172)은 유지 축전기(storage capacitor)(Cst)를 이룬다.
화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다. 서로 중첩하는 유지 전극(133)과 구동 전압선(172)은 유지 축전기(storage capacitor)(Cst)를 이룬다.
이러한 유기 발광 표시 장치는 기판(110)의 위쪽 또는 아래쪽으로 빛을 내보내어 영상을 표시한다. 불투명한 화소 전극(191)과 투명한 공통 전극(270)은 기판(110)의 위쪽 방향으로 영상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(191)과 불투명한 공통 전극(270)은 기판(110)의 아래 방향으로 영상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.
그러면, 도 2 내지 도 5에 도시한 유기 발광 표시 장치의 제조 방법에 대하여 도 7 내지 도 22를 참고하여 상세하게 설명한다.
도 7 및 도 10은 본 발명의 한 실시예에 다른 도 3 내지 도 6에 도시한 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 각각 VIII-VIII' 선, IX-IX' 선을 따라 잘라 이어 붙인 단면도이고, 도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI' 선을 따라 자른 단면도이고, 도 12 및 도 15는 도 7 및 도 10의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 13 및 도 14는 도 12의 박막 트랜지스터 표시판을 각각 XIII-XIII' 선, XIV-XIV' 선을 따라 잘라 이어 붙인 단면도이고, 도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI' 선을 따라 자른 단면도이고, 도 17은 도 12의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 18 및 도 19는 도 17의 박막 트랜지스터 표시판을 각각 XVIII-XVIII' 선, XIX-XIX' 선을 따라 잘라 이어 붙인 단면도이고, 도 20은 도 17의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 21 및 도 22는 도 20의 박막 트랜지스터 표시판을 각각 XXI-XXI 선, XXII-XXII' 선을 따라 잘라 이어 붙인 단면도이다.
우선, 도 7 내지 도 11에 도시한 바와 같이, 절연 기판(110) 위에 산화 규소 등을 증착하여 차단막(111)을 형성하고, 차단막(111) 위에 비정질 반도체막을 증착 한다. 그런 다음, 비정질 반도체막을 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식 등으로 다결정화하고 패터닝하여 제1 및 제2 화소부 섬형 반도체(151a, 151b)와 구동 회로부 섬형 반도체(151c)를 형성한다.
이와 같이, 다결정화된 제1 및 제2 화소부 섬형 반도체(151a, 151b)와 구동 회로부 섬형 반도체(151c)는 다른 실리콘 원자와 공유 결합하지 못한 최외각 전자, 즉, 결합 불포화 상태를 이루는 댕글링 본드(dangling bond)를 갖는다.
그런 다음, 도 12 내지 16에 도시한 바와 같이, 차단막(111) 및 반도체(151a, 151b, 151c) 위에 게이트 절연막(140)을 형성한다. 그리고 게이트 절연막(140) 위에 제1 제어 전극(124a)을 갖는 게이트선(121), 제2 제어 전극(124b), 유지 전극(133) 및 제3 제어 전극(124c)을 형성한다. 이때, 제2 제어 전극(124b)은 유지 전극(133)과 전기적으로 연결되어 있다.
이어, 게이트선(121), 제2 제어 전극(124b), 유지 전극(133) 및 제3 제어 전극(124c)을 마스크로 삼아 제1 및 제2 화소부 섬형 반도체(151a, 151b)와 구동 회로부 섬형 반도체(151c) 내부에 불순물을 주입한다. 이에 따라, 제1 제어 전극(124a), 제2 제어 전극(124b) 및 제3 제어 전극(124c) 아래 영역에 위치하는 반도체(151a, 151b, 151c)에는 각각 제1 채널 영역(154a), 제2 채널 영역(154b) 및 제3 채널 영역(154c)이 존재한다. 그리고 제1 화소부 섬형 반도체(151a)의 제1 소스 영역(153a) 및 제1 드레인 영역(155a)은 제1 채널 영역(154a)을 중심으로 차례로 분리되어 있으며, 제1 채널 영역(154a) 사이에는 중간 영역(156)이 존재한다. 이와 마찬가지로 제2 화소부 섬형 반도체(151b)의 제2 소스 영역(153b) 및 제2 드레인 영역(155b)과 구동 회로부 섬형 반도체(151c)의 제3 소스 영역(153c) 및 제3 드레인 영역(155c)은 각각 제2 채널 영역(154b) 및 제3 채널 영역(154c)를 중심으로 차례로 분리되어 존재한다.
그런 다음, 표시 영역(DA) 및 주변 영역(PA)에 존재하는 게이트 절연막(140) 및 게이트 도전체(121, 124b, 124c) 위에 제1 층간 절연막(801)을 형성한다. 이어, 제1 층간 절연막(801) 위에 제2 층간 절연막(802)을 형성한다. 여기서, 제1 층간 절연막(801)은 산화규소(SiOx) 막으로 이루어지고, 제2 층간 절연막(802)은 수소를 포함하는 질화규소(SiNx) 막으로 이루어진다.
그 다음, 표시 영역(DA)에 존재하는 제2 층간 절연막(802)을 사진 식각 방식을 이용하여 제거한다. 이때, 주변 영역(PA)에 위치하며, 제3 소스 영역(153c) 및 제3 드레인 영역(155c) 위에 존재하는 제2 층간 절연막(802)을 식각하여 예비 접촉 구멍을 형성하고, 게이트선(121)의 끝부분(129)과 데이터선(171)의 끝부분(179) 주변의 제2 층간 절연막(802)도 제거한다.
그 다음, 제1 층간 절연막(801)을 식각하여 접촉 구멍(181, 182, 183, 184, 185, 187, 189)을 형성한다. 여기서, 각 접촉 구멍(181, 182, 183, 184, 185)은 제1 및 제2 소스 영역(153a, 153b), 제1 및 제2 드레인 영역(155a, 155b), 그리고 제2 제어 전극(124b)이 위치하는 부분을 노출한다. 그리고 접촉 구멍(187, 189)은 주변 영역(PA)에 위치하며, 제2 층간 절연막(802)의 예비 접촉 구멍을 연장한 것으로서, 제3 소스 영역(153c) 및 제3 드레인 영역(155c)을 노출한다.
다음, 도 17 내지 도 19와 도 5 및 도 6에 도시한 바와 같이, 표시 영역(DA)에 배치된 제1 층간 절연막(801)과 주변 영역(PA)에 배치된 제2 층간 절연막(802) 위에 도전막을 도포하고 패터닝한다. 이때, 제1 층간 절연막(801) 위에는 데이터선(171), 제1 출력 전극(175a), 구동 전압선(172) 및 제2 출력 전극(175b)이 형성된다. 이와 함께, 제2 층간 절연막(802) 위에는 제3 입력 전극(173c)과 제3 출력 전극(175c)이 형성된다.
여기서, 데이터선(171)은 접촉 구멍(181)을 통해 노출된 제1 소스 영역(153a)과 전기적으로 연결을 이루는 제1 입력 전극(173a)을 포함하며, 구동 전압선(172)은 접촉 구멍(184)을 통해 제2 소스 영역(153b)과 전기적으로 연결을 이루는 제2 입력 전극(173b)을 포함한다. 그리고 제1 출력 전극(175a)은 접촉 구멍(182, 183)을 통해 제1 드레인 영역(155a) 및 제2 제어 전극(124b)과 전기적으로 연결을 이루고, 제2 출력 전극(175b)은 접촉 구멍(185)을 통해 제2 드레인 영역(155b)과 전기적으로 연결을 이룬다.
이와 같이 데이터선(171)과 구동 전압선(172), 그리고 제1 출력 전극(175a) 및 제2 출력 전극(175b)과 같은 데이터 도전체(171, 172, 175a, 175b) 형성 공정은 고온에서 진행된다. 이에 따라 주변 영역(PA)에 배치된 제2 층간 절연막(802)이 포함하고 있는 수소(H)가 구동 회로부 섬형 반도체(151c)에 침투하여 앞서 상술한 실리콘 원자와 공유 결합하지 못한 댕글링 본드와 결합한다. 이로 인해, 구동 회로부 섬형 반도체(151c)의 댕글링 본드의 수가 감소하여 전자(electron)의 이동도(mobility)가 높아지며, 문턱 전압 기울기의 절대값이 커진다. 따라서, 표시 장 치의 주변 영역(PA)에 존재하는 박막 트랜지스터는 고속 동작할 수 있다.
이와 달리, 표시 영역(DA)에 배치된 유기 발광 다이오드와 이를 구동하는 박막 트랜지스터의 제1 및 제2 화소부 섬형 반도체(151a, 151b) 위에는 산화 규소로 이루어진 제1 층간 절연막(801)만이 존재한다. 따라서, 제1 및 제2 화소부 섬형 반도체(151a, 151b)는 구동 회로부 섬형 반도체(151c)보다 더 많은 댕글링 본드를 포함한다. 이에 따라, 표시 영역(DA)에 존재하는 유기 발광 다이오드와 박막 트랜지스터의 전자 이동도는 주변 영역(PA)에 존재하는 박막 트랜지스터의 전자 이동도보다 낮다. 그리고 표시 영역(DA)에 존재하는 유기 발광 다이오드와 박막 트랜지스터의 문턱 전압 기울기의 절대값은 주변 영역(PA)에 존재하는 박막 트랜지스터의 문턱 전압 기울기의 절대값보다 작다. 이로 인해, 화상을 표시하는 표시 영역(DA)에서의 계조 표현이 쉽다.
이와 같이, 표시 영역(DA) 및 주변 영역(PA)에 존재하는 박막 트랜지스터의 전기적 특성을 향상시켜 표시 장치의 품질을 향상시킬 수 있다.
이어, 데이터 도전체(171, 172, 175a, 175b), 제1 층간 절연막(801) 및 제2 층간 절연막(802) 위에 접촉 구멍(162, 166, 168)을 갖는 제3 층간 절연막(803)을 형성한다. 여기서, 접촉 구멍(162)은 게이트선(121)의 끝부분(129)을 노출하고, 접촉 구멍(166)은 제2 출력 전극(175b)을 노출하며, 접촉 구멍(168)은 데이터선(171)의 끝부분(179)을 노출한다.
그 다음, 다음, 도 20 내지 도 22에 도시한 바와 같이, 제3 층간 절연막(803) 위에 화소 전극(191), 접촉 보조 부재(contact assistant)(81, 82)를 형성 한다.
화소 전극(191)은 접촉구멍(166)을 통해 노출된 제2 출력 전극(175b)과 전기적으로 연결을 이루며, 접촉 보조 부재(81, 82)는 각각 접촉 구멍(162, 168)을 통하여 노출된 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 전기적으로 연결을 이룬다.
그런 다음, 표시 영역(DA)에 존재하는 제3 층간 절연막(803) 위에 화소 전극(191)을 노출하는 개구부(865)를 갖는 제4 층간 절연막(804)을 형성한다. 그리고 제4 층간 절연막(804)이 정의하는 화소 전극(191) 위의 개구부(865) 내에 유기 발광 부재(organic light emitting member)(370)를 형성한다.
이어, 제4 층간 절연막(804) 및 유기 발광 부재(370) 위에 공통 전극(270)을 형성한다.
본 발명에 따르면, 주변 영역에 존재하는 구동 회로부 섬형 반도체 위에 수소를 포함한 층간 절연막을 배치하여 데이터 도전체 형성시 가해지는 열에 의해 층간 절연막의 수소가 구동 회로부 섬형 반도체 내로 침투하도록 한다. 이에 따라, 구동 회로부 섬형 반도체의 댕글링 본드와 수소를 결합시켜 주변 영역에 배치된 박막 트랜지스터의 전자의 이동도를 향상시켜 표시 장치의 품질을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 표시 영역과 주변 영역을 포함하는 표시 장치에 있어서,
    기판,
    상기 표시 영역의 기판 위에 형성되어 있는 화소부 반도체,
    상기 주변 영역의 기판 위에 형성되어 있는 구동 회로부 반도체,
    상기 화소부 반도체 및 상기 구동 회로부 반도체 위에 형성되어 있는 게이트 절연막,
    상기 화소부 반도체 및 상기 구동 회로부 반도체가 존재하는 상기 게이트 절연막 위에 존재하는 복수의 제어 전극,
    상기 게이트 절연막 및 상기 제어 전극 위에 형성되어 있는 제1 층간 절연막,
    상기 주변 영역에 존재하는 제1 층간 절연막 위에 형성되어 있으며 수소를 포함한 제2 층간 절연막, 및
    상기 표시 영역에 존재하는 제1 층간 절연막 및 상기 주변 영역에 존재하는 제2 층간 절연막 위에 형성되어 있으며, 상기 복수의 제어 전극을 중심으로 서로 분리되어 있는 복수의 입력 전극 및 출력 전극
    을 포함하며,
    상기 입력 전극 및 상기 출력 전극은 각 상기 화소부 반도체 및 상기 구동 회로부 반도체와 접촉하는 표시 장치.
  2. 제1항에서,
    상기 제1 층간 절연막은 산화 규소(SiOx)로 이루어진 표시 장치.
  3. 제1항에서,
    상기 화소부 반도체 및 상기 구동 회로부 반도체는 다결정 실리콘으로 이루어진 표시 장치.
  4. 기판 위에 제1 화소부 반도체, 제2 화소부 반도체 및 구동 회로부 반도체를 형성하는 단계,
    상기 제1 화소부 반도체, 상기 제2 화소부 반도체 및 상기 구동 회로부 반도체 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 제1 화소부 제어 전극, 제2 화소부 제어 전극 및 구동부 제어 전극을 형성하는 단계,
    상기 기판, 상기 반도체 및 상기 제어 전극 위에 제1 층간 절연막을 형성하는 단계,
    상기 구동 회로부 반도체가 배치된 영역 위에 존재하는 상기 제1 층간 절연막 위에 수소를 포함하는 제2 층간 절연막을 형성하는 단계, 및
    상기 제1 층간 절연막 위에 상기 제1 화소부 제어 전극을 중심으로 서로 분리된 제1 화소부 입력 전극 및 제1 화소부 출력 전극과 상기 제2 화소부 제어 전극 을 중심으로 서로 분리된 제2 화소부 입력 전극 및 제2 화소부 출력 전극을 형성함과 동시에 상기 제2 층간 절연막 위에 상기 구동부 제어 전극을 중심으로 서로 분리된 구동부 입력 전극과 구동부 출력 전극을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  5. 제4항에서,
    상기 제1 층간 절연막은 산화 규소로 구성하는 표시 장치의 제조 방법.
  6. 제4항에서,
    상기 제2 층간 절연막은 수소를 포함한 질화 규소로 구성하는 표시 장치의 제조 방법.
  7. 제4항에서,
    상기 화소부 반도체 및 상기 구동 회로부 반도체는 다결정 실리콘으로 이루어진 표시 장치의 제조 방법.
  8. 제4항에서,
    상기 제1 및 제2 화소부 입력 전극, 상기 제1 및 제2 화소부 출력 전극, 상기 구동부 입력 전극 및 상기 구동부 출력 전극 형성시, 상기 제2 층간 절연막이 포함하는 상기 수소가 상기 구동 회로부 반도체 내로 침투하는 표시 장치의 제조 방법.
  9. 제4항에서,
    상기 제1 화소부 출력 전극은 상기 제2 화소부 제어 전극과 전기적으로 연결을 이루는 표시 장치의 제조 방법.
  10. 제4항에서,
    상기 제1 층간 절연막, 상기 제2 층간 절연막, 제1 및 제2 화소부 입력 전극, 상기 제1 및 제2 화소부 출력 전극, 상기 구동부 입력 전극 및 상기 구동부 출력 전극 위에 제3 층간 절연막을 형성하는 단계,
    상기 제3 층간 절연막 위에 화소 전극을 형성하는 단계,
    상기 화소 전극 및 상기 제3 층간 절연막 위에 존재하며, 상기 화소 전극을 노출하는 개구부를 갖는 제4 층간 절연막을 형성하는 단계,
    상기 개구부 내에 유기 발광 부재를 형성하는 단계, 및
    상기 제4 층간 절연막 및 상기 유기 발광 부재 위에 공통 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020060103376A 2006-10-24 2006-10-24 표시 장치 및 그의 제조 방법 KR20080036747A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060103376A KR20080036747A (ko) 2006-10-24 2006-10-24 표시 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060103376A KR20080036747A (ko) 2006-10-24 2006-10-24 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080036747A true KR20080036747A (ko) 2008-04-29

Family

ID=39575006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060103376A KR20080036747A (ko) 2006-10-24 2006-10-24 표시 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080036747A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276713B2 (en) * 2018-05-14 2022-03-15 Beijing Boe Technology Development Co., Ltd. Array substrate, manufacturing method, display panel and display device thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276713B2 (en) * 2018-05-14 2022-03-15 Beijing Boe Technology Development Co., Ltd. Array substrate, manufacturing method, display panel and display device thereof

Similar Documents

Publication Publication Date Title
JP5111779B2 (ja) 有機発光表示装置
JP5269305B2 (ja) 有機発光表示装置
KR101209038B1 (ko) 유기 발광 표시 장치
JP5108212B2 (ja) 有機発光表示装置用表示板
US20070075955A1 (en) Organic light emitting diode display
KR102091664B1 (ko) 유기 발광 표시 장치 및 이의 제조방법
US20070117257A1 (en) Organic light emitting diode display
US8368297B2 (en) Organic light emitting device
KR20070059403A (ko) 표시 장치 및 그 구동 방법
US8013325B2 (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
KR101209057B1 (ko) 표시 장치 및 그의 제조 방법
KR20120080912A (ko) 유기 발광 표시 장치
KR20120080913A (ko) 유기 발광 표시 장치
KR20070095030A (ko) 유기 발광 표시 장치
KR101304413B1 (ko) 표시 장치 및 그의 제조 방법
KR20070052509A (ko) 유기 발광 표시 장치
KR20080070429A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080054597A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080038537A (ko) 유기 발광 표시 장치
KR20070083003A (ko) 유기 발광 표시 장치
KR20070114939A (ko) 유기 발광 표시 장치
KR20080036747A (ko) 표시 장치 및 그의 제조 방법
KR20070062742A (ko) 표시 장치
KR101712197B1 (ko) 유기 발광 표시 장치
KR20080054621A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid