KR20080035922A - Semiconductor device package and method of fabricating the same - Google Patents

Semiconductor device package and method of fabricating the same Download PDF

Info

Publication number
KR20080035922A
KR20080035922A KR1020060102594A KR20060102594A KR20080035922A KR 20080035922 A KR20080035922 A KR 20080035922A KR 1020060102594 A KR1020060102594 A KR 1020060102594A KR 20060102594 A KR20060102594 A KR 20060102594A KR 20080035922 A KR20080035922 A KR 20080035922A
Authority
KR
South Korea
Prior art keywords
printed circuit
semiconductor device
circuit board
device package
window
Prior art date
Application number
KR1020060102594A
Other languages
Korean (ko)
Inventor
오혜경
양세영
변형직
정성훈
정소영
이왕주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060102594A priority Critical patent/KR20080035922A/en
Publication of KR20080035922A publication Critical patent/KR20080035922A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

A semiconductor device package and a method of fabricating the same are provided to prevent bonding wires from being damaged by external physical stress by containing center bonding pads and bonding wires in a cavity of a cap-type member, thereby manufacturing a physically and electrically reliable and highly integrated semiconductor device package. A semiconductor device package comprises a printed circuit board(130), a semiconductor chip(110), a plurality of bonding wires(145), a cap-type member(150d), and a plurality of solder balls(160). A window is the center of the printed circuit board. The semiconductor chip is mounted onto the printed circuit board, exposing center bonding pads(112) through the window. The center bonding pads and the printed circuit board are electrically connected by the bonding wires through a window. The cap-type member is attached on a peripheral portion of a lower side of the printed circuit board including the window, having a cavity containing the center bonding pads and bonding wires for protection from external physical stress. The solder balls are installed on the lower side of the printed circuit board outside the cap-type member.

Description

반도체 소자 패키지 및 그 제조 방법{Semiconductor Device Package and Method of Fabricating the Same}Semiconductor device package and method of manufacturing the same

도 1은 종래기술에 따른 반도체 소자 패키지 및 그 제조 방법을 설명하기 위한 단면도;1 is a cross-sectional view for explaining a semiconductor device package and a method of manufacturing the same according to the prior art;

도 2 내지 도 4는 본 발명의 실시예들에 따른 반도체 소자 패키지 및 그 제조 방법을 설명하기 위한 단면도들;2 to 4 are cross-sectional views illustrating a semiconductor device package and a method of manufacturing the same according to embodiments of the present invention;

도 5는 본 발명의 실시예에 따른 적층형 반도체 소자 패키지 및 그 제조 방법을 설명하기 위한 단면도.5 is a cross-sectional view illustrating a stacked semiconductor device package and a method of manufacturing the same according to an embodiment of the present invention.

본 발명은 반도체 소자 패키지 및 그 제조 방법에 관한 것으로, 더 구체적으로 보드 온 칩 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device package and a method of manufacturing the same, and more particularly to a board-on-chip package and a method of manufacturing the same.

오늘날 전자 산업의 추세는 더욱 경향화, 소형화, 고속화, 다기능화, 고성능화되고, 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 설정을 가능하게 하는 중요한 기술 중의 하나가 패키지(package) 기술이다. 이에 따라, 근래에 개발된 패키지 중의 하나가 칩 스케일 패키지(Chip Scale Package : CSP)라 할 수 있다. 칩 스케일 패키지는 반도체 칩 크기 수준의 소형화된 반도체 소자 패키지를 제공한다.The trend in the electronics industry today is to make products that are more trending, smaller, faster, more versatile, higher performance, and more reliable, at lower cost. One of the key technologies that enables this goal of product design is the package technology. Accordingly, one of the packages developed in recent years may be referred to as a chip scale package (CSP). The chip scale package provides a miniaturized semiconductor device package at the semiconductor chip size level.

반도체 소자 패키지의 소형화와 더불어 대용량화도 요구되고 있다. 하지만 반도체 칩의 용량을 증대시키기 위해서는 한정된 반도체 칩의 공간 안에 보다 많은 수의 셀(cell)을 제조해 넣을 수 있는 기술이 요구된다. 이와 같은 기술은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 최근에 개발된 반도체 칩 또는 반도체 소자 패키지를 이용하여 고집적화를 구현할 수 있는 방법 예컨대, 반도체 칩을 3차원으로 적층한 반도체 칩 적층 패키지(stack chip package)나 반도체 소자 패키지를 3차원으로 적층한 적층형 반도체 소자 패키지(stack type package)에 대한 연구가 활발히 진행되고 있다.Along with the miniaturization of semiconductor device packages, there is also a demand for higher capacity. However, in order to increase the capacity of a semiconductor chip, a technology for manufacturing a larger number of cells in a limited space of a semiconductor chip is required. Such a technique requires a high level of technology and a lot of development time, such as requiring a precise fine line width. Therefore, a method of implementing high integration using a recently developed semiconductor chip or a semiconductor device package, for example, by stacking a semiconductor chip stack package or a semiconductor device package in three dimensions Research on stacked semiconductor device packages has been actively conducted.

복수개의 반도체 칩을 3차원으로 적층하여 제조된 3차원 반도체 칩 적층 패키지는 고집적화를 이룰 수 있는 동시에 반도체 제품의 경박단소화에 대한 대응성도 뛰어나다. 하지만, 적층된 반도체 칩들에 대한 신뢰성 확보가 되지 않을 경우 제조 수율이 떨어지는 문제점을 안고 있다. 즉, 적층된 반도체 칩 중에서 하나라도 불량인 반도체 칩이 포함될 경우 불량 처리되며, 수리 작업 자체가 불가능하다.The three-dimensional semiconductor chip stack package manufactured by stacking a plurality of semiconductor chips in three dimensions can achieve high integration and excellent response to light and thin reduction of semiconductor products. However, when the reliability of the stacked semiconductor chips is not secured, manufacturing yields are deteriorated. That is, if any one of the stacked semiconductor chips contains a defective semiconductor chip, the defect is processed and repair work itself is impossible.

반면에, 복수개의 반도체 소자 패키지를 3차원으로 적층하여 제조된 3차원 적층형 반도체 소자 패키지는 반도체 칩 적층 패키지에 비해서 두께가 두꺼운 문제점이 있다. 하지만, 고집적화를 이룰 수 있고, 신뢰성 검사가 완료된 반도체 소자 패키지를 사용하기 때문에, 3차원으로 적층한 적층형 반도체 소자 패키지의 제조 수율이 떨어지는 문제점을 극복할 수 있다. 그리고 반도체 소자 패키지로 박형의 반도체 소자 패키지를 적용함으로써, 적층형 반도체 소자 패키지의 두께가 증가하는 것을 최소화할 수 있다.On the other hand, a three-dimensional stacked semiconductor device package manufactured by stacking a plurality of semiconductor device packages in three dimensions has a problem that the thickness is thicker than that of the semiconductor chip stack package. However, since it is possible to achieve high integration and to use a semiconductor device package having completed a reliability test, it is possible to overcome the problem that the manufacturing yield of the laminated semiconductor device package stacked in three dimensions is lowered. In addition, by applying the thin semiconductor device package as the semiconductor device package, it is possible to minimize the increase in the thickness of the stacked semiconductor device package.

도 1은 종래기술에 따른 반도체 소자 패키지 및 그 제조 방법을 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a semiconductor device package and a method of manufacturing the same according to the prior art.

도 1을 참조하면, 반도체 소자 패키지는 반도체 칩(10), 인쇄 회로 기판(Printed Circuit Board : PCB, 30), 본딩 와이어들(bondign wire, 45), 인캡슐레이션 물질(encapsulation material, 50) 및 솔더 볼들(solder ball, 60)을 포함한다.Referring to FIG. 1, a semiconductor device package may include a semiconductor chip 10, a printed circuit board (PCB) 30, bonding wires 45, an encapsulation material 50, and Solder balls 60.

반도체 칩(10)은 활성 영역의 중앙부에 센터형 본딩 패드들(center type bonding pad, 12)을 갖는다. 반도체 칩(10)은 접착 물질(35)을 매개로 인쇄 회로 기판(30)의 상부면에 실장된다. 인쇄 회로 기판(30)은 중앙부에 길게 창(window)을 가진다. 창은 반도체 칩(10)의 센터형 본딩 패드들(12)을 노출한다. 인쇄 회로 기판(30)은 코어 물질(core material, 20)을 몸체로 하여 상부면 절연막 패턴(24u), 금속 배선층(22) 및 창 주변의 금속 배선층들(22)을 노출하는 하부면 절연막 패턴(24b)을 갖는다. 본딩 와이어들(45)은 창을 통하여 센터형 본딩 패드들(12)과 그에 대응되는 노출된 금속 배선층들(22)을 전기적으로 연결한다. 인캘슐레이션 물질(50)은 창에 의해 노출된 센터형 본딩 패드들(12), 본딩 와이어들(45) 및 노출된 금속 배선층들(22)을 포함하는 창 주변의 인쇄 회로 기판(30)의 하부면의 일부를 봉지한다. 그리고 솔더 볼(60)은 인캡슐레이션 물질(50) 외측의 인쇄 회로 기판(30)의 하부면에 제공된다. 솔더 볼(60)은 인쇄 회로 기판(30)의 금속 배선층 들(22)에 연결되어 시스템 보드(system board) 등과 같은 외부 회로와의 연결을 제공한다.The semiconductor chip 10 has center type bonding pads 12 in the center of the active region. The semiconductor chip 10 is mounted on the upper surface of the printed circuit board 30 through the adhesive material 35. The printed circuit board 30 has a window long in the center. The window exposes the center bonding pads 12 of the semiconductor chip 10. The printed circuit board 30 has a core material 20 as a body and exposes a top insulating film pattern 24u, a metal wiring layer 22, and metal wiring layers 22 around the window. 24b). The bonding wires 45 electrically connect the center bonding pads 12 and the corresponding exposed metal wiring layers 22 through the window. The encapsulation material 50 is formed of a printed circuit board 30 around the window that includes centered bonding pads 12, bonding wires 45, and exposed metallization layers 22 exposed by the window. Seal a part of the lower surface. And the solder ball 60 is provided on the lower surface of the printed circuit board 30 outside the encapsulation material 50. The solder ball 60 is connected to the metal wiring layers 22 of the printed circuit board 30 to provide a connection with an external circuit such as a system board.

인쇄 회로 기판(30)의 상부면에 실장된 반도체 칩(10)은 외부에 노출되며, 솔더 볼(60)은 시스템 보드에 실장하거나, 또는 다른 반도체 소자 패키지에 적층할 수 있도록 인캡슐레이션 물질(50)보다 높게 형성된다.The semiconductor chip 10 mounted on the upper surface of the printed circuit board 30 is exposed to the outside, and the solder ball 60 may be mounted on a system board or encapsulated in another semiconductor device package. Higher than 50).

상기와 같은 보드 온 칩(Board On Chip) 형태의 반도체 소자 패키지는 인캡슐레이션 물질로 연질의 실리콘 계열의 성형 수지를 사용한다. 실리콘 계열의 성형 수지는 반도체 소자 패키지의 신뢰성을 시험하는 온도 순환(Temperature Cycling : TC) 또는 고온 보관(High Temperature Storage : HTS) 검사 과정에서 가해지는 열 및 습기에 의한 수축과 팽창을 반복하면서 물리적 응력(stress)에 의해 본딩 와이어가 손상을 받게 된다. 심할 경우, 센터형 본딩 패드와 본딩 와이어 사이의 연결이 떨어지는 와이어 오픈(wire open) 현상이 발생한다.The board on chip type semiconductor device package uses a soft silicone-based molding resin as an encapsulation material. Silicone-based molding resins undergo physical stresses by repeating shrinkage and expansion due to heat and moisture applied during temperature cycling (TC) or high temperature storage (HTS) inspection to test the reliability of semiconductor device packages. Bonding wires are damaged by stress. In severe cases, a wire open phenomenon occurs in which the connection between the center bonding pad and the bonding wire is dropped.

본 발명이 이루고자 하는 기술적 과제는 인캡슐레이션 물질에 의해 본딩 와이어가 손상되는 것을 방지할 수 있는 반도체 소자 패키지를 제공하는 데 있다.An object of the present invention is to provide a semiconductor device package that can prevent the bonding wire from being damaged by the encapsulation material.

본 발명이 이루고자 하는 다른 기술적 과제는 인캡슐레이션 물질에 의해 본딩 와이어가 손상되는 것을 방지할 수 있는 반도체 소자 패키지의 제조 방법을 제공하는 데 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor device package that can prevent the bonding wire from being damaged by the encapsulation material.

상기한 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자 패키지를 제 공한다. 이 반도체 소자 패키지는 중앙부에 창이 제공된 인쇄 회로 기판, 창에 센터형 본딩 패드들이 노출되게 인쇄 회로 기판의 상부면에 실장되는 반도체 칩, 창을 통하여 센터형 본딩 패드들과 인쇄 회로 기판을 전기적으로 연결하는 본딩 와이어들, 창을 포함하는 인쇄 회로 기판의 하부면의 주변부에 부착되되, 센터형 본딩 패드들 및 본딩 와이어들을 외부로부터 보호하는 덮개형 부재, 및 덮개형 부재 외측의 인쇄 회로 기판의 하부면에 제공된 솔더 볼들을 포함할 수 있다. 덮개형 부재는 본딩 패드들 및 본딩 와이어들을 포함하는 공동을 갖는 것을 특징으로 할 수 있다.In order to achieve the above technical problem, the present invention provides a semiconductor device package. The semiconductor device package includes a printed circuit board provided with a window at the center, a semiconductor chip mounted on the upper surface of the printed circuit board to expose the center bonding pads on the window, and electrically connecting the center bonding pads and the printed circuit board through the window. Bonding wires, a lid-like member attached to a periphery of the bottom surface of the printed circuit board including the window, the center-shaped bonding pads and the bonding wires protected from the outside, and a bottom surface of the printed circuit board outside the lid-shaped member. It may include solder balls provided in. The capped member may be characterized as having a cavity comprising bonding pads and bonding wires.

덮개형 부재는 요부를 갖는 형태일 수 있으며, 비전도성 물질일 수 있다. 비전도성 물질은 고강도 및 고내흡습성 물질일 수 있다.The capped member may be in the form of a recess and may be a nonconductive material. The nonconductive material may be a high strength and high hygroscopic material.

덮개형 부재와 인쇄 회로 기판의 하부면 사이에 제공된 부착 부재를 더 포함할 수 있다.The apparatus may further include an attachment member provided between the lid member and the bottom surface of the printed circuit board.

또한, 본 발명은 적층형 반도체 소자 패키지를 제공한다. 이 적층형 반도체 소자 패키지는 상기한 반도체 소자 패키지와 동일한 구조인 반도체 소자 패키지가 복수개로 적층되되, 서로 인접하는 반도체 소자 패키지들의 상부 솔더 볼들이 하부 인쇄 회로 기판의 상부면과 전기적으로 연결될 수 있다.The present invention also provides a stacked semiconductor device package. In the stacked semiconductor device package, a plurality of semiconductor device packages having the same structure as the semiconductor device package may be stacked, and upper solder balls of adjacent semiconductor device packages may be electrically connected to the upper surface of the lower printed circuit board.

또한, 상기한 다른 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자 패키지의 제조 방법을 제공한다. 이 방법은 중앙부에 창이 형성된 인쇄 회로 기판을 제공하는 것, 창에 센터형 본딩 패드들이 노출되게 인쇄 회로 기판의 상부면에 반도체 칩을 실장하는 것, 창을 통하여 센터형 본딩 패드들과 인쇄 회로 기판을 전 기적으로 연결하는 본딩 와이어들을 형성하는 것, 창을 중심으로 인쇄 회로 기판의 하부면에 부착되되, 센터형 본딩 패드들 및 본딩 와이어들을 외부로부터 보호하는 덮개형 부재를 형성하는 것, 그리고 덮개형 부재 외측의 인쇄 회로 기판의 하부면에 솔더 볼들을 형성하는 것을 포함할 수 있다. 덮개형 부재는 본딩 패드들 및 본딩 와이어들을 포함하는 공동을 갖는 것을 특징으로 할 수 있다.In addition, in order to achieve the above technical problem, the present invention provides a method of manufacturing a semiconductor device package. The method comprises providing a printed circuit board with a window in the center, mounting a semiconductor chip on the top surface of the printed circuit board so that the center bonding pads are exposed in the window, the center bonding pads and the printed circuit board through the window. Forming bonding wires electrically connecting the substrate, forming a lid-like member attached to the lower surface of the printed circuit board around the window and protecting the center bonding pads and the bonding wires from the outside, and the lid It may include forming solder balls on the lower surface of the printed circuit board outside the mold member. The capped member may be characterized as having a cavity comprising bonding pads and bonding wires.

덮개형 부재는 요부를 갖는 형태일 수 있으며, 비전도성 물질일 수 있다. 비전도성 물질은 고강도 및 고내흡습성 물질일 수 있다.The capped member may be in the form of a recess and may be a nonconductive material. The nonconductive material may be a high strength and high hygroscopic material.

덮개형 부재와 인쇄 회로 기판의 하부면 사이에 부착 부재를 형성하는 것을 더 포함할 수 있다.The method may further include forming an attachment member between the lid member and the bottom surface of the printed circuit board.

또한, 본 발명은 적층형 반도체 소자 패키지의 제조 방법을 제공한다. 이 방법은 상기한 반도체 소자 패키지의 제조 방법에 따라 제조된 반도체 소자 패키지를 복수개로 적층하는 것을 포함하되, 서로 인접하는 반도체 소자 패키지들의 상부 솔더 볼들이 하부 인쇄 회로 기판의 상부면과 전기적으로 연결될 수 있다.In addition, the present invention provides a method of manufacturing a stacked semiconductor device package. The method includes stacking a plurality of semiconductor device packages manufactured according to the method of manufacturing a semiconductor device package as described above, wherein upper solder balls of adjacent semiconductor device packages can be electrically connected to an upper surface of a lower printed circuit board. have.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art. In addition, since it is in accordance with the preferred embodiment, reference numerals presented in the order of description are not necessarily limited to the order. In the drawings, the thicknesses of films and regions are exaggerated for clarity. Also, if it is mentioned that the film is on another film or substrate, it may be formed directly on the other film or substrate or a third film may be interposed therebetween.

도 2 내지 도 4는 본 발명의 실시예들에 따른 반도체 소자 패키지 및 그 제조 방법을 설명하기 위한 단면도들이다.2 to 4 are cross-sectional views illustrating a semiconductor device package and a method of manufacturing the same according to embodiments of the present invention.

도 2 내지 도 4를 참조하면, 반도체 소자 패키지는 반도체 칩(110), 인쇄 회로 기판(130), 본딩 와이어들(145), 덮개형(cap type) 부재(150d, 150c 또는 150s) 및 솔더 볼들(160)을 포함한다.2 to 4, the semiconductor device package may include a semiconductor chip 110, a printed circuit board 130, bonding wires 145, a cap type member 150d, 150c or 150s, and solder balls. 160.

반도체 칩(110)은 활성 영역의 중앙부에 센터형 본딩 패드들(112)을 갖는다. 반도체 칩(110)은 접착 물질(135)을 매개로 인쇄 회로 기판(130)의 상부면에 실장될 수 있다.The semiconductor chip 110 has center bonding pads 112 at the center of the active region. The semiconductor chip 110 may be mounted on the upper surface of the printed circuit board 130 through the adhesive material 135.

인쇄 회로 기판(130)은 중앙부에 길게 창을 가진다. 창은 반도체 칩(110)의 센터형 본딩 패드들(112)을 노출할 수 있다. 인쇄 회로 기판(130)은 코어 물질(120)을 몸체로 하여 상부면 절연막 패턴(124u), 금속 배선층(122) 및 창 주변의 금속 배선층들(122)을 노출하는 하부면 절연막 패턴(124b)을 가질 수 있다. 상부면 및 하부면 절연막 패턴(124u 및 124b)은 포토 솔더 레지스트(Photo Solder Resist : PSR)일 수 있다.The printed circuit board 130 has a window long in the center. The window may expose the center bonding pads 112 of the semiconductor chip 110. The printed circuit board 130 may include the upper insulating film pattern 124u having the core material 120 as a body, and expose the upper insulating film pattern 124u, the metal wiring layer 122, and the metal wiring layers 122 around the window. Can have The upper and lower insulating layer patterns 124u and 124b may be photo solder resists (PSRs).

본딩 와이어들(145)은 창을 통하여 센터형 본딩 패드들(112)과 그에 대응되는 노출된 금속 배선층들(122)을 전기적으로 연결한다.The bonding wires 145 electrically connect the center bonding pads 112 and corresponding exposed metal wiring layers 122 through the window.

덮개형 부재(150d, 150c 또는 150s)는 창에 의해 노출된 센터형 본딩 패드 들(112), 본딩 와이어들(145) 및 노출된 금속 배선층들(122)을 덮도록 창 주변의 인쇄 회로 기판(130)의 하부면의 일부에 부착될 수 있다. 덮개형 부재(150d, 150c 또는 150s)는 종래의 인캡슐레이션 물질(도 1의 50)과는 달리 센터형 본딩 패드들(112), 본딩 와이어들(145) 및 인쇄 회로 기판(130)을 봉지하는 구조가 아닌 덮는 구조를 가짐으로써, 센터형 본딩 패드들(112) 및 본딩 와이어들(145)을 포함하는 공동을 가질 수 있다. 덮개형 부재(150d, 150c 또는 150s)는 요부를 갖는 형태일 수 있다. 도 2 내지 도 4에서 각각 보이는 것과 같이, 덮개형 부재(150d, 150c 또는 150s)는 접시 형태(도 2의 150d), 반타원 형태(도 3의 150c) 또는 반사각형 형태(도 4의 150s)일 수 있다. 덮개형 부재(150d, 150c 또는 150s)는 비전도성 물질일 수 있다. 이는 반도체 소자 패키지가 시스템 보드에 실장하거나, 또는 다른 반도체 소자 패키지에 적층할 때, 절연을 위한 것일 수 있다. 덮개형 부재(150d, 150c 또는 150s)는 고강도 및 고내흡습성 물질일 수 있다. 이는 반도체 소자 패키지가 시스템 보드에 실장되거나, 다른 반도체 소자 패키지에 적층되거나, 또는 신뢰성 시험 과정에서 가해지는 물리적 응력을 견뎌야 하기 때문이다. 덮개형 부재(150d, 150c 또는 150s)와 인쇄 회로 기판(130)의 하부면 사이에 제공된 부착 부재(147)를 더 포함할 수 있다. 부착 부재(147)는 모듈러스(modulus)가 높은 절연성 접착 물질일 수 있다. 이는 부착 부재(147)가 덮개형 부재(150d, 150c 또는 150s)와 인쇄 회로 기판(130)을 서로 고착시키는 역할을 하는 동시에 반도체 소자 패키지가 시스템 보드에 실장되거나, 다른 반도체 소자 패키지에 적층되거나, 또는 신뢰성 시험 과정에서 가해지는 물리적 응력을 견뎌야 하기 때문이다.The lid member 150d, 150c, or 150s may include a printed circuit board around the window to cover the center bonding pads 112, the bonding wires 145, and the exposed metal wiring layers 122 exposed by the window. And may be attached to a portion of the bottom surface of 130). The lid member 150d, 150c or 150s encapsulates the center bonding pads 112, the bonding wires 145 and the printed circuit board 130, unlike the conventional encapsulation material (50 in FIG. 1). By having a covering structure rather than a structure, it may have a cavity including the center bonding pads 112 and the bonding wires 145. The lid member 150d, 150c or 150s may be shaped to have recesses. As shown in FIGS. 2 to 4, respectively, the lid member 150d, 150c or 150s may have a dish shape (150d in FIG. 2), a semi-elliptic shape (150c in FIG. 3) or a reflection angle shape (150s in FIG. 4). Can be. The capped member 150d, 150c or 150s may be a nonconductive material. This may be for insulation when the semiconductor device package is mounted on a system board or stacked on another semiconductor device package. The lid member 150d, 150c or 150s may be a high strength and high hygroscopic material. This is because the semiconductor device package must be mounted on a system board, laminated to another semiconductor device package, or to withstand the physical stresses applied during the reliability test. The apparatus may further include an attachment member 147 provided between the lid member 150d, 150c or 150s and the lower surface of the printed circuit board 130. The attachment member 147 may be an insulating adhesive material having a high modulus. This is because the attachment member 147 serves to secure the lid member 150d, 150c or 150s and the printed circuit board 130 to each other, while the semiconductor device package is mounted on a system board, or laminated on another semiconductor device package, Or because it must withstand the physical stresses applied during the reliability test.

그리고 솔더 볼(160)은 덮개형 부재(150d, 150c 또는 150s) 외측의 인쇄 회로 기판(130)의 하부면에 제공된다. 솔더 볼(160)은 인쇄 회로 기판(130)의 금속 배선층들(122)에 연결되어 시스템 보드 등과 같은 외부 회로와의 연결을 제공할 수 있다. The solder ball 160 is provided on the lower surface of the printed circuit board 130 outside the lid member 150d, 150c, or 150s. The solder balls 160 may be connected to the metal wiring layers 122 of the printed circuit board 130 to provide a connection with an external circuit such as a system board.

인쇄 회로 기판(130)의 상부면에 실장된 반도체 칩(110)은 외부에 노출되며, 솔더 볼(160)은 시스템 보드에 실장하거나, 또는 다른 반도체 소자 패키지에 적층할 수 있도록 덮개형 부재(150d, 150c 또는 150s)보다 높게 형성될 수 있다.The semiconductor chip 110 mounted on the upper surface of the printed circuit board 130 is exposed to the outside, and the solder ball 160 may be mounted on a system board or stacked on another semiconductor device package. , 150c or 150s).

도 5는 본 발명의 실시예에 따른 적층형 반도체 소자 패키지 및 그 제조 방법을 설명하기 위한 단면도이다.5 is a cross-sectional view for describing a stacked semiconductor device package and a method of manufacturing the same according to an embodiment of the present invention.

도 5를 참조하면, 적층형 반도체 소자 패키지는 반도체 칩들(210a, 210b, …), 인쇄 회로 기판들(230a, 230b, …), 본딩 와이어들(245a, 245b, …), 덮개형 부재들(250a, 250b, …) 및 솔더 볼들(260a, 260b, …)을 포함한다.Referring to FIG. 5, the stacked semiconductor device package may include semiconductor chips 210a, 210b,..., Printed circuit boards 230a, 230b,..., Bonding wires 245a, 245b,..., And cover members 250a. , 250b,...) And solder balls 260a, 260b,...

반도체 칩들(210a, 210b, …)은 활성 영역의 중앙부에 센터형 본딩 패드들(212a, 212b, …)을 갖는다. 반도체 칩들(210a, 210b, …)은 접착 물질들(235a, 235b, …)을 매개로 인쇄 회로 기판들(230a, 230b, …)의 상부면에 실장될 수 있다.The semiconductor chips 210a, 210b,... Have center bonding pads 212a, 212b,... In the center of the active region. The semiconductor chips 210a, 210b,... May be mounted on upper surfaces of the printed circuit boards 230a, 230b,..., Via the adhesive materials 235a, 235b,...

인쇄 회로 기판들(230a, 230b, …)은 중앙부에 길게 창을 가진다. 창은 반도체 칩들(210a, 210b, …)의 센터형 본딩 패드들(212a, 212b, …)을 노출할 수 있다. 인쇄 회로 기판들(230a, 230b, …)은 코어 물질들(220a, 220b, …)을 몸체로 하여 상부면 절연막 패턴들(224au, 224bu, …), 금속 배선층들(222a, 222b, …) 및 창 주변의 금속 배선층들(222a, 222b, …)을 노출하는 하부면 절연막 패턴들(224ab, 224bb, …)을 가질 수 있다. 상부면 및 하부면 절연막 패턴들(224au, 224bu, 224ab, 224bb, …)은 포토 솔더 레지스트일 수 있다.The printed circuit boards 230a, 230b,... Have a window elongated in the center. The window may expose the center bonding pads 212a, 212b,... Of the semiconductor chips 210a, 210b,... The printed circuit boards 230a, 230b,... Are formed of the core materials 220a, 220b,. The lower surface insulating layer patterns 224ab, 224bb,..., Exposing the metal wiring layers 222a, 222b,..., Around the window may be provided. The upper and lower insulating layer patterns 224au, 224bu, 224ab, 224bb, ... may be photo solder resists.

본딩 와이어들(245a, 245b, …)은 창을 통하여 센터형 본딩 패드들(212a, 212b, …)과 그에 대응되는 노출된 금속 배선층들(222a, 222b, …)을 전기적으로 연결한다.The bonding wires 245a, 245b,... Electrically connect the center bonding pads 212a, 212b,... And the corresponding exposed metal wiring layers 222a, 222b,..., Through the window.

덮개형 부재들(250a, 250b, …)은 창에 의해 노출된 센터형 본딩 패드들(212a, 212b, …), 본딩 와이어들(245a, 245b, …) 및 노출된 금속 배선층들(222a, 222b, …)을 덮도록 창 주변의 인쇄 회로 기판들(230a, 230b, …)의 하부면의 일부에 부착될 수 있다. 덮개형 부재들(250a, 250b, …)은 종래의 인캡슐레이션 물질(도 1의 50)과는 달리 센터형 본딩 패드들(212a, 212b, …), 본딩 와이어들(245a, 245b, …) 및 인쇄 회로 기판들(230a, 230b, …)을 봉지하는 구조가 아닌 덮는 구조를 가짐으로써, 센터형 본딩 패드들(212a, 212b, …) 및 본딩 와이어들(245a, 245b, …)을 포함하는 공동을 가질 수 있다. 덮개형 부재들(250a, 250b, …)은 요부를 갖는 형태일 수 있다. 도 2 내지 도 4에서 각각 보이는 것과 같이, 덮개형 부재들(250a, 250b, …)은 접시 형태(도 2의 150d), 반타원 형태(도 3의 150c) 또는 반사각형 형태(도 4의 150s)일 수 있다. 덮개형 부재들(250a, 250b, …)은 비전도성 물질일 수 있다. 이는 반도체 소자 패키지가 시스템 보드에 실장하거나, 또는 다른 반도체 소자 패키지에 적층할 때, 절연을 위한 것일 수 있다. 덮개형 부재들(250a, 250b, …)는 고강도 및 고내흡습성 물질일 수 있다. 이는 반도 체 소자 패키지가 시스템 보드에 실장되거나, 다른 반도체 소자 패키지에 적층되거나, 또는 신뢰성 시험 과정에서 가해지는 물리적 응력을 견뎌야 하기 때문이다. 덮개형 부재들(250a, 250b, …)과 인쇄 회로 기판들(230a, 230b, …)의 하부면 사이에 제공된 부착 부재들(247a, 247b, …)을 더 포함할 수 있다. 부착 부재들(247a, 247b, …)은 모듈러스가 높은 절연성 접착 물질일 수 있다. 이는 부착 부재들(247a, 247b, …)이 덮개형 부재들(250a, 250b, …)과 인쇄 회로 기판들(230a, 230b, …)을 서로 고착시키는 역할을 하는 동시에 반도체 소자 패키지가 시스템 보드에 실장되거나, 다른 반도체 소자 패키지에 적층되거나, 또는 신뢰성 시험 과정에서 가해지는 물리적 응력을 견뎌야 하기 때문이다.The lid members 250a, 250b,... May be formed by center bonding pads 212a, 212b,..., Exposed wires 245a, 245b,... And exposed metal wiring layers 222a, 222b. May be attached to a portion of the bottom surface of the printed circuit boards 230a, 230b, ... around the window. The encapsulated members 250a, 250b,... Are formed in the center bonding pads 212a, 212b,..., The bonding wires 245a, 245b,..., Unlike the conventional encapsulation material (50 in FIG. 1). And a centered bonding pads 212a, 212b, ..., and bonding wires 245a, 245b, ..., having a covering structure, not a structure for encapsulating the printed circuit boards 230a, 230b,... Can have a cavity. The lid members 250a, 250b,... May be shaped to have recesses. As shown in FIGS. 2-4, the lid members 250a, 250b,... Are in the form of a dish (150d in FIG. 2), a semi-ellipse (150c in FIG. 3) or a reflective angle (150s in FIG. May be). The lid members 250a, 250b,... May be non-conductive materials. This may be for insulation when the semiconductor device package is mounted on a system board or stacked on another semiconductor device package. The lid members 250a, 250b,... May be a high strength and high hygroscopic material. This is because semiconductor device packages must be mounted on system boards, stacked on other semiconductor device packages, or withstand the physical stresses applied during reliability testing. It may further include attachment members 247a, 247b,... Provided between the lid members 250a, 250b,... And the lower surfaces of the printed circuit boards 230a, 230b,... The attachment members 247a, 247b,... May be high modulus insulating adhesive materials. This serves to secure the lid members 250a, 250b,... And the printed circuit boards 230a, 230b,... With the attachment members 247a, 247b,... This is because it must withstand the physical stresses that are mounted, stacked on other semiconductor device packages, or applied during reliability testing.

그리고 솔더 볼들(260a, 260b, …)은 덮개형 부재들(250a, 250b, …) 외측의 인쇄 회로 기판들(230a, 230b, …)의 하부면에 제공된다. 솔더 볼들(260a, 260b, …)은 인쇄 회로 기판들(230a, 230b, …)의 금속 배선층들(222a, 222b, …)에 연결되어 시스템 보드 등과 같은 외부 회로와의 연결을 제공할 수 있다. 또한, 적층형 반도체 소자 패키지에서 상부 솔더 볼들(260b)이 하부 인쇄 회로 기판(210a)의 상부면과 전기적으로 연결될 수 있다. 이때, 하부 인쇄 회로 기판(210a)의 상부면 절연막 패턴(224au)은 하부 인쇄 회로 기판(210a)의 내부 회로(미도시)를 노출할 수 있다. The solder balls 260a, 260b,... Are provided on the lower surfaces of the printed circuit boards 230a, 230b,... Outside the lid members 250a, 250b,... The solder balls 260a, 260b,... May be connected to the metallization layers 222a, 222b,... Of the printed circuit boards 230a, 230b,..., To provide a connection with an external circuit such as a system board. In addition, the upper solder balls 260b may be electrically connected to the upper surface of the lower printed circuit board 210a in the stacked semiconductor device package. In this case, the upper insulating layer pattern 224au of the lower printed circuit board 210a may expose an internal circuit (not shown) of the lower printed circuit board 210a.

인쇄 회로 기판들(230a, 230b, …)의 상부면에 실장된 반도체 칩들(210a, 210b, …)은 외부에 노출되며, 솔더 볼들(260a, 260b, …)은 시스템 보드에 실장하거나, 또는 다른 반도체 소자 패키지에 적층할 수 있도록 덮개형 부재들(250a, 250b, …)보다 높게 형성될 수 있다.The semiconductor chips 210a, 210b,..., Mounted on the upper surfaces of the printed circuit boards 230a, 230b,..., Are exposed to the outside, and the solder balls 260a, 260b,... Are mounted on the system board, or other It may be formed higher than the lid members 250a, 250b,... To be stacked on the semiconductor device package.

상기한 본 발명의 실시예에 따른 센터형 본딩 패드들 및 본딩 와이어들을 포함하는 공동을 갖는 덮개형 부재가 부착되는 구조를 갖는 반도체 소자 패키지를 제공함으로써, 반도체 소자 패키지가 시스템 보드에 실장되거나, 다른 반도체 소자 패키지에 적층되거나, 또는 신뢰성 시험 과정에서 가해지는 물리적 응력에도 본딩 와이어를 보호할 수 있다. 이에 따라, 물리적 및 전기적으로 신뢰성이 높으면서, 집적도가 향상된 반도체 소자 패키지 및 그 제조 방법을 제공할 수 있다.By providing a semiconductor device package having a structure in which a lid-like member having a cavity including center bonding pads and bonding wires according to an embodiment of the present invention is attached thereto, the semiconductor device package is mounted on a system board, or Bonding wires can be protected against physical stresses that are deposited on semiconductor device packages or applied during reliability testing. Accordingly, it is possible to provide a semiconductor device package and a method of manufacturing the semiconductor device having high reliability while improving physical and electrical reliability.

상술한 바와 같이, 본 발명에 따르면 센터형 본딩 패드들 및 본딩 와이어들을 포함하는 공동을 갖는 덮개형 부재가 제공됨으로써, 반도체 소자 패키지가 외부에서 가해지는 물리적 응력에도 본딩 와이어를 보호할 수 있다. 이에 따라, 물리적 및 전기적으로 신뢰성이 높은 반도체 소자 패키지를 제공할 수 있다.As described above, according to the present invention, by providing a lid-like member having a cavity including center bonding pads and bonding wires, the semiconductor device package can protect the bonding wires even from physical stresses applied to the outside. Accordingly, it is possible to provide a semiconductor device package having high physical and electrical reliability.

또한, 본 발명에 따르면 센터형 본딩 패드들 및 본딩 와이어들을 포함하는 공동을 갖는 덮개형 부재들이 제공됨으로써, 적층형 반도체 소자 패키지가 외부에서 가해지는 물리적 응력에도 본딩 와이어를 보호할 수 있다. 이에 따라, 물리적 및 전기적으로 신뢰성이 높은 적층형 반도체 소자 패키지를 제공할 수 있다.In addition, according to the present invention, by providing a lid-like member having a cavity including center bonding pads and bonding wires, the laminated semiconductor device package may protect the bonding wires even from physical stresses applied from the outside. Accordingly, it is possible to provide a multilayer semiconductor device package having high physical and electrical reliability.

Claims (12)

중앙부에 창이 제공된 인쇄 회로 기판;A printed circuit board provided with a window in the center; 상기 창에 센터형 본딩 패드들이 노출되게 상기 인쇄 회로 기판의 상부면에 실장되는 반도체 칩;A semiconductor chip mounted on an upper surface of the printed circuit board to expose center bonding pads on the window; 상기 창을 통하여 상기 센터형 본딩 패드들과 상기 인쇄 회로 기판을 전기적으로 연결하는 본딩 와이어들;Bonding wires electrically connecting the center bonding pads and the printed circuit board through the window; 상기 창을 포함하는 상기 인쇄 회로 기판의 하부면의 주변부에 부착되되, 상기 센터형 본딩 패드들 및 상기 본딩 와이어들을 외부로부터 보호하는 덮개형 부재; 및A lid member attached to a periphery of a lower surface of the printed circuit board including the window and protecting the center bonding pads and the bonding wires from the outside; And 상기 덮개형 부재 외측의 상기 인쇄 회로 기판의 하부면에 제공된 솔더 볼들을 포함하되, 상기 덮개형 부재는 상기 본딩 패드들 및 상기 본딩 와이어들을 포함하는 공동을 갖는 것을 특징으로 하는 반도체 소자 패키지.And solder balls provided on a lower surface of the printed circuit board outside the enclosed member, wherein the enclosed member has a cavity including the bonding pads and the bonding wires. 제 1항에 있어서,The method of claim 1, 상기 덮개형 부재는 요부를 갖는 형태인 것을 특징으로 하는 반도체 소자 패키지.The lid member is a semiconductor device package, characterized in that the form having a recess. 제 2항에 있어서,The method of claim 2, 상기 덮개형 부재는 비전도성 물질인 것을 특징으로 하는 반도체 소자 패키 지.The lid member is a semiconductor device package, characterized in that the non-conductive material. 제 3항에 있어서,The method of claim 3, wherein 상기 비전도성 물질은 고강도 및 고내흡습성 물질인 것을 특징으로 하는 반도체 소자 패키지.The nonconductive material is a semiconductor device package, characterized in that the high strength and high hygroscopic material. 제 1항에 있어서,The method of claim 1, 상기 덮개형 부재와 상기 인쇄 회로 기판의 하부면 사이에 제공된 부착 부재를 더 포함하는 것을 특징으로 하는 반도체 소자 패키지.And an attachment member provided between the lid member and the bottom surface of the printed circuit board. 제 1항과 동일한 구조인 반도체 소자 패키지가 복수개로 적층되되, 서로 인접하는 반도체 소자 패키지들의 상부 솔더 볼들이 하부 인쇄 회로 기판의 상부면과 전기적으로 연결되는 것을 특징으로 하는 적층형 반도체 소자 패키지.The stacked semiconductor device package of claim 1, wherein a plurality of semiconductor device packages having the same structure as those of claim 1 are stacked, wherein upper solder balls of adjacent semiconductor device packages are electrically connected to an upper surface of a lower printed circuit board. 중앙부에 창이 형성된 인쇄 회로 기판을 제공하는 것;Providing a printed circuit board having a window formed in the center thereof; 상기 창에 센터형 본딩 패드들이 노출되게 상기 인쇄 회로 기판의 상부면에 반도체 칩을 실장하는 것;Mounting a semiconductor chip on an upper surface of the printed circuit board to expose center bonding pads on the window; 상기 창을 통하여 상기 센터형 본딩 패드들과 상기 인쇄 회로 기판을 전기적으로 연결하는 본딩 와이어들을 형성하는 것;Forming bonding wires electrically connecting the centered bonding pads and the printed circuit board through the window; 상기 창을 중심으로 상기 인쇄 회로 기판의 하부면에 부착되되, 상기 센터형 본딩 패드들 및 상기 본딩 와이어들을 외부로부터 보호하는 덮개형 부재를 형성하는 것; 및Forming a lid-shaped member attached to a lower surface of the printed circuit board around the window, the lid-like member protecting the center bonding pads and the bonding wires from the outside; And 상기 덮개형 부재 외측의 상기 인쇄 회로 기판의 하부면에 솔더 볼들을 형성하는 것을 포함하되, 상기 덮개형 부재는 상기 본딩 패드들 및 상기 본딩 와이어들을 포함하는 공동을 갖는 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.Forming solder balls on a lower surface of the printed circuit board outside the lid member, wherein the lid member has a cavity including the bonding pads and the bonding wires. Manufacturing method. 제 7항에 있어서,The method of claim 7, wherein 상기 덮개형 부재는 요부를 갖는 형태인 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.The lid member is a method of manufacturing a semiconductor device package, characterized in that the form having a recess. 제 8항에 있어서,The method of claim 8, 상기 덮개형 부재는 비전도성 물질인 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.The lid member is a method of manufacturing a semiconductor device package, characterized in that the non-conductive material. 제 9항에 있어서,The method of claim 9, 상기 비전도성 물질은 고강도 및 고내흡습성 물질인 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.The nonconductive material is a method of manufacturing a semiconductor device package, characterized in that the high strength and high hygroscopic material. 제 7항에 있어서,The method of claim 7, wherein 상기 덮개형 부재와 상기 인쇄 회로 기판의 하부면 사이에 부착 부재를 형성 하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.And forming an attachment member between the lid member and the bottom surface of the printed circuit board. 제 7항의 방법에 따라 제조된 반도체 소자 패키지를 복수개로 적층하는 것을 포함하되, 서로 인접하는 반도체 소자 패키지들의 상부 솔더 볼들이 하부 인쇄 회로 기판의 상부면과 전기적으로 연결되는 것을 특징으로 하는 적층형 반도체 소자 패키지의 제조 방법.10. A stacked semiconductor device comprising stacking a plurality of semiconductor device packages manufactured according to the method of claim 7, wherein upper solder balls of adjacent semiconductor device packages are electrically connected to an upper surface of a lower printed circuit board. Method of manufacture of the package.
KR1020060102594A 2006-10-20 2006-10-20 Semiconductor device package and method of fabricating the same KR20080035922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060102594A KR20080035922A (en) 2006-10-20 2006-10-20 Semiconductor device package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102594A KR20080035922A (en) 2006-10-20 2006-10-20 Semiconductor device package and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20080035922A true KR20080035922A (en) 2008-04-24

Family

ID=39574631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102594A KR20080035922A (en) 2006-10-20 2006-10-20 Semiconductor device package and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20080035922A (en)

Similar Documents

Publication Publication Date Title
US5399903A (en) Semiconductor device having an universal die size inner lead layout
KR100618892B1 (en) Semiconductor package accomplishing a fan-out structure through wire bonding
US7605459B2 (en) Coreless substrate and manufacturing thereof
US6433285B2 (en) Printed wiring board, IC card module using the same, and method for producing IC card module
TWI379366B (en) Integrated circuit package system with interconnect lock
KR100817091B1 (en) Stacked semiconductor packages and the method of manufacturing the same
CN103367265A (en) Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
US20050156322A1 (en) Thin semiconductor package including stacked dies
KR20020084889A (en) Semiconductor device
KR101015267B1 (en) Strip for integrated circuit packages having a maximized usable area
US7190059B2 (en) Electronic component with a stack of semiconductor chips and a method for producing the electronic component
US7928535B2 (en) Semiconductor device and semiconductor package having the same
US7417308B2 (en) Stack type package module and method for manufacturing the same
KR20080035922A (en) Semiconductor device package and method of fabricating the same
JP4889359B2 (en) Electronic equipment
KR20130050077A (en) Stacked package and method of manufacturing the semiconductor package
KR20230035823A (en) Semiconductor package
KR100766502B1 (en) Semiconductor device package
US20080088037A1 (en) Semiconductor package and method for manufacturing the same
KR20070079656A (en) Printed circuit board having ultraviolet-curable coating layer and manufacturing method thereof
KR100256306B1 (en) Stack multi chip module
KR20230027609A (en) Semiconductor package and method of fabricating the same
KR101019705B1 (en) Substrate for fabricating semiconductor package and semiconductor package using the same
KR100910226B1 (en) Semiconductor pacakge and method of manufacturing thereof
US20050285247A1 (en) Substrate-based die package with BGA or BGA-like components

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid