KR20080035386A - 스트레인드 베리드 채널을 구비하는 광소자 - Google Patents

스트레인드 베리드 채널을 구비하는 광소자 Download PDF

Info

Publication number
KR20080035386A
KR20080035386A KR1020060102036A KR20060102036A KR20080035386A KR 20080035386 A KR20080035386 A KR 20080035386A KR 1020060102036 A KR1020060102036 A KR 1020060102036A KR 20060102036 A KR20060102036 A KR 20060102036A KR 20080035386 A KR20080035386 A KR 20080035386A
Authority
KR
South Korea
Prior art keywords
buried channel
impurity diffusion
high concentration
concentration impurity
semiconductor substrate
Prior art date
Application number
KR1020060102036A
Other languages
English (en)
Other versions
KR100833498B1 (ko
Inventor
민봉기
박정우
김현수
김경옥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060102036A priority Critical patent/KR100833498B1/ko
Priority to US12/441,381 priority patent/US7928442B2/en
Priority to PCT/KR2007/003936 priority patent/WO2008048002A1/en
Publication of KR20080035386A publication Critical patent/KR20080035386A/ko
Application granted granted Critical
Publication of KR100833498B1 publication Critical patent/KR100833498B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0037—Devices characterised by their operation having a MIS barrier layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

스트레인드 베리드 채널 (strained buried channel) 영역을 구비하는 광소자에 관하여 개시한다. 본 발명에 따른 광소자는 제1 도전형의 반도체 기판과, 게이트 절연막과, 제2 도전형의 게이트와, 게이트의 아래에 형성되고 반도체 기판보다 더 높은 농도의 제1 도전형 불순물로 도핑된 고농도 불순물 확산 영역을 포함한다. 게이트 절연막과 반도체 기판과의 사이에는 고농도 불순물 확산 영역에 접촉되는 스트레인드 베리드 채널 영역이 연장되어 있다. 스트레인드 베리드 채널 영역은 반도체 기판 구성 물질과는 다른 격자 상수를 가지는 반도체 재료로 구성된다. 게이트 절연막과 상기 스트레인드 베리드 채널 영역과의 사이에는 반도체 캡층이 형성되어 있다.
스트레인드 베리드 채널, 광소자, MOS 커패시터형, 전하, 이동도, 광 변조

Description

스트레인드 베리드 채널을 구비하는 광소자 {Optical device having stained buried channel}
도 1은 종래 기술에 따른 MOS 커패시터형 구조를 가지는 광 변조기의 요부 구성을 보여주는 단면도이다.
도 2는 종래 기술에 따른 MOS 커패시터형 구조를 가지는 광 변조기에서 광 집속 영역에서의 광 집속된 상태의 일 예를 보여주는 광모드 분포도이다.
도 3은 본 발명의 제1 실시예에 따른 광소자의 요부 구성을 도시한 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 광소자의 스트레인드 베리드 채널 영역을 SiGe막으로 형성한 경우에 상기 스트레인드 베리드 채널 영역 근방의 단면에 따른 에너지 다이어그램(energy diagram)을 보여주는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 광소자의 구성을 예시한 도면이다.
도 6은 본 발명의 제3 실시예에 따른 광소자의 구성을 예시한 도면이다.
도 7은 본 발명의 제4 실시예에 따른 광소자의 구성을 예시한 도면이다.
도 8은 본 발명의 제5 실시예에 따른 광소자의 구성을 예시한 도면이다.
도 9는 본 발명의 제6 실시예에 따른 광소자의 구성을 예시한 도면이다.
도 10은 본 발명의 제7 실시예에 따른 광소자의 구성을 예시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 광소자, 110: SOI 기판, 112: 제1 Si 기판, 114: BOX, 116: 제2 Si 기판, 120: 게이트 절연막, 122: 게이트, 132, 134: 고농도 불순물 확산 영역, 140: 스트레인드 베리드 채널 영역, 142: 반도체 캡층, 142a: 돌출부, 150: 전류 차단용 절연막, 160: 광 집속 영역, 172: 도전층, 174: 금속 배선층, 176: 비아 콘택, 180: 절연막, 200: 광소자, 202: 무반사막, 206: 수동 도파로, 208: Y-광세기 분파기, 210: 광 위상 천이기, 212, 214: 암, 218: Y-광세기 합파기, 222: 무반사막, 300: 광소자, 302: 연속 입사빔, 304: 무반사막, 306: 수동 도파로, 310: 광 위상 천이기, 312, 314: 암, 316: 변조신호 인가포트, 320: 고반사막, 330: 서큘레이터, 332: 변조된 출력빔, 400: 광소자, 404: 무반사막, 406: 수동 도파로, 416: 변조신호 인가포트, 420: 링 공진기, 424; 무반사막, 500: 광소자, 502: 광 송신부, 510: 가변 광 감쇄기, 512: 광 수신부, 600: 광소자, 602: 광 역다중화기, 604: 광 다중화기, 610: 가변 광 감쇄기, 700: 광소자, 702, 704: 입력 수동 도파로, 710: 광 위상 천이기, 712, 714: 출력 수동 도파로, 720: 방향성 결합기.
본 발명은 실리콘 광통신 (silicon photonics) 기술에 관한 것으로, 특히 금속-절연체-반도체 (metal-insulator-semiconductor: MIS) 구조의 광소자에 관한 것이다.
기존의 금속 배선을 이용한 데이터 전송은 전송선 자체의 저항-커패시턴스의 지연에 의하여 그 전송 속도에 있어서 한계에 이르고 있다. 특히, 최근 개발되고 있는 게임기에서 요구되는 CPU와 GPU 간의 통신 속도가 점차 높아지고 있는 추세이며, 따라서 통신 속도 개선에 대한 요구가 점차 커지고 있다. 이와 같은 요구에 부응하기 위하여 제안된 실리콘 광통신(silicon photonics) 기술은 높은 집적도를 제공할 수 있다는 이점이 있다. 특히, 실리콘 기판을 이용하여 모노리식(monolithic)하게 광통신에 필요한 소자를 만들어, 칩 내의 발생한 고속 데이터를 외부 칩으로 안정적으로 전달할 수 있다. 또한, 실리콘 광통신 기술을 이용한 광소자는 칩 외부에 형성되는 다른 소자에 비해 패키징을 별도로 고려할 필요가 없으므로 패키징 비용을 절감할 수 있으며, 이와 더불어 패키징에 의한 동작 속도 제한도 없어 우수한 품질로 데이터를 외부 칩으로 전달할 수 있다는 이점이 있다.
그러나, 실리콘 광통신 기술을 이용하기 위하여는 실리콘 광통신에 필요한 다양한 소자, 즉, 광원, 광 변조기, 광 수광소자, 저잡음 증폭기, 제한 증폭기, 광 커플러, 다중화기/역다중화기 (MUX/deMUX), 광필터 등과 같은 요소들의 개선이 필수적이다. 상기 요소들 중에서도 가장 핵심적인 요소중 하나가 광 변조기이다.
광 변조기는 최대한의 광 소광비 (extinction ratio)를 가지며, 빠른 스위칭이 가능한 구조를 취해야 한다. 또한, 제작 공정이 간단하고 실리콘 공정과 호환성을 유지하는 것이 바람직하다. 예를 들면, 광 위상 차이를 이용하여 소광비를 얻는 마흐-젠더 (Mach-Zehnder) 구조에서는 최대한의 광 소광비를 가지기 위해서는 보다 효울적인 방법으로 광 위상 변화를 구현할 필요가 있으며, 광 위상 변화를 일으키 는 부분의 광집 속율을 높여야 할 필요가 있다.
종래 기술에 따른 실리콘 광통신 기술중 하나로서 MOS 커패시터형 구조를 가지는 광 변조기가 제안된 바 있다.
도 1은 종래 기술의 일 예에 따른 MOS 커패시터형 구조를 가지는 광 변조기의 요부 구성을 보여주는 단면도이다.
도 1을 참조하면, 종래 기술에 따른 MOS 커패시터형 광 변조기(10)에서는 Si기판(12), BOX (buried oxide layer)(14) 및 n형 Si 기판(16)을 포함하는 SOI (silicon on insulator) 기판에서, 상기 n형 Si 기판(16)상에 형성된 광 빔 경로인 p형 폴리실리콘층(20)을 사이에 두고 그 양측에 전자 소스 (electron source)로 이용되는 한 쌍의 n+ 형 도핑 영역(22)이 형성되어 있다. 상기 n+ 형 도핑 영역(22)은 광 빔 경로 근방의 광 집속 영역(24)으로부터 이격된 위치에서 접지되어 있다.
상기 n형 Si 기판(16)과 상기 광 도파로(20)와의 사이에 형성되어 있는 게이트 산화막(22)을 중심으로 그 상부 및 하부에는 각각 전자 및 정공이 축척된다.
상기 p형 폴리실리콘층(20)에 연결되어 있는 불순물 영역(34)에 양의 구동 전압 (VD)을 인가하기 위하여 상기 불순물 영역(34)의 위에는 금속 콘택(32)이 형성되어 있다. 상기 금속 콘택(32)과 광 집속 영역(24)과의 사이에는 절연막(36)이 형성되어 있다.
도 1에 도시한 구성을 가지는 종래 기술에 따른 MOS 커패시터형 광 변조기(10)에서는 광 집속 영역(24)이 주로 게이트 절연막(22)의 아래에서 형성되고, 그 부분에 축적된 전자들에 의해 위상 지연이 발생하게 된다.
도 2는 상기 광 집속 영역(24)에서의 광 집속된 상태의 일 예를 보여주는 광모드 분포도이다.
도 2에서, "A"는 게이트 절연막(22)의 두께가 비교적 작은 경우에 얻어진 광 프로파일 (normalized optical profile)이고, "B"는 게이트 절연막(22)의 두께가 상기 "A"의 경우에 비해 비교적 큰 경우에 얻어진 광 프로파일이다.
도 2에서, 광 집속 최대 피크는 게이트 절연막(22)의 아래에 위치하고 있음을 알 수 있다.
그런데, 상기 n+ 형 도핑 영역(22)은 상기 광 집속 영역(24)에서의 광 감쇄(attenuation) 현상을 방지하기 위하여 상기 광 집속 영역(24)으로부터 최대한 멀리 이격된 위치에 형성되어야 한다. 그러나, 상기 n+ 형 도핑 영역(22)의 상기 광 집속 영역(24)으로부터의 이격 거리가 너무 큰 경우에는 광 변조 속도가 느려져서 광 소자의 스위칭 속도가 감소하게 되는 문제가 있다.
본 발명은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 광 집속 영역에서의 광 감쇄 현상을 방지하면서 변조 효율을 증가시켜 원하는 스위칭 속도 및 향상된 동작 속도를 확보할 수 있는 광소자를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 광소자는 제1 도전형의 반도체 기판과, 상기 반도체 기판 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성되고 상기 제1 도전형과 반대 도전형인 제2 도전형의 게이트를 포함한다. 상기 반도체 기판에서 상기 게이트의 아래에는 상기 반도체 기판보다 더 높은 농도의 제1 도전형 불순물로 도핑된 고농도 불순물 확산 영역이 형성되어 있다. 상기 게이트 절연막과 상기 반도체 기판과의 사이에는 상기 고농도 불순물 확산 영역에 접촉되도록 스트레인드 베리드 채널 (strained buried channel) 영역이 연장되어 있다. 상기 스트레인드 베리드 채널 영역은 상기 반도체 기판 구성 물질과는 다른 격자 상수를 가지는 반도체 재료로 구성된다. 상기 게이트 절연막과 상기 스트레인드 베리드 채널 영역과의 사이에는 반도체 캡층이 형성되어 있다.
상기 제1 도전형이 p형인 경우, 상기 스트레인드 베리드 채널 영역은 압축 응력 (compressive stress)을 가지는 물질로 구성될 수 있다. 예를 들면, 상기 스트레인드 베리드 채널 영역은 SiGe막으로 이루어질 수 있다. 상기 스트레인드 베리드 채널 영역은 리트로그레이드 (retrograde) 도핑 프로파일을 가지도록 형성될 수 있다.
상기 제1 도전형이 n형인 경우, 상기 스트레인드 베리드 채널 영역은 인장 응력 (tensile stress)을 가지는 물질로 구성될 수 있다. 예를 들면, 상기 스트레인드 베리드 채널 영역은 SiC막으로 이루어질 수 있다. 또는, 상기 스트레인드 베리드 채널 영역은 인장 응력을 가지는 스트레인드 Si막으로 이루어질 수 있다. 이 경우, 상기 반도체 기판에서 상기 스트레인드 베리드 채널 영역의 아래에 형성되어 있는 SiGe 버퍼층을 더 포함한다.
상기 고농도 불순물 확산 영역은 상기 스트레인드 베리드 채널 영역에 각각 접촉되어 있는 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역을 포함할 수 있다. 이 경우, 상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역은 상기 반도체 기판에서 상기 게이트 전극을 사이에 두고 상호 이격되어 배치될 수 있다. 또한, 상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역중 적어도 하나는 접지되어 있는 구성을 가질 수 있다.
또는, 상기 고농도 불순물 확산 영역은 상기 스트레인드 베리드 채널 영역에 접촉되어 있는 제1 고농도 불순물 확산 영역과, 상기 스트레인드 베리드 채널 영역에 접촉되지 않는 상태로 상기 반도체 기판에 형성되어 있는 제2 고농도 불순물 확산 영역을 포함할 수 있다. 이 경우, 상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역은 상기 반도체 기판에서 상기 게이트 전극을 사이에 두고 상호 이격되어 배치될 수 있다. 또한, 상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역중 적어도 하나는 접지되어 있는 구성을 가질 수 있다.
본 발명에 따른 광소자는 상기 반도체 캡층 위에 형성되고 상기 게이트의 측벽 및 상기 게이트 절연막의 측벽을 덮는 전류 차단용 절연막을 더 포함할 수 있다.
또한, 상기 반도체 캡층은 상기 스트레인드 베리드 채널 영역의 상면으로부터 상기 게이트 절연막까지 연장되어 있는 돌출부를 포함할 수 있다. 이 경우, 상기 반도체 캡층의 돌출부 측벽은 상기 전류 차단용 절연막에 의해 덮이는 구성을 가질 수 있다. 바람직하게는, 상기 반도체 캡층은 Si 에피택셜층으로 이루어진다.
또한, 본 발명에 따른 광소자는 상기 게이트에 구동 전압을 인가하기 위하여 상기 절연막 위에서 상기 게이트에 연결되어 있는 도전층과, 상기 도전층에 비아 콘택을 통해 연결되어 있는 금속 배선층을 더 포함할 수 있다. 상기 비아 콘택은 상기 게이트로부터 수평 방향으로 소정 거리 이격되도록 배치될 수 있다. 상기 도전층은 도핑된 폴리실리콘으로 이루어질 수 있다.
본 발명에 따른 광소자는 광 위상 천이기를 구비한 마흐-젠더 (Mach-Zehnder) 간섭계형 광 변조기에서 상기 광 위상 천이기를 구성할 수 있다.
또한, 본 발명에 따른 광소자는 광 위상 천이기를 구비한 마이켈슨(Michelson)형 광 변조기에서 상기 광 위상 천이기를 구성할 수 있다.
또한, 본 발명에 따른 광소자는 광 위상 천이기를 구비한 링 공진기(ring-resonator)형 광 변조기에서 상기 광 위상 천이기를 구성할 수 있다.
또한, 본 발명에 따른 광소자는 광 감쇄기를 구비한 다채널 광세기 등화기에서 상기 광 감쇄기를 구성할 수 있다.
또한, 본 발명에 따른 광소자는 광 위상 천이기를 구비한 광 스위치에서 상기 광 위상 천이기를 구성할 수 있다.
또한, 본 발명에 따른 광소자는 광 위상 천이기를 구비한 가변 광 필터에서 상기 광 위상 천이기를 구성할 수 있다.
본 발명에 의하면, 스트레인드 베리드 채널 영역을 이용하여 실리콘 기반의 MIS 구조의 광소자를 제조함으로써 낮은 커패시턴스로 전하를 축적할 수 있으며, 소자의 동작 속도를 높일 수 있다. 또한, MIS 구조와 호환성을 가지므로 대면적 제 작이 가능하여 제조 단가를 낮출 수 있으며, 광 감쇄 현상을 억제하여 향상된 광 위상 천이 특성을 얻을 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 광소자(100)의 요부 구성을 도시한 단면도이다.
본 예에서는 본 발명에 따른 광소자(100)가 제1 Si 기판(112), BOX(114) 및 제2 Si 기판(116)이 차례로 적층된 SOI 기판(110)상에 구현되는 경우를 예로 들어 설명한다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 즉, 본 발명에 따른 광소자(100)는 도 3에 예시되어 있는 제2 Si 기판(116) 대신 벌크(bulk) Si 기판을 사용할 수도 있다. 이 경우, 상기 Si 기판 보다 낮은 굴절율을 가지는 물질층이 상기 Si 기판의 배면을 덮고 있는 구조물을 사용할 수 있다.
상기 제2 Si 기판(116)은 p형 또는 n형으로 도핑될 수 있다.
본 발명에 따른 광소자(100)는 상기 Si 기판(116) 위에 형성된 게이트 절연막(120)과, 그 위에 형성된 게이트(122)를 포함한다. 상기 게이트 절연막(120)은 실리콘 산화막으로 이루어질 수 있다. 상기 게이트(122)는 상기 제2 Si 기판(116)의 도전형과 반대 도전형의 불순물로 도핑된 반도체층으로 이루어질 수 있다. 예를 들면, 상기 제2 Si 기판(116)이 p형 Si층으로 이루어진 경우, 상기 게이트(122)는 n형의 폴리실리콘으로 이루어질 수 있다.
상기 제1 Si 기판(116)상에서, 상기 게이트(122)의 양측에는 한 쌍의 고농도 불순물 확산 영역(132, 134)이 각각 형성되어 있다. 상기 고농도 불순물 확산 영역(132, 134)은 상기 제2 Si 기판(116)과 동일한 도전형의 불순물로 도핑되어 있으며, 상기 제2 Si 기판(116)에서의 도핑 농도보다 더 높은 도핑 농도로 도핑되어 있다. 상기 고농도 불순물 확산 영역(132, 134)은 오믹 접촉을 위한 오믹층 역할을 하며, 각각 접지될 수 있다. 도 3의 예에서는 상기 게이트(122)의 양측에 상기 한 쌍의 고농도 불순물 확산 영역(132, 134)이 형성되어 있는 것으로 도시되어 있으나, 경우에 따라 상기 한 쌍의 고농도 불순물 확산 영역(132, 134)중 하나 만 형성될 수도 있다.
상기 게이트(122)의 아래에서 상기 게이트 절연막(120)과 상기 제2 Si 기판(116)과의 사이에는 스트레인드 베리드 채널 (strained buried channel) 영역(140)이 연장되어 있다. 그리고, 상기 게이트 절연막(120)과 상기 스트레인드 베리드 채널 영역(142)과의 사이에는 반도체 캡층(142)이 형성되어 있다. 상기 반도체 캡층(142)은 Si 에피택셜층으로 이루어질 수 있다.
상기 반도체 캡층(142) 위에서 상기 게이트(122)의 양측에는 전류 차단용 절연막(150)이 형성되어 있다. 상기 게이트 절연막(120)의 측벽 및 상기 게이트(122)의 측벽은 상기 전류 차단용 절연막(150)에 의해 덮여 있다. 따라서, 상기 게이트(150)의 길이(LG)는 상기 전류 차단용 절연막(150)에 의해 한정된다. 상기 전류 차단용 절연막(150)은 예를 들면 실리콘 산화막으로 이루어질 수 있다.
상기 절연막(150) 위에는 도전층(172)이 형성되어 있다. 상기 도전층(172)은 상기 게이트(122)에 구동 전압을 인가하기 위하여 금속 배선층(174)과 상기 게이트(122)와의 사이에 연결되어 있다. 상기 도전층(172)은 도핑된 폴리실리콘으로 이루어질 수 있다. 또한, 상기 금속 배선층(174)은 Al로 이루어질 수 있다. 상기 도전층(172)과 금속 배선층(174)과의 전기적 접속을 위하여 형성된 비아 콘택(176)은 상기 게이트(122)로부터 수평 방향으로 소정 거리(d) 만큼 이격된 위치에 형성될 수 있다. 이와 같이 함으로써 광소자의 RC 시상수 (resistor-capacitor time constant)를 줄일 수 있다. 또한, 상기 도전층(172)을 고농도로 도핑된 폴리실리콘으로 형성함으로써 상기 비아 콘택(176)과 상기 게이트(122)와의 사이의 전기적 커플링을 향상시킬 수 있으며, 광소자의 RC 시상수를 더욱 감소시킬 수 있다.
도 3에서, 도면 참조 부호 "180"은 절연막을 나타낸다. 상기 전류 차단용 절연막(180)은 예를 들면 실리콘 산화막으로 이루어질 수 있다.
상기 반도체 캡층(142)은 상기 스트레인드 베리드 채널 영역(140)의 상면으로부터 상기 게이트 절연막(120)까지 연장되어 있는 돌출부(142a)를 포함한다. 상기 반도체 캡층(142)의 돌출부(142a)의 측벽은 상기 전류 차단용 절연막(150)에 의해 덮여 있다.
상기 반도체 캡층(142)의 돌출부(142a)에 의해 게이트(122)의 위치가 보다 높은 위치에 형성될 수 있으므로 매몰 채널이 보다 더 깊게 위치될 수 있다. 따라서, 광 집속 영역(160)에서의 게이트(122)로 인한 광감쇄 현상을 억제할 수 있다. 그러나, 본 발명은 도 3에 예시한 구성에서와 같이 상기 반도체 캡층(142)에 상기 돌출부(142a)가 형성되어 있는 것에 한정되는 것은 아니다. 경우에 따라, 상기 반 도체 캡층(142)은 상기 스트레인드 베리드 채널 영역(140)의 상면에 형성되지만 상기 돌출부(142a)를 포함하지 않을 수도 있으며, 이와 같은 구성도 본 발명의 범위 내에 포함되는 것으로 이해되어야 한다.
상기 스트레인드 베리드 채널 영역(140)은 상기 제2 Si 기판(116) 구성 물질과는 다른 격자 상수를 가지는 반도체 재료로 구성될 수 있다. 예를 들면, 상기 제2 Si 기판(116) 및 고농도 불순물 확산 영역(132, 134)이 각각 p형인 경우, 즉 정공을 이용하여 위상을 변화시키고자 하는 경우, 상기 스트레인드 베리드 채널 영역(140)은 상기 제2 Si 기판(116) 및 반도체 캡층(142)의 격자 상수 보다 더 큰 격자 상수를 가지는 SiGe막으로 이루어질 수 있다. 상기 제2 Si 기판(116)상에서 에피택셜 성장된 SiGe막은 기본적인 Si층의 격자 네트워크와 일치하며, 상기 제2 Si 기판(116)상에 에피택셜 성장되었을 때 상기 제2 Si 기판(116)에서의 격자 상수 차이로 인해 상기 압축 응력 (compressive stress)을 가지게 된다. SiGe막으로 형성된 상기 스트레인드 베리드 채널 영역(140)에서 Ge 성분의 농도를 조정함으로써 상기 스트레인드 베리드 채널 영역(140)에서의 압축 응력을 원하는 수준으로 조절할 수 있다. 따라서, 필요에 따라 상기 SiGe막으로 형성된 상기 스트레인드 베리드 채널 영역(140) 내에서의 Ge 성분의 농도를 다양하게 할 수 있다. 또한, 상기 SiGe막으로 형성된 상기 스트레인드 베리드 채널 영역(140) 내에서 리트로그레이드(retrograde) 도핑 프로파일을 가지도록 형성될 수 있다.
도 4는 상기 스트레인드 베리드 채널 영역(140)을 SiGe막으로 형성한 경우에 상기 스트레인드 베리드 채널 영역(140) 근방의 단면에 따른 에너지 다이어그 램(energy diagram)을 보여주는 도면이다.
도 4에서 알 수 있는 바와 같이, 게이트(122)에 음의 전압이 가해지면 정공 채널이 상기 반도체 캡층(142)에도 형성되지만 밸런스 밴드(balance band)의 오프셋(offset)에 의하여 상기 스트레인드 베리드 채널 영역(140) 부근에도 형성된다. 따라서, 트랩 밀도가 낮아질 수 있으며, 빠른 스위칭 조건에서도 충분한 정공 농도의 변화가 가능하게 되는 효과를 제공한다.
상기 설명한 바와 같이 정공을 이용하여 위상을 변화시키고자 하는 경우, 일반적으로 정공의 광 위상 변조 비율은 전자에 비해 약 두 배 정도로 매우 높다. 따라서, 정공을 이용하여 위상을 변화시키기 위하여 상기 제2 Si 기판(116)을 p형으로 하고, 상기 고농도 불순물 확산 영역(132, 134)을 p+형으로 한 경우, 상기 스트레인드 베리드 채널 영역(140)을 SiGe막으로 형성함으로써 정공의 이동도(mobility)가 향상되어 기판의 저항을 감소시키고 소자의 동작 속도를 향상시킬 수 있다.
다른 예로서, 상기 제2 Si 기판(116) 및 고농도 불순물 확산 영역(132, 134)이 각각 n형인 경우, 즉 전자를 이용하여 위상을 변화시키고자 하는 경우, 상기 스트레인드 베리드 채널 영역(140)은 SiC막으로 이루어질 수 있다. SiC막으로 형성된 상기 스트레인드 베리드 채널 영역(140)은 인장 응력을 가진다. SiC막으로 형성된 상기 스트레인드 베리드 채널 영역(140)에서 C 성분의 농도를 조정함으로써 상기 스트레인드 베리드 채널 영역(140)에서의 인장 응력을 원하는 수준으로 조절할 수 있다. 따라서, 필요에 따라 상기 SiC막로 형성된 상기 스트레인드 베리드 채널 영역(140) 내에서의 C 성분의 농도를 다양하게 할 수 있다.
도시하지는 않았으나, 또 다른 예로서 상기 스트레인드 베리드 채널 영역(140)은 인장 응력 (tensile stress)을 가지는 스트레인드 Si막으로 이루어질 수도 있다. 이 경우, 상기 스트레인드 베리드 채널 영역(140)에 인장 응력을 부여하기 위하여 상기 스트레인드 베리드 채널 영역(140)의 아래에 별도의 SiGe 버퍼층(도시 생략)을 형성할 수 있다.
도 3에서, 상기 스트레인드 베리드 채널 영역(140)은 그 양 측면이 각각 상기 고농도 불순물 확산 영역(132, 134)에 접촉되도록 상기 한 쌍의 고농도 불순물 확산 영역(132, 134) 사이에서 연장되어 있는 것으로 도시되어 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 본 발명의 범위 내에서는 상기 스트레인드 베리드 채널 영역(140)은 상기 한 쌍의 고농도 불순물 확산 영역(132, 134)중 하나의 고농도 불순물 확산 영역(132 또는 134)에만 접촉될 수도 있다. 여기서, 상기 고농도 불순물 확산 영역(132, 134)중 상기 스트레인드 베리드 채널 영역(140)에 접촉하지 않는 영역은 상기 제2 Si 기판(116) 내에서 기판 자체의 포텐셜을 안정화시키기 위한 콘택을 구성할 수 있다.
상기 스트레인드 베리드 채널 영역(140)은 상기 광 집속 영역(160)에서의 피크 광 위치에 대응하는 위치로 되도록 형성할 수 있다. 이를 위하여 다양한 최적화 방법을 적용할 수 있다. 예를 들면, 상기 스트레인드 베리드 채널 영역(140)의 채널을 다중 양자우물 (multiple quantum well)로 구성할 수도 있고, 원하는 위치에 상기 스트레인드 베리드 채널 영역(140)이 형성될 수 있도록 게이트 절연막(120) 및 상기 반도체 캡층(142)의 두께를 조절할 수 있다. 또 다른 변형예로서, 도시하지는 않았으나, 상기 스트레인드 베리드 채널 영역(140)이 상기 게이트(122)의 아래에서 상기 전류 차단용 절연막(150) 사이에 위치되도록 할 수도 있다.
상기한 바와 같이, 매몰 채널 내에서의 전하 이동도를 향상시키기 위하여 매몰 채널이 형성되는 상기 스트레인드 베리드 채널 영역(140)을 상기 제2 Si 기판(116)과는 다른 격자 상수를 가지는 물질로 형성하여 스트레인드 채널을 형성함으로써, 상기 고농도 불순물 확산 영역(132, 134)을 상기 광 집속 영역(160)으로부터 더욱 멀리 배치하더라도 실질적인 변조 거리 (modulation length)가 줄어들 수 있다. 이와 같이 변조 거리를 증가시키지 않고도 상기 고농도 불순물 확산 영역(132, 134)을 상기 광 집속 영역(160)으로부터 멀리 배치하는 것이 가능하여 상기 광 집속 영역(160)에서의 광 감쇄 현상을 줄일 수 있다.
특히, 상기 스트레인드 베리드 채널 영역(140)이 SiGe막으로 형성된 경우, SiGe 혼합물은 순수한 Si에 비해 굴절율이 높아 채널 영역으로의 광 구속(confine)에 보다 유리하다. 따라서, 변조 거리를 더욱 줄일 수 있다. 이러한 변조 거리의 감소로 인해 등가 커패시턴스도 감소되어 동작 속도를 더욱 개선할 수 있다.
또한, 상기 스트레인드 베리드 채널 영역(140)에 의해 형성되는 매몰 채널을 형성함으로써 매몰 채널 고유의 이점인 MOS 커패시턴스 감소의 효과을 얻을 수 있으며, 트랩 여기 (trap excitation)를 방지하여 유효한 전하 농도를 크게 할 수 있다. 이와 같은 두 가지 특성은 모두 소자의 동작 속도 증가 및 광 지연 비율을 크 게 하는 이점을 제공한다.
도 5는 본 발명의 제2 실시예에 따른 광소자(200)의 요부 구성을 도시한 도면이다.
도 5에 예시된 광소자(200)는 도 3에 예시된 본 발명의 제1 실시예에 따른 광소자(100)를 광 위상 천이기(210)로 적용한 마흐-젠더 (Mach-Zehnder) 간섭계형 광 변조기를 구성한다.
마흐-젠더 간섭계형 광 변조기는 수동 도파로(206), Y-광세기 분파기(208), 광 위상 천이기(210), 및 Y-광세기 합파기(218)로 구성되어 있다. 상기 광 위상 천이기(210)는 도 3에 예시된 구성을 가지는 광소자(100)로 구성될 수 있다.
연속된 광 세기를 가진 연속빔이 무반사막(202)을 통해 수동 도파로(206)로 입력되고, Y-광세기 분파기(208)에서 마흐-젠더 간섭계 광 변조기의 2 개의 암(arm)(212, 214)으로 각각 분파된다. 도 5에는 상기 광 위상 천이기(210)가 상기 2 개의 암(212, 214)중 1 개의 암(214)에만 구비되어 있는 것으로 도시되어 있다. 그러나, 본 발명에 따른 광소자(200)는 상기 2 개의 암(212, 214)중 적어도 1 개의 암(212, 214)에 상기 광 위상 천이기(210)가 구비될 수 있다. 상기 광 위상 천이기(210)의 변조신호 인가포트(216)를 통해 인가되는 변조된 인가 전압(VRF)에 의해 위상 변조가 일어나게 된다. 상기 광 위상 천이기(210)에서 변조된 빔은 Y-광세기 합파기(218)에서 상쇄 또는 보강 간섭을 하여 광세기 변조된 광신호를 무반사막(222)을 통해 출력하게 된다.
벽개된 수동 도파로(206)의 단면(as-cleaved facet)은 는 공기와 굴절률 차이로 인해 반사가 일어나므로, 입력 및 출력되는 수동 도파로(206)에는 무반사막(202, 222)이 증착되어 있는 것이 바람직하다. 벽개된 수동 도파로(206)의 단면 반사를 더욱 줄이기 위하여 무반사막(202, 222)을 입력 및 출력되는 수동 도파로(206)의 단면에 경사지게 배치하는 것이 바람직하다.
도 6은 본 발명의 제3 실시예에 따른 광소자(300)의 요부 구성을 도시한 도면이다.
도 6에 예시된 광소자(300)는 도 3에 예시된 본 발명의 제1 실시예에 따른 광소자(100)를 광 위상 천이기(310)로 적용한 마이켈슨(Michelson)형 광 변조기를 구성한다.
마이켈슨형 광 변조기는 수동 도파로(306), Y-광세기 분파기(308), 및 광 위상 천이기(310)로 구성되어 있다. 상기 위상 천이기(310)는 도 3에 예시된 구성을 가지는 광소자(100)로 구성될 수 있다. 연속된 광세기를 가진 연속 연속빔(302)이 수동 도파로(306)로 입력되고, Y-광세기 분파/합파기(308)에서 마이켈슨 간섭계에 구비된 2 개의 암(312, 314)으로 각각 분파된다. 상기 2 개의 암(312, 314)중 적어도 하나의 암(312, 314)에는 도 3에 예시된 광소자(100)의 구성을 가지는 광 위상 천이기(310)를 구비한다. 도 6에는 상기 광 위상 천이기(310)가 상기 2 개의 암(312, 314)중 1 개의 암(314)에만 구비되어 있는 것으로 도시되어 있다. 상기 광 위상 천이기(310)의 변조신호 인가포트(316)를 통해 인가되는 변조된 인가 전 압(VRF)에 의해 위상 변조가 일어나게 된다. 상기 광 위상 천이기(310)에서 변조된 빔은 벽개된 또는 고반사막(320)이 증착된 단면에서 반사되어 위상 변조가 다시 한번 일어난다. 그 후, Y-광세기 분파/합파기(308)에서 상쇄 또는 보강 간섭을 하여 광세기 변조된 출력빔(332)을 출력하게 된다. 벽개된 수동 도파로(306)의 단면(as-cleaved facet)은 는 공기와 굴절률 차이로 인한 반사가 일어나므로, 입력되는 수동 도파로(306)는 무반사막(304)을 증착하는 것이 바람직하다. 벽개된 입력 수동 도파로(306)의 단면 반사를 더욱더 줄이기 위한 방법으로는 무반사막(304)을 입력 및 출력되는 수동 도파로(306)의 단면에 경사지게 배치하는 것이 바람직하다. 또한, 입력되는 연속 입사빔(302)과 변조된 출력빔(332)을 분리하기 위해 서큘레이터(circulator)(330)를 추가적으로 구비하는 것이 바람직하다.
도 5 및 도 6에 사용된 Y-광세기 분파기(208), Y-광세기 합파기(218), 및 Y-광세기 분파/합파기(308)는 각각 방향성 결합기 (direction coupler), 다중 모드 간섭 결합기 (multimode interferometer coupler: MMI coupler)로 대체 할 수 있다.
도 7은 본 발명의 제4 실시예에 따른 광소자(400)의 요부 구성을 도시한 도면이다.
도 7에 예시된 광소자(400)는 도 3에 예시된 본 발명의 제1 실시예에 따른 광소자(100)를 광 위상 천이기(410)로 적용한 링 공진기 (ring-resonator)형 광 변조기를 구성한다.
링 공진기형 광 변조기는 수동 도파로(406)와, 링 공진기(420)에 구비된 위상 천이기(410)로 구성되어 있다. 상기 위상 천이기(410)는 도 3에 예시된 구성을 가지는 광소자(100)로 구성될 수 있다. 입력된 연속 입사빔은 수동 도파로(406)로 입력되고, 링 공진기(420)로 광 결합을 한다. 따라서, 링 공진기(420)에 구비된 상기 위상 천이기(410)의 변조신호 인가포트(416)를 통해 변조된 인가 전압(VRF)을 입력하면 유효 굴절률이 변화하므로, 입력 파장 (λ0)이 더 이상 링 공진기(420)로 결합되지 않고 수동 도파로(406)로 출력된다. 위와 같은 원리로 인가 전압에 따라 변조된 광신호를 출력하게 된다. 벽개된 수동 도파로(406)의 단면은 공기와 굴절률 차이로 인한 반사가 일어나므로, 수동 도파로(406)의 입력부에는 무반사막(404)을 증착하는 것이 바람직하다. 또한, 벽개된 수동 도파로(406)의 단면 반사를 더욱 줄이기 위하여 무반사막(404, 424)을 입력 및 출력 수동 도파로(406)의 단면에 경사지게 배치하는 것이 바람직하다. 도 7에 예시된 광소자(400)는 가변 광 필터 (variable optical filter)로도 사용 가능하다.
도 8은 본 발명의 제5 실시예에 따른 광소자(500)의 요부 구성을 도시한 도면이다.
도 8에 예시된 광소자(500)는 도 3에 예시된 본 발명의 제1 실시예에 따른 광소자(100)를 가변 광 감쇄기(510)로 적용한 소자이다.
도 8을 참조하면, 상기 광소자(500)는 광 송신부(502), 가변 광 감쇄기(510), 및 광 수신부(512)를 포함한다. 상기 가변 광 감쇄기(510)는 도 3에 예시 된 구성을 가지는 광소자(100)로 구성될 수 있다. 상기 광 송신부(502)에서 발생된 광신호는 상기 가변 광 감쇄기(510)를 이용하여 정적 또는 동적 광세기를 조절하여 광 수신부(512)로 전달한다.
도 9는 본 발명의 제6 실시예에 따른 광소자(600)의 요부 구성을 도시한 도면이다.
도 9에 예시된 광소자(600)는 도 3에 예시된 본 발명의 제1 실시예에 따른 광소자(100)를 가변 광 감쇄기(610)로 적용한 다채널 광세기 등화기를 구성한다. 도 9는 광소자(100)로 구성되는 가변 광 감쇄기(610)를 이용하여, 서로 다른 광세기를 가지는 다채널 파장에 대해 등가의 출력 광세기를 조절하는 장치를 구현하는 실시예이다.
도 9에서, 상기 광소자(600)는 복수의 가변 광 감쇄기(610)와, 상기 각 가변 광 감쇄기(610)의 입력부 및 출력부에 각각 연결된 광 역다중화기 (optical demultiplexer)(602) 및 광 다중화기 (optical multiplexer)(604)를 포함한다. 상기 복수의 가변 광 감쇄기(610)는 각각 도 3에 예시된 구성을 가지는 광소자(100)로 구성될 수 있다.
하나의 광섬유 또는 광 수동 도파로에 서로 다른 광세기를 가진 다파장 (λ1, λ2, ......,λn-1, λn)을 광 역다중화기(602)를 이용하여 파장 채널별로 분리하고, 상기 복수의 가변 광 감쇄기(610)를 이용하여 광세기를 조절한 후, 광 다중화기(604)를 이용하여 하나의 광섬유 또는 광 수동도파로로 전송할 수 있다.
도 10은 본 발명의 제7 실시예에 따른 광소자(700)의 요부 구성을 도시한 도면이다.
도 10에 예시된 광소자(700)는 도 3에 예시된 본 발명의 제1 실시예에 따른 광소자(100)를 광 위상 천이기(710)로 적용한 광 스위치를 구성한다.
도 10을 참조하면, 광 스위치는 한 쌍의 입력 수동 도파로(702, 704), 상기 한 쌍의 입력 수동 도파로(702, 704)중 적어도 하나에 설치된 광 위상 천이기(710), 및 출력 수동 도파로(712, 714)를 포함한다. 상기 광 위상 천이기(710)는 도 3에 예시된 구성을 가지는 광소자(100)로 구성될 수 있다.
상기 입력 수동 도파로(702, 704)로 입사된 광신호는 상기 광 위상 천이기(710)가 구비된 방향성 결합기(720)를 통과 한 후 출력 수동 도파로(712, 714)로 출력된다. 상기 방향성 결합기(720)에서, 상부의 수동 도파로에서 하부 수동도파로로 결합되는 비율은 도 8에 예시된 링 공진기형 광 변조기와 유사하게 방향성 결합기(720)에 구비된 광위상 천이기(710)에 인가되는 전압에 따른 유효 굴절률 변화에 의해 조정이 가능하다.
도 10에 예시된 광소자(700)는 가변 광 필터, 광 변조기 등에도 사용 가능하다.
도 5 내지 도 10에 예시된 광소자(200, 300, 400, 500, 600, 700)에서 사용되는 수동 도파로는 Si계, GaAs계, InP계, GaN계, ZnO계 등과 같은 반도체 물질; 폴리머; 리튬나이오베이트; 광섬유 등으로 이루어질 수 있다. 또한, 수동 도파로, 광 다중화기, 가변 광 감쇄기, 또는 광 위상 천이기는 Si계, InP계, GaN계, GaAs계 를 이용하여 1 개의 기판 상에 단일 집적 (monolithic integration)될 수 있다.
본 발명에 따른 광소자는 반도체 기판에 형성된 한 쌍의 고농도 불순물 확산 영역 사이에서 상기 반도체 기판 구성 물질과는 다른 격자 상수를 가지는 반도체 재료로 구성되는 스트레인드 베리드 채널 영역이 형성되어 있다.
본 발명에 따른 광소자에서는 스트레인드 베리드 채널 영역을 이용하여 실리콘 기반의 MIS 구조의 광소자를 제조하는 데 있어서 광 집속이 최대가 되는 위치에 매몰되어 있는 스트레인드 채널 영역을 형성함으로써 동일한 광 위상 변화를 낮은 커패시턴스 및 작은 레지스턴스로 발생시킬 수 있다. 특히, 실리콘 기반의 CMOS 커패시터형 구조를 가지는 광 변조기에서 캐리어 모듈레이션 효과 (carrier modulation effect)를 이용하는 스트레인드 채널 영역을 포함하는 구성을 채용함으로써 저항을 낮출 수 있고, 베리드 채널을 형성함으로써 낮은 커패시턴스로 전하를 축적할 수 있다. 또한, 스트레인드 채널 구조를 채용함으로써 전하 이동도를 개선할 수 있는 동시에 스트레인드 베리드 채널 영역에서 전하층 (charged layer)의 광모드 구속 계수 (optical mode confinement factor)를 높여 변조 거리를 줄일 수 있어 소자의 동작 속도를 높일 수 있다. 그리고, 비교적 간단한 구조인 MIS 구조와 호환성을 가지므로 대면적 제작이 가능하여 제조 단가를 낮출 수 있으며, 광 감쇄 현상을 억제하여 향상된 광 위상 천이 특성을 얻을 수 있다. 또한, 우수한 계면 특성을 가진 산화막의 이용이 가능하기 때문에 트랩 밀도가 낮아 고속 동작시 성능 열화를 최소화할 수 있다. 본 발명에 따른 광소자는 고속 광 변조기, 고속 광 스위 치, 고속 가변 광 감쇄기, 고속 광 필터, 고속 다채널 출력광 등화기 등에 응용될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (19)

  1. 제1 도전형의 반도체 기판과,
    상기 반도체 기판 위에 형성된 게이트 절연막과,
    상기 게이트 절연막 위에 형성되고 상기 제1 도전형과 반대 도전형인 제2 도전형의 게이트와,
    상기 반도체 기판에서 상기 게이트의 아래에 형성되어 있고 상기 반도체 기판보다 더 높은 농도의 제1 도전형 불순물로 도핑된 고농도 불순물 확산 영역과,
    상기 반도체 기판 구성 물질과는 다른 격자 상수를 가지는 반도체 재료로 구성되고, 상기 고농도 불순물 확산 영역에 접촉되도록 상기 게이트 절연막과 상기 반도체 기판과의 사이에 연장되어 있는 스트레인드 베리드 채널 (strained buried channel) 영역과,
    상기 게이트 절연막과 상기 스트레인드 베리드 채널 영역과의 사이에 형성되어 있는 반도체 캡층으로 이루어지는 것을 특징으로 하는 광소자.
  2. 제1항에 있어서,
    상기 제1 도전형은 p형이고,
    상기 스트레인드 베리드 채널 영역은 압축 응력 (compressive stress)을 가지는 것을 특징으로 하는 광소자.
  3. 제2항에 있어서,
    상기 스트레인드 베리드 채널 영역은 SiGe막으로 이루어지는 것을 특징으로 하는 광소자.
  4. 제3항에 있어서,
    상기 스트레인드 베리드 채널 영역은 리트로그레이드 (retrograde) 도핑 프로파일을 가지는 것을 특징으로 하는 광소자.
  5. 제1항에 있어서,
    상기 제1 도전형은 n형이고,
    상기 스트레인드 베리드 채널 영역은 인장 응력 (tensile stress)을 가지는 것을 특징으로 하는 광소자.
  6. 제5항에 있어서,
    상기 스트레인드 베리드 채널 영역은 SiC막으로 이루어지는 것을 특징으로 하는 광소자.
  7. 제5항에 있어서,
    상기 반도체 기판에서 상기 스트레인드 베리드 채널 영역의 아래에 형성되어 있는 SiGe 버퍼층을 더 포함하고,
    상기 스트레인드 베리드 채널 영역은 인장 응력을 가지는 스트레인드 Si막으로 이루어지는 것을 특징으로 하는 광소자.
  8. 제1항에 있어서,
    상기 고농도 불순물 확산 영역은 상기 스트레인드 베리드 채널 영역에 각각 접촉되어 있는 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역을 포함하고,
    상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역은 상기 반도체 기판에서 상기 게이트 전극을 사이에 두고 상호 이격되어 있는 것을 특징으로 하는 광소자.
  9. 제8항에 있어서,
    상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역중 적어도 하나는 접지되어 있는 것을 특징으로 하는 광소자.
  10. 제1항에 있어서,
    상기 고농도 불순물 확산 영역은 상기 스트레인드 베리드 채널 영역에 접촉되어 있는 제1 고농도 불순물 확산 영역과, 상기 스트레인드 베리드 채널 영역에 접촉되지 않는 상태로 상기 반도체 기판에 형성되어 있는 제2 고농도 불순물 확산 영역을 포함하고,
    상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역은 상기 반도체 기판에서 상기 게이트 전극을 사이에 두고 상호 이격되어 있는 것을 특징으로 하는 광소자.
  11. 제9항에 있어서,
    상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역중 적어도 하나는 접지되어 있는 것을 특징으로 하는 광소자.
  12. 제1항에 있어서,
    상기 반도체 기판의 양 표면 중 상기 게이트가 형성되는 주면의 반대측 배면에서 상기 반도체 기판을 덮도록 형성되고 상기 반도체 기판보다 낮은 굴절율을 가지는 물질층을 더 포함하는 것을 특징으로 하는 광소자.
  13. 제1항에 있어서,
    상기 반도체 기판은 SOI (silicon on insulator) 기판인 것을 특징으로 하는 광소자.
  14. 제1항에 있어서,
    상기 반도체 캡층 위에 형성되고 상기 게이트의 측벽 및 상기 게이트 절연막의 측벽을 덮는 전류 차단용 절연막을 더 포함하는 것을 특징으로 하는 광소자.
  15. 제14항에 있어서,
    상기 반도체 캡층은 상기 스트레인드 베리드 채널 영역의 상면으로부터 상기 게이트 절연막까지 연장되어 있는 돌출부를 포함하고,
    상기 반도체 캡층의 돌출부 측벽은 상기 전류 차단용 절연막에 의해 덮여 있는 것을 특징으로 하는 광소자.
  16. 제1항에 있어서,
    상기 반도체 캡층은 Si 에피택셜층으로 이루어지는 것을 특징으로 하는 광소자.
  17. 제1항에 있어서,
    상기 게이트에 구동 전압을 인가하기 위하여 상기 절연막 위에서 상기 게이트에 연결되어 있는 도전층과,
    상기 도전층에 비아 콘택을 통해 연결되어 있는 금속 배선층을 더 포함하는 것을 특징으로 하는 광소자.
  18. 제1항에 있어서,
    상기 비아 콘택은 상기 게이트로부터 수평 방향으로 소정 거리 이격되어 있는 것을 특징으로 하는 광소자.
  19. 제17항에 있어서,
    상기 도전층은 도핑된 폴리실리콘으로 이루어지는 것을 특징으로 하는 광소자.
KR1020060102036A 2006-10-19 2006-10-19 스트레인드 베리드 채널을 구비하는 광소자 KR100833498B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060102036A KR100833498B1 (ko) 2006-10-19 2006-10-19 스트레인드 베리드 채널을 구비하는 광소자
US12/441,381 US7928442B2 (en) 2006-10-19 2007-08-17 Optical device having strained buried channel
PCT/KR2007/003936 WO2008048002A1 (en) 2006-10-19 2007-08-17 Optical device having strained buried channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102036A KR100833498B1 (ko) 2006-10-19 2006-10-19 스트레인드 베리드 채널을 구비하는 광소자

Publications (2)

Publication Number Publication Date
KR20080035386A true KR20080035386A (ko) 2008-04-23
KR100833498B1 KR100833498B1 (ko) 2008-05-29

Family

ID=39314187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102036A KR100833498B1 (ko) 2006-10-19 2006-10-19 스트레인드 베리드 채널을 구비하는 광소자

Country Status (3)

Country Link
US (1) US7928442B2 (ko)
KR (1) KR100833498B1 (ko)
WO (1) WO2008048002A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2518556A1 (en) * 2011-04-29 2012-10-31 Karlsruher Institut für Technologie Electro-optical device and method for processing an optical signal
JP6156910B2 (ja) * 2012-03-08 2017-07-05 国立大学法人 東京大学 光変調器
US9116313B2 (en) 2012-04-11 2015-08-25 Cisco Technology, Inc. Silicon photonics structures with pluggable light sources
CN104681437A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 具有应变沟道的半导体器件及其制备方法
US9360627B2 (en) * 2014-04-16 2016-06-07 Micron Technology, Inc. Method and apparatus providing compensation for wavelength drift in photonic structures
KR20170029799A (ko) * 2015-09-08 2017-03-16 삼성전자주식회사 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748917B2 (ja) 1996-03-22 1998-05-13 日本電気株式会社 半導体装置
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US6987037B2 (en) 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US6801676B1 (en) * 2003-06-24 2004-10-05 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device with a buffer plug
US7037770B2 (en) 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices

Also Published As

Publication number Publication date
US7928442B2 (en) 2011-04-19
KR100833498B1 (ko) 2008-05-29
WO2008048002A1 (en) 2008-04-24
US20090261383A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
KR100779091B1 (ko) 변조된 두께의 게이트절연막을 포함하는 광소자
US10901244B2 (en) Method and system for a low parasitic silicon high-speed phase modulator using PN finger waveguides
JP5823376B2 (ja) 高速データレート用の半導体・オン・インシュレータ光変調器
US20150293384A1 (en) Optical waveguide element and optical modulator
KR100833498B1 (ko) 스트레인드 베리드 채널을 구비하는 광소자
US7184613B2 (en) Phase shifting optical device with dopant barrier
JP5831165B2 (ja) 半導体光素子
US20210313306A1 (en) Method and system for selectively illluminated integrated photodetectors with configured launching and adaptive junction profile for bandwidth improvement
KR100825723B1 (ko) 에지효과를 갖는 게이트절연막을 포함하는 광소자
US11106061B2 (en) Method and system for a low-voltage integrated silicon high-speed modulator
WO2009157128A1 (ja) 光制御素子、及び光導波路回路
US20120294563A1 (en) Electro-optic silicon modulator
Jeong et al. 1× 4 channel Si-nanowire microring-assisted multiple delayline-based optical MUX/DeMUX
WO2008080428A1 (en) Waveguide photodetector in germanium on silicon
US20220179245A1 (en) Multi-doped slab silicon optical modulator
US11556043B2 (en) Monolithic III-V-on-silicon opto-electronic phase modulator with a ridge waveguide
FR3098312A1 (fr) composant semi-conducteur actif, composant passif à base de silicium, assemblage desdits composants et procédé de couplage entre guides d’ondes
Feng et al. Recent advances in manufactured silicon photonics
Lin et al. Germanium photodetectors with 60-nm absorption coverage extension and∼ 2× quantum efficiency enhancement across L-band

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee