KR20080032852A

KR20080032852A - Display substrate and method of manufacturing thereof

Info

Publication number: KR20080032852A
Application number: KR1020060098887A
Authority: KR
Inventors: 정선교; 박주용; 정지영; 조우식
Original assignee: 삼성전자주식회사
Priority date: 2006-10-11
Filing date: 2006-10-11
Publication date: 2008-04-16

Abstract

A display substrate and a manufacturing method thereof are provided to form a dual spacer including main and sub spacers by patterning one photo layer and enable the sub spacer to prevent collapse of the main spacer and increase distribution effects of external pressure, thereby solving problems such as smear faults and ensuring a load margin of LC material. A light blocking pattern(220) partitions plural pixel areas(P). A color filter(230) is formed in each pixel area. A common electrode layer(CE) is formed on the light blocking pattern and the color filter. A dual spacer(400) is formed on the common electrode layer corresponding to the light blocking pattern, and comprises a main spacer(410) of a cross shape and a sub spacer(420a) spaced from an edge of the main spacer.

Description

DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THEREOF}

도 1은 본 발명의 제1 실시예에 따른 표시 패널의 평면도이다.1 is a plan view of a display panel according to a first exemplary embodiment of the present invention.

도 2는 도 1의 I-I’라인을 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 3a 및 도 3b는 본 발명의 제2 실시예에 따른 표시 기판을 제조하는 방법을 설명하기 위한 공정도들이다.3A and 3B are flowcharts illustrating a method of manufacturing a display substrate according to a second exemplary embodiment of the present invention.

도 4는 듀얼 스페이서를 제조하기 위한 마스크의 평면도이다.4 is a plan view of a mask for making dual spacers.

도 5a 및 도 5b는 본 발명의 제3 실시예에 따른 표시 기판의 제조하는 방법을 설명하기 위한 공정도들이다. 5A and 5B are flowcharts illustrating a method of manufacturing a display substrate according to a third exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

500 : 표시 패널 100 : 제1 표시 기판500: display panel 100: first display substrate

200 : 제2 표시 기판 400, 402 : 제1, 제2 듀얼 스페이서200: second display substrate 400, 402: first and second dual spacers

410, 412 : 제1, 제2 메인 스페이서410 and 412: first and second main spacers

420a, 422a : 제1, 제2 서브 스페이서420a and 422a: first and second sub spacers

600 : 마스크 610 : 개구부600: mask 610: opening

620a, 620b : 제1, 제2 회절부 630 : 차단부620a and 620b: first and second diffraction sections 630: blocking section

250, 160 : 제1, 제2 포토층250 and 160: first and second photo layers

본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 제품의 구조적 안정성 및 표시 품질을 향상시키고, 제조 공정의 신뢰성을 향상시킬 수 있는 표시 기판 및 이의 제조방법에 관한 것이다. The present invention relates to a display substrate and a method for manufacturing the same, and more particularly, to a display substrate and a method for manufacturing the same that can improve the structural stability and display quality of the product, and improve the reliability of the manufacturing process.

일반적으로, 액정표시패널은 스위칭 소자를 포함하는 어레이 기판과, 어레이 기판과 대향하고 컬러필터들을 포함하는 대향 기판과, 어레이 기판 및 대향 기판 사이에 개재되어 형성된 액정층을 포함한다. 어레이 기판 및 대향 기판이 결합하여 소정 두께의 액정층을 형성하고, 액정층에 액정 물질이 수용된다. 어레이 기판 및 대향 기판 사이의 액정층의 두께를 균일하게 유지하기 위해서 어레이 기판 및 대향 기판 중 어느 하나의 기판 상에 셀 갭 유지 부재를 형성하고, 셀 갭 유지 부재는 비즈 스페이서와 컬럼 스페이서가 있다.In general, the liquid crystal display panel includes an array substrate including a switching element, an opposite substrate facing the array substrate and including color filters, and a liquid crystal layer interposed between the array substrate and the opposite substrate. The array substrate and the opposing substrate combine to form a liquid crystal layer having a predetermined thickness, and the liquid crystal material is accommodated in the liquid crystal layer. In order to maintain the thickness of the liquid crystal layer between the array substrate and the opposing substrate uniformly, a cell gap holding member is formed on either of the array substrate and the opposing substrate, and the cell gap holding member includes a bead spacer and a column spacer.

컬럼 스페이서는 기판 상에 유기 물질을 형성한 후, 포토 공정을 통해 유기 물질을 패터닝하여 형성된 것으로, 원하는 위치에 형성될 수 있고, 그 결과 액정표시패널의 개구율을 향상시킬 수 있다. 비즈 스페이서는 다수의 알갱이가 기판 상에 형성된 것으로, 구슬 형상으로 이루어지기 때문에 외부로부터 충격이 가해지더라도 충격을 완화시키는 완충 작용을 할 수 있다. The column spacer is formed by forming an organic material on a substrate and then patterning the organic material through a photo process. The column spacer may be formed at a desired position, and as a result, an opening ratio of the liquid crystal display panel may be improved. The beads spacer is formed of a plurality of grains on the substrate, and since the beads spacer is formed in a bead shape, the beads spacer may have a shock absorbing effect to alleviate the impact even if an impact is applied from the outside.

한편, 컬럼 스페이서는 액정 주입 공정의 마진과, 외부의 압력에도 액정표시패널의 셀 갭을 유지할 수 있는 특성이 요구된다. 컬럼 스페이서의 밀도, 즉 기판 상에 형성된 컬럼 스페이서의 단위 면적 당 개수가 증가할수록 액정 주입 공정의 마진은 협소해지는 반면, 외압에 대한 내성은 향상된다. 이와 반대로, 상기 컬럼 스페이서의 밀도가 감소할수록 액정 주입 공정의 마진은 향상되나 외압에 대한 내성은 저하된다. 이에 따라, 기판에 외압을 가하는 경우에 발생하기 쉬운 스미어(Smear) 불량, 두드림 현상 등의 여러 가지 문제점이 나타나고 있어 액정 주입 공정의 마진과 외압에 대한 내성을 동시에 최적화시키는 구조가 필요하다.On the other hand, the column spacer is required to maintain the margin of the liquid crystal injection process and the cell gap of the liquid crystal display panel even under external pressure. As the density of the column spacer, that is, the number per unit area of the column spacer formed on the substrate increases, the margin of the liquid crystal injection process narrows, while the resistance to external pressure is improved. In contrast, as the density of the column spacer decreases, the margin of the liquid crystal injection process is improved, but the resistance to external pressure is reduced. Accordingly, various problems, such as smear defects and tapping, which are likely to occur when an external pressure is applied to the substrate, have emerged. Therefore, a structure for optimizing margins and resistance to external pressure in the liquid crystal injection process is needed simultaneously.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 제품의 구조적 안정성 및 표시 품질을 향상시킨 표시 기판을 제공하는 것이다.Accordingly, the technical problem of the present invention was conceived in this respect, and an object of the present invention is to provide a display substrate having improved structural stability and display quality of a product.

본 발명의 다른 목적은 제조 공정의 신뢰성을 향상시킨 표시 기판의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method for manufacturing a display substrate with improved reliability of a manufacturing process.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은 복수의 화소 영역들을 구획하는 차광 패턴, 각 화소 영역에 형성된 컬러필터, 상기 차광 패턴 및 컬러필터 상에 형성된 공통 전극층 및 상기 차광 패턴과 대응하는 상기 공통 전극층 상에 형성되고, 십자 형상의 메인 스페이서 및 상기 메인 스페이서의 에지와 이격되어 형성된 서브 스페이서를 포함하는 듀얼 스페이서를 포함한다.According to at least one example embodiment of the inventive concepts, a display substrate may include a light blocking pattern partitioning a plurality of pixel areas, a color filter formed in each pixel area, a common electrode layer formed on the light blocking pattern and the color filter, and the light blocking pattern. And a dual spacer formed on the common electrode layer corresponding to and including a cross-shaped main spacer and a sub spacer spaced apart from an edge of the main spacer.

상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법은 복수의 화소 영역들을 구획하는 차광 패턴을 형성하는 단계, 각 화소 영 역에 컬러필터를 형성하는 단계, 상기 화소 영역들의 모서리들과 인접한 상기 차광 패턴 상에 배치되고, 십자 형상의 메인 스페이서 및 상기 메인 스페이서의 에지와 이격되어 형성된 서브 스페이서를 포함하는 듀얼 스페이서를 형성하는 단계 및 상기 차광 패턴 및 컬러필터 상에 공통 전극층을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a display substrate, the method including forming a light shielding pattern for dividing a plurality of pixel regions, forming a color filter in each pixel region, and forming the pixel region. Forming a dual spacer disposed on the light shielding pattern adjacent to corners of the field and including a cross-shaped main spacer and a sub spacer spaced apart from an edge of the main spacer and a common electrode layer on the light shielding pattern and the color filter Forming a step.

이러한 표시 기판 및 이의 제조 방법에 따르면, 듀얼 스페이서의 서브 스페이서에 의해 메인 스페이서의 무너짐이 방지되고, 스미어 불량의 문제점을 개선할 수 있으며, 액정 물질의 적하 마진을 확보할 수 있다. 이에 따라, 제품의 구조적 안정성 및 표시 품질을 향상시키고, 제조 공정의 신뢰성을 향상시킬 수 있다.According to the display substrate and the manufacturing method thereof, the main spacers can be prevented from collapsing due to the sub spacers of the dual spacers, the problem of smear failure can be improved, and the dropping margin of the liquid crystal material can be secured. Accordingly, the structural stability and display quality of the product can be improved, and the reliability of the manufacturing process can be improved.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 및 도 2를 참조하면, 표시 패널(500)은 제1 표시 기판(100)과, 제2 표시 기판(200)과, 액정층(300)을 포함하고, 제1 표시 기판(100) 및 제2 표시 기판(200) 사이에 배치된 제1 듀얼 스페이서(400)를 포함한다.1 and 2, the display panel 500 includes a first display substrate 100, a second display substrate 200, and a liquid crystal layer 300, and includes a first display substrate 100 and The first dual spacer 400 is disposed between the second display substrate 200.

제1 표시 기판(100)은 제1 베이스 기판(110) 상에 제1 방향으로 길게 연장되고 상기 제1 방향과 수직한 제2 방향으로 복수개가 병렬로 배치된 게이트 배선(GL)과, 상기 제2 방향으로 길게 연장되고 상기 제1 방향으로 복수개가 병렬로 배치된 소스 배선(DL)을 포함한다. 게이트 배선(GL)과 소스 배선(DL)이 교차하여 화소 영역(P)을 구획하고, 화소 영역(P)에는 스위칭 소자(TFT)와, 스위칭 소자(TFT)와 전 기적으로 연결된 화소 전극(PE)이 형성된다. The first display substrate 100 may include a plurality of gate lines GL extending in a first direction on the first base substrate 110 and arranged in parallel in a second direction perpendicular to the first direction. It includes a source wiring DL extending in two directions and a plurality in parallel in the first direction. The gate line GL and the source line DL intersect to partition the pixel region P. The pixel region P has a switching element TFT and a pixel electrode PE electrically connected to the switching element TFT. ) Is formed.

게이트 배선(GL) 및 스위칭 소자(TFT)의 게이트 전극(G)은 제1 베이스 기판(110) 상에 형성된 게이트 금속층을 패터닝하여 형성한다. 상기 게이트 금속층은 예를 들어, 저저항 금속 물질인 구리(Cu)를 포함하는 단일막으로 형성되거나, 물리적 성질이 서로 다른 2 이상의 금속층이 적층된 구조로 형성될 수 있다. The gate electrode G of the gate line GL and the switching element TFT is formed by patterning a gate metal layer formed on the first base substrate 110. For example, the gate metal layer may be formed of a single layer including copper (Cu), which is a low resistance metal material, or may be formed of a structure in which two or more metal layers having different physical properties are stacked.

게이트 배선(GL) 및 스위칭 소자(TFT)의 게이트 전극(G) 상에 게이트 절연층(120)을 형성한다. 게이트 절연층(120)은 예를 들어, 질화 실리콘(SiNx)으로 이루어진다. 게이트 전극(G) 상의 게이트 절연층(130) 상에 반도체층(132) 및 오믹 콘택층(134)을 형성한다. 반도체층(132)은 예를 들어, 비정질 실리콘(a-Si)으로 이루어지고, 오믹 콘택층(134)은 예를 들어, n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 이루어진다.A gate insulating layer 120 is formed on the gate electrode G of the gate line GL and the switching element TFT. The gate insulating layer 120 is made of, for example, silicon nitride (SiNx). The semiconductor layer 132 and the ohmic contact layer 134 are formed on the gate insulating layer 130 on the gate electrode G. The semiconductor layer 132 is made of, for example, amorphous silicon (a-Si), and the ohmic contact layer 134 is made of, for example, amorphous silicon (n + a-Si) doped with a high concentration of n-type impurities. .

소스 배선(DL), 스위칭 소자(TFT)의 소스 전극(S) 및 드레인 전극(D)은 반도체층(132) 및 오믹 콘택층(134)을 포함하는 제1 베이스 기판(110) 상에 형성된 소스 금속층을 패터닝하여 형성한다. 상기 소스 금속층은 저저항 금속 물질로 이루어진 단일막이거나, 물리적 성질이 서로 다른 2 이상의 금속층이 적층되어 형성될 수 있다. The source wiring DL, the source electrode S and the drain electrode D of the switching element TFT are formed on the first base substrate 110 including the semiconductor layer 132 and the ohmic contact layer 134. It forms by patterning a metal layer. The source metal layer may be a single layer made of a low resistance metal material, or may be formed by stacking two or more metal layers having different physical properties.

게이트 배선(GL)과 소스 배선(DL)이 교차하는 교차점에는 게이트 배선(GL), 게이트 절연층(120) 및 소스 배선(DL)이 순차적으로 적층된 구조를 갖는다. 소스 배선(DL)을 형성하는 공정에 따라, 상기 교차점은 게이트 배선(GL), 게이트 절연층(120), 반도체층(132), 오믹 콘택층(134) 및 소스 배선(DL)이 순차적으로 적층된 구조로 형성될 수 있다.The intersection of the gate line GL and the source line DL has a structure in which the gate line GL, the gate insulating layer 120, and the source line DL are sequentially stacked. According to the process of forming the source wiring DL, the intersection is formed by sequentially stacking the gate wiring GL, the gate insulating layer 120, the semiconductor layer 132, the ohmic contact layer 134, and the source wiring DL. It can be formed into a structure.

게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함하는 스위칭 소자(TFT)와, 소스 배선(DL)이 형성된 제1 베이스 기판(110) 상에 패시베이션층(140) 및 유기층(150)을 순차적으로 형성한다. 패시베이션층(140) 및 유기층(150)에는 각각 홀들이 형성되어 상기 홀들을 통해 드레인 전극(D)의 일단부를 노출시키는 콘택홀(CNT)을 이룬다. 패시베이션층(140)은 예를 들어, 질화 실리콘(SiNx)으로 이루어지고, 유기층(150)은 예를 들어, 감광성 유기 물질로 이루어질 수 있다.The passivation layer 140 and the organic layer on the switching element TFT including the gate electrode G, the source electrode S, and the drain electrode D, and the first base substrate 110 on which the source wiring DL is formed. 150 are sequentially formed. Holes are formed in each of the passivation layer 140 and the organic layer 150 to form a contact hole CNT exposing one end of the drain electrode D through the holes. The passivation layer 140 may be made of, for example, silicon nitride (SiNx), and the organic layer 150 may be made of, for example, a photosensitive organic material.

유기층(150) 상에는 화소 전극(PE)이 형성된다. 화소 전극(PE)은 콘택홀(CNT)을 통해 드레인 전극(D)의 일단부와 접촉하여 스위칭 소자(TFT)와 전기적으로 연결된다. 화소 전극(PE)은 예를 들어, 인듐 틴 옥사이드(Indium Tin Oxide : 이하, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : 이하, IZO)로 이루어질 수 있다. The pixel electrode PE is formed on the organic layer 150. The pixel electrode PE is electrically connected to the switching element TFT by contacting one end of the drain electrode D through the contact hole CNT. The pixel electrode PE may be formed of, for example, indium tin oxide (ITO) or indium zinc oxide (IZO).

제2 표시 기판(200)은 제2 베이스 기판(210)의 화소 영역(P)을 구획하는 차광 패턴(220)과, 화소 영역(P)에 형성된 컬러필터(230)와, 차광 패턴(220) 및 컬러필터(230) 상에 순차적으로 형성된 오버 코팅층(240), 공통 전극층(CE) 및 제1 듀얼 스페이서(400)를 포함한다.The second display substrate 200 includes a light shielding pattern 220 partitioning the pixel region P of the second base substrate 210, a color filter 230 formed in the pixel region P, and a light shielding pattern 220. And an overcoat layer 240, a common electrode layer CE, and a first dual spacer 400 sequentially formed on the color filter 230.

차광 패턴(220)은 제1 표시 기판(100)의 게이트 배선(GL) 및 소스 배선(DL)과 대응하여 화소 영역(P)을 구획하고, 스위칭 소자(TFT)와 대응하여 외부광이 스위칭 소자(TFT)로 유입되어 누설 전류가 발생하는 것을 방지한다. 차광 패턴(220)은 제2 베이스 기판(210) 상에 크롬(Cr) 등의 금속 물질로 이루어지거나 유기 물질 로 이루어진 차광층을 형성하고, 상기 차광층을 패터닝하여 형성한다.The light blocking pattern 220 partitions the pixel region P corresponding to the gate line GL and the source line DL of the first display substrate 100, and external light is switched to correspond to the switching element TFT. (TFT) prevents leakage current from occurring. The light blocking pattern 220 is formed on the second base substrate 210 by forming a light blocking layer made of a metal material such as chromium (Cr) or an organic material, and patterning the light blocking layer.

컬러필터(230)는 컬러를 발하는 포토층으로 이루어지고, 복수의 컬러필터들이 각 화소 영역에 반복적으로 배치되어 다양한 컬러를 표현할 수 있다. 컬러필터(230)는 예를 들어, 레드(Red), 그린(Green) 및 블루(Blue) 컬러 중 어느 하나의 컬러를 발할 수 있다.The color filter 230 is formed of a photo layer that emits color, and a plurality of color filters may be repeatedly arranged in each pixel area to express various colors. The color filter 230 may emit, for example, any one of red, green, and blue colors.

차광 패턴(220) 및 컬러필터(230) 상에 형성된 오버 코팅층(240)은 제2 표시 기판(200)을 평탄화시키고, 하부막의 이물질이 오버 코팅층(240) 상에 형성된 공통 전극층(CE)으로 유입되는 것을 차단시킨다. 오버 코팅층(240)은 예를 들어, 감광성 유기 물질로 이루어지고, 경우에 따라 오버 코팅층(240)은 생략될 수 있다. 공통 전극층(CE)은 화소 전극(PE)과 대향하여 공통 전압을 인가한다. 공통 전극층(CE)은 투명하고 도전성 있는 물질, 예를 들어, ITO, IZO로 이루어질 수 있다.The overcoat layer 240 formed on the light blocking pattern 220 and the color filter 230 planarizes the second display substrate 200, and foreign matters of the lower layer flow into the common electrode layer CE formed on the overcoat layer 240. Block the work. The overcoat layer 240 may be formed of, for example, a photosensitive organic material, and in some cases, the overcoat layer 240 may be omitted. The common electrode layer CE applies a common voltage to face the pixel electrode PE. The common electrode layer CE may be made of a transparent and conductive material, for example, ITO or IZO.

제1 듀얼 스페이서(400)는 제2 표시 기판(200)의 차광 패턴(220)과 대응하는 영역의 공통 전극층(CE) 상에 형성되고, 바람직하게는 화소 영역(P)들이 모서리들과 인접한 차광 패턴(220) 상에 형성된다. 제1 듀얼 스페이서(400)는 차광 패턴(220) 상에 형성되어 화소 영역(P)의 액정 분자들의 움직임에 영향을 최소화할 수 있다. 제1 듀얼 스페이서(400)는 제1 메인 스페이서(410)와, 제1 메인 스페이서(410)와 동일한 포토층으로 형성된 제1 서브 스페이서들(420a, 420b, 420c, 420d)을 포함한다. The first dual spacer 400 is formed on the common electrode layer CE in an area corresponding to the light blocking pattern 220 of the second display substrate 200, and preferably, the pixel areas P are adjacent to corners. It is formed on the pattern 220. The first dual spacer 400 may be formed on the light blocking pattern 220 to minimize the influence on the movement of liquid crystal molecules in the pixel region P. Referring to FIG. The first dual spacer 400 includes a first main spacer 410 and first sub spacers 420a, 420b, 420c, and 420d formed of the same photo layer as the first main spacer 410.

제1 메인 스페이서(410)는 십자 형상으로 형성되고, 제1 서브 스페이서들(420a, 420b, 420c, 420d)은 제1 메인 스페이서(410)의 에지와 이격되어 제1 메 인 스페이서(410)의 외곽에 형성된다. 제1 메인 스페이서(410) 및 제1 서브 스페이서들(420a, 420b, 420c, 420d)을 포함하는 제1 듀얼 스페이서(400)가 게이트 배선(GL) 및 소스 배선(DL)의 교차점과 대응하는 차광 패턴(220) 상에 형성될 수 있다. The first main spacer 410 is formed in a cross shape, and the first sub spacers 420a, 420b, 420c, and 420d are spaced apart from the edge of the first main spacer 410 to form the first main spacer 410. It is formed on the outskirts. The first dual spacer 400 including the first main spacer 410 and the first sub spacers 420a, 420b, 420c, and 420d blocks light corresponding to the intersection of the gate line GL and the source line DL. It may be formed on the pattern 220.

바람직하게는 도 1에 도시된 바와 같이, 외부광의 차단 영역을 최대로 활용하기 위해 제1 메인 스페이서(410)는 상기 교차점 및 상기 교차점과 인접한 게이트 배선(GL) 및 소스 배선(DL)으로 연장되어 상기 십자 형상을 이루고, 제1 서브 스페이서들(420a, 420b, 420c, 420d)을 제1 메인 스페이서(410)의 상기 에지에 각각 형성할 수 있다.Preferably, as shown in FIG. 1, the first main spacer 410 extends to the intersection point and the gate line GL and the source line DL adjacent to the intersection point to maximize the blocking region of the external light. The cross-shaped shape may form first sub spacers 420a, 420b, 420c, and 420d on the edges of the first main spacers 410, respectively.

일례로, 제1 메인 스페이서(410)의 각 에지(edge)에 대응하여 4개의 제1 서브 스페이서(420a, 420b, 420c, 420d)가 형성되고, 각 제1 서브 스페이서(420a, 420b, 420c, 420d)는 제1 메인 스페이서(410)의 상기 에지와 평행한 바(bar) 형상으로 형성된다. 제1 메인 스페이서(410)는 제1 메인 스페이서(410)를 기준으로 상기 십자 형상의 제1 메인 스페이서(410)의 제1 에지와, 상기 제1 에지의 반대 방향에 형성된 제2 에지와 이격되어 각각 제1 서브 스페이서(420a, 420b)가 형성되고, 상기 제1 및 제2 에지와 수직한 제3 에지 및 상기 제3 에지와 마주하는 제4 에지와 이격되어 각각 다른 제1 서브 스페이서(420c, 420d)가 형성된다. For example, four first sub spacers 420a, 420b, 420c, and 420d are formed to correspond to edges of the first main spacer 410, and each of the first sub spacers 420a, 420b, 420c, 420d is formed in a bar shape parallel to the edge of the first main spacer 410. The first main spacer 410 is spaced apart from a first edge of the cross-shaped first main spacer 410 based on the first main spacer 410 and a second edge formed in an opposite direction to the first edge. First sub spacers 420a and 420b are formed, respectively, and are spaced apart from the third edge perpendicular to the first and second edges and the fourth edge facing the third edge, respectively. 420d) is formed.

상기 제1 에지와 이격되어 형성된 제1 서브 스페이서(420a)는 게이트 배선(GL)의 연장 방향으로 길게 상기 바 형상으로 형성된다. 제1 메인 스페이서(410)의 상기 각 에지에 형성된 제1 서브 스페이서(420a, 420b, 420c, 420d)의 높이는 서로 같게 형성된다. 제1 메인 스페이서(410)의 제1 높이(x)는 제1 서브 스페이서들(420a, 420b, 420c, 420d)의 제2 높이(y)보다 높게 형성된다.The first sub spacer 420a formed to be spaced apart from the first edge is formed in the bar shape in the extending direction of the gate line GL. The heights of the first sub spacers 420a, 420b, 420c, and 420d formed at the respective edges of the first main spacer 410 are the same. The first height x of the first main spacer 410 is formed to be higher than the second height y of the first sub spacers 420a, 420b, 420c, and 420d.

액정층(300)은 제1 표시 기판(100) 및 제2 표시 기판(200)이 대향하여 이루는 공간이며, 상기 공간에 액정 물질이 수용된다. 화소 전극(PE) 및 공통 전극층(CE) 사이에 형성된 전계의 방향 및 전계의 세기에 의해 광의 투과율이 조절되고, 이에 따라 상기 액정 물질이 움직여 화상을 표시할 수 있다.The liquid crystal layer 300 is a space where the first display substrate 100 and the second display substrate 200 face each other, and the liquid crystal material is accommodated in the space. The transmittance of light is controlled by the direction of the electric field and the intensity of the electric field formed between the pixel electrode PE and the common electrode layer CE. Accordingly, the liquid crystal material may move to display an image.

본 발명의 제1 듀얼 스페이서(400)에 따르면, 제1 메인 스페이서(410)는 상기 십자 형상으로 형성됨으로써 외부로부터 표시 패널(500)에 압력이 가해지더라도 제1 메인 스페이서(410)의 사방으로 상기 외압을 분산시킬 수 있다. 제1 서브 스페이서들(420a, 420b, 420c, 420d)이 제1 메인 스페이서(410)의 주변에 형성됨으로써 제1 메인 스페이서(410)가 상기 외압의 분산 효과를 향상시키고, 상기 외압에 의해 무너지는 것을 방지하며, 스미어 현상이 발생하는 것을 방지할 수 있다. 이에 따라, 상기 외압에 의한 액정층(300)의 손상 및 변형을 최소화함으로써 제품의 신뢰성을 향상시킬 수 있다.According to the first dual spacer 400 of the present invention, since the first main spacer 410 is formed in the cross shape, even if pressure is applied to the display panel 500 from the outside, the first main spacer 410 is disposed in all directions of the first main spacer 410. External pressure can be dispersed. As the first sub spacers 420a, 420b, 420c, and 420d are formed around the first main spacer 410, the first main spacer 410 improves the dispersion effect of the external pressure and is collapsed by the external pressure. It is possible to prevent the smear phenomenon from occurring. Accordingly, the reliability of the product may be improved by minimizing damage and deformation of the liquid crystal layer 300 due to the external pressure.

도 2에는 제1 듀얼 스페이서(400)가 제2 표시 기판(200) 상에 형성되는 것을 일례로 하여 도시하였으나, 이와 달리 듀얼 스페이서(400)는 제1 표시 기판(100) 상에 형성될 수 있다. 듀얼 스페이서가 제1 표시 기판(100) 상에 형성되는 경우에는 외부광이 투과되지 않는 게이트 배선(GL) 또는 소스 배선(DL)과 대응하여 형성된다. 바람직하게는 게이트 배선(GL) 및 소스 배선(DL)이 교차하는 교차점에 대응하여 상기 듀얼 스페이서가 형성된다.In FIG. 2, the first dual spacer 400 is formed on the second display substrate 200 as an example. Alternatively, the dual spacer 400 may be formed on the first display substrate 100. . When the dual spacer is formed on the first display substrate 100, the dual spacer is formed to correspond to the gate line GL or the source line DL through which external light is not transmitted. Preferably, the dual spacer is formed corresponding to the intersection point of the gate line GL and the source line DL.

이하, 도 3a 내지 도 4를 참조하여 듀얼 스페이서를 형성하는 방법을 상세하게 후술하기로 한다.Hereinafter, a method of forming a dual spacer will be described in detail with reference to FIGS. 3A to 4.

도 3a 및 도 3b는 본 발명의 제2 실시예에 따른 표시 기판을 제조하는 방법을 설명하기 위한 공정도들이다. 3A and 3B are flowcharts illustrating a method of manufacturing a display substrate according to a second exemplary embodiment of the present invention.

도 3a 및 도 3b에는 표시 기판의 제조 공정이 도 1의 Ⅱ-Ⅱ′라인을 따라 절단한 단면도로 도시된다. 도 3a를 참조하면, 제2 베이스 기판(210) 상에 각 화소 영역(P)을 구획하는 차광 패턴(220)을 형성하고, 화소 영역(P)에 컬러필터(230)를 형성한다. 차광 패턴(220) 및 컬러필터(230) 상에 오버 코팅층(240) 및 공통 전극층(CE)을 순차적으로 형성한다.3A and 3B illustrate a cross-sectional view of the manufacturing process of the display substrate taken along the line II-II ′ of FIG. 1. Referring to FIG. 3A, a light blocking pattern 220 partitioning each pixel area P is formed on the second base substrate 210, and a color filter 230 is formed in the pixel area P. Referring to FIG. The overcoat layer 240 and the common electrode layer CE are sequentially formed on the light blocking pattern 220 and the color filter 230.

구체적으로, 제2 베이스 기판(210) 상에 차광층(미도시)을 형성하고, 상기 차광층을 패터닝하여 차광 패턴(220)을 형성한다. 차광 패턴(220)을 포함하는 제2 베이스 기판(210) 상에 컬러 포토층(미도시)을 형성하고, 상기 컬러 포토층을 패터닝하여 컬러필터(230)를 형성한다. 상기 컬러 포토층의 컬러에 따라 컬러필터(230)의 컬러가 정해진다. 차광 패턴(220)을 기준으로 차광 패턴(220)의 일측에 형성된 컬러필터(230)와, 상기 일측의 반대측에 형성된 컬러필터(230)의 컬러는 서로 다르게 형성된다. 예를 들어, 상기 일측에 레드 컬러필터가 형성된 경우, 상기 반대측에는 그린 컬러필터가 형성될 수 있다.Specifically, a light blocking layer (not shown) is formed on the second base substrate 210, and the light blocking layer is patterned to form the light blocking pattern 220. A color photo layer (not shown) is formed on the second base substrate 210 including the light blocking pattern 220, and the color photo layer is patterned to form the color filter 230. The color of the color filter 230 is determined according to the color of the color photo layer. The color of the color filter 230 formed on one side of the light blocking pattern 220 and the color filter 230 formed on the opposite side of the side of the light blocking pattern 220 are formed differently. For example, when the red color filter is formed on one side, the green color filter may be formed on the opposite side.

차광 패턴(220), 컬러필터(230), 오버 코팅층(240) 및 공통 전극층(CE)이 형성된 제2 베이스 기판(210) 상에 제1 포토층(250)을 형성한다. 제1 포토층(250)은 감광성 유기 물질로 이루어지고, 상기 감광성 유기 물질은 예를 들어, 광이 조사되는 영역은 잔류하고, 상기 광이 차단되는 영역은 현상액에 의해 제거되는 네가티브형 포토레지스트이다.The first photo layer 250 is formed on the second base substrate 210 on which the light shielding pattern 220, the color filter 230, the overcoat layer 240, and the common electrode layer CE are formed. The first photo layer 250 is made of a photosensitive organic material. For example, the photosensitive organic material is a negative photoresist in which a region to which light is irradiated remains and a region in which the light is blocked is removed by a developer. .

도 3b 및 도 4를 참조하면, 제1 포토층(250)이 형성된 제2 베이스 기판(210) 상에 마스크(600)를 배치하여 마스크(600)의 상부로부터 제1 포토층(250)을 향해 외부광을 조사한다. 상기 외부광에 노광된 제1 포토층(250)은 제1 메인 스페이서(410) 및 제1 서브 스페이서들(420a, 420b)을 포함하는 제1 듀얼 스페이서(400)로 패터닝된다. Referring to FIGS. 3B and 4, the mask 600 is disposed on the second base substrate 210 on which the first photo layer 250 is formed to face the first photo layer 250 from the top of the mask 600. Irradiate external light. The first photo layer 250 exposed to the external light is patterned into a first dual spacer 400 including a first main spacer 410 and first sub spacers 420a and 420b.

마스크(600)는 상기 외부광을 통과시키는 개구부(610)와, 상기 외부광을 차단하는 차단부(630)와, 상기 외부광을 부분적으로 통과시키는 회절부들(620a, 620b)을 포함한다. 상기 노광된 제1 포토층(250)은 개구부(610)와 대응하여 제1 메인 스페이서(410)를 형성하고, 제1 및 제2 회절부(620a, 620b)와 대응하여 제1 서브 스페이서들(420a, 420b)을 형성하며, 차단부(630)와 대응하는 제1 포토층(250)은 상기 현상액에 의해 제거된다. The mask 600 includes an opening 610 for passing the external light, a blocking part 630 for blocking the external light, and diffraction parts 620a and 620b for partially passing the external light. The exposed first photo layer 250 forms a first main spacer 410 corresponding to the opening 610, and corresponds to the first and second diffraction parts 620a and 620b to form first sub spacers ( 420a and 420b are formed, and the first photo layer 250 corresponding to the blocking part 630 is removed by the developer.

개구부(610)는 제1 듀얼 스페이서(400)의 제1 메인 스페이서(410)의 형상을 결정하고, 개구부(610)는 예를 들어 십자형으로 형성된다. 상기 회절부들(620a, 620b)은 개구부(610)의 에지에 각각 형성되는 것이 바람직하다. 개구부(610)가 통과시키는 상기 외부광의 비율을 100으로 한 경우, 상기 100보다는 작고 차단부(630)가 통과시키는 상기 외부광의 비율보다는 많은 비율로 상기 외부광이 상기 회절부들(620a, 620b)을 통과한다. 제1 및 제2 회절부(620a, 620b)를 통과한 상기 외부광의 비율이 개구부(610)를 통과한 상기 외부광의 비율보다 적으므로 제1 서브 스페이서(420a, 420b)의 제2 높이는 제1 메인 스페이서(410)의 제1 높이보다 낮게 형성된다. 마스크(600)는 슬릿(Slit)들이 형성된 회절부들(620a, 620b)들을 포함하는 슬릿 마스크를 일례로 설명하였지만, 회절부들이 하프 톤(Half Tone) 처리된 하프 톤 마스크를 이용할 수 있다. The opening 610 determines the shape of the first main spacer 410 of the first dual spacer 400, and the opening 610 is formed in a cross shape, for example. The diffraction parts 620a and 620b are preferably formed at edges of the opening 610, respectively. When the ratio of the external light passing through the opening 610 is set to 100, the external light passes the diffraction parts 620a and 620b at a ratio smaller than 100 and greater than the ratio of the external light passing through the blocking unit 630. To pass. Since the ratio of the external light passing through the first and second diffraction parts 620a and 620b is less than the ratio of the external light passing through the opening 610, the second height of the first sub spacers 420a and 420b is determined by the first main. It is formed lower than the first height of the spacer 410. Although the mask 600 has been described as a slit mask including the diffraction parts 620a and 620b in which the slits are formed as an example, a half tone mask in which the diffraction parts are half-tone processed may be used.

도 5a 및 도 5b에는 표시 기판의 제조 공정이 도 1의 Ⅱ-Ⅱ′라인을 따라 절단한 단면도로 도시된다. 도 5a를 참조하면, 제1 베이스 기판(110) 상에 게이트 배선(GL), 게이트 절연층(120), 소스 배선(DL), 패시베이션층(140), 유기층(150) 및 화소 전극(PE)을 순차적으로 형성하고, 화소 전극(PE) 상에 제2 포토층(160)을 형성한다.5A and 5B illustrate a cross-sectional view of the manufacturing process of the display substrate taken along the line II-II ′ of FIG. 1. Referring to FIG. 5A, a gate wiring GL, a gate insulating layer 120, a source wiring DL, a passivation layer 140, an organic layer 150, and a pixel electrode PE are formed on a first base substrate 110. Are sequentially formed, and the second photo layer 160 is formed on the pixel electrode PE.

구체적으로, 제1 베이스 기판(110) 상에 게이트 금속층(미도시)을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 배선(GL)을 형성한다. 게이트 배선(GL) 상에 게이트 절연층(120)을 형성하고, 게이트 절연층(120) 상에 소스 금속층(미도시)을 형성한다. 상기 소스 금속층을 패터닝하여 소스 배선(DL)을 형성한다. 도 5a에는 도시되지 않았으나, 도 1과 같이 스위칭 소자(TFT)의 반도체층(132) 및 오믹 콘택층(134)을 형성하는 단계를 더 포함한다. Specifically, a gate metal layer (not shown) is formed on the first base substrate 110, and the gate metal layer is patterned to form a gate wiring GL. A gate insulating layer 120 is formed on the gate line GL, and a source metal layer (not shown) is formed on the gate insulating layer 120. The source metal layer is patterned to form a source wiring DL. Although not shown in FIG. 5A, the method may further include forming the semiconductor layer 132 and the ohmic contact layer 134 of the switching element TFT as shown in FIG. 1.

소스 배선(DL)에 패시베이션층(140) 및 유기층(150)을 순차적으로 형성하고, 유기층(150) 상에 예를 들어, ITO 또는 IZO로 이루어진 투명 전극층을 형성한다. 상기 투명 전극층을 패터닝하여 화소 전극(PE)을 형성한다.The passivation layer 140 and the organic layer 150 are sequentially formed on the source wiring DL, and a transparent electrode layer made of, for example, ITO or IZO is formed on the organic layer 150. The transparent electrode layer is patterned to form a pixel electrode PE.

화소 전극(PE)을 포함하는 제1 베이스 기판(110) 상에 제2 포토층(160)을 형성한다. 제2 포토층(160)은 감광성 유기 물질로 이루어지고, 예를 들어 외부광이 조사되는 영역이 제거되는 네가티브형 포토레지스트로 이루어진다.The second photo layer 160 is formed on the first base substrate 110 including the pixel electrode PE. The second photo layer 160 is made of a photosensitive organic material, and is made of, for example, a negative photoresist from which an area to which external light is irradiated is removed.

도 5b를 참조하면, 제2 포토층(160)을 포함하는 제1 베이스 기판(110) 상에 마스크(600)를 배치하고, 마스크(600)의 상부로부터 제2 포토층(160)을 향해 외부광을 조사한다. 상기 외부광에 노광된 제2 포토층(160)은 제2 메인 스페이서(412) 및 제2 서브 스페이서들(422a, 422b)을 포함하는 제2 듀얼 스페이서(402)로 패터닝된다. 제2 듀얼 스페이서(402)는 게이트 배선(GL)과 소스 배선(DL)의 교차점에 형성된다. 마스크(600)는 도 3b에 도시된 제1 듀얼 스페이서(400)를 패터닝하기 위한 마스크와 동일하게 디자인된 마스크와 동일하므로 마스크에 대한 설명은 생략한다. Referring to FIG. 5B, the mask 600 is disposed on the first base substrate 110 including the second photo layer 160, and the exterior of the mask 600 is directed toward the second photo layer 160 from the top of the mask 600. Irradiate light. The second photo layer 160 exposed to the external light is patterned into a second dual spacer 402 including a second main spacer 412 and second sub spacers 422a and 422b. The second dual spacer 402 is formed at the intersection of the gate line GL and the source line DL. Since the mask 600 is the same as the mask designed in the same manner as the mask for patterning the first dual spacer 400 illustrated in FIG. 3B, the description of the mask is omitted.

상기 노광된 제2 포토층(160)은 개구부(610)와 대응하여 제2 메인 스페이서(412)를 형성하고, 제1 및 제2 회절부(620a, 620b)와 대응하여 제2 서브 스페이서들(422a, 422b)을 형성하며, 차단부(630)와 대응하는 제2 포토층(160)은 현상액에 의해 제거된다. 제2 메인 스페이서(412)의 제1 높이는 제2 서브 스페이서(422a, 422b)들의 제2 높이보다 높게 형성된다.The exposed second photo layer 160 forms a second main spacer 412 in correspondence with the opening 610, and second sub-spacers in correspondence with the first and second diffraction parts 620a and 620b. 422a and 422b, and the second photo layer 160 corresponding to the blocking part 630 is removed by a developer. The first height of the second main spacer 412 is higher than the second height of the second sub spacers 422a and 422b.

제2 듀얼 스페이서(402)의 제2 메인 스페이서(412) 및 제2 서브 스페이서들(422a, 422b)이 게이트 배선(GL)과 소스 배선(DL)의 상기 교차점에 형성될 수 있으나, 상기 교차점, 상기 교차점과 인접한 게이트 배선(GL) 및 소스 배선(DL)과 대응하여 외부광의 차단 영역을 최대로 활용하여 형성되는 것이 바람직하다. 예를 들 어, 십자 형상의 제2 메인 스페이서(412)의 상기 십자 형상의 중앙부가 상기 교차점에 대응하여 되며, 상기 십자 형상의 중앙부로부터 상기 십자 형상의 에지까지 연결된 부분이 상기 교차점과 인접한 소스 배선(DL) 상으로 연장되어 배치될 수 있다. 제2 서브 스페이서들(422a, 422b)은 상기 소스 배선(DL) 상으로 연장된 상기 십자 형상의 에지와 이격되어 소스 배선(DL) 상에 형성된다. 소스 배선(DL)과 대응하는 제2 서브 스페이서들(422a, 422b)과 다른 제2 서브 스페이서들(미도시)은 상기 십자 형상의 에지와 이격되어 게이트 배선(GL) 상에 배치된다.The second main spacer 412 and the second sub spacers 422a and 422b of the second dual spacer 402 may be formed at the intersection point of the gate line GL and the source line DL, but the intersection point, The gate line GL and the source line DL adjacent to the intersection point may be formed to maximize the blocking region of external light. For example, the cross-shaped center portion of the cross-shaped second main spacer 412 corresponds to the intersection point, and a portion of the cross-section connected from the center portion of the cross-shaped edge to the cross-shaped edge is adjacent to the intersection point. May be disposed extending over the DL. Second sub spacers 422a and 422b are formed on the source wiring DL to be spaced apart from the cross-shaped edge extending on the source wiring DL. The second sub spacers 422a and 422b corresponding to the source wiring DL and the other second sub spacers (not shown) are spaced apart from the cross-shaped edge and disposed on the gate wiring GL.

이상에서 상세하게 설명한 바에 의하면, 차광 패턴(220)에 대응하여 형성된 제1 듀얼 스페이서(400)의 제1 메인 스페이서(410)가 액정층(300)의 셀 갭을 균일하게 유지시키고, 제1 메인 스페이서(410)에 의해서 표시 패널(500)에 외부로부터 가해지는 압력을 사방으로 분산시킬 수 있다. 제1 듀얼 스페이서(400)의 제1 메인 스페이서(410)의 주변에 형성된 제1 서브 스페이서들(420a, 420b, 420c, 420d)은 제1 메인 스페이서(410)가 상기 압력에 의해 무너지는 것을 방지하고, 제1 메인 스페이서(410)와 함께 상기 압력을 사방으로 분산시킴으로써 압력 분산 효과를 향상시킬 수 있다. As described above in detail, the first main spacer 410 of the first dual spacer 400 formed corresponding to the light shielding pattern 220 maintains the cell gap of the liquid crystal layer 300 uniformly, and thus the first main spacer. The pressure applied from the outside to the display panel 500 by the spacer 410 may be dispersed in all directions. The first sub spacers 420a, 420b, 420c, and 420d formed around the first main spacer 410 of the first dual spacer 400 prevent the first main spacer 410 from being collapsed by the pressure. In addition, the pressure dispersion effect may be improved by dispersing the pressure in all directions together with the first main spacer 410.

제1 듀얼 스페이서(400)에 의해 기존보다 상기 압력 분산 효과가 향상됨으로써 표시 패널(500)에 가해지는 상기 압력을 분산시킬 수 있는 컬럼 스페이서의 개수를 최소화시킬 수 있어 액정층(300)의 액정 물질의 적하 마진을 최적화시킬 수 있다. 이와 달리, 게이트 배선(GL) 및 소스 배선(DL)의 교차점과 대응하여 형성된 제2 듀얼 스페이서(412) 또한 제1 듀얼 스페이서(410)와 같이 외압을 분산시키고, 액정 적하 마진을 최적화시킬 수 있다. Since the pressure dispersion effect is improved by the first dual spacer 400, the number of column spacers capable of dispersing the pressure applied to the display panel 500 can be minimized, so that the liquid crystal material of the liquid crystal layer 300 can be minimized. The drop margin can be optimized. In contrast, the second dual spacer 412 formed to correspond to the intersection of the gate line GL and the source line DL may also disperse the external pressure and optimize the liquid crystal dropping margin like the first dual spacer 410. .

이와 같은 표시 기판 및 이의 제조 방법에 따르면, 하나의 포토층을 패터닝하여 메인 스페이서와, 상기 메인 스페이서의 외곽에 형성되고 상기 메인 스페이서보다 낮은 높이로 형성된 서브 스페이서들을 포함하는 듀얼 스페이서를 형성할 수 있다. 상기 듀얼 스페이서의 상기 서브 스페이서에 의해 상기 메인 스페이서의 무너짐이 방지되고, 상기 서브 스페이서들에 의해 외부 압력의 분산 효과를 상승시킬 수 있다. 이에 따라, 스미어 불량의 문제점을 개선할 수 있으며, 액정 물질의 적하 마진을 확보할 수 있어 제품의 구조적 안정성 및 표시 품질을 향상시키고, 제조 공정의 신뢰성을 향상시킬 수 있다.According to such a display substrate and a method of manufacturing the same, a single photo layer may be patterned to form a dual spacer including a main spacer and sub spacers formed at an outer side of the main spacer and lower than the main spacer. . The sub spacers of the dual spacer may prevent the main spacer from collapsing, and the sub spacers may increase the dispersion effect of the external pressure. Accordingly, the problem of smear defect can be improved, dropping margin of the liquid crystal material can be secured, thereby improving the structural stability and display quality of the product, and improving the reliability of the manufacturing process.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims

A light shielding pattern partitioning the plurality of pixel areas;

A color filter formed in each pixel area;

A common electrode layer formed on the light blocking pattern and the color filter; And

And a dual spacer formed on the common electrode layer corresponding to the light blocking pattern and including a cross-shaped main spacer and a sub-spacer spaced apart from an edge of the main spacer.

The display substrate of claim 1, wherein the first height of the main spacer is higher than the second height of the sub spacer.

The method of claim 2, wherein the dual spacer

And a light blocking pattern adjacent to corners of the pixel areas.

Forming a light shielding pattern partitioning the plurality of pixel areas;

Forming a color filter in each pixel area;

Forming a dual spacer on the light shielding pattern adjacent to corners of the pixel regions, the dual spacer including a cross-shaped main spacer and a sub spacer spaced apart from an edge of the main spacer; And

And forming a common electrode layer on the light blocking pattern and the color filter.

The method of claim 4, wherein the forming of the dual spacers

Forming a photo layer on the base substrate including the common electrode layer; And

Patterning the photo layer to form a main spacer having a first height corresponding to the opening, and a sub spacer having a second height corresponding to the diffractive portion and lower than the first height by using a mask including an opening and a diffraction portion; Method of manufacturing a display substrate comprising the step.

The method of claim 5, wherein the photo layer is formed of a negative photoresist material.

The method of claim 4, wherein the dual spacer is disposed on the light blocking pattern adjacent to corners of the pixel areas.