KR20080028512A - 멀티프로세서 시스템에서 사용하기 위한 가중 프로세서선택 장치 및 방법 - Google Patents

멀티프로세서 시스템에서 사용하기 위한 가중 프로세서선택 장치 및 방법 Download PDF

Info

Publication number
KR20080028512A
KR20080028512A KR1020087005302A KR20087005302A KR20080028512A KR 20080028512 A KR20080028512 A KR 20080028512A KR 1020087005302 A KR1020087005302 A KR 1020087005302A KR 20087005302 A KR20087005302 A KR 20087005302A KR 20080028512 A KR20080028512 A KR 20080028512A
Authority
KR
South Korea
Prior art keywords
processors
weights
shared resource
processor
processing units
Prior art date
Application number
KR1020087005302A
Other languages
English (en)
Other versions
KR100886518B1 (ko
Inventor
토드 쉘링
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20080028512A publication Critical patent/KR20080028512A/ko
Application granted granted Critical
Publication of KR100886518B1 publication Critical patent/KR100886518B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores

Abstract

멀티프로세서 시스템은 상호접속 네트워크, 상기 상호접속 네트워크를 통해 공유 자원 및 상호 간에 결합된 복수의 프로세서들 포함한다. 상기 프로세서들은, 가중치를 각각의 상기 복수의 프로세서와 연관시키고, 상기 가중치들을 비교하며, 상기 가중치들의 비교에 기초하여 상기 복수의 프로세서들로부터의 프로세서들 중 적어도 하나의 프로세서를 선택하도록 프로그래밍된다.
멀티프로세서, 가중치, 동시 접근 금지

Description

멀티프로세서 시스템에서 사용하기 위한 가중 프로세서 선택 장치 및 방법{WEIGHTED PROCESSOR SELECTION APPARATUS AND METHOD FOR USE IN MULTIPROCESSOR SYSTEMS}
본 발명은 일반적으로 멀티프로세서 시스템에 관한 것으로, 특히 멀티프로세서 시스템에서 사용하기 위한 가중 프로세서 선택 장치 및 방법에 관한 것이다.
멀티프로세서 시스템 내의 초기 펌웨어 실행(예컨대, 시동 또는 부트 프로세스)은 특히 문제가 있다. 예컨대, 시스템 리셋 후에 발생하는 멀티프로세서 시스템에서의 펌웨어 실행의 초기 단계에서, 시동 또는 부트 프로세스 동안 수행되는 다수의 기능들은 멀티프로세서의 동시 접근 금지(multiprocessor safe)가 구현되지 않는다. 특히, 펌웨어 실행의 초기 단계 동안, 시스템 메모리와 캐시는 완전하게 구동되지 않으므로, 메모리 일관성(memory coherency) 메커니즘이 동작하고 않아 메모리 일관성이 유지될 수 없다. 그 결과, 멀티프로세서 시스템 내의 초기 펌웨어 실행으로 인해, 두 개 이상의 프로세서가 동시에 자원에 액세스하려고 하는 현상이 발생될 수 있다. 예를 들어, 두 개 이상의 프로세서가 동시에 레지스터에 기록하려고 할 수도 있는데, 이는 메모리 자원 내에 부정확한 데이터나 실효 데이 터(stale data)를 저장하게 할 수도 있다.
멀티프로세서 시스템 내의 펌웨어 실행의 초기 단계와 연관된 문제점들을 최소화하기 위한 한 가지 통상적인 접근 방식은 부트 스트랩 프로세서(boot strap processor; BSP)로서 기능하는 하나의 프로세서를 선택하는 것이다. 주지된 바와 같이, 하나의 BSP를 선택함으로써, 멀티프로세서 시스템 내의 다른 프로세서들이 유휴 상태를 유지하는 동안 BSP는 멀티프로세서 시스템로 하여금 메모리 일관성 기법의 구축을 포함하는 완전한 동작(예컨대, 운영 체제의 실행)을 준비하도록 하는 기능들을 수행할 수 있다. 이러한 방식으로, 하나의 프로세서(예컨대, BSP)를 선택함으로써, 멀티프로세서 시스템은 오직 하나의 프로세서를 사용하여 아직 메모리 일관성이 구축되지 않는 초기 펌웨어 단계를 진행시킬 수 있으므로, 멀티프로세서 시스템 내의 프로세서들에 의해 공유되는 자원에 실효 데이터(stale data)를 기록할 가능성을 제거할 수 있다.
예컨대, Intel 사의 IA-32 기반 시스템과 같은 일부 멀티프로세서 시스템에서, BSP의 선택은 프론트 사이드 버스(front-side bus; FSB) 프로토콜을 사용하여 자동적으로 수행된다. FSB 프로토콜에 있어서, 멀티프로세서 시스템 내의 각각의 프로세서는 FSB 상의 프로세서의 물리적 위치에 기초하여 각각의 프로세서에 대한 고유 이진 코드 또는 식별자를 설정하기 위해, 시스템 버스에 접속되거나 연결되는 복수의 신호 입력부 또는 핀을 포함한다. 프로세서 각각은 시스템 리셋 시에 자신의 핀을 샘플링하고, 고유 식별자를 판독하여 이를 내부적으로 저장한다.
FSB 프로토콜에 있어서, 특정한 소정의 식별자를 갖는 프로세서들 중 하나의 프로세서는 시스템 리셋 시에 BSP로 지정된다. 상기 지정된 BSP는 전형적으로 내부 프로세서 인터럽트(inter-processor interrupt; IPI)를 통해 시스템 관리 인터럽트(system management interrupt)를 생성한다. 특히, BSP는 다른 프로세서들에 대한 고유 식별자를 사용하여 IPI를 이들 프로세서에 전달함으로써 이들 프로세서로 하여금 기지의 유휴 상태(known idle state)에 있도록 한다. 유휴 상태에 있는 다른 프로세서들에 대하여, BSP는 시스템 메모리와 캐시가 완전하게 구동되어 멀티프로세서의 동시 접근 금지 동작을 가능하게 할 때까지 부트 프로세서를 완전하게 제어한다.
예컨대, Intel Itanium
Figure 112008015677457-PAT00001
계열의 프로세서들에 의해 사용되는 아키텍쳐와 같은 일부 마이크로프로세서 아키텍쳐들은 상술한 FSB 프로토콜과 같은 하드웨어 기술을 사용한 BSP의 자동 선택을 제공하지 않는다. 그 대신에, BSP의 선택을 위한 하드웨어 기반 메커니즘을 제공하지 않는 프로세서들은 BSP를 선택하기 위해 전형적으로 멀티프로세서의 동시 접근 금지 펌웨어(multiprocessor safe firmware)에 의존한다.
운영 체제 실행 동안, 멀티프로세서 시스템은 보통, 예컨대 cmpxchg와 같은 원자형(즉, 인터럽트될 수 없음) 판독/비교/기록 명령어를 사용하여, 멀티프로세서 시스템 내의 복수의 프로세서 중 하나의 프로세스를 선택할 수 있도록 하는 메모리 기반 세마포어(semaphore)를 생성한다. 유감스럽게도, 이러한 펌웨어 기반의 프로세서 선택 기술은 후반의 펌웨어 실행 단계 동안 사용될 수 있으나, 일관성 있는 메모리가 이용 가능하지 않는 초기의 펌웨어 실행 단계 동안에는 사용될 수 없다.
멀티프로세서 시스템 내의 하나의 프로세서(예컨대, BSP)의 선택을 용이하게 하는 다른 접근 방식에 있어서, 시스템에서 사용되는 칩셋은, 최초로 판독되는 경우 특정 값을 반환하고 그 후의 모든 판독에 대해 상이한 값을 반환하는 특수 레지스터(special register)를 포함한다. 이러한 방식으로, 특수 레지스터를 판독하는 첫 번째 프로세서는 그 레지스터로부터 회수되는 값에 기초하여 자신이 BSP임을 인식하고, 후속적으로 그 레지스터를 판독하여 상이한 값을 회수하는 나머지 프로세서들은 자신이 유휴 상태에 있을 것임을 인식할 것이다. 이러한 특수 레지스터는 복수의 프로세서들로부터 하나의 프로세서를 선택하기 위한 메커니즘을 제공하지만, 그 선택은 임의적이므로 멀티프로세서 시스템 내의 가용한 프로세서들의 상태(health)나 동작 조건을 고려하지 않는다.
상기 과제를 해결하기 위해 본 발명은, 제1 프로세싱 유닛에 의해 제1 가중 치(weighted value)를 기억 장소(memory location)에 기록하는 단계; 제2 프로세싱 유닛에 의해, 제2 가중치를 상기 기억 장소에 겹쳐기록하는(overwriting) 단계; 상기 제1 및 제2 가중치를 상기 기억 장소에 저장된 상기 제2 가중치와 비교하는 단계; 및 상기 가중치들의 비교에 기초하여 상기 프로세싱 유닛들 중 적어도 하나를 선택하는 단계를 포함하는 방법을 제공한다.
본 발명의 프로세서 선택 기술은 멀티프로세서의 동시 접근 금지 자원들의 사용을 필요로 하지 않으므로, 펌웨어 실행의 초기 단계 동안(즉, 일관성 있는 메모리와 캐시가 이용 가능하게 되기 전), 멀티프로세서의 동시 접근 금지가 구현되지 않은 기능들을 수행하는 하나의 프로세서를 선택하는데 특히 유용하다.
도 1은 본 명세서에서 설명되는 예시적인 프로세서 선택 기술을 사용하는 멀티프로세서 시스템(10)의 일례를 나타내는 블록도이다. 도 1에 도시된 바와 같이, 멀티프로세서 시스템(10)은 상호 접속 버스 또는 네트워크(18)를 통해 서로 결합되는 복수의 프로세서(12, 14 및 16)를 포함한다. 프로세서들(12 내지 16)은, 예컨대 Intel Itanium
Figure 112008015677457-PAT00002
프로세서, Intel X-Scale
Figure 112008015677457-PAT00003
프로세서, Intel Pentium
Figure 112008015677457-PAT00004
프로세서 등과 같은 임의의 적합한 프로세서, 처리 장치 또는 마이크로프로세서일 수 있다.
프로세서들(12 내지 16)은 또한 칩셋(20)에 결합되는데, 이 칩셋(20)은 메모리 컨트롤러(22), 입력/출력(I/O) 컨트롤러(24) 및 공유 자원(shared resource; 26)을 포함한다. 주지된 바와 같이, 통상 칩셋은 그 칩셋에 결합된 하나 이상의 프로세서에 의해 사용되거나 액세스 가능한 복수의 범용 및/또는 특수 목적용 레지스터, 타이머 등뿐만 아니라, I/O 및 메모리 관리 기능을 제공한다. 메모리 컨트롤러(22)는 프로세서들(12 내지 16)로 하여금 시스템 메모리(28)에 액세스할 수 있도록 하는 기능들을 수행하는데, 시스템 메모리는 예컨대, SRAM, DRAM 등과 같은 임의의 원하는 유형의 휘발성 메모리를 포함할 수 있다. I/O 컨트롤러(24)는 프로세서들(12 내지 16)로 하여금 I/O 버스(30)를 통해 주변 장치들(도시되지 않음)과 통신할 수 있도록 하는 기능들을 수행한다. 메모리 컨트롤러(22) 및 I/O 컨트롤러(24)가 도 1에서는 칩셋(20) 내의 별도의 기능 블록들로 도시되어 있지만, 이들 블록에 의해 수행되는 기능들은 하나의 반도체 회로 내에 통합되거나, 두 개 이상의 별도의 집적 회로를 사용하여 구현될 수도 있다.
도 1에 도시된 예에서, 공유 자원(26)은 모든 프로세서들(12 내지 16)에 의해 액세스될 수 있는 칩셋(20) 내의 레지스터이다. 도 1에서는 공유 자원(26)이 메모리 컨트롤러(22) 및 I/O 컨트롤러(24)와 분리된 것으로 도시되어 있지만, 공유 자원(26)은 그 대신에 메모리 컨트롤러(22) 또는 I/O 컨트롤러(24) 내의 레지스터일 수 있다. 공유 자원(26)으로 사용되는 레지스터는 시스템(10)의 리셋 후, 예컨대 0 값과 같은 기지의 디폴트 값을 갖는 판독 및 기록 가능 레지스터이다.
프로세서들(12 내지 16)이 Intel Itanium
Figure 112008015677457-PAT00005
프로세서인 경우, Intel 870 칩셋이 칩셋(20)으로 사용될 수 있다. Intel 870 칩셋은 복수의 스크래치패드 레지스터(scratchpad register)를 제공하는데, 임의의 이들 스크래치패드 레지스터는 본 명세서에서 보다 상세하게 설명되는 공유 자원(26)의 기능들을 수행할 수 있다. 그러나, 870 칩셋에 의해 제공되는 것과 같은 스크래치패드 레지스터가 공유 자원(26)으로 사용하기에 매우 적합하더라도, 그 대신에 용인할 만한 부작용을 갖는 임의의 다른 레지스터가 사용될 수 있다는 점이 인식되어야 한다. 즉, 시스템(10)의 동작에 악영향을 미치지 않고 이하의 도 2a 내지 도 2c와 관련하여 설명되는 기술과 함께 사용될 수 있는 임의의 레지스터는 적합한 대안이 된다. 따라서, 프로세서들(12 내지 16)에 의한 임의의 레지스터에의 액세스(즉, 그 레지스터로부터의 판독 및/또는 그 레지스터로의 기록)가 바람직하지 않은 결과 또는 부작용을 야기하지 않는다면, 그 레지스터가 공유 자원(26)으로 사용될 수 있다. 예를 들어, 본 명세서에서 설명되는 프로세서 선택 기술을 수행하는 동안 시스템(10)에 의해 사용되지 않을 고정 주변 컴포넌트 상호접속(peripheral component interconnect; PCI) 장치와 연관된 기준 주소 레지스터(base address register)가 공유 자원(26)으로서 사용될 수 있다.
도 1에 또한 도시된 바와 같이, 프로세서들(12 내지 16)은 기지의 주파수로 계수하는 각각의 간격 타이머/카운터(interval timer/counter; ITC) 레지스터들(38 내지 42)을 포함한다. 예를 들어, 프로세서들(12 내지 16)이 Intel Itanium
Figure 112008015677457-PAT00006
프로세서인 경우, ITC 레지스터들(38 내지 42)은 리셋된 후 초당 10억 회의 속도로 0부터 지속적으로 계수할 수 있는 64 비트 레지스터이다. Intel Itanium
Figure 112008015677457-PAT00007
프로세서 내의 ITC 레지스터의 대량의 크기(즉, 카운터 비트의 개수)로 인해, 이들 ITC 레지스터는 580년 이상 동안 롤 오버(rollover) 없이 계속적으로 계수할 수 있다.
또한, 시스템(10)은 본 명세서에서 설명되는 프로세서 선택 기술을 수행하기 위한 컴퓨터 코드(예컨대, 소프트웨어 또는 펌웨어)를 저장하는 비휘발성 메모리(32)를 포함한다. 도 1에 도시된 바와 같이, 비휘발성 메모리(32)는 칩셋(20)에 결합되어, 칩셋(20)을 통해 프로세서들(12 내지 16)에 의해 액세스될 수 있다. 부가적으로 또는 대안적으로, 비휘발성 메모리(32)는 칩셋(20) 내에 위치하고/하거나, I/O 버스(30)를 통해 프로세서들(12 내지 16)에 결합될 수 있다. 비휘발성 메모리(32)가 분배되는 경우(예컨대, 메모리(32)의 일부는 I/O 버스(30)를 통해 결합되고, 그 메모리의 다른 부분은 도 1에 도시된 바와 같이 칩셋(20)에 결합됨), 본 명세서에서 설명되는 프로세서 선택 기술을 수행하기 위한 컴퓨터 코드는 메모리(32)의 이들 서로 다른 부분들 사이에 분배될 수 있다.
이하의 도 2a 내지 도 2c에 도시된 예시적인 프로세서 선택 기술은, 도 1에 도시된 시스템(10)과 같은 멀티프로세서 시스템으로 하여금 프로세서들에 연관된 가중치들의 비교에 기초하여 복수의 프로세서 중 하나의 프로세서(예컨대, 프로세서(14))를 선택하거나, 원하는 경우 일군의 프로세서들(예컨대, 프로세서들(12 및 14))을 선택할 수 있도록 하는 소프트웨어 또는 펌웨어 기반의 기술이다. 보다 구체적으로, 가중치들 각각은 프로세서들(12 내지 16) 중 하나의 프로세서에 대응하며, 그 대응하는 프로세서의 속성 또는 속성들을 나타낸다. 예를 들어, 가중치들은 멀티프로세서 시스템 내의 프로세서들의 상대적인 상태(health), 조건 또는 성능을 나타낼 수 있다. 특히, 프로세서 실행 속도, 프로세서 케이스 온도, 내장 셀 프 테스트 결과, 프로세서 추상화 계층(PAL) 핸드오프, 로컬 플래시 메모리 상태 등 중 하나 이상이 프로세서들(12 내지 16) 각각에 대한 가중치를 생성하는데 사용될 수 있다. 또한, 가중치들은 예컨대, 각각이 프로세서들(12 내지 16) 중 하나와 고유하게 연관되는 수치 식별자와 같이, 프로세서들(12 내지 16)의 상태, 조건 또는 성능과 관련 없는 정보를 포함할 수도 있다.
도 2a 내지 도 2c에 도시된 프로세서 선택 기술은 멀티프로세서의 동시 접근 금지 자원들의 사용을 필요로 하지 않으므로, 펌웨어 실행의 초기 단계 동안(즉, 일관성 있는 메모리와 캐시가 이용 가능하게 되기 전), 멀티프로세서의 동시 접근 금지가 구현되지 않은 기능들을 수행하는 하나의 프로세서(예컨대, 프로세서(12))를 선택하는데 특히 유용하다. 예를 들어, 도 2a 내지 도 2c에 도시된 프로세서 선택 기술은, 부트 스트랩 프로세서(BSP)를 선택하는 멀티프로세서 시스템, 특히 BSP 선택을 위한 하드웨어 기반의 메커니즘을 제공하지 않고 BSP의 선택을 수행하기 위해 소프트웨어나 펌웨어에 의존하는 프로세서들을 사용하는 멀티프로세서 시스템들에 유리하게 적용될 수 있다.
물론, 도 2a 내지 도 2c에 도시된 프로세서 선택 기술은, 예컨대 운영 체제 실행과 같은 후반의 펌웨어 실행 단계들 동안, 멀티프로세서의 동시 접근 금지가 구현되지 않은 기능들을 수행하는 하나의 프로세서를 선택하는데 사용될 수도 있다. 예를 들어, 상보성 금속 산화막 반도체(CMOS) RAM에의 액세스를 필요로 하는 프로세서 동작들은 멀티프로세서의 동시 접근 금지가 구현되지 않는다. 따라서, 도 2a 내지 도 2c에 도시된 프로세서 선택 기술은 CMOS RAM에의 액세스를 필요로 하는 동작을 수행하기 위해 복수의 프로세서 중 하나의 프로세서를 선택하는데 사용될 수 있다. 그러나, 실제로는 원자형 명령어들 또는 메모리 기반 세마포어들이 전형적으로 멀티프로세서 시스템 내의 오직 하나의 프로세서가 주어진 시간에 CMOS RAM에 액세스한다는 것을 보증하는데 사용된다.
도 2a 내지 도 2c에 도시된 프로세서 선택 기술은 세 개의 별개의 페이즈(phase) 또는 루틴을 포함한다. 도 2a에 도시된 제1 페이즈 또는 루틴 동안 멀티프로세서 시스템(10) 내의 복수의 프로세서들(12 내지 16)의 동작은, 각자의 대기 루프들(wait loops)(블록들(58 내지 62))에서 프로세서들(12 내지 16)을 수집하고 트래핑(trapping)한 후, 실질적으로 동시에 각자의 대기 루프들로부터 프로세서들(12 내지 16)을 해제시킴으로써, 실질적으로 동기화된다. 멀티프로세서 시스템 내의 프로세서들은 전형적으로 다소 상이한 속도로 명령어들을 실행하기 때문에, 멀티프로세서 시스템 내의 각각의 프로세서에서 도 2a 내지 도 2c에 도시된 선택 기술의 실행을 시작하는 시각은 다를 수 있다. 따라서, 멀티프로세서 시스템(10) 내의 모든 프로세서들(12 내지 16)이 자신의 대기 루프에 트래핑되고, 해제되기 전에 실질적으로 동기화됨을 보증하기 위해, 제1 페이즈 또는 루틴은, 적어도 멀티프로세서 시스템(10) 내의 나머지 모든 프로세서들이 제1 페이즈 또는 루틴(도 2a)의 실행을 시작하고 각자 자신의 대기 루프(블록들(58 내지 62))에 진입할 때까지, 프로세서들(12 내지 16) 중 첫 번째 프로세서가 자신의 대기 루프에서 제1 페이즈 또는 루틴(도 2a)의 실행을 시작하는 것을 지연시킨다.
도 2b에 도시된 제2 페이즈 또는 루틴 동안, 예시적인 프로세서 선택 기술 (도 2a 내지 도2c)은 멀티프로세서 시스템(10) 내의 모든 프로세서들(12 내지 16)에게, 자신의 가중치를 공유 자원(26)에 저장된 값과 비교하고 자신의 가중치가 공유 자원(26)에 현재 저장되어 있는 값보다 더 나은 경우 공유 자원(26)에 자신의 가중치를 기록하도록 하는 기회를 제공한다. 제2 페이즈 또는 루틴(도 2b)의 완료시에 최선의 가중치를 갖는 프로세서가 공유 자원(26)에 자신의 가중치를 저장했음을 보증하기 위해, 모든 프로세서들(12 내지 16)은 실질적으로 동기화된 방식으로(즉, 대략적으로 동시에) 제2 페이즈 또는 루틴을 멀티프로세서 시스템(10)의 각각의 프로세서에 대해 한번 수행한다. 즉, 멀티프로세서 시스템(10)에는 세 개의 프로세서가 존재하기 때문에, 이 세 개의 프로세서들(12 내지 16)은 실질적으로 동시에 제2 페이즈 또는 루틴(도 2b)을 세 번 수행한다. 그 결과, 공유 자원(26)에 대해 멀티프로세서의 동시 접근 금지가 구현되지 않더라도, 결국 최선의 가중치가 공유 자원(26)에 기록된다. 예를 들어, 만약 프로세서들(12 내지 16)이 세 개의 상이한 가중치들을 가지며 처음으로 제2 루틴을 수행한다면, 프로세서들(12 내지 16) 각각은 자신의 가중치가 공유 자원(26)에 현재 저장되어 있는 값보다 더 낫다고 판단할 수 있으며, 이로 인해 모든 프로세서들(12 내지 16)이 공유 자원(26)에 자신의 가중치를 기록하려고 하면서 공유 자원(26)을 다툴 것이다. 물론, 공유 자원(26)은 멀티프로세서의 동시 접근 금지가 구현되지 않기 때문에(즉, 일관성 있는 메모리로 유지되지 않음), 공유 자원(26)에 최종적으로 기록되는 값은 프로세서들(12 내지 16) 중 임의의 하나에 연관된 가중치일 수 있으며, 반드시 공유 자원(26)에 기록하려고 하는 프로세서들(12 내지 16) 중 최선의 값인 것은 아니다. 만약 공유 자원(26)에 기록된 값이 세 번째로 양호한 것(즉, 최악의 값)이라면, 프로세서들(12 내지 16) 중 오직 두 개의 프로세서만이 자신의 가중치가 공유 자원(26)에 현재 저장되어 있는 값보다 양호하다고 판단할 것이기 때문에, 제2 페이즈 또는 루틴(도 2b)의 그 다음 또는 두 번째 수행 동안, 프로세서들(12 내지 16) 중 오직 두 개의 프로세서만이 공유 자원(26)에 자신의 가중치를 기록하려고 할 것이다. 만약 제2 페이즈 또는 루틴이 수행될 때마다 최악의 가중치를 갖는 프로세서가 프로세서들(12 내지 16) 간의 공유 자원(26)을 위한 경합에서 이긴다면, 최선의 가중치를 갖는 프로세서가 최종적으로 공유 자원에 자신의 가중치를 기록함을 보증하기 위해 제2 루틴은 N 프로세서를 갖는 멀티프로세서 시스템에 대해 적어도 N번 수행되어야 할 것이라는 점이 상술한 내용으로부터 용이하게 인식될 수 있다.
도 2c에 도시된 제3 페이즈 또는 루틴 동안, 프로세서 선택 기술은 멀티프로세서 시스템(10) 내의 각각의 프로세서들(12 내지 16)로 하여금 자신이 예컨대, BSP 동작의 수행과 같은 특정한 작업을 수행하도록 선택되었는지 여부를 결정할 수 있도록 한다. 특히, 프로세서들(12 내지 16) 각각은 제2 페이즈 또는 루틴(도 2b)의 최종 반복의 종료 시에 자신의 가중치를 공유 자원(26)에 저장된 최선의 가중치와 비교한다. 만약 프로세서가 자신의 가중치가 공유 자원(26)에 저장된 값과 동일하다고 판단하면, 그 프로세서는 자신이 프로세서들(12 내지 16) 중에서 선택되었음을 인식한다.
상술한 프로세서 선택 기술은 실질적으로 동기화된 방식으로(즉, 대략 동시에) 멀티프로세서 시스템 내의 각각의 프로세서에 의해 수행된다. 이하에서 도 2a 내지 도 2c와 관련하여 더욱 상세하게 설명되는 예에서, 상기 기술은 비휘발성 메모리(32) 내에 저장된 펌웨어를 사용하여 구현된다. 또한, 도 1에 도시된 멀티프로세서 시스템(10)이 세 개의 프로세서들을 갖는 것으로 도시되더라도, 원하는 경우, 이하에서 도 2a 내지 도 2c와 관련하여 설명되는 기술은 그 대신에 두 개의 프로세서 또는 세 개보다 많은 프로세서들을 갖는 멀티프로세서 시스템과 함께 사용될 수 있음이 인식되어야 한다.
도 2a 내지 도 2c는, 도 1에 도시된 멀티프로세서 시스템(10)이 초기 펌웨어 수행 동안에 BSP로서 기능하거나 멀티프로세서의 동시 접근 금지가 구현되지 않는 소정의 다른 기능을 수행하기 위해 프로세서들(12 내지 16) 중 하나의 프로세서를 선택하도록 구성될 수 있는 한 가지 방식의 예를 나타낸다. 도 2a는 프로세서들(12 내지 16) 각자의 대기 루프에 프로세서들(12 내지 16)을 수집하고 트래핑한 후, 실질적으로 동시에 각자의 대기 루프에서 프로세서들(12 내지 16)을 해제시킴으로써 멀티프로세서 시스템(10) 내의 프로세서들(12 내지 16)을 실질적으로 동기화시키는 제1 페이즈 또는 루틴의 예를 나타낸다. 보다 구체적으로, 프로세서들(12 내지 16) 각각이 제1 페이즈 또는 루틴의 수행을 시작하기 때문에, 프로세서들(12 내지 16)은 프로세서들(12 내지 16) 중 첫 번째 프로세서가 제1 페이즈 또는 루틴의 수행을 시작하는 제1 시각과 프로세서들(12 내지 16) 중 최후의 프로세서가 제1 페이즈 또는 루틴의 수행을 시작하는 더 늦은 제2 시각 간의 최악의 경우의 시간차보다 크거나 이와 동일한 시간을 측정하기 위해, 각자 자신들의 ITC 레지스터들(38 내지 42)을 사용하여 타이머를 설정한다(블록(56)). 특히, 프로세서들(12 내지 16)은 서로 다른 속도로 명령어를 수행할 수 있기 때문에, 프로세서들(12 내지 16)은 서로 다른 시각에 자신의 타이머를 설정할 것이다. 예를 들어, 도 2a 내지 도 2c에 도시된 프로세서 선택 기술이 시스템(10)에 대한 BSP를 선택하는데 사용되는 경우, 프로세서들(12 내지 16)은 시스템(10)의 리셋 후, 제2 페이즈 또는 루틴의 수행을 시작하고, 서로 다른 시각에 자신의 타이머를 설정할 수 있다(블록(56)).
이하에서 블록들(58 내지 64)과 관련하여 보다 상세하게 논의되는 바와 같이, 첫 번째 프로세서가 제1 페이즈 또는 루틴의 수행을 시작하는 시각과 최후의 프로세서가 제1 페이즈 또는 루틴의 수행을 시작하는 시각 간의 최악의 경우의 지연과 동일하도록 각각의 프로세서들(12 내지 16) 내의 타이머를 설정함으로써, 모든 프로세서들(12 내지 16)은 가장 먼저 만료되는 타이머를 갖는 프로세서가 블록(64)에 의해 표시된 동작을 수행하는 때와 실질적으로 동시에 해제되기 전에, 각자 자신의 대기 루프들(블록(58 내지 62))에 수집되거나 머물게 될 수 있다.
프로세서들(12 내지 16)이 Intel Itanium
Figure 112008015677457-PAT00008
프로세서인 경우, 보다 바람직하게, 프로세서들(12 내지 16)은 내부에 제공되는 ITC 레지스터를 사용하여 자신의 타이머를 설정한다. 특히, 프로세서들(12 내지 16)은 ITC 레지스터의 현재 값을 판독한 후(블록(56)), 알려진 ITC 레지스터의 클록킹 레이트에 기초하여 추후에 최악의 경우의 시간 지연에 해당하는 장래의 시각에 대응하는 ITC 레지스터의 장래 카운트 값(future count value)을 결정하여, 자신의 타이머를 설정할 수 있다. 물론, 프로세서들(12 내지 16)이 자신의 타이머를 설정하는 특정한 방식은 시스 템(10)에 의해 사용되는 특정 하드웨어 플랫폼이나 프로세서 유형에 적합하도록 변경될 것이다.
자신의 타이머를 설정한 후, 프로세서들(12 내지 16) 각각은 공유 자원(26)을 판독하고(블록(58)), 디지털 워드(digital word)에 의해 표현되는 값을 반환하는데, 상기 디지털 워드는 프로세서들(12 내지 16)과 연관된 가중치를 나타내는데 사용되는 최대 비트 수와 동일한 비트 수를 갖는다. 그 후, 프로세서들(12 내지 16) 각각은 공유 자원(26)에 의해 반환되는 가중치가 디폴트 값과 동일한지 여부를 판단한다(블록(60)). 앞서 언급한 바와 같이, 공유 자원(26)은 보다 바람직하게는 시스템(10)의 리셋 후에, 예컨대 0과 같은 기지의 디폴트 값을 갖는 칩셋(20) 내의 레지스터 등이다. 그 후, 프로세서들(12 내지 16) 각각은 (블록(56)에서 설정된) 자신의 타이머가 만료되었는지 여부를 판단한다(블록(62)). 프로세서들(12 내지 16)이 Intel Itanium
Figure 112008015677457-PAT00009
프로세서인 경우, 타이머의 만료는 계산된 장래 카운트 값에 도달한 경우에 발생한다. 물론, 타이머 만료는 멀티프로세서 시스템(10) 내에서 사용되는 특정한 하드웨어 플랫폼(예컨대, 프로세서 유형)에 따라 상이한 방식으로 발생할 수 있다. 어느 경우에 있어서나, 프로세서들(12 내지 16) 중 임의의 하나의 프로세서가 자신의 타이머가 만료되었다고 판단하는 경우, 그 프로세서는 (디폴트 값과 동일하지 않은) 최악의 경우의 가중치를 공유 자원(26)에 기록한 후(블록(64)), 도 2b에 도시된 제2 페이즈 또는 루틴에서 사용하기 위해, 자신의 루프 카운터를 0으로 초기화한다(블록(66)). 그렇지 않다면, 만료되지 않은 타이머를 갖는 프로세서들은 다시 공유 자원(26)을 판독하고 공유 자원(26)에 의해 반환 된 값이 디폴트 값과 동일한지 여부를 판단한다(블록들(58 및 60)). 만약 공유 자원(26)에 저장된 값이 디폴트 값과 동일하지 않다면, 만료되지 않은 타이머를 갖는 모든 프로세서들은 자신의 대기 루프를 빠져나오고 각자 자신의 루프 카운터를 초기화한다(블록(66)). 본 명세서에서 설명되는 예시적인 실시예는 공유 자원에 최악의 경우의 가중치를 기록하지만(블록(64)), 블록(64)에서 프로세서는 그 대신에 자신의 가중치를 공유 자원에 기록하여, 동일하거나 유사한 결과를 가지고 본 명세서에서 설명된 시스템 및 방법을 수행할 수 있다.
따라서, 도 2a에 도시된 제1 페이즈 또는 루틴의 수행 도중에, 만약 프로세서들(12 내지 16) 중 임의의 하나의 프로세서와 연관된 타이머가 만료된다면, 그 프로세서가 공유 자원(26)에 저장된 값을 디폴트 값에서 최악의 경우의 가중치로 변경함으로써, 만료되지 않은 타이머를 갖는 모든 프로세서들을 각자의 대기 루프들(즉, 블록들(58 내지 62))로부터 해제시킨다. 이러한 방식으로, 도 2a 내지 도 2c에 도시된 프로세서 선택 기술의 제1 페이즈 또는 루틴은 모든 프로세서들(12 내지 16)이 대략적으로 동시에 도 2b에 도시된 제2 페이즈 또는 루틴의 수행을 시작하도록 실질적으로 동기화될 수 있도록 한다.
그러나, 전형적으로 프로세서들(12 내지 16)은 도 1에 도시된 제1 페이즈 또는 루틴의 완료 시에 완전하게 동기화되지는 않음이 인식되어야 한다. 구체적으로, 최초로 타이머를 설정한(블록(56)) 프로세서에 연관된 타이머가 최초로 만료됨으로써, 그 프로세서는 다른 프로세서들에 앞서 제2 페이즈 또는 루틴의 수행을 진행할 수 있을 것이다. 또한, 만료되지 않은 타이머를 갖는 프로세서들은 전형적으 로 공유 자원(26)의 값이 최초로 만료되는 타이머를 갖는 프로세서에 의해 변경되었음을 판단하기 위해 여러 개의 추가적인 명령어를 실행해야 할 것이다.
도 2b는, 최선의 가중치를 갖는 프로세서로 하여금 공유 자원(26)에 그 가중치를 저장할 수 있도록 하기 위해 도 2a 내지 도 2c의 프로세서 선택 기술에 의해 사용될 수 있는 제2 페이즈 또는 루틴의 예를 나타낸다. 도 2a에 도시된 제1 페이즈 또는 루틴의 수행 후, 프로세서들(12 내지 16)은 실질적으로 동기화된 방식으로 제2 페이즈 또는 루틴의 수행을 시작한다(즉, 모든 프로세서들(12 내지 16)이 대략적으로 동시에 제2 페이즈 또는 루틴의 수행을 시작함). 도 2b에 도시된 바와 같이, 프로세서들(12 내지 16) 각각은 도 2b에 도시된 제2 페이즈 또는 루틴과 연관된 컴퓨터 코드나 펌웨어를 실행하기 위해, 프로세서들(12 내지 16) 중 임의의 하나의 프로세서(즉, 최저속의 프로세서)에 의해 요구되는 최장(즉, 최악의 경우의) 시간 구간보다 크거나 동일한 소정의 시간 구간을 측정하기 위해 타이머를 설정한다.
그 후, 프로세서들(12 내지 16)은 공유 자원(26)을 판독하고(블록(70)), 자신의 가중치를 공유 자원(26)에 저장된 값과 비교한다(블록(72)). 도 1에 도시된 예에서의 프로세서들(12 내지 16) 각각에 의해 사용되는 가중치는 프로세서의 상태 또는 동작 환경을 나타내는 수치와 접합되고 프로세서와 연관된 고유의 수치 식별자이다.
도 3은 프로세서들(12 내지 16)이 각자 자신의 가중치들을 생성하도록 프로그래밍될 수 있는 한 가지 방식의 예를 나타낸다. 도 3에 도시된 예시적인 기술을 이용하여, 프로세서들(12 내지 16) 각각은 고유의 수치 식별자를 생성한다(블록(100)). 프로세서들(12 내지 16) 각각에 대한 고유 식별자는 각자의 범용 레지스터나 프로세서들(12 내지 16) 내의 임의의 유사한 다른 저장 장치 또는 메모리로부터 회수된다. 예를 들어, 프로세서들(12 내지 16)이 Intel Itanium
Figure 112008015677457-PAT00010
프로세서인 경우, 각각의 프로세서들(12 내지 16) 내의 프로세서 추상화 계층(PAL)이 각각의 프로세서에 대한 고유 식별자를 제공한다. 예를 들어, 프로세서들(12 내지 16)은 각자의 고유한 수치 식별자 1, 2 및 3을 가질 수 있다.
프로세서들(12 내지 16)은, 예컨대 프로세서 실행 속도, 프로세서 케이스 온도 또는 임의의 다른 원하는 파라미터나 속성 또는 파라미터들과 속성들의 조합과 같은 프로세서들의 하나 이상의 속성들에 기초하여 그들 각자의 상태 값들을 생성한다(블록(102)).
그 후, 프로세서들(12 내지 16) 각각은 자신의 고유 식별자를 자신의 상태 값과 접합(concatenation)하여(블록(104)), 그 프로세서에 대한 가중치를 형성한다. 따라서, 고유 식별자들이 1부터 3까지 분포하고 가능한 상태 값들이 1부터 9까지 분포하는 경우, 프로세서들(12 내지 16)에 대해 가능한 가중치들은 11부터 93까지 분포하는데, 이때 가중치의 10의 자리는 상대적인 프로세서 상태를 나타내고, 1의 자리는 고유 프로세서 식별자를 나타낸다. 그 후, 프로세서들(12 내지 16) 각각은 자신의 가중치를 지역적으로 레지스터 등에 저장한다(블록(106)).
다시 도 2b를 참조하면, 만약 프로세서에 대한 가중치(예컨대, 자신의 고유 식별자와 접합된 자신의 상태 값)가 공유 자원(26)에 현재 저장되어 있는 값보다 양호하다면(예컨대, 수치적으로 더 크다면), 그 프로세서는 공유 자원(26)에 기록하려고 시도한다(블록(74)). 도 2b에 도시된 루틴의 첫 번째 반복에 대해서, 공유 자원(26)에 저장된 값은 제1 루틴 또는 페이즈에 의해 이전에 저장된 최악의 경우의 가중치(상기 예에서는 "11"임)와 동일하다. 물론, 최악의 경우의 값은 가능한 상태 값 및 고유 식별자의 범위에 따라 변할 것이다.
프로세서들(12 내지 16)은 실질적으로 동시에 도 2b에 도시된 제2 루틴 또는 페이즈를 실행하기 때문에, 자신의 값을 아직 공유 자원에 기록하지 않았지만 고유 자원 내에 현재 저장되어 있는 값보다 양호한 가중치를 갖고 있다고 판단한 프로세서들 간에 고유의 경쟁 상태(race condition)가 존재한다. 그 결과, 하나 이상의 프로세서들(12 내지 16)이 대략 동시에 공유 자원(26)에 자신의 가중치들을 기록하려고 시도하지만, 최종적으로 프로세서들(12 내지 16) 중 오직 하나의 프로세서만이 성공적으로 기록할 것이다. 그러나, 이하에서 보다 상세하게 설명되는 바와 같이, 도 2b에 도시된 제2 페이즈 또는 루틴을 각각 연속적으로 반복함으로써, 최선의 가중치를 갖는 프로세서가 최종적으로 공유 자원(26)에 자신의 값을 기록하는 것이 보증되도록 경쟁 상태에 관여하는 프로세서들의 수가 감소된다. 도 2b에 도시된 바와 같이, 자신의 가중치가 공유 자원(26)에 현재 저장되어 있는 값보다 양호하지 않다고 판단한 프로세서들은 공유 자원(26)에 기록하려고 시도하지 않는다.
자신의 가중치를 공유 자원(26)에 기록하려고 시도하거나, 또는 어떠한 그러한 시도를 행하지 않는다고 판단한 후, 프로세서들(12 내지 16)은 자신의 타이머가 만료했는지 여부를 판단한다(블록(76)). 프로세서가 자신의 타이머가 만료되지 않 았다고 판단한 경우에는 지속적으로 타이머를 검사함으로써(블록(76)) 루프에서 대기한다. 프로세서들(12 내지 16)은, 블록들(70, 72 및 74)에 의해 표현된 동작들을 수행하는데 프로세서들(12 내지 16) 중 최저속의 프로세서에 의해 요청되는 시간보다 크거나 동일한 시간을 측정하기 위해 모두 동일한 값으로 자신의 타이머를 설정하거나 세팅하였기 때문에(블록(68)), 모든 프로세서들(12 내지 16)은 결국 동시에 각자 자신의 대기 루프에 있게 될 것이다(블록(76)). 즉, 최고속의 프로세서는 단지 다른 프로세서들보다 더 장시간 대기 루프에 머물 것이다. 그러나, 모든 프로세서 타이머들은 실질적으로 동시에 만료될 것이고, 모든 프로세서들은 타이머가 만료하는 때에(블록(76)) 자신의 대기 루프에 있기 때문에, 모든 프로세서들은 실질적으로 동시에 자신의 루프 카운터를 증가시키게 될 것이다(블록(78)).
자신의 루프 카운터를 증가시킨 후, 프로세서들(12 내지 16)은 자신의 루프 카운터가 프로세서들의 개수(도 1에 도시된 예에서는 3임)보다 적거나 동일한 지 여부를 판단한다. 만약 루프 카운터가 3보다 적거나 동일하다면, 프로세서들(12 내지 16)은 자신의 타이머를 재설정하고(블록(68)), 블록들(68 내지 80)과 연관된 동작들을 반복한다. 반면에, 만약 루프 카운터가 3보다 크다면(즉, 4와 동일하다면), 프로세서들(12 내지 16)은 도 2c에 도시된 제3 페이즈 또는 루틴과 연관된 동작을 수행한다. 상술한 바로부터 인식될 수 있듯이, 제2 페이즈 또는 루틴 내의 대기 루프(블록(76))는 프로세서들(12 내지 16)이 실질적으로 동기화된 방식으로 블록들(68 내지 80)과 연관된 동작들을 수행함을 보증한다. 또한, 특히 프로세서간 통신이 제한되거나 불가능한 초기 펌웨어 단계 동안에는, 프로세서들(12 내지 16)이 시스템(10) 내의 현재 활성화된(또는 존재하는) 프로세서들의 수에 관한 정보를 교환하는 것이 어려울 수 있다는 점이 인식되어야 한다. 따라서, 멀티프로세서 시스템 내에서 얼마나 많은 프로세서들이 사용될 지에 관해 확실히 아는 것이 불가능한 경우, 루프 카운터는 본 명세서에서 설명되는 프로세서 선택 기술을 수행하는데 사용되는 특정 하드웨어 플랫폼에 의해 지원될 수 있는 프로세서의 최대 개수와 동일한 반복 횟수를 계수하도록 설정될 수 있다.
도 2c는 최선의 가중치를 갖는 프로세서로 하여금 자기 자신을 선택된 프로세서로 식별할 수 있도록 하는데 사용될 수 있는 제3 페이즈 또는 루틴의 예를 나타낸다. 도 2c에 도시된 바와 같이, 프로세서들(12 내지 16) 각각은 공유 자원(26)을 판독하고(블록(82)), 공유 자원(26)에 저장된 값이 자신의 가중치와 동일한지 여부를 판단한다(블록(84)). 만약 프로세서(예컨대, 프로세서(16))가 자신의 가중치가 공유 자원(26)에 저장된 값과 동일하다고 판단한다면, 그 프로세서(예컨대, 프로세서(16))는 자신이, 예컨대 시스템(10)에 대한 부트 프로세스와 같은 활동을 수행하도록 선택되었음을 인식한다. 반면에, 프로세서(예컨대, 프로세서(16))가 자신의 가중치가 공유 자원(26)에 저장된 값과 동일하지 않다고 판단한다면, 그 프로세서(예컨대, 프로세서(16))는 자신이 선택되지 않았음을 인식하고(블록(88)), 예컨대 유휴 상태에 진입할 수 있다.
도 2a 내지 도 2c와 관련하여 도시되고 설명된 예시적인 프로세서 선택 기술을 통해 하나의 프로세서가 선택될 수 있지만, 상기 기술은 복수의 프로세서로부터 일군의 프로세서들을 선택하도록 변경될 수 있다. 예를 들어, 도 2a 내지 도 2c에 도시된 예에서 사용되는 고유 식별자를 제거함으로써, 동일한 상태 값을 갖는 일군의 프로세서들이 선택될 수 있다. 특히, 도 1에 도시된 프로세서들(12 내지 16)이 각각 7, 7 및 2의 상태 값을 갖는 경우, 프로세서들(12 및 14)은 동일한 최고 상태 값을 갖기 때문에, 이러한 선택 기술을 이용하는 경우 프로세서들(12 및 14)이 선택될 것이다.
본 발명의 내용에 따라 구현된 소정의 방법들 및 장치들이 본 명세서에서 설명되었더라도, 본 발명이 미치는 범위는 이들에 한정되지 않는다. 반면에, 본 발명의 범위는 첨부된 특허청구범위 자체의 범위 또는 균등의 범위 내에 속하는 발명의 모든 실시예들을 포함한다.
도 1은 본 명세서에서 설명되는 프로세서 선택 기술을 사용하는 멀티프로세서 시스템의 예를 나타내는 블록도.
도 2a 내지 도 2c는 본 명세서에서 설명되는 프로세서 선택 기술이 도 1에 도시된 멀티프로세서 시스템 내에서 사용될 수 있는 한 가지 방식의 예를 나타낸 흐름도.
도 3은 도 1에 도시된 프로세서들이 자신의 가중치들을 생성하도록 프로그래밍될 수 있는 한 가지 방식의 예를 나타낸 흐름도.

Claims (15)

  1. 제1 프로세싱 유닛에 의해 제1 가중치(weighted value)를 기억 장소(memory location)에 기록하는 단계;
    제2 프로세싱 유닛에 의해, 제2 가중치를 상기 기억 장소에 겹쳐기록하는(overwriting) 단계;
    상기 제1 및 제2 가중치를 상기 기억 장소에 저장된 상기 제2 가중치와 비교하는 단계; 및
    상기 가중치들의 비교에 기초하여 상기 프로세싱 유닛들 중 적어도 하나를 선택하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    각각의 가중치와 연관된 상기 프로세싱 유닛의 상대적인 상태(health)를 나타내는 파라미터를 사용하여 상기 가중치들을 생성하는 단계를 더 포함하는 방법.
  3. 제2항에 있어서,
    상기 가중치들을 생성하는 단계는, 상기 가중치들의 각각이 다른 가중치들과 상이하고 상기 프로세싱 유닛들 중 오직 하나와 유일하게 연관되도록 상기 프로세싱 유닛들과 연관된 고유 식별자들을 사용하는 단계를 포함하는 방법.
  4. 제1항에 있어서,
    상기 가중치들을 비교하기 전에, 상기 프로세싱 유닛들의 동작들을 실질적으로 동기화시키는 단계를 더 포함하는 방법.
  5. 제4항에 있어서,
    상기 가중치들을 비교하기 전에 상기 프로세싱 유닛들의 동작들을 실질적으로 동기화시키는 상기 단계는, 상기 프로세싱 유닛들과 연관된 복수의 타이머 중 임의의 하나가 만료되었는지 여부를 판단하기 위해 공유 자원을 판독하는 단계를 포함하는 방법.
  6. 제5항에 있어서,
    복수의 타이머 중 임의의 하나의 타이머가 만료되었는지 여부를 판단하기 위해 상기 공유 자원을 판독하는 상기 단계는,
    레지스터를 판독하는 단계, 및
    상기 프로세싱 유닛들 중 첫 번째 프로세서가 상기 복수의 타이머 중 하나의 타이머를 설정하는 제1 시각과 상기 복수의 프로세서들 중 마지막 프로세서가 상기 복수의 타이머 중 다른 하나의 타이머를 설정하는 보다 늦은 제2 시각 간의 시간차보다 크거나 동일한 시간을 측정하도록 상기 타이머들 각각을 설정하는 단계
    를 포함하는 방법.
  7. 제1항에 있어서,
    상기 가중치들 각각을 상기 기억 장소에 저장된 상기 제2 가중치와 비교하는 상기 단계는, 공유 자원을 판독하는 단계 및 상기 공유 자원에 저장된 값이 상기 가중치들보다 양호한지 여부를 판단하는 단계를 포함하는 방법.
  8. 제7항에 있어서,
    상기 공유 자원에 저장된 값이 상기 가중치들보다 양호한지 여부를 판단하는 상기 단계는 상기 공유 자원에 저장된 값이 상기 가중치들보다 수치적으로 더 큰지 여부를 판단하는 단계를 포함하는 방법.
  9. 제7항에 있어서,
    만약 상기 가중치들 중 적어도 하나가 상기 공유 자원에 저장된 값보다 크다면, 상기 공유 자원에 기록하는 단계를 더 포함하는 방법.
  10. 제7항에 있어서,
    상기 공유 자원을 판독하는 상기 단계 및 상기 공유 자원에 저장된 값이 상기 가중치들보다 더 큰지 여부를 판단하는 상기 단계는, 상기 프로세싱 유닛들의 개수와 동일한 횟수만큼 상기 프로세싱 유닛들 각각에 의해 반복되는 방법.
  11. 제10항에 있어서,
    상기 프로세싱 유닛들에 연관된 최악의 경우의 실행 시간보다 크거나 동일한 시간을 측정하도록 상기 프로세싱 유닛들에 연관된 타이머들을 설정하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서,
    상기 공유 자원의 반복적인 판독에 대해 상기 프로세싱 유닛들이 실질적으로 동기화되도록 유지하기 위해, 상기 타이머들 및 대기 루프들(wait loops)을 사용하는 단계, 및 상기 가중치들이 상기 공유 자원에 저장된 값보다 큰지 여부에 관해 결정하는 단계를 더 포함하는 방법.
  13. 제1항에 있어서,
    상기 가중치들의 비교에 기초하여 상기 프로세싱 유닛들 중 적어도 하나의 프로세서를 선택하는 상기 단계는, 최선의 가중치를 갖는 프로세싱 유닛을 선택하는 단계를 포함하는 방법.
  14. 제13항에 있어서,
    상기 최선의 가중치를 갖는 프로세싱 유닛을 선택하는 상기 단계는, 수치적으로 최대의 가중치를 갖는 프로세싱 유닛을 선택하는 단계를 포함하는 방법.
  15. 제1항에 있어서,
    상기 가중치들의 비교에 기초하여 상기 프로세싱 유닛들 중 적어도 하나의 프로세싱 유닛을 선택하는 상기 단계는, 공유 자원에 저장된 가중치를 갖는 프로세싱 유닛을 선택하는 단계를 포함하는 방법.
KR1020087005302A 2002-06-13 2003-06-13 멀티프로세서 시스템에서 사용하기 위한 가중 프로세서선택 장치 및 방법 KR100886518B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/171,164 US7065641B2 (en) 2002-06-13 2002-06-13 Weighted processor selection apparatus and method for use in multiprocessor systems
US10/171,164 2002-06-13
PCT/US2003/018836 WO2003107134A2 (en) 2002-06-13 2003-06-13 Weighted processor selection apparatus and method for use in multiprocessor systems

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020047020069A Division KR100844614B1 (ko) 2002-06-13 2003-06-13 멀티프로세서 시스템에서 사용하기 위한 가중 프로세서선택 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080028512A true KR20080028512A (ko) 2008-03-31
KR100886518B1 KR100886518B1 (ko) 2009-03-02

Family

ID=29732699

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020047020069A KR100844614B1 (ko) 2002-06-13 2003-06-13 멀티프로세서 시스템에서 사용하기 위한 가중 프로세서선택 장치 및 방법
KR1020087005302A KR100886518B1 (ko) 2002-06-13 2003-06-13 멀티프로세서 시스템에서 사용하기 위한 가중 프로세서선택 장치 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020047020069A KR100844614B1 (ko) 2002-06-13 2003-06-13 멀티프로세서 시스템에서 사용하기 위한 가중 프로세서선택 장치 및 방법

Country Status (6)

Country Link
US (2) US7065641B2 (ko)
EP (1) EP1552387A4 (ko)
KR (2) KR100844614B1 (ko)
CN (1) CN100476722C (ko)
AU (1) AU2003261077A1 (ko)
WO (1) WO2003107134A2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4208541B2 (ja) * 2002-09-30 2009-01-14 キヤノン株式会社 メモリ制御装置
GB0308708D0 (en) * 2003-04-15 2003-05-21 British Telecomm A computer system
JP4196333B2 (ja) * 2003-05-27 2008-12-17 日本電気株式会社 並列処理システム及び並列処理プログラム
US7788670B2 (en) * 2004-10-26 2010-08-31 Intel Corporation Performance-based workload scheduling in multi-core architectures
US20070061813A1 (en) * 2005-08-30 2007-03-15 Mcdata Corporation Distributed embedded software for a switch
US7493515B2 (en) * 2005-09-30 2009-02-17 International Business Machines Corporation Assigning a processor to a logical partition
US7478272B2 (en) * 2005-09-30 2009-01-13 International Business Machines Corporation Replacing a failing physical processor
US7600109B2 (en) * 2006-06-01 2009-10-06 Dell Products L.P. Method and system for initializing application processors in a multi-processor system prior to the initialization of main memory
US20070288738A1 (en) 2006-06-09 2007-12-13 Dale Jason N System and method for selecting a random processor to boot on a multiprocessor system
US7594104B2 (en) 2006-06-09 2009-09-22 International Business Machines Corporation System and method for masking a hardware boot sequence
US20070288761A1 (en) 2006-06-09 2007-12-13 Dale Jason N System and method for booting a multiprocessor device based on selection of encryption keys to be provided to processors
US20070288740A1 (en) 2006-06-09 2007-12-13 Dale Jason N System and method for secure boot across a plurality of processors
US7774616B2 (en) 2006-06-09 2010-08-10 International Business Machines Corporation Masking a boot sequence by providing a dummy processor
US7669087B1 (en) * 2006-07-31 2010-02-23 Sun Microsystems, Inc. Method and apparatus for managing workload across multiple resources
US8386391B1 (en) * 2007-05-01 2013-02-26 Hewlett-Packard Development Company, L.P. Resource-type weighting of use rights
WO2010143381A1 (ja) * 2009-06-10 2010-12-16 パナソニック株式会社 トレース処理装置およびトレース処理システム
JP5568491B2 (ja) * 2011-01-31 2014-08-06 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
US9367329B2 (en) 2011-12-29 2016-06-14 Intel Corporation Initialization of multi-core processing system
WO2013101091A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Advanced programmable interrupt controller identifier (apic id) assignment for a multi-core processing unit
US9658861B2 (en) * 2011-12-29 2017-05-23 Intel Corporation Boot strap processor assignment for a multi-core processing unit
KR101655137B1 (ko) * 2012-02-04 2016-09-07 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 칩 멀티프로세서에서 코어-수준 동적 전압과 주파수 스케일링
EP3139698B1 (en) 2012-10-26 2020-05-06 Intel Corporation Streaming with coordination of video orientation (cvo)
KR101773689B1 (ko) 2012-10-26 2017-08-31 인텔 코포레이션 비디오 방향에 기초한 멀티미디어 적응
US9471433B2 (en) 2014-03-19 2016-10-18 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Optimizing computer hardware usage in a computing system that includes a plurality of populated central processing unit (‘CPU’) sockets
US9471329B2 (en) * 2014-03-19 2016-10-18 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Optimizing computer hardware usage in a computing system that includes a plurality of populated central processing unit (‘CPU’) sockets
CN104932940B (zh) * 2014-03-19 2019-12-06 联想企业解决方案(新加坡)有限公司 用于优化计算机硬件使用的装置和方法
US20150294119A1 (en) * 2014-04-10 2015-10-15 International Business Machines Corporation Booting a multi-node computer system from a primary node dynamically selected based on security setting criteria
US10599442B2 (en) * 2017-03-02 2020-03-24 Qualcomm Incorporated Selectable boot CPU

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778785B2 (ja) * 1986-03-29 1995-08-23 株式会社東芝 プロセッサ選択方法
DE69222528T2 (de) * 1991-06-26 1998-04-16 Ast Research Inc Verteilte multiprozessor-initialisierung und selbstprüfungssystem
JPH05120048A (ja) * 1991-10-29 1993-05-18 Nec Commun Syst Ltd 障害識別方式
EP0556160A3 (en) * 1992-02-11 1993-10-27 Sandoz Ag Insecticidal toxins from plectreurys tristis
US5778408A (en) 1993-11-29 1998-07-07 Intel Corporation Cache addressing mechanism that adapts multi-dimensional addressing topology
JP3447404B2 (ja) * 1994-12-08 2003-09-16 日本電気株式会社 マルチプロセッサシステム
US5642506A (en) * 1994-12-14 1997-06-24 International Business Machines Corporation Method and apparatus for initializing a multiprocessor system
US5623589A (en) 1995-03-31 1997-04-22 Intel Corporation Method and apparatus for incrementally browsing levels of stories
US5768585A (en) * 1995-11-21 1998-06-16 Intel Corporation System and method for synchronizing multiple processors during power-on self testing
US5724527A (en) * 1995-12-28 1998-03-03 Intel Corporation Fault-tolerant boot strap mechanism for a multiprocessor system
US5860002A (en) * 1996-07-12 1999-01-12 Digital Equipment Corporation System for assigning boot strap processor in symmetric multiprocessor computer with watchdog reassignment
US5790850A (en) 1996-09-30 1998-08-04 Intel Corporation Fault resilient booting for multiprocessor computer systems
US5889977A (en) 1996-12-13 1999-03-30 Intel Corporation Method and apparatus for ensuring feature compatability and communicating feature settings between processors and motherboards
US5904733A (en) * 1997-07-31 1999-05-18 Intel Corporation Bootstrap processor selection architecture in SMP systems
US6058475A (en) * 1997-09-22 2000-05-02 Ncr Corporation Booting method for multi-processor computer
US6601165B2 (en) * 1999-03-26 2003-07-29 Hewlett-Packard Company Apparatus and method for implementing fault resilient booting in a multi-processor system by using a flush command to control resetting of the processors and isolating failed processors
US6687818B1 (en) * 1999-07-28 2004-02-03 Unisys Corporation Method and apparatus for initiating execution of an application processor in a clustered multiprocessor system
US6665761B1 (en) * 1999-07-28 2003-12-16 Unisys Corporation Method and apparatus for routing interrupts in a clustered multiprocessor system
US6594756B1 (en) * 1999-09-08 2003-07-15 Intel Corporation Multi-processor system for selecting a processor which has successfully written it's ID into write-once register after system reset as the boot-strap processor
US6611911B1 (en) * 1999-12-30 2003-08-26 Intel Corporation Bootstrap processor election mechanism on multiple cluster bus system
US6584560B1 (en) * 2000-04-19 2003-06-24 Dell Usa, L.P. Method and system for booting a multiprocessor computer
US6470435B2 (en) 2000-12-28 2002-10-22 Intel Corporation Dual state rename recovery using register usage
US6925556B2 (en) * 2001-02-14 2005-08-02 Intel Corporation Method and system to determine the bootstrap processor from a plurality of operable processors
US7000101B2 (en) * 2001-12-21 2006-02-14 Dell Products L.P. System and method for updating BIOS for a multiple-node computer system

Also Published As

Publication number Publication date
CN1659516A (zh) 2005-08-24
WO2003107134A2 (en) 2003-12-24
KR100844614B1 (ko) 2008-07-07
EP1552387A2 (en) 2005-07-13
US7065641B2 (en) 2006-06-20
AU2003261077A1 (en) 2003-12-31
US7424604B2 (en) 2008-09-09
KR20050008811A (ko) 2005-01-21
CN100476722C (zh) 2009-04-08
US20030233492A1 (en) 2003-12-18
WO2003107134A3 (en) 2004-03-11
US20060190713A1 (en) 2006-08-24
KR100886518B1 (ko) 2009-03-02
AU2003261077A8 (en) 2003-12-31
EP1552387A4 (en) 2008-09-24

Similar Documents

Publication Publication Date Title
KR100886518B1 (ko) 멀티프로세서 시스템에서 사용하기 위한 가중 프로세서선택 장치 및 방법
US5987550A (en) Lock mechanism for shared resources in a data processing system
US6795901B1 (en) Shared memory interface with conventional access and synchronization support
US7010678B2 (en) Bootstrap processor election mechanism on multiple cluster bus systems
US6035377A (en) Method and apparatus for determining memory pages having greatest frequency of access in a non-uniform memory access computer system
US6073225A (en) Method and apparatus for monitoring bus transactions based on cycle type and memory address range
US6026472A (en) Method and apparatus for determining memory page access information in a non-uniform memory access computer system
US6374338B1 (en) Method for performing configuration tasks prior to and including memory configuration within a processor-based system
EP0166431A2 (en) An information processing apparatus having an instruction prefetch circuit
US5894562A (en) Method and apparatus for controlling bus arbitration in a data processing system
EP1760580A1 (en) Processing operation information transfer control system and method
EP1132818A2 (en) Multiple processor interface, synchronization, and arbitration scheme using time multiplexed shared memory for real time systems
US5617576A (en) Method of slowing down code execution in a microprocessor including an internal cache memory
US6279066B1 (en) System for negotiating access to a shared resource by arbitration logic in a shared resource negotiator
US7137118B2 (en) Data synchronization hardware primitive in an embedded symmetrical multiprocessor computer
US20030163681A1 (en) Processor with versatile external memory interface
US6263425B1 (en) Circuit that implements semaphores in a multiprocessor environment without reliance on atomic test and set operations of the processor cores
JP2594600B2 (ja) シングルチップマイクロコンピュータ
US6915516B1 (en) Apparatus and method for process dispatching between individual processors of a multi-processor system
US5410718A (en) Single-chip microcomputer having a memory including a one-bit memory element which has 3 inputs and a selector for selecting one of the inputs
JP2004206369A (ja) 共通資源へのアクセス方式及びアクセスプログラム
JP2770743B2 (ja) ウエイト制御方式
JP3917079B2 (ja) 最適なアクセス戦略の決定方法
JPH07146814A (ja) メモリ装置
RU2263951C2 (ru) Способ обработки цифровых данных в запоминающем устройстве и запоминающее устройство для осуществления способа

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee