KR20080028472A - 직접 변환 송신기 내에서의 주파수 합성을 위한 방법 및장치 - Google Patents

직접 변환 송신기 내에서의 주파수 합성을 위한 방법 및장치 Download PDF

Info

Publication number
KR20080028472A
KR20080028472A KR1020087002641A KR20087002641A KR20080028472A KR 20080028472 A KR20080028472 A KR 20080028472A KR 1020087002641 A KR1020087002641 A KR 1020087002641A KR 20087002641 A KR20087002641 A KR 20087002641A KR 20080028472 A KR20080028472 A KR 20080028472A
Authority
KR
South Korea
Prior art keywords
signal
frequency
frequency signal
phase
transmission
Prior art date
Application number
KR1020087002641A
Other languages
English (en)
Inventor
프랭크 롬바르디
존 지. 프리드
마틴 이스버그
Original Assignee
텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) filed Critical 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Publication of KR20080028472A publication Critical patent/KR20080028472A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

직접 변환 송신을 위한 방법 및 장치는 송신 주파수 신호에 비고조파 관련되는 제1 주파수 신호를 생성하고, 제1 주파수 신호를 분할하여 혼합 주파수 신호를 획득하고, 제1 주파수 신호를 분할하여 중간 주파수 기준 신호를 획득하고, 송신 주파수 신호를 중간 주파수 피드백 신호로 다운컨버트하기 위하여 혼합 주파수를 이용하여 송신 주파수 신호를 생성하며, 중간 주파수 피드백 신호를 중간 주파수 기준 신호에 위상 고정시킨다. 송신 주파수 신호는 위상 변조되며, 대응하는 크기 변조를 위하여 구성될 수 있는 포화 모드 전력 증폭기로의 입력으로서 기능할 수 있다. 대안적으로, 미변조(un-modulated) 송신 주파수 신호는 그것에 I/Q 변조를 행하는 직교 변조기에 대한 캐리어 신호 입력 역할을 하여, 선형 전력 증폭기에 대한 입력을 위해 변조된 캐리어 신호를 생성한다.
Figure P1020087002641
직접 변환 송신, 혼합 주파수 신호, 중간 주파수 기준 신호, 직교 변조기, 선형 전력 증폭기

Description

직접 변환 송신기 내에서의 주파수 합성을 위한 방법 및 장치{METHOD AND APPARATUS FOR FREQUENCY SYNTHESIS IN DIRECT-CONVERSION TRANSMITTERS}
본 발명은 일반적으로는 무선 통신에 관한 것이며, 특히 송신 주파수 신호 생성에 관한 것이다.
"직접 변환(direct conversion)" 송신기들에서, 송신기 변조 및 주파수 업컨버젼(upconversion)은 일반적으로 동일 회로에서 발생하며, 이것은 송신된 캐리어 주파수 신호가 LO(local oscillator) 주파수와 동일하다는 것을 의미한다. 이 접근법은 회로 간소화 및 감소된 컴포넌트 개수의 관점에서 경제적 장점들을 제공하지만 설계상 문제점들을 지닌다.
예를 들어, 양호한 ACP(Adjacent Channel Power) 억제 성능을 위한 측파대 위상 노이즈 억제를 위하여 직접 변환 주파수 합성기의 루프 대역폭은 일반적으로 비교적 좁게 유지되어야 한다. 그러나, 그러한 주파수 합성 루프들에서 사용된 비교적 낮은 전력의, 높은 동조 감도 VCO들(high tuning sensitivity Voltage Control Oscillators)은 주파수 풀링(frequency pulling)의 경향이 있으며, 이들은 비교적 높은 전력 송신 신호의 변조에 의해 방해받는다.
주파수 합성기의 루프 대역폭을 증가시키는 것은 풀링에 대한 저항을 향상시 키지만, 측파대 위상 노이즈 억제 능력을 감소시킨다. 이와 같이, 풀링 저항 및 ACP 노이즈 성능 향상은 단일 루프 직접 변환 아키텍쳐들에서 조정하기 어려운 경합하는 설계상 문제들을 나타낸다. 두 개의 주파수 변환 단계들을 이용하여 송신될 기저 대역 정보 신호를 업컨버트함으로써, 풀링 저항과 ACP 성능 간의 상기 충돌을 조정하는 데, "2 단계(two-step)" 송신기 아키텍처들이 이용될 수 있어, 전력 증폭기 출력 스펙트럼은 VCO 동작 주파수들로부터 비교적 멀리 있게 된다.
그러나, 일반적인 제안으로서, 제2 업컨버젼 단계는 비교적 고가의 하이-Q(high-Q) 필터를 이용하여 크게 억제되어야 하는 원하지 않는 측파대들 및 스퓨리어스 주파수들(spurious frequencies)을 생성한다. 이러한 필터들은 고밀도 회로들 내에서 온칩(on-chip) 집적하기 어려우므로, 2 단계 변환 프로세스는 통상적으로 오프칩(off-chip) 필터들을 사용할 필요가 있어서, 회로 비용 및 사이즈를 증가시킨다.
또한, VCO 주입 풀링 문제들을 완화시키기 위하여 변환 루프 아키텍처(translational loop architecture)를 사용하는 것이 공지되어 있는데, 이 경우 메인 위상 고정 루프는 변환 루프에서 주파수 혼합기로의 1차 LO 주파수로서 동작하고 2차 LO 주파수는 변환 루프의 위상 검출기에 인가되어 변환된 신호와의 위상 비교를 가능하게 한다. 그러나, 추가적인 VCO 및 위상 고정 루프 회로(예를 들면, 위상 검출기, 프로그래머블 주파수 분할기, 루프 필터)는 일반적으로는, 필요한 오프셋(중간) 주파수들을 획득하기 위하여 2차 LO 주파수를 생성할 필요가 있어, 설계의 비용과 크기를 증가시킨다.
발명의 개요
본 명세서에 개시된 바와 같은 송신 주파수 합성의 일 실시예에 따르면, 송신기 회로는 송신 주파수 신호에 비고조파 관련되어 있는 제1 주파수 신호를 생성하도록 구성된 제1 PLL(phase-locked loop), 송신 주파수 신호를 중간 주파수 피드백 신호로 다운컨버트하기 위해 제1 주파수 신호를 분할하여 혼합 주파수 신호를 생성하도록 구성된 제1 주파수 분할기, 제1 주파수 신호를 분할하여 중간 주파수 기준 신호를 생성하도록 구성된 제2 주파수 분할기, 및 중간 주파수 피드백 신호를 중간 주파수 기준 신호로 위상 고정하여 송신 주파수 신호를 생성하도록 구성된 제2 PLL을 포함한다. 이 송신 주파수 생성 아키텍처는 다수의 경제적 및 성능의 장점들을 제공한다.
예를 들어, 변환 PLL로서 제2 PLL의 사용은 메인 VCO(제1 PLL 내의)가 송신 주파수에 비고조파 관련되도록 하며, 이는 메인 VCO는 송신 주파수에서 생성된 고전력 출력 신호에 의해 풀링되지 않는 것을 의미한다. 제1 PLL은 풀링의 경향이 없으므로, 그 루프 대역폭은 원하는 송신 주파수 채널 스페이싱에 관련하여 좁게 설정될 수 있어, 매우 낮은 위상 노이즈 및 전형적인 ACP(Adjacent Channel Power) 억제를 나타낸다. 반대로, 제2 PLL의 루프 대역폭은 제1 PLL의 루프 대역폭에 비해 넓게 설정될 수 있어, 제2 PLL은 VCO 풀링 효과들에 대한 매우 양호한 저항을 나타낸다. 또한, 제1 및 제2 주파수 분할기들의 사용은 중간 주파수 피드백 신호를 생성하기 위하여 원하는 혼합 주파수의 유연한 선택을 가능하게 하고 적절한 중간 주파수 기준 신호를 편리하고 경제적으로 획득하는 능력을 제공한다.
특히, 제1 및 제2 주파수 분할기들의 사용은 연관된 송신기 회로가, 임의의 수의 원하는 송신 주파수 대역들 및 송신 주파수 채널들을 구현하는 주파수 계획에 대응하는 하나 이상의 제수값들, 또는 제수값들의 쌍들을 저장하게 한다. 제1 및 제2 주파수 분할기들 중 적어도 하나에 대한 제수값들을 선택하고, 및 메인 채널 합성기로서 구성될 수 있는 제1 PLL을 프로그래밍함으로써, 송신 주파수는 추가적인 LO 회로(VCO들, 위상 검출기들, 및 루프 필터들 포함)가 필요없이 원하는 값으로 편리하게 설정될 수 있다.
상기 유연성 및 경제성을 가지고, 본 명세서에 개시된 송신기의 일 실시예는 전술된 제2 PLL에 의해 출력된 송신 주파수 신호에 의해 구동되는 직교(I/Q) 변조기를 제공한다. I/Q 변조기는 I/Q 변조 신호들에 응하여 송신 주파수 신호를 변조함으로써 변조된 캐리어 신호를 생성하고, 선형 전력 증폭기는 변조된 캐리어 신호를 증폭함으로써 (RF) 출력 신호를 생성하도록 구성된다. 이 구성은 광대역 CDMA(W-CDMA), GSM, EDGE, WLAN, 블루투스, 등과 같은 무선 통신 애플리케이션들에 대하여 고성능 및 경제적 송신기 아카텍처를 제공한다.
다른 실시예들에서, 송신기 회로는 극 변조(polar modulation)(때로는 "엔벨로프 제거 및 복구(Envelope Elimination and Restoration)"로 호칭)를 위해 구성될 수 있다. 그런 실시예들에서, 위상 변조기는 혼합 주파수 신호 경로(mixing frequency signal path)(제1 주파수 분할기 이전 또는 이후)에 위상 변조기를 삽입하거나 중간 주파수 기준 신호 경로(제2 주파수 분할기 이전 또는 이후)에 위상 변조기를 삽입함으로써 위상 변조 신호에 응하여 제1 주파수 신호를 위상 변조하여 송신 주파수에 원하는 위상 변조를 행하도록 구성된다. 이와 관련하여, 포화 모드(saturated-mode) 전력 증폭기는 포화 모드 전력 증폭기의 전력 공급 신호를 크기 변조함으로써 출력 신호에 원하는 크기 변조를 행하도록 구성될 수 있다.
물론, 본 발명은 상기 특징들 및 장점들에 한정되는 것은 아니다. 당업자는 이하의 상세한 설명을 읽고 첨부도면들을 본 후 부가적인 특징들 및 장점들을 인식할 것이다.
도 1은 제1 PLL(phase-locked loop), 제1 및 제2 주파수 분할기들, 및 제2 PLL을 이용하여 원하는 송신 주파수 신호를 생성하도록 구성된 송신 회로의 블럭도.
도 2는 직교 변조기 및 선형 전력 증폭기와 연관하여 도시된, 도 1의 송신 회로의 일 실시예.
도 3은 포화 모드 전력 증폭기 및 대응하는 위상 및 크기 변조기들과 연관하여 도시된, 도 1의 송신 회로의 극 변조 실시예의 블럭도.
도 4는 변조 모드 제어기 및 이중 모드 증폭기 회로와 연관하여 도시된 도 1의 송신 회로의 이중 모드(선형 모드 또는 포화 모드) 구현의 블럭도.
도 5-8은 다수의 상이한 송신 주파수 대역들 및 원하는 송신 주파수 채널들에 기초한 값들을 갖는 도 1에 도시된 송신 회로의 제1 및 제2 주파수 분할기들에 대한 예시적인 제수값들을 포함하는 주파수 계획 테이블들.
도 9는 휴대형 통신 핸드셋과 같은 무선 통신 장치의 블럭도 - 상기 장치는 상이한 송신 주파수들에 대응하는 제수값들을 유지하기 위한 메모리 또는 다른 저장 장치를 포함하여, 상기 장치의 송신 주파수는 원하는 송신 주파수 대역 및 송신 주파수 채널에 따라 선택 가능함 - .
도 1은 제1 PLL(phase-locked loop, 12), 제1 및 제2 주파수 분할기들(14 및 16), 및 제2 PLL(18)을 포함하는 송신 회로(10)의 일 실시예를 도시한다. 도시된 실시예에서, 제2 PLL(18)은 변환 PLL(translational PLL)로서 구성되며 혼합기(20), 선택적 필터(22), 위상 검출기(24), 루프 필터(26), 및 VCO(Voltage Controlled Oscillator, 28)를 포함한다.
제1 PLL(12)은 메인 채널 합성기로서 구성되고, 제2 PLL(18)에 의해 출력된 송신 주파수 신호에 비고조파(non-harmonically) 관련되는 제1 주파수 신호를 생성한다. 특히, 제1 PLL(12)은 기준 주파수 신호(fREF)로부터 제1 주파수 신호를 도출한다. 제1 주파수 분할기(14)는 제수값 "M"에 따라 제1 주파수 신호를 분할하여 원하는 혼합 주파수 신호를 생성한다. 제2 주파수 분할기(16)는 제2 제수값 "N"에 따라 제1 주파수 신호를 분할하여 중간 주파수 기준 신호를 생성한다.
순차적으로, 제2 PLL(18)은 그 혼합기(20) 내에서 혼합 주파수 신호를 이용하여 송신 주파수 신호를 중간 주파수 피드백 신호로 다운컨버트한다. 선택적 필터(22)는 위상 검출기(24)에 제공되는 중간 주파수 피드백 신호를 필터링하는 데 이용될 수 있다. 위상 검출기(24)는 제2 주파수 분할기(16)에 의해 출력된 중간 주파수 기준 신호에 대하여 중간 주파수 피드백 신호(또는 그 신호의 필터링된 버전)를 위상 비교(phase-comparing)하는 것에 기초하여 에러 신호를 생성한다. 루프 필터(26)는 에러 신호를 필터링하는 것에 기초하여 출력 제어 신호를 생성하며, 그 제어 신호는 VCO(28)의 주파수 제어 조정 입력의 역할을 한다. 따라서, 중간 주파수 기준 신호에 중간 주파수 피드백 신호를 위상 고정(phase-locking)하는 것에 기초하여 폐루프 제어하에 송신 주파수 신호가 생성된다.
제수값들 M 및 N의 적절한 선택으로, 제1 PLL(12)은 송신 주파수 신호의 비고조파로서 제1 주파수 신호를 생성하도록 구성될 수 있으며, 이는 제1 PLL(12)은 송신 주파수에서 풀링 효과들(pulling effects)에 취약하지 않다는 것을 의미한다. 제1 PLL(12)이 그러한 풀링 효과들에 취약하지 않으므로, 그 루프 대역폭은 위상 노이즈 성능을 향상시키기 위하여 좁혀질 수 있다. 특히, 제1 PLL(12)의 루프 대역폭은 원하는 송신 주파수 채널 스페이싱에 비하여 좁아질 수 있어, 제1 주파수 신호는 송신 회로(10)의 ACP 억제를 향상시키는 크게 억제된 측파대 노이즈를 갖는다.
또한, 제2 PLL(18)은 제1 PLL(12)로부터 독립적으로 "동조(tuned)"되어 그 성능을 향상시킬 수 있다. 예를 들어, 제2 PLL(18)의 루프 대역폭은 제1 PLL(12)의 루프 대역폭에 비하여 넓게 될 수 있다. 특히, 제2 PLL(18)의 루프 대역폭은 송신 주파수에서 주파수 풀링 효과들에 저항할 만큼 넓어질 수 있다. GSM 및 EDGE 통신 표준과 연관된 송신 주파수들의 경우, 15 MHz의 제2 PLL(18)을 위한 루프 대 역폭은 양호한 풀링 저항(pulling resistance)을 제공한다.
제2 PLL(18)의 피드백 제어 루프에서 임의의 주파수 분할기 회로들의 사용을 회피하는 것은 그 성능을 더 향상시킨다. 즉, 제2 PLL(18)은 송신 주파수 신호를 분할하지 않고, 혼합기(20) 내의 주파수 변환을 통해 중간 주파수 피드백 신호를 획득한다. 주파수 분할이 아닌, 피드백 루프 내의 주파수 변환의 사용은 VCO(28)에 의해 출력된 송신 주파수 신호 내에서 주요 위상 노이즈원을 제거한다.
실제로, 도시된 아키텍처에서 송신 주파수 신호의 위상 노이즈는 1차적으로는 제1 PLL(12) 내의 위상 노이즈의 함수이며, 이는 이 아카텍처에서 비교적 좁은 루프 대역폭을 사용하여 매우 낮아질 수 있다. 제1 주파수 분할기(14) 및 제2 주파수 분할기(16)의 사용은 제1 PLL(12)에 관련된 중간 주파수 기준 신호 및 혼합 주파수 신호에서의 위상 노이즈를 감소시키는 그 경향에 기초하여 송신 주파수 신호의 위상 노이즈를 더 감소시킨다.
도 2는 I/Q 변조 신호들에 응하여 송신 주파수 신호를 변조함으로써 변조된 캐리어 신호를 생성하도록 구성되는 직교 변조기(30)를 추가함으로써 도 1의 송신 회로(100)를 확장한다. 가변 이득 드라이버 증폭기(31)가 이용되어 선형 전력 증폭기(32)에 대한 동적 범위 제어를 제공할 수 있어, 두 개의 증폭기들은 변조된 캐리어 신호를 증폭함으로써 출력 신호(RF_OUT)를 생성하도록 구성된다. 그러한 구성은 선형 증폭을 요구하거나, 선형 증폭기 동작으로부터 이득을 얻는 각종 디지털 변조 포맷들을 이상적으로 지원한다. W-CDMA 송신은 선형 증폭 애플리케이션의 비제한적인 예이다.
반대로, 도 3은 때로는 엔벨로프 제거 및 복구 변조로서 호칭되는 극 변조를 위하여 구성되는 송신 회로(10)의 일 실시예를 도시한다. 극 변조에서, (RF) 출력 신호는 위상 및 크기 변조 둘 다 포함하지만, 그러한 변조들은 상이한 회로 경로들을 통하여 인가된다. 위상 및 크기 변조 회로 경로들을 보다 상세히 보면, 제1 PLL(12)의 예시된 실시예는 수정 발진기 회로(40)로부터 기준 주파수 신호를 수신하는 것을 알 수 있다. 또한, 제1 PLL(12)은 위상 검출기(42), 루프 필터(44), VCO(46), 및 분수 분주형 분할기(fractional-N divider)로서 구성될 수 있는 피드백 분할기 회로(48)를 포함하는 PLL로서 구성되는 것을 알 수 있다.
위상 변조기(50)는 위상 변조 신호 (φINFO)에 응하여 송신 주파수 신호에 원하는 위상 변조들을 행한다. 위상 변조기(50)는 혼합 주파수 신호 경로(제1 주파수 분할기(14) 이전 또는 이후)에 위치될 수 있거나 또는 위상 변조기(50)는 중간 주파수 기준 신호 경로(제2 주파수 분할기(16) 이전 또는 이후)에 위치될 수 있다. 상기 예시는 제2 주파수 분할기(16) 이후에, 중간 주파수 경로에 위치된 위상 변조기(50)를 설명한다. 어느 경우에서도, 제2 PLL(18)의 VCO(28)에 의해 생성된 송신 주파수 신호는 대응하는 위상 변조들을 포함한다. 따라서, VCO(28)에 의해 출력된 송신 주파수 신호는, 위상 변조된 송신 주파수 신호를 증폭함으로써 RF 출력 신호를 생성하도록 구성되는 포화 모드 전력 증폭기(PA)(52)에 입력된 일정-엔벨로프 위상-변조된(constant-envelope phase-modulated) 신호 역할을 한다.
예시된 회로는 PA(52)의 전력 공급 신호를 크기 변조하여 PA(52)로부터의 출 력 신호에 원하는 크기 변조들을 행하도록 구성되는 크기 변조기(54)를 더 포함한다. 그러한 변조들은 공급 전압 변조, 공급 전류 변조, 또는 공급 전압 및 전류 변조들의 조합을 포함할 수 있다.
여하튼, 제1 PLL(12)의 루프 주파수 대역폭은 제2 PLL(18)의 루프 주파수 대역폭에 관하여 독립적으로 동조될 수 있다는 것을 알 수 있다. 주지한 바와 같이, 제1 PLL(12) 상에서 비교적 좁은 대역폭을 부과하여, 그로부터 출력된 제1 주파수 신호는 낮은 위상 노이즈를 갖는 것이 바람직할 수 있다. VCO(28)와 동일한 주파수에 있는 변조된 출력 신호에 의한 VCO 풀링 효과들에 저항하기 위해, 제2 PLL(18)의 루프 필터(26)가 비교적 넓은 대역폭을 갖도록 구성함으로써 부가적으로 성능이 향상될 수 있다.
다른 실시예들에서, 송신 회로(10)는 선형 및 포화 모드 변조(극 변조 포함) 둘 다에 적응 가능한 전력 증폭기와 쌍을 이룰 수 있어, 회로(10)는 광범위한 변조 포맷들에 적응 가능하다. 대안적으로, 송신 회로(10)가 그 출력 송신 주파수 신호를 선택적으로 위상 변조하되, 상기 출력 송신 주파수 신호가 어떤 변조 포맷들을 위해서는 선택적으로 포화 모드 증폭기로 향하게 하고, 다른 변조 포맷들을 위해서는 선택적으로 선형 모드 증폭기로 향하게 하도록 함으로써 동일한 유연성이 얻어질 수 있다.
도 4는, 예를 들면, 이중 모드 실시예를 도시하며, 이 경우 송신 회로(10)는, 송신 회로(10)가 포화 모드 증폭을 위한 일정-엔벨로프 신호로서, 또는 선형 모드 증폭을 위한 가변-엔벨로프(즉, 크기 변조된 신호)로서 이중 모드 증폭기 회 로(58)에 변조된 캐리어 신호를 제공하는지 여부를 제어하는 변조 제어 회로(56)에 응하여 동작한다. 이와 같이, 이중 모드 증폭기 회로(58)는 일반적으로 선형 증폭 모드들 및 포화 증폭 모드들에서 동작하는 증폭기 회로들을 포함한다. 변조 제어 회로(56)로부터의 bias/mode 제어 신호가 이용되어 이중 모드 증폭기 회로(58)의 동작 모드를 선택할 수 있거나, 모드 선택의 다른 수단이 이용될 수 있다.
상기 구성으로, 기저대역 제어기(비도시)는 송신 정보(예를 들면, 데이터 비트들)를 변조 제어 회로(56)에 제공하고/거나 송신 변조 파형들을 제공한다. 순차적으로, 모드 선택 입력 신호의 상태에 따라, 또는 어떤 다른 모드 표시자에 따라, 변조 제어 회로(56)는 송신 회로(10)에 이중 모드 증폭기 회로(58)의 포화 모드 동작에 대한 위상 변조 정보를 제공하고, 송신 회로(10)에 이중 모드 증폭기 회로(58)의 선형 모드 동작에 대한 위상 및 크기 변조 정보를 제공한다. 물론, 당업자는 이 회로들 및 제어 구성들은 비제한적인 예를 나타내는 것이며, 다른 방법들이 이용되어 송신 주파수 회로(10)를 광범위한 응용들에 적응시킬 수 있다는 것을 인식할 것이다.
송신 회로의 적응성을 더 향상시키는, 제1 및 제2 주파수 분할기들(14 및 16)은, 송신 주파수 대역 선택 및 송신 주파수 채널 선택에 의해 정의될 수 있는 원하는 송신 주파수의 함수로서, 제1 및 제2 주파수 분할기들(14 및 16) 및 제1 PLL(12)에서 사용된 주파수 분할기(48)에 의해 사용된 제수값들(divisor values) 중 어느 하나를 변화시키는 것에 기초하는 "워킹 중간 주파수(walking intermediate frequency)"의 이용을 허용하는 하나 이상의 주파수 계획들을 시스템 설계자들이 구현하는 것을 가능하게 한다. 즉, 제1 PLL(12)과 제2 PLL(18) 사이에 주파수 분할기들을 사용하는 것은 원하는 상이한 송신 주파수들을 지원하는 상이한 중간 주파수들의 편리한 선택을 허용한다. 예를 들면, 도 5는 850 MHz 송신 주파수 대역에서의 세 개의 상이한 송신 채널 주파수들에 대응하는 제수값들을 예시한다. 도 6-8은 900 MHz(E-GSM), 1800 MHz(DCS), 및 1900 MHz(PCS) 송신 주파수 대역들에 대하여 송신 주파수 계획들을 유사하게 도시한다.
도 5-8에 예시된 조정 가능한 제수값들, 또는 특정한 설계 구현들에 대하여 필요한 바에 따라 계산된 다른 제수값들로, 송신 회로(10)는 광범위한 통신 표준들 및 동작 주파수 대역들에 적응 가능하며, 따라서 여러 통신 표준들 중 어느 하나에 따라 동작하도록 의도된 무선 통신 장치에서의 사용을 위한 이상적인 후보가 된다. 그러한 장치는 도 9에 도시된다.
특히, 도 9는 안테나(62), 스위치/듀플렉서(64), 수신기(66), 송신기(68)(이전에 기재된 송신 회로(10)의 일 실시예를 포함), 기저대역/시스템 제어기(70), 하나 이상의 입력/출력 회로(72), 및 사용자 인터페이스(74)를 포함하는 휴대형 무선전화(radiotelephone), 무선 페이저, PDA, 컴퓨터, 등과 같은 무선 통신 장치(60)를 예시한다. 무선 통신 장치(60)는 제1 PLL(12)에서 사용된 주파수 분할기(48)의 선택과 함께 제1 및 제2 주파수 분할기들(14 및 16)에 대한 하나 이상의 제수값들의 쌍들을 선택함으로써 주어진 송신 주파수 계획 및 원하는 송신 주파수 채널 선택에 따라 동작하도록 선택적으로 구성될 수 있다.
그러한 선택을 지원하여, 무선 통신 장치(60)는 제수값들을 포함하는 데이터 테이블을 유지하기 위한 메모리 회로(76) 또는 다른 저장 장치를 포함할 수 있다. 부가적으로, 또는 대안적으로, 송신기(68)는 제1 주파수 분할기(14)의 제수값 및/또는 제2 주파수 분할기(16)의 제수값 및/또는 제1 PLL(12)에서 사용된 주파수 분할기(48)의 제수값들을 구성하기 위한 적절한 데이터 테이블들을 포함하는 메모리 회로(78) 또는 다른 저장 장치를 포함할(또는 그와 관련될) 수 있다.
제수값들을 가변시키는 능력은 GSM 및 EDGE(850 MHz 대역, E-GSM 대역, DCS 대역, 및 PCS 대역)에 대하여 통상적으로 사용된 주파수 대역들 및 W-CDMA에 대하여 사용된 3GPP FDD 대역들 I 내지 VI을 포함하는 이동 전화에 대하여 이용된 많은 통상적인 주파수 대역들에 무선 통신 장치(60)가 적응되게 하는 것을 당업자는 이해할 것이다. 본 명세서에 기재된 방법들 및 장치는 많은 변조 포맷들 및 통신 표준들(GSM, GPRS, EGPRS, W-CDMA, CDMA-2000 등)에 적용될 수 있는데, 이는, 예를 들면, 위상 및 크기 변조 둘 다를 지원하는 그 능력 때문이다.
물론, 송신 회로(10)는 도 9에 예시된 구현 아키텍처에 한정되는 것이 아니며, 본 명세서에 기재된 송신 신호 생성의 더 넓은 방법은 여기에 특정하게 기술되고 예시된 실시예들 중 어느 하나로 한정되는 것도 아니다. 실제로, 당업자는 본 발명은 본 개시 또는 첨부 도면들에 의하여 한정되지 않는 것을 인식할 것이다. 오히려, 본 발명은 이하의 청구범위 및 그 균등물들의 범위에 의해서만 한정된다.

Claims (21)

  1. 송신 주파수 신호에 비고조파 관련되는(non-harmonically related) 제1 주파수 신호를 생성하도록 구성된 제1 위상 고정 루프;
    상기 송신 주파수 신호를 중간 주파수 피드백 신호로 다운컨버트하기 위하여 상기 제1 주파수 신호를 분할하여 혼합 주파수 신호를 생성하도록 구성된 제1 주파수 분할기;
    상기 제1 주파수 신호를 분할하여 중간 주파수 기준 신호를 생성하도록 구성된 제2 주파수 분할기; 및
    상기 중간 주파수 피드백 신호를 상기 중간 주파수 기준 신호에 위상 고정하여 상기 송신 주파수 신호를 생성하도록 구성된 제2 위상 고정 루프
    를 포함하는 송신기 회로.
  2. 제1항에 있어서, I/Q 변조 신호들에 응하여 상기 송신 주파수 신호를 변조하여 변조된 캐리어 신호를 생성하도록 구성된 직교 변조기, 및 상기 변조된 캐리어 신호를 증폭하여 출력 신호를 생성하도록 구성된 전력 증폭기를 더 포함하는 송신기 회로.
  3. 제2항에 있어서, 상기 전력 증폭기는 상기 변조된 캐리어 신호의 선형 증폭을 제공하도록 구성되는 송신기 회로.
  4. 제2항에 있어서, 상기 직교 변조기는 상기 송신 주파수 신호에 원하는 위상 변조들을 행하여 상기 변조된 캐리어 신호를 생성하도록 구성되며, 상기 전력 증폭기는 상기 변조된 캐리어 신호를 증폭하여 상기 출력 신호를 생성하도록 구성된 포화 모드 증폭기 회로를 포함하는 송신기 회로.
  5. 제4항에 있어서, 상기 포화 모드 증폭기 회로의 전력 공급 신호를 크기 변조하여 상기 출력 신호에 원하는 크기 변조를 행하도록 구성된 크기 변조기를 더 포함하는 송신기 회로.
  6. 제1항에 있어서, 위상 변조 신호에 응하여 상기 제1 주파수 신호, 상기 중간 주파수 피드백 신호, 또는 상기 중간 주파수 기준 신호 중 하나를 위상 변조하여 상기 송신 주파수 신호에 원하는 위상 변조를 행하도록 구성된 위상 변조기, 및 상기 송신 주파수 신호를 증폭하여 출력 신호를 생성하도록 구성된 포화 모드 전력 증폭기를 더 포함하는 송신기 회로.
  7. 제6항에 있어서, 상기 포화 모드 전력 증폭기의 전력 공급 신호를 크기 변조하여 상기 출력 신호에 원하는 크기 변조를 행하도록 구성된 크기 변조기를 더 포함하는 송신기 회로.
  8. 제1항에 있어서, 상기 제1 위상 고정 루프는 송신 주파수 채널 스페이싱에 비해 좁은 루프 대역폭을 갖도록 구성되며, 상기 제2 위상 고정 루프는 상기 제1 위상 고정 루프에 비해 넓은 루프 대역폭을 갖도록 구성되는 송신기 회로.
  9. 제1항에 있어서, 상기 제2 위상 고정 루프는 상기 송신기 주파수 신호와 상기 혼합 주파수 신호를 혼합하여 상기 중간 주파수 피드백 신호를 생성하도록 구성된 혼합기, 상기 중간 주파수 기준 신호와 상기 중간 주파수 피드백 신호, 또는 상기 중간 주파수 피드백 신호의 필터링된 버전의 위상 비교에 응하여 에러 신호를 생성하도록 구성된 위상 검출기, 상기 에러 신호에 응하여 제어 신호를 생성하도록 구성된 루프 필터, 및 상기 제어 신호에 응하여 상기 송신기 주파수 신호를 생성하도록 구성된 전압 제어 발진기(VCO)를 포함하는 송신기 회로.
  10. 제1항에 있어서, 상기 제1 주파수 분할기와 상기 제2 주파수 분할기 중 적어도 하나는 조정 가능한 주파수 분할기를 포함하여, 원하는 상이한 송신 주파수들을 지원하기 위하여 상이한 중간 주파수들의 선택을 가능하게 하는 송신기 회로.
  11. 제1항에 있어서, 상기 송신기에 포함되거나 상기 송신기와 연관되고, 상기 제1 및 제2 주파수 분할기에 대한 제수값들의 하나 이상의 쌍들을 포함하는 데이터 테이블을 저장하는 메모리 회로를 더 포함하며, 상기 제수값들의 하나 이상의 쌍들은 하나 이상의 원하는 송신 주파수 대역들에서의 하나 이상의 원하는 송신 주파수 들에 대응하는 송신기 회로.
  12. 제1항에 있어서, 상기 송신기 회로는 제1 모드에서 상기 송신 주파수 신호에 원하는 위상 변조들을 행하고, 제2 모드에서 상기 송신 주파수 신호에 원하는 위상 및 크기 변조들을 행하도록 구성되며, 상기 제1 모드에서 상기 송신 주파수 신호의 포화 모드 증폭을 제공하고, 상기 제2 모드에서 상기 송신 주파수 신호의 선형 모드 증폭을 제공하여 출력 신호를 생성하도록 구성된 이중 모드 증폭기 회로를 더 포함하는 송신기 회로.
  13. 송신 주파수 신호에 비고조파 관련되는 제1 주파수 신호를 생성하는 단계;
    상기 제1 주파수 신호를 분할하여 혼합 주파수 신호를 획득하는 단계;
    상기 제1 주파수 신호를 분할하여 중간 주파수 기준 신호를 획득하는 단계; 및
    상기 혼합 수파수 신호를 이용하여 상기 송신 주파수 신호를 중간 주파수 피드백 신호로 다운컨버트하고 상기 중간 주파수 피드백 신호를 상기 중간 주파수 기준 신호에 위상 고정하여 상기 송신 주파수 신호를 생성하는 단계
    를 포함하는 직접 변환 송신 방법.
  14. 제13항에 있어서, I/Q 변조 신호들에 응하여 상기 송신 주파수 신호를 변조하여 변조된 캐리어 신호를 생성하는 단계, 및 상기 변조된 캐리어 신호를 선형 증 폭하여 출력 신호를 생성하는 단계를 더 포함하는 방법.
  15. 제13항에 있어서, 위상 변조 신호에 응하여 상기 제1 주파수 신호, 상기 중간 주파수 피드백 신호, 또는 상기 중간 주파수 기준 신호 중 하나를 위상 변조하여 상기 송신 주파수 신호에 원하는 위상 변조를 행하는 단계, 및 포화 모드 전력 증폭기를 이용하여 상기 송신 주파수 신호를 증폭함으로써 출력 신호를 생성하는 단계를 더 포함하는 방법.
  16. 제15항에 있어서, 상기 포화 모드 전력 증폭기의 전력 공급 신호를 크기 변조하여 상기 출력 신호에 원하는 크기 변조를 행하는 단계를 더 포함하는 방법.
  17. 제13항에 있어서, 상기 제1 주파수 신호는 메인 채널 합성기를 이용하여 생성되며, 상기 메인 채널 합성기가 송신 주파수 채널 스페이싱에 비해 좁은 루프 대역폭을 갖도록 구성하는 단계를 더 포함하는 방법.
  18. 제17항에 있어서, 상기 송신 주파수는 변환 위상 고정 루프를 이용하여 생성되고, 상기 변환 위상 고정 루프가 상기 메인 채널 합성기에 비해 넓은 루프 대역폭을 갖도록 구성하는 단계를 더 포함하는 방법.
  19. 제13항에 있어서, 원하는 상이한 송신 주파수들을 지원하도록 상기 혼합 주 파수 신호와 상기 중간 주파수 기준 신호 중 적어도 하나를 생성하는 데 이용된 하나 이상의 제수값들을 필요에 따라 가변하는 단계를 더 포함하는 방법.
  20. 제19항에 있어서, 변화하는 송신 주파수들의 함수로서 하나 이상의 저장된 제수값들을 선택하는 단계를 더 포함하는 방법.
  21. 송신 주파수 신호에 비고조파 관련되는 제1 주파수 신호를 생성하도록 구성된 제1 위상 고정 루프;
    상기 송신 주파수 신호를 중간 주파수 피드백 신호로 다운컨버트하기 위하여 상기 제1 주파수 신호를 분할하여 혼합 주파수 신호를 생성하도록 구성된 제1 주파수 분할기;
    상기 제1 주파수 신호를 분할하여 중간 주파수 기준 신호를 생성하도록 구성된 제2 주파수 분할기; 및
    상기 중간 주파수 피드백 신호를 상기 중간 주파수 기준 신호에 위상 고정하여 상기 송신 주파수 신호를 생성하도록 구성된 제2 위상 고정 루프
    를 포함하는 송신기 회로를 포함하는 무선 통신 장치.
KR1020087002641A 2005-07-21 2006-07-05 직접 변환 송신기 내에서의 주파수 합성을 위한 방법 및장치 KR20080028472A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/186,380 US7409192B2 (en) 2005-07-21 2005-07-21 Method and apparatus for frequency synthesis in direct-conversion transmitters
US11/186,380 2005-07-21

Publications (1)

Publication Number Publication Date
KR20080028472A true KR20080028472A (ko) 2008-03-31

Family

ID=35457529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002641A KR20080028472A (ko) 2005-07-21 2006-07-05 직접 변환 송신기 내에서의 주파수 합성을 위한 방법 및장치

Country Status (8)

Country Link
US (1) US7409192B2 (ko)
EP (1) EP1905165B1 (ko)
KR (1) KR20080028472A (ko)
CN (1) CN101268622B (ko)
AT (1) ATE424659T1 (ko)
DE (1) DE602006005489D1 (ko)
TW (1) TW200711312A (ko)
WO (1) WO2007009878A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782765B2 (en) 2007-01-22 2010-08-24 Harris Stratex Networks Operating Corporation Distributed protection switching architecture for point-to-point microwave radio systems
US8395256B2 (en) * 2007-02-02 2013-03-12 Harris Stratex Networks Operating Corporation Packaging for low-cost, high-performance microwave and millimeter wave modules
US8095088B2 (en) 2007-05-17 2012-01-10 Harris Stratex Networks Operating Corporation Compact wide dynamic range transmitter for point to point radio
US8275071B2 (en) * 2007-05-17 2012-09-25 Harris Stratex Networks Operating Corporation Compact dual receiver architecture for point to point radio
US20080267264A1 (en) * 2007-04-26 2008-10-30 Scranton Timothy F Low phase noise clock generator for device under test
US8599938B2 (en) 2007-09-14 2013-12-03 Qualcomm Incorporated Linear and polar dual mode transmitter circuit
US8929840B2 (en) 2007-09-14 2015-01-06 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
US8639205B2 (en) 2008-03-20 2014-01-28 Qualcomm Incorporated Reduced power-consumption receivers
US20090286490A1 (en) * 2008-05-19 2009-11-19 Yuan-Hung Chung Oscillator circuit, transceiver, and method for generating oscillatory signal
US8044734B2 (en) * 2008-08-01 2011-10-25 Qualcomm Incorporated Method and apparatus for mitigating VCO pulling
CN102082758B (zh) * 2009-11-30 2013-12-18 晨星软件研发(深圳)有限公司 操作于多个不同频带的发射装置及相关的方法
KR20130108067A (ko) * 2010-04-09 2013-10-02 베식스 바스큘라 인코포레이티드 조직 치료를 위한 발전 및 제어 장치
US9325541B2 (en) 2010-07-29 2016-04-26 Marvell World Trade Ltd. Modular frequency divider with switch configuration to reduce parasitic capacitance
US8442462B2 (en) * 2010-07-29 2013-05-14 Marvell World Trade Ltd. Modular frequency divider and mixer configuration
US8750421B2 (en) 2011-07-20 2014-06-10 Earl W. McCune, Jr. Communications transmitter having high-efficiency combination modulator
US8811533B2 (en) 2011-07-20 2014-08-19 Earl W. McCune, Jr. Communications transmitter having high-efficiency combination modulator
US8929484B2 (en) * 2011-07-20 2015-01-06 Earl W. McCune, Jr. Communications transmitter having high-efficiency combination modulator
CN102324932B (zh) * 2011-09-13 2013-06-12 海能达通信股份有限公司 射频合成器和收发机
CN103260268B (zh) * 2013-04-15 2016-02-17 开曼群岛威睿电通股份有限公司 适用于多模通信的移动通信装置以及其集成电路
CN104901753B (zh) * 2015-05-28 2017-06-23 北京信维科技股份有限公司 两路同源射频信号的幅度相位比值测试方法和装置
WO2017110727A1 (ja) * 2015-12-25 2017-06-29 株式会社村田製作所 圧電発振器及び圧電発振デバイス
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10171053B2 (en) * 2016-05-05 2019-01-01 Skyworks Solutions, Inc. Apparatus and methods for power amplifiers with an injection-locked oscillator driver stage
US9935722B2 (en) * 2016-06-21 2018-04-03 Intel IP Corporation Harmonic suppressing local oscillator signal generation
TWI744822B (zh) 2016-12-29 2021-11-01 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10454432B2 (en) 2016-12-29 2019-10-22 Skyworks Solutions, Inc. Radio frequency amplifiers with an injection-locked oscillator driver stage and a stacked output stage
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
JP7297619B2 (ja) * 2019-09-18 2023-06-26 株式会社東芝 測距装置
TWI792865B (zh) * 2022-01-17 2023-02-11 瑞昱半導體股份有限公司 收發電路及其頻率合成器的控制方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1104120B (it) * 1978-04-18 1985-10-14 Selenia Ind Elettroniche Perfezionamento nei sistemi di traslazione di frequenza per segnali modulati in frequenza
US6115586A (en) 1997-05-30 2000-09-05 Integrated Circuit Systems, Inc. Multiple loop radio frequency synthesizer
US6308048B1 (en) 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
US6157262A (en) 1997-12-22 2000-12-05 Honeywell International Inc. Phase locked loop frequency source having reduced load pull
US6008704A (en) * 1998-06-09 1999-12-28 Rockwell Collins, Inc. Fractional frequency synthesizer with modulation linearizer
US6321074B1 (en) 1999-02-18 2001-11-20 Itron, Inc. Apparatus and method for reducing oscillator frequency pulling during AM modulation
US6091303A (en) * 1999-04-06 2000-07-18 Ericsson Inc. Method and apparatus for reducing oscillator noise by noise-feedforward
GB2350948B (en) 1999-06-04 2003-10-01 Mitel Semiconductor Ltd Frequency changer and digital tuner
AU2002228748A1 (en) 2000-10-31 2002-05-15 Telefonaktiebolaget Lm Ericsson (Publ) Iq modulator
US6782249B1 (en) 2000-11-22 2004-08-24 Intel Corporation Quadrature signal generation in an integrated direct conversion radio receiver
US6839549B2 (en) 2000-12-14 2005-01-04 Ericsson Inc. System and method of RF power amplification
US6785518B2 (en) 2001-02-16 2004-08-31 Analog Devices, Inc. Transmitter and receiver circuit for radio frequency signals
US6850749B2 (en) 2001-05-30 2005-02-01 Rf Micro Devices, Inc. Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband
US20030050029A1 (en) 2001-09-06 2003-03-13 Yaron Kaufmann Fast locking wide band frequency synthesizer
US7359684B2 (en) * 2001-11-06 2008-04-15 Texas Instruments Incorporated Wireless communication system with variable intermediate frequency transmitter
US7110469B2 (en) 2002-03-08 2006-09-19 Broadcom Corporation Self-calibrating direct conversion transmitter
US7715836B2 (en) 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
FR2845840B1 (fr) 2002-10-14 2005-09-16 St Microelectronics Sa Dispositif radiofrequence du type a frequence intermediaire nulle ou quasi-nulle minimisant la modulation frequentielle parasite appliquee a un oscillateur local integre.
FR2846166A1 (fr) 2002-10-18 2004-04-23 St Microelectronics Sa Oscillateur controle en tension comprenant un circuit de compensation de l'effet d'entrainement en frequence
US6963620B2 (en) 2002-10-31 2005-11-08 Gct Semiconductor, Inc. Communication transmitter using offset phase-locked-loop
US7031672B2 (en) 2003-03-24 2006-04-18 Quorum Systems, Inc. Direct conversion transmitter system and method with quadrature balancing and low LO feed through
US7480343B2 (en) 2003-07-16 2009-01-20 Ericsson Technology Licensing Ab Transceiver architecture with reduced VCO-pulling sensitivity
US7177370B2 (en) 2003-12-17 2007-02-13 Triquint Semiconductor, Inc. Method and architecture for dual-mode linear and saturated power amplifier operation

Also Published As

Publication number Publication date
CN101268622A (zh) 2008-09-17
US7409192B2 (en) 2008-08-05
ATE424659T1 (de) 2009-03-15
CN101268622B (zh) 2012-06-20
DE602006005489D1 (de) 2009-04-16
EP1905165B1 (en) 2009-03-04
TW200711312A (en) 2007-03-16
EP1905165A1 (en) 2008-04-02
WO2007009878A1 (en) 2007-01-25
US20070019109A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
US7409192B2 (en) Method and apparatus for frequency synthesis in direct-conversion transmitters
CN101228695B (zh) 用于收发器频率合成的方法及装置
US5313173A (en) Quadrature modulated phase-locked loop
US9000858B2 (en) Ultra-wide band frequency modulator
JP4499739B2 (ja) マルチモードおよびマルチバンドｒｆ送受信機ならびに関連する通信方法
KR20140130221A (ko) 무선 디바이스에 대한 시-분할 듀플렉스 모드에서의 주파수 합성기 구조
US8374283B2 (en) Local oscillator with injection pulling suppression and spurious products filtering
EP1868295A2 (en) Polar transmitter for increasing modulation rate using multi-phase generator
CN101023577A (zh) 复合信号电路中数字噪声耦合的降低及可变中频的产生
US6868261B2 (en) Transmitter method, apparatus, and frequency plan for minimizing spurious energy
CN100550873C (zh) 使用偏移锁相环的通信发射机
US8437442B2 (en) Method and apparatus for generating a carrier frequency signal
JP4843104B2 (ja) カップリングを低下させた多重伝送装置
US6526262B1 (en) Phase-locked tracking filters for cellular transmit paths
EP2579454A2 (en) Apparatus generating subcarrier for transmission between ultra-high frequency channels and method generating the same
JP4032562B2 (ja) 無線機に用いられる周波数シンセンザ回路
JP4625030B2 (ja) 通信システム
EP2624445A1 (en) Frequency generation
AU4871600A (en) A radio transmission system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right