KR20080026418A - Method for manufacturing semiconductor package - Google Patents

Method for manufacturing semiconductor package Download PDF

Info

Publication number
KR20080026418A
KR20080026418A KR1020060091404A KR20060091404A KR20080026418A KR 20080026418 A KR20080026418 A KR 20080026418A KR 1020060091404 A KR1020060091404 A KR 1020060091404A KR 20060091404 A KR20060091404 A KR 20060091404A KR 20080026418 A KR20080026418 A KR 20080026418A
Authority
KR
South Korea
Prior art keywords
wafer
substrate
solder ball
semiconductor package
manufacturing
Prior art date
Application number
KR1020060091404A
Other languages
Korean (ko)
Inventor
유철준
윤태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060091404A priority Critical patent/KR20080026418A/en
Publication of KR20080026418A publication Critical patent/KR20080026418A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto

Abstract

A method for manufacturing a semiconductor package is provided to prevent a wafer warpage and to improve contact of solder balls. A substrate(100) having front and rear planes(100f,100b) is provided. A connection terminal is attached to the front plane of the substrate. At this time, plural solder balls are attached to the front plane of the substrate. Sealing materials(140) are then formed on the substrate to expose a part of the connection terminal. By partially removing the rear plane of the substrate, the thickness of the substrate is reduced. The substrate is separated into individual chips.

Description

반도체 패키지의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}Manufacturing method of semiconductor package {METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}

도 1 내지 3은 종래 기술에 따른 반도체 패키지의 제조방법을 나타내는 공정별 단면도.1 to 3 is a cross-sectional view for each process showing a method for manufacturing a semiconductor package according to the prior art.

도 4는 종래 기술에 따른 반도체 패키지의 제조방법을 나타내는 흐름도.4 is a flowchart illustrating a method of manufacturing a semiconductor package according to the prior art.

도 5는 종래 기술에 따른 반도체 패키지의 제조방법에 있어서 일부 공정을 나타내는 단면도.5 is a cross-sectional view showing a part of a process in the method of manufacturing a semiconductor package according to the prior art.

도 6 내지 8은 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 나타내는 공정별 단면도.6 to 8 are cross-sectional views of processes illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 나타내는 흐름도.9 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 10은 본 발명의 실시예에 따른 반도체 패키지의 제조방법에 있어서 일부 공정을 나타내는 단면도.10 is a cross-sectional view illustrating some processes in the method of manufacturing a semiconductor package according to the embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

100; 웨이퍼 100f; 웨이퍼 전면100; Wafer 100f; Wafer front

100b; 웨이퍼 배면 120; 솔더볼100b; Wafer back 120; Solder ball

140; 봉지재 160; 웨이퍼 홀딩 테이프140; Encapsulant 160; Wafer holding tape

본 발명은 반도체 제조방법에 관한 것으로, 보다 구체적으로는 반도체 패키지의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor, and more particularly, to a method for manufacturing a semiconductor package.

전자기기의 고성능화와 더불어 경박단소화 되어가는 추세에 맞추어 그에 실장되는 반도체 패키지도 경박단소화가 추구되고 있다. 반도체 패키지의 경박단소화 추세에 발맞추어 제안된 것이 이른바 웨이퍼 레벨에서 제조된 패키지(Wafer Fabricated Package, 이하 WFP)로 알려진 반도체 패키지의 제조방법이다. 종래의 WFP 제조방법은 웨이퍼 레벨에서 웨이퍼 씨닝(Wafer Thinning), 솔더볼 어탯치(Solder Ball Attach), 몰딩(Molding), 쏘잉(Sawing) 공정 순으로 진행하는 것이 통상적이다.Along with the high performance of electronic devices, the light and small size of semiconductor packages mounted in accordance with the trend of light and short has been pursued. In line with the trend of thin and short sized semiconductor packages, a proposed method of manufacturing a semiconductor package known as a wafer fabricated package (WFP) has been proposed. Conventional WFP manufacturing methods typically proceed in the order of wafer thinning, solder ball attach, molding, and sawing at the wafer level.

도 1 내지 3은 종래의 WFP 제조방법을 나타내는 단면도이고, 도 4는 그 흐름도이고, 도 5는 도 2의 일부를 확대 도시한 단면도이다. 도 1 내지 3을 도 4와 같이 참조하면, 웨이퍼 씨닝(Wafer Thinning) 공정(S10)으로서, 도 1에 도시된 바와 같이, 주어진 웨이퍼(10)의 배면(10b)을 일정 두께만큼 연마하여 웨이퍼(10)를 원하는 수준으로 얇게 가공한다. 웨이퍼(10)의 전면(10f)에는 이미 회로패턴이 형성되고 재배선이 이루어져 있다.1 to 3 are cross-sectional views illustrating a conventional WFP manufacturing method, FIG. 4 is a flowchart thereof, and FIG. 5 is an enlarged cross-sectional view of a part of FIG. 2. Referring to FIGS. 1 to 3 as shown in FIG. 4, as a wafer thinning process S10, as shown in FIG. 1, the back surface 10b of a given wafer 10 is polished by a predetermined thickness to obtain a wafer ( 10) process thinly to the desired level. The circuit pattern is already formed and rearranged on the front surface 10f of the wafer 10.

솔더볼 어탯치(Solder Ball Attach) 공정(S20)으로서, 도 2에 도시된 바와 같이, 웨이퍼 전면(10b)에 솔더볼(12)을 부착한다. 이후에 몰딩(Molding) 공 정(S30)으로서, 도 3에 도시된 바와 같이, 웨이퍼 전면(10b)을 일정두께의 봉지재(14)로 씌운다. 이후에, 쏘잉(Sawing) 공정(S40)으로 웨이퍼(10)를 개별 칩으로 자른다.As a solder ball attach step (S20), as shown in FIG. 2, the solder ball 12 is attached to the front surface 10b of the wafer. Thereafter, as a molding process (S30), as shown in Figure 3, the wafer front surface (10b) is covered with a sealing material of a predetermined thickness (14). Thereafter, the wafer 10 is cut into individual chips by a sawing process S40.

상술한 종래의 WFP 제조방법에 있어서는 웨이퍼 씨닝 공정(S10)이 솔더볼 어탯치 공정(S20)에 선행하여 진행된다. 이에 따라, 웨이퍼(10)를 얇게 가공했을 경우 웨이퍼 휨 현상(Wafer Warpage) 발생으로 리플로우(Reflow)를 통한 솔더볼(12) 형성시 솔더볼의 품질 문제가 유발될 수 있다. 웨이퍼 휨 현상은 웨이퍼가 대구경화가 될수록 더욱 심해질 것이라 여겨진다. 또한, 얇게 가공된 웨이퍼(10)는 용이하게 파손될 수 있어 공정 진행중 웨이퍼 취급에 어려움이 있을 수 있다. 웨이퍼 휨 현상으로 초래되는 품질 불량 및 제반 공정상의 문제점을 방지하기 위하여 웨이퍼(10)의 두께를 증가시키는 것을 고려하여 볼 수 있다. 그렇지만, 웨이퍼(10)의 두께를 증가시키는 것에는 한계가 있고, 따라서 최종적으로 조립 공정이 완료된 후에도 패키지의 두께를 얇게 하는데 한계가 있다.In the conventional WFP manufacturing method described above, the wafer thinning step S10 is performed prior to the solder ball attach step S20. Accordingly, when the wafer 10 is thinly processed, a wafer warpage may occur, and thus quality problems of the solder ball may be generated when the solder ball 12 is formed through reflow. Wafer warpage is expected to become more severe as the wafer becomes larger in diameter. In addition, the thinly processed wafer 10 may be easily broken so that there may be difficulty in handling the wafer during the process. In order to prevent quality defects and overall process problems caused by wafer warpage, it may be considered to increase the thickness of the wafer 10. However, there is a limit to increasing the thickness of the wafer 10, and thus there is a limit to thinning the package even after the assembly process is finally completed.

한편, 종래의 WFP 제조방법에 있어서는 몰딩 공정(S30)을 생략하고 웨이퍼 씨닝(S10), 솔더볼 어탯치(S20), 쏘잉(S40) 공정 순으로 진행할 수 있다. 이 경우에는 웨이퍼(10)에 솔더볼(12)이 부착된 상태에서, 도 5에 도시된 바와 같이, 몰딩하지 아니하고 쏘잉 공정(S40)을 진행하게 된다. 이때, 웨이퍼 전면(10f)을 보호하면서 솔더볼(12)의 밀착성을 보존하기 위하여 웨이퍼 홀딩 테이프(16)를 사용하게 된다. 그런데, 테이프(16)가 솔더볼(12)을 완벽하게 고정시키지 못하고 솔더볼(12) 주변에 빈 공간(17)이 생기도록 부착될 수 있다. 솔더볼(12) 주변에 빈 공간(17)이 생기게 되면 공정 진행시 발생할 수 있는 물리적 충격으로부터 솔더볼(12)의 접합상태가 온전히 보존되지 못할 수 있다. 이러한 문제점은 몰딩 공정(S30)이 생략되어 솔더볼(12)이 만들어내는 웨이퍼 전면(10f)의 요철이 비교적 심해져 테이프(16)가 감당하여야 할 두께가 크기 때문에 초래된다.Meanwhile, in the conventional WFP manufacturing method, the molding step S30 may be omitted, and the wafer thinning step S10, the solder ball attachment S20, and the sawing step S40 may be performed. In this case, in the state in which the solder ball 12 is attached to the wafer 10, as shown in FIG. 5, the sawing process S40 is performed without molding. At this time, the wafer holding tape 16 is used to preserve the adhesion of the solder ball 12 while protecting the wafer front surface 10f. However, the tape 16 may not be completely fixed to the solder ball 12, and may be attached to create an empty space 17 around the solder ball 12. When the empty space 17 is formed around the solder ball 12, the bonding state of the solder ball 12 may not be completely preserved from the physical impact that may occur during the process. This problem is caused because the molding process (S30) is omitted, because the unevenness of the front surface 10f of the solder ball 12 is relatively severe, and the thickness of the tape 16 must be large.

본 발명은 상술한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 웨이퍼의 휨 현상이 유발되지 않는 반도체 패키지의 제조방법을 제공함에 있다.The present invention has been made to solve the above-mentioned problems in the prior art, an object of the present invention is to provide a method for manufacturing a semiconductor package that does not cause warpage of the wafer.

본 발명의 다른 목적은 솔더볼의 접합 상태를 온전하게 보존할 수 있는 반도체 패키지의 제조방법을 제공함에 있다.Another object of the present invention to provide a method for manufacturing a semiconductor package that can preserve the state of the solder ball intact.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지의 제조방법은 웨이퍼가 가공되는 동안에 웨이퍼가 두꺼운 상태를 계속적으로 유지토록 하여 웨이퍼가 휘는 현상을 억제하는 것을 특징으로 한다.The method of manufacturing a semiconductor package according to the present invention for achieving the above object is characterized in that the wafer is continuously maintained in a thick state while the wafer is processed to suppress the warpage phenomenon.

상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 패키지의 제조방법은, 전면과 배면을 가지는 기판을 제공하는 단계와; 상기 기판의 전면에 접속단자를 부착시키는 단계와; 상기 접속단자의 일부가 노출되도록 상기 기판의 전면에 봉지재를 형성하는 단계와; 상기 기판의 배면을 일부 제거하여 상기 기판의 두께를 축소시키는 단계와; 상기 기판을 개별 칩으로 분리시키는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor package, the method including: providing a substrate having a front surface and a back surface; Attaching a connection terminal to a front surface of the substrate; Forming an encapsulant on the entire surface of the substrate to expose a portion of the connection terminal; Reducing the thickness of the substrate by removing a portion of the rear surface of the substrate; And separating the substrate into individual chips.

본 실시예의 방법에 있어서, 상기 기판의 전면에 접속단자를 부착시키는 단계는 상기 기판의 전면에 다수의 솔더볼을 부착시키는 단계를 포함한다. 상기 접속단자의 일부가 노출되도록 상기 기판의 전면에 봉지재를 형성하는 단계는 상기 솔더볼의 일부가 노출될 정도의 두께로 상기 기판의 전면에 에폭시 몰드 컴파운드를 형성하는 단계를 포함한다.In the method of the present embodiment, attaching the connection terminal to the front surface of the substrate includes attaching a plurality of solder balls to the front surface of the substrate. Forming an encapsulant on the front surface of the substrate to expose a portion of the connection terminal includes forming an epoxy mold compound on the front surface of the substrate to a thickness such that a portion of the solder ball is exposed.

본 실시예의 방법에 있어서, 상기 기판의 배면을 일부 제거하여 상기 기판의 두께를 축소시키는 단계는 상기 솔더볼의 주변에 빈 공간이 생기지 않도록 상기 에폭시 몰드 컴파운드 위로 테이프를 부착시키는 단계와, 상기 기판의 배면을 그라인딩하는 단계를 포함한다.In the method of the present embodiment, the step of reducing the thickness of the substrate by partially removing the rear surface of the substrate may include attaching a tape over the epoxy mold compound to prevent empty space around the solder ball, and back surface of the substrate. Grinding.

상기 특징을 구현할 수 있는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법은, 주어진 웨이퍼의 전면에 솔더볼을 부착시키는 솔더볼 어탯치 공정과; 상기 웨이퍼의 전면에 봉지재를 씌우는 몰딩 공정과; 상기 웨이퍼의 두께를 축소시키는 웨이퍼 씨닝 공정과; 상기 웨이퍼를 개별 칩으로 분리시키는 쏘잉 공정을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of fabricating a semiconductor package, comprising: a solder ball attach process for attaching solder balls to a front surface of a given wafer; A molding process of covering an encapsulant on the entire surface of the wafer; A wafer thinning step of reducing the thickness of the wafer; And a sawing process for separating the wafer into individual chips.

본 다른 실시예의 방법에 있어서, 상기 솔더볼 어탯치 공정은 상기 웨이퍼 씨닝 공정보다 선행하고, 상기 몰딩 공정은 상기 웨이퍼 씨닝 공정보다 선행한다.In the method of this another embodiment, the solder ball attach process precedes the wafer thinning process and the molding process precedes the wafer thinning process.

본 다른 실시예의 방법에 있어서, 상기 웨이퍼 씨닝 공정은 상기 솔더볼 및 봉지재가 형성된 웨이퍼 전면에 테이프를 부착시켜 상기 웨이퍼의 배면을 그라인딩한다. 상기 몰딩 공정은 상기 솔더볼의 일부가 노출될 정도의 두께로 상기 웨이퍼의 전면에 에폭시 몰드 컴파운드를 형성한다.In the method of the present embodiment, the wafer thinning process grinds the back surface of the wafer by attaching a tape to the front surface of the wafer on which the solder balls and the encapsulant are formed. The molding process forms an epoxy mold compound on the entire surface of the wafer to a thickness such that a part of the solder ball is exposed.

본 발명에 의하면, 솔더볼 어탯치 공정이 웨이퍼 씨닝 공정보다 선행하므로 웨이퍼는 솔더볼 어탯치 공정시 비교적 두꺼운 상태로 유지된다. 따라서, 웨이퍼 핸들링이 용이해지고 웨이퍼 휨 현상이 억제된다. 또한, 몰딩 공정 이후에 웨이퍼 씨닝 공정을 진행하기 때문에 웨이퍼 홀딩 테이프와 솔더볼의 밀착 상태가 온전히 보존되어진다.According to the present invention, since the solder ball attach process precedes the wafer thinning process, the wafer is kept in a relatively thick state during the solder ball attach process. Thus, wafer handling is facilitated and wafer warpage is suppressed. In addition, since the wafer thinning process is performed after the molding process, the adhesion state between the wafer holding tape and the solder ball is completely preserved.

이하, 본 발명에 따른 반도체 패키지의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다. 본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.Hereinafter, a method of manufacturing a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings. Advantages over the present invention and prior art will become apparent through the description and claims with reference to the accompanying drawings. In particular, the present invention is well pointed out and claimed in the claims. However, the present invention may be best understood by reference to the following detailed description in conjunction with the accompanying drawings. Like reference numerals in the drawings denote like elements throughout the various drawings.

(실시예)(Example)

도 6 내지 8은 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 나타내는 공정별 단면도이고, 도 9는 그 흐름도이다.6 to 8 are cross-sectional views of processes illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention, and FIG. 9 is a flowchart thereof.

도 6 내지 8을 도 9와 같이 참조하면, 본 발명 실시예의 반도체 패키지의 제조방법 이른바 몰딩된 WFP(Molded Wafer Fabricated Package) 제조방법은 먼저 솔더볼 어탯치(Solder Ball Attach) 공정(S100)으로서, 도 6에 도시된 바와 같이, 주어진 기판(100)의 전면(100f)에 다수의 솔더볼(120)이 부착된다. 여기서, 기판(100)은 실리콘 웨이퍼 또는 그밖의 반도체로 구성된 기판(이하, 웨이퍼)을 말하 며 일정 두께(t1)를 가진다. 웨이퍼(100)의 두께(t1)는 비교적 커서 휘어지지 않을 정도의 두께, 즉 웨이퍼 휨 현상(wafer warpage)이 일어나지 않는 두께이다. Referring to Figures 6 to 8 as shown in Figure 9, the manufacturing method of the semiconductor package of the embodiment of the present invention so-called molded WFP (Molded Wafer Fabricated Package) manufacturing method first as a solder ball attach (Solder Ball Attach) process (S100), Figure As shown in FIG. 6, a plurality of solder balls 120 are attached to the front surface 100f of a given substrate 100. Here, the substrate 100 refers to a substrate composed of a silicon wafer or other semiconductor (hereinafter, referred to as a wafer) and has a predetermined thickness t 1 . The thickness t 1 of the wafer 100 is relatively large so as not to bend, that is, a thickness at which no wafer warpage occurs.

도면에는 자세히 도시되지 않았지만, 웨이퍼 전면(100f)에는 회로패턴이 형성되고 입출력 패드와 재배선(rerouting line) 공정이 이미 이루어진 상태이다. 솔더볼(120)의 부착은 리플로우(Reflow) 공정으로써 구현될 수 있다. 솔더볼(120)은 전면(100f)에 형성된 입출력 패드와는 재배선을 매개로 전기적으로 연결되는 외부접속단자로서 기능한다. 본 실시예는 외부 접속단자의 예로서 솔더볼(120)이 제시되어 있지만 이에 한정되지 아니하고 금이나 그밖의 도전체로서 또한 볼 형태가 아닌 임의의 형태로 구성될 수 있다.Although not shown in detail in the drawing, a circuit pattern is formed on the front surface of the wafer 100f, and an input / output pad and a rerouting line process are already performed. Attachment of the solder ball 120 may be implemented by a reflow process. The solder ball 120 functions as an external connection terminal electrically connected to the input / output pad formed on the front surface 100f through a redistribution line. In this embodiment, the solder ball 120 is shown as an example of the external connection terminal, but is not limited thereto. The solder ball 120 may be formed in any form other than the ball shape as gold or other conductors.

본 실시예에서는 솔더볼 어탯치 공정(S100)이 후술한 웨이퍼 씨닝 공정(S300)보다 선행하므로 웨이퍼(100)는 초기의 두께(t1)를 그대로 유지된다. 따라서, 솔더볼 어탯치 공정(S100)이 진행되는 동안 웨이퍼 휨 현상(wafer warpage)이 일어나지 않는다. 웨이퍼 휨 현상이 억제되므로 웨이퍼(100)는 평평한 상태를 그대로 유지되고 이에 따라 솔더볼(120)이 웨이퍼 전면(100f)으로 부착되는 경우 공정 불량이 일어날 여지가 없어진다. 또한, 웨이퍼(100)가 휘는 현상이 발현되지 않으므로 웨이퍼(100)의 취급이 비교적 용이해진다.In this embodiment, since the solder ball attach process S100 precedes the wafer thinning process S300 described later, the wafer 100 maintains the initial thickness t 1 as it is. Therefore, no wafer warpage occurs during the solder ball attach process S100. Since the wafer warpage is suppressed, the wafer 100 remains flat and thus there is no room for process defects when the solder ball 120 is attached to the front surface 100f of the wafer. In addition, since the warping phenomenon of the wafer 100 is not exhibited, the handling of the wafer 100 becomes relatively easy.

몰딩(Molding) 공정(S200)으로서, 도 7에 도시된 바와 같이, 솔더볼(120)이 부착된 웨이퍼 전면(100f)을 보호하기 위해 솔더볼(120)의 일부가 외부로 노출될 수 있을 정도의 두께로 봉지재(140)를 형성한다. 웨이퍼 전면(100f)은 회로패턴이 형성된 활성층을 구성하므로 봉지재(140)는 회로패턴을 보호하기 위해 형성한다. 한편, 봉지재(140)를 웨이퍼 레벨에서 형성하게 되면 패키지를 인쇄회로기판에 결합시키는 경우 언더필(underfill) 공정을 생략할 수도 있다. 일례로서, 봉지재(140)는 에폭시 몰드 컴파운드(Epoxy Mold Compound)로 구성될 수 있으며, 압축(compression) 방식, 주입(injection) 방식 또는 이송(transfer) 방식 등을 이용하여 형성할 수 있다.As a molding process (S200), as shown in FIG. 7, a thickness such that a portion of the solder ball 120 may be exposed to the outside to protect the front surface 100f of the wafer on which the solder ball 120 is attached. The encapsulant 140 is formed. Since the wafer front surface 100f constitutes an active layer on which a circuit pattern is formed, the encapsulant 140 is formed to protect the circuit pattern. On the other hand, when the encapsulant 140 is formed at the wafer level, an underfill process may be omitted when the package is bonded to the printed circuit board. As an example, the encapsulant 140 may be formed of an epoxy mold compound, and may be formed using a compression method, an injection method, or a transfer method.

웨이퍼 씨닝(Wafer Thinning) 공정(S300)으로서, 도 8에 도시된 바와 같이, 웨이퍼(100)의 배면(100b)을 일정부분 제거하여 웨이퍼(100)가 원하는 수준의 두께(t2)를 가지도록 가공한다. 웨이퍼 배면(100b)을 일정부분 제거하여 웨이퍼(100)를 얇은 두께(t2)를 가지도록 하는 것은 패키지의 경박단소화를 추구하는데 있어서 하나의 방편이다. 웨이퍼 씨닝 공정(S300)은 웨이퍼 배면(100b)을 그라인더를 이용하여 연마함으로써 구현될 수 있다.As a wafer thinning process S300, as shown in FIG. 8, a portion of the back surface 100b of the wafer 100 is removed so that the wafer 100 has a desired thickness t 2 . Processing. Removing a portion of the wafer back surface 100b so that the wafer 100 has a thin thickness t 2 is one way of pursuing thin and thin packages. The wafer thinning process S300 may be implemented by polishing the wafer back surface 100b using a grinder.

웨이퍼 씨닝 공정(S300)에서는, 도 10에 도시된 바와 같이, 웨이퍼 홀딩 테이프(160)를 웨이퍼 전면(100f)에 부착시키는 단계가 포함될 수 있다. 웨이퍼 홀딩 테이프(160)는 솔더볼(120)을 보호하며 또한 솔더볼(120)의 밀착성을 유지시키는데 이용된다. 본 실시에에서는 웨이퍼 씨닝 공정(S300)이 몰딩 공정(S200)보다 후행하기 때문에 테이프(160)가 부착되어야 하는 웨이퍼 전면(100f)에는 봉지재(140)가 이미 형성되어 있다. 따라서, 웨이퍼 전면(100f)의 요철 형태가 낮아져 테이프(160)와 솔더볼(120)과의 사이에 빈 공간이 생기지 않게 되고 이에 따라 솔더 볼(120)의 밀착 상태가 비교적 양호해진다. 솔더볼(120)과 테이프(16)와의 양호한 밀착성에 의해 웨이퍼 씨닝 공정(S300)시 발생할 수 있는 물리적 충격으로부터 솔더볼(120)의 접합상태가 온전히 보존된다. 한편, 웨이퍼(100)에 솔더볼(120) 및 봉지재(140)를 이미 형성한 뒤에 웨이퍼 배면(100b)을 연마하기 때문에 웨이퍼(100)를 원하는 두께만큼 얇게 가공할 수 있다.In the wafer thinning process S300, as shown in FIG. 10, attaching the wafer holding tape 160 to the wafer front surface 100f may be included. The wafer holding tape 160 is used to protect the solder balls 120 and to maintain the adhesion of the solder balls 120. In the present embodiment, since the wafer thinning step S300 is later than the molding step S200, the encapsulant 140 is already formed on the wafer front surface 100f to which the tape 160 is to be attached. Accordingly, the unevenness of the wafer front surface 100f is lowered so that no empty space is generated between the tape 160 and the solder ball 120, and thus the adhesion state of the solder ball 120 is relatively good. The good adhesion between the solder balls 120 and the tape 16 preserves the bonding state of the solder balls 120 from physical shocks that may occur during the wafer thinning process S300. On the other hand, after the solder ball 120 and the encapsulant 140 are already formed on the wafer 100, the wafer back surface 100b is polished, so that the wafer 100 can be processed to be thin as desired.

상술한 바와 같이 솔더볼 어탯치 공정(S100)과 몰딩 공정(S200)과 웨이퍼 씨닝 공정(S300)이 순차로 진행됨으로써, 배면(100b)이 연마되어 얇은 두께(t2)를 가지며 전면(100f)에 솔더볼(120)이 부착되고 봉지재(140)가 씌여진 웨이퍼(100)가 완성된다.As described above, the solder ball attach process (S100), the molding process (S200), and the wafer thinning process (S300) are sequentially performed, so that the back surface 100b is polished to have a thin thickness t 2 and to the front surface 100f. The solder ball 120 is attached and the wafer 100 covered with the encapsulant 140 is completed.

이후에, 쏘잉(Sawing) 공정(S400)으로 웨이퍼(100)를 잘라 각 개별 소자로 분리한다. 쏘잉 공정(S400)시 웨이퍼 홀딩 테이프(160)가 웨이퍼 전면(100f)에 부착된 상태에서 진행할 수 있고, 또는 웨이퍼 홀딩 테이프(160)가 웨이퍼 전면(100f)으로부터 탈락된 상태에서 진행할 수 있다.Thereafter, the wafer 100 is cut in a sawing process S400 and separated into individual elements. In the sawing process S400, the wafer holding tape 160 may be attached to the front surface of the wafer 100f, or the wafer holding tape 160 may be removed from the front surface of the wafer 100f.

이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.The foregoing detailed description is not intended to limit the invention to the disclosed embodiments, and may be used in various other combinations, modifications, and environments without departing from the spirit of the invention. The appended claims should be construed to include other embodiments.

이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 솔더볼 어탯치 공정 이 웨이퍼 씨닝 공정보다 선행하기 때문에 웨이퍼는 솔더볼 어탯치 공정시 비교적 두꺼운 상태로 유지된다. 이에 더하여, 몰딩 공정 이후에 웨이퍼 씨닝 공정을 진행하기 때문에 웨이퍼 홀딩 테이프와 솔더볼의 밀착상태가 온전히 보존된다.As described in detail above, according to the present invention, since the solder ball attach process precedes the wafer thinning process, the wafer is maintained in a relatively thick state during the solder ball attach process. In addition, since the wafer thinning process is performed after the molding process, the adhesion state between the wafer holding tape and the solder ball is completely preserved.

이에 따라, 공정 진행시 웨이퍼가 비교적 두꺼운 상태로 유지되기 때문에 웨이퍼 핸들링이 용이해져 파손될 위험성이 줄어들고, 웨이퍼 휨 현상이 억제되어 솔더볼 어탯치 공정불량이 억제되며, 솔더볼 접합상태가 양호해져 수율이 향상되는 효과가 있다.Accordingly, since the wafer is kept in a relatively thick state during the process, the wafer handling becomes easier and the risk of breakage is reduced, the wafer warpage phenomenon is suppressed, the solder ball attach process defect is suppressed, the solder ball bonding state is good, and the yield is improved. It works.

Claims (9)

전면과 배면을 가지는 기판을 제공하는 단계와;Providing a substrate having a front side and a back side; 상기 기판의 전면에 접속단자를 부착시키는 단계와;Attaching a connection terminal to a front surface of the substrate; 상기 접속단자의 일부가 노출되도록 상기 기판의 전면에 봉지재를 형성하는 단계와;Forming an encapsulant on the entire surface of the substrate to expose a portion of the connection terminal; 상기 기판의 배면을 일부 제거하여 상기 기판의 두께를 축소시키는 단계와;Reducing the thickness of the substrate by removing a portion of the rear surface of the substrate; 상기 기판을 개별 칩으로 분리시키는 단계;Separating the substrate into individual chips; 를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.Method of manufacturing a semiconductor package comprising a. 제1항에 있어서,The method of claim 1, 상기 기판의 전면에 접속단자를 부착시키는 단계는,Attaching the connection terminal to the front of the substrate, 상기 기판의 전면에 다수의 솔더볼을 부착시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.A method of manufacturing a semiconductor package comprising the step of attaching a plurality of solder balls on the front surface of the substrate. 제2항에 있어서,The method of claim 2, 상기 접속단자의 일부가 노출되도록 상기 기판의 전면에 봉지재를 형성하는 단계는,Forming an encapsulant on the entire surface of the substrate to expose a portion of the connection terminal, 상기 솔더볼의 일부가 노출될 정도의 두께로 상기 기판의 전면에 에폭시 몰드 컴파운드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제 조방법.And forming an epoxy mold compound on the entire surface of the substrate to a thickness such that a part of the solder balls is exposed. 제2항에 있어서,The method of claim 2, 상기 기판의 배면을 일부 제거하여 상기 기판의 두께를 축소시키는 단계는,Reducing the thickness of the substrate by removing a portion of the back surface of the substrate, 상기 솔더볼의 주변에 빈 공간이 생기지 않도록 상기 에폭시 몰드 컴파운드 위로 테이프를 부착시키는 단계와;Attaching a tape over the epoxy mold compound such that no void occurs around the solder ball; 상기 기판의 배면을 그라인딩하는 단계;Grinding the back side of the substrate; 를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.Method of manufacturing a semiconductor package comprising a. 주어진 웨이퍼의 전면에 솔더볼을 부착시키는 솔더볼 어탯치 공정과;A solder ball attach process for attaching solder balls to the front surface of a given wafer; 상기 웨이퍼의 전면에 봉지재를 씌우는 몰딩 공정과;A molding process of covering an encapsulant on the entire surface of the wafer; 상기 웨이퍼의 두께를 축소시키는 웨이퍼 씨닝 공정과;A wafer thinning step of reducing the thickness of the wafer; 상기 웨이퍼를 개별 칩으로 분리시키는 쏘잉 공정;Sawing process for separating the wafer into individual chips; 을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.Method of manufacturing a semiconductor package comprising a. 제5항에 있어서,The method of claim 5, 상기 솔더볼 어탯치 공정은 상기 웨이퍼 씨닝 공정보다 선행하는 것을 특징으로 하는 반도체 패키지의 제조방법.The solder ball attach process is a semiconductor package manufacturing method, characterized in that preceded the wafer thinning process. 제6항에 있어서,The method of claim 6, 상기 몰딩 공정은 상기 웨이퍼 씨닝 공정보다 선행하는 것을 특징으로 하는 반도체 패키지의 제조방법.And the molding process precedes the wafer thinning process. 제7항에 있어서,The method of claim 7, wherein 상기 웨이퍼 씨닝 공정은 상기 솔더볼 및 봉지재가 형성된 웨이퍼 전면에 테이프를 부착시켜 상기 웨이퍼의 배면을 그라인딩하는 것을 특징으로 하는 반도체 패키지의 제조방법.The wafer thinning process is a method of manufacturing a semiconductor package, characterized in that for grinding the back surface of the wafer by attaching a tape to the front surface of the wafer on which the solder ball and the sealing material is formed. 제5항에 있어서,The method of claim 5, 상기 몰딩 공정은 상기 솔더볼의 일부가 노출될 정도의 두께로 상기 웨이퍼의 전면에 에폭시 몰드 컴파운드를 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.The molding process is a method of manufacturing a semiconductor package, characterized in that to form an epoxy mold compound on the entire surface of the wafer to a thickness such that a portion of the solder ball is exposed.
KR1020060091404A 2006-09-20 2006-09-20 Method for manufacturing semiconductor package KR20080026418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060091404A KR20080026418A (en) 2006-09-20 2006-09-20 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060091404A KR20080026418A (en) 2006-09-20 2006-09-20 Method for manufacturing semiconductor package

Publications (1)

Publication Number Publication Date
KR20080026418A true KR20080026418A (en) 2008-03-25

Family

ID=39413848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060091404A KR20080026418A (en) 2006-09-20 2006-09-20 Method for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR20080026418A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008765B2 (en) 2008-11-19 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor package having adhesive layer and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008765B2 (en) 2008-11-19 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor package having adhesive layer and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5908030B2 (en) Semiconductor package having through electrode and method of manufacturing the same
US6548376B2 (en) Methods of thinning microelectronic workpieces
US7772685B2 (en) Stacked semiconductor structure and fabrication method thereof
JP3339838B2 (en) Semiconductor device and method of manufacturing the same
KR100699649B1 (en) Semiconductor device and method of manufacture thereof
US8766424B2 (en) Thin substrate PoP structure
US6750082B2 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
US8309403B2 (en) Method for encapsulating electronic components on a wafer
JP5685012B2 (en) Manufacturing method of semiconductor package
EP2521170A2 (en) Pop package and manufacturing method thereof
US10714528B2 (en) Chip package and manufacturing method thereof
JP2005191508A (en) Semiconductor device and manufacturing method for the same
JP2000228465A (en) Semiconductor device and its manufacture
KR100660882B1 (en) Board on chip package and manufacturing method thereof
US20180315718A1 (en) Semiconductor packages and devices
US7041531B2 (en) Method of fabricating flip chip ball grid array package
JP2007214502A (en) Semiconductor device and its manufacturing method
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
KR20080026418A (en) Method for manufacturing semiconductor package
JP3803214B2 (en) Manufacturing method of semiconductor device
US20040207080A1 (en) Circuit board for mounting a semiconductor chip and manufacturing method thereof
KR20090066517A (en) Wafer level semiconductor package and production method thereof
JP2007142128A (en) Semiconductor device and its production process
JP4107896B2 (en) Semiconductor device and manufacturing method thereof
KR0178626B1 (en) Method of making a semiconductor package and structure of the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination