KR20080023904A - Liquid crystal display and fabricating method thereof - Google Patents

Liquid crystal display and fabricating method thereof Download PDF

Info

Publication number
KR20080023904A
KR20080023904A KR1020060088028A KR20060088028A KR20080023904A KR 20080023904 A KR20080023904 A KR 20080023904A KR 1020060088028 A KR1020060088028 A KR 1020060088028A KR 20060088028 A KR20060088028 A KR 20060088028A KR 20080023904 A KR20080023904 A KR 20080023904A
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
region
liquid crystal
film
Prior art date
Application number
KR1020060088028A
Other languages
Korean (ko)
Other versions
KR101222141B1 (en
Inventor
정지은
이준엽
이희석
이종길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060088028A priority Critical patent/KR101222141B1/en
Publication of KR20080023904A publication Critical patent/KR20080023904A/en
Application granted granted Critical
Publication of KR101222141B1 publication Critical patent/KR101222141B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133371Cells with varying thickness of the liquid crystal layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy

Abstract

An LCD and a method for manufacturing the same are provided to regulate cell gaps of a main pixel and a sub-pixel through a multi-layer structure of an insulating layer, thereby improving viewing angle, lateral visibility, and white brightness. An LCD comprises an upper substrate where color filters are arranged in a matrix type, and a lower substrate where thin film transistors are arranged in a matrix type. The lower substrate includes an insulating layer(162), a main pixel electrode(182), and a sub-pixel electrode(183). The insulating layer is formed on the thin film transistors. The insulating layer has a multi-layer structure, and the main pixel electrode and the sub-pixel electrode are formed on different layers of the insulating layer. The sub-pixel electrode is formed on a higher insulating film than the main pixel electrode.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THEREOF}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 하부 기판의 일부 평면도.1 is a partial plan view of a lower substrate according to an embodiment of the present invention.

도 2는 하부 기판을 Ⅰ-Ⅰ' 선을 따라 절단하여 나타낸 단면도.2 is a cross-sectional view of the lower substrate taken along the line II ′.

도 3은 본 발명의 실시예에 따른 상부 기판의 일부 평면도.3 is a partial plan view of an upper substrate according to an embodiment of the present invention.

도 4는 상부 기판을 Ⅱ-Ⅱ' 선을 따라 절단하여 나타낸 단면도.4 is a cross-sectional view of the upper substrate taken along the line II-II '.

도 5는 본 발명의 실시예에 따른 단위 화소의 등가 회로도.5 is an equivalent circuit diagram of a unit pixel according to an exemplary embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 액정 표시 장치의 하부 기판의 제조 공정을 나타낸 단면도.6 is a cross-sectional view illustrating a process of manufacturing a lower substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 액정 표시 장치의 상부 기판의 제조 공정을 나타낸 단면도.7 is a cross-sectional view illustrating a manufacturing process of an upper substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 하부 기판 112: 게이트 라인100: lower substrate 112: gate line

113: 게이트 전극 152: 데이터 라인113: gate electrode 152: data line

153: 소오스 전극 154: 드레인 전극153: source electrode 154: drain electrode

155: 커플링 전극 182: 메인 화소 전극155: coupling electrode 182: main pixel electrode

183: 서브 화소 전극 200: 상부 기판183: sub pixel electrode 200: upper substrate

212: 블랙 매트릭스 222: 컬러 필터212: black matrix 222: color filter

242: 공통 전극242: common electrode

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 메인 화소 및 서브 화소의 셀갭 조절이 용이한 액정 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which easily control a cell gap of a main pixel and a sub pixel.

액정 표시 장치는(Liquid Crystal Display)은 액정 분자의 광학적 이방성 및 편광판의 편광 특성을 이용하여 광원으로부터 입사되는 광의 투과량을 조절하여 화상을 구현하는 디스플레이 소자로서, 경량박형, 고해상도, 대화면화를 실현할 수 있고, 소비전력이 작아 최근 그 응용범위가 급속도로 확대되고 있다.Liquid crystal display is a display device that realizes an image by controlling the amount of light incident from a light source using the optical anisotropy of liquid crystal molecules and the polarization characteristics of a polarizing plate. In addition, the power consumption is small, the application range is expanding rapidly in recent years.

이러한 액정 표시 장치는 액정 분자의 광 투과축으로만 광이 투과되어 영상이 구현되기 때문에, 다른 표시 장치들에 비하여 상대적으로 시야각이 좁은 문제점이 있다. 따라서, 시야각을 개선하기 위한 다양한 기술이 연구되고 있는데, 그 중에서 PVA(Patterned Vertically Aligned;PVA) 방식은 액정 분자를 상하 기판에 대하여 수직으로 배향하고, 화소 전극과 그 대향 전극인 공통 전극에 각각 절개 패턴 또는 돌기 패턴을 형성하여 이로 인하여 두 전극 사이에 형성되는 전계를 왜곡시켜 복수의 도메인(Multi Domain)을 형성함으로써 시야각을 개선하는 방식이다.Since the liquid crystal display device transmits light only through the light transmission axis of the liquid crystal molecules to realize an image, there is a problem that the viewing angle is relatively narrower than that of other display devices. Accordingly, various techniques for improving the viewing angle have been studied. Among them, the PVA (Patterned Vertically Aligned) method aligns liquid crystal molecules vertically with respect to the upper and lower substrates, and cuts them into the pixel electrode and the common electrode, which are opposite electrodes, respectively. A pattern or protrusion pattern is formed, thereby distorting an electric field formed between two electrodes, thereby forming a plurality of domains, thereby improving a viewing angle.

한편, 최근에 개발된 SPVA(Super Patterned Vertically Aligned;SPVA) 방식 은 단위 화소에 서로 다른 전압을 갖는 메인 화소(main pixel) 및 서브 화소(sub pixel)를 형성하여, 영역별로 액정 분자의 광 투과축이 변화되게 함으로써 시야각 뿐만 아니라, 측면 시인성을 동시에 개선하는 방식이다.On the other hand, the recently developed super patterned vertically aligned (SPVA) method forms a main pixel and a sub pixel having different voltages in a unit pixel to form a light transmission axis of liquid crystal molecules for each region. By making this change, not only the viewing angle but also the side visibility is simultaneously improved.

그러나, 서브 화소는 메인 화소보다 낮은 전압에 의해 구동되므로, 메인 화소보다 광의 투과율이 저하되어 액정 표시 패널 전체의 화이트 휘도가 감소되는 문제점이 발생한다. 따라서, 서브 화소의 전압을 높여주기 위하여 서브 화소 전극과 공통 전극 사이의 간격 즉, 서브 화소의 셀갭(cell gap)을 조절할 필요가 있는데, 이를 위해, 종래의 경우는 서브 화소 전극의 하부에 일정한 두께의 유기막 패턴이 형성되므로, 셀갭 조절층인 상기 유기막 패턴을 형성하기 위한 별도의 마스크 공정이 추가되는 문제점이 있었다.However, since the sub pixel is driven by a voltage lower than that of the main pixel, the transmittance of light is lowered than that of the main pixel, resulting in a decrease in white luminance of the entire liquid crystal display panel. Accordingly, in order to increase the voltage of the subpixel, it is necessary to adjust a gap between the subpixel electrode and the common electrode, that is, a cell gap of the subpixel. Since the organic film pattern is formed, there is a problem in that a separate mask process for forming the organic film pattern as a cell gap control layer is added.

본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로, 영역별로 차등 노광이 가능한 단일 마스크를 이용하여 소정의 단일막에 다층 구조를 형성하고, 상기 다층 구조를 통해 메인 화소와 서브 화소의 셀갭을 조절함으로써, 시야각, 측면 시인성 및 화이트 휘도를 동시에 향상시킬 수 있고, 별도의 마스크 공정이 추가되지 않는 새로운 액정 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.The present invention was derived to solve the above problems, and forms a multi-layer structure on a predetermined single layer using a single mask capable of differential exposure for each region, and adjusts the cell gap of the main pixel and the sub pixel through the multi-layer structure. Accordingly, an object of the present invention is to provide a new liquid crystal display device and a method of manufacturing the same, in which the viewing angle, side visibility, and white luminance can be simultaneously improved, and a separate mask process is not added.

상기의 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치는, 컬러 필터가 매트릭스 형태로 배열된 상부 기판 및 박막 트랜지스터가 매트릭스 형태로 배열된 하부 기판을 포함하고, 상기 하부 기판은 상기 박막 트랜지스터 상에 다층 구조 로 형성된 절연막과, 상기 절연막의 서로 다른 층 상에 형성된 메인 화소 전극 및 서브 화소 전극을 포함한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes an upper substrate on which color filters are arranged in a matrix form, and a lower substrate on which thin film transistors are arranged in a matrix form, and the lower substrate is disposed on the thin film transistor. And a main pixel electrode and a sub pixel electrode formed on different layers of the insulating film.

상기 서브 화소 전극은 상기 메인 화소 전극보다 더 고층의 절연막 상에 형성되는 것이 바람직하다.Preferably, the sub pixel electrode is formed on an insulating layer of a higher layer than the main pixel electrode.

상기 절연막은 제 1 두께(T1)를 갖는 제 1 층, 제 2 두께(T2)를 갖는 제 2 층 및 제 3 두께(T3)를 갖는 제 3 층을 포함하며, 각 층의 두께는 T1 < T2 < T3의 관계를 갖는 것이 바람직하다.The insulating film includes a first layer having a first thickness T 1 , a second layer having a second thickness T 2 , and a third layer having a third thickness T 3 , wherein each layer has a thickness T 1 <T 2 It is preferable to have a relationship of <T 3 .

상기 메인 화소 전극은 상기 절연막의 제 2 층 상에 형성되고, 상기 서브 화소 전극은 상기 절연막의 제 3 층 상에 형성되는 것이 바람직하다.Preferably, the main pixel electrode is formed on the second layer of the insulating film, and the sub pixel electrode is formed on the third layer of the insulating film.

상기 절연막은 관통 영역을 더 포함하며, 상기 메인 화소 전극은 상기 관통 영역을 통하여 하부의 박막 트랜지스터와 전기적으로 연결된다.The insulating layer further includes a through region, and the main pixel electrode is electrically connected to a lower thin film transistor through the through region.

상기 메인 화소 전극 및 상기 서브 화소 전극 중 적어도 하나에는 절개 패턴이 형성되는 것이 바람직하다.Preferably, an incision pattern is formed on at least one of the main pixel electrode and the sub pixel electrode.

상기의 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치의 제조 방법은, (a) 소정의 구조가 형성된 기판 상부에 절연막 및 감광막을 형성하는 단계와, (b) 상기 감광막을 영역별로 차등 노광한 후 현상하여 상기 감광막을 다층 구조로 형성하는 단계와, (c) 다층 구조의 감광막 및 절연막을 전면 식각하여 상기 절연막을 다층 구조로 형성하는 단계와, (d) 다층 구조의 절연막의 서로 다른 층 상에 메인 화소 전극 및 서브 화소 전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including: (a) forming an insulating film and a photosensitive film on a substrate having a predetermined structure; and (b) differentially exposing the photosensitive film for each region. Post-development to form the photoresist film in a multilayer structure; (c) etching the entire photoresist film and the insulation film to form a multilayer structure, and (d) forming a multilayer structure on the different layers of the insulation film in a multilayer structure. Forming a main pixel electrode and a sub pixel electrode.

상기 (b) 단계는 영역별로 광 투과율이 조절되는 하프 톤 마스크를 사용하여 상기 감광막을 노광하는 것을 특징으로 한다. 이때, 상기 하프 톤 마스크는 제 1 투과율(P1)을 갖는 제 1 영역, 제 2 투과율(P2)을 갖는 제 2 영역, 제 3 투과율(P3)을 갖는 제 3 영역 및 제 4 투과율(P4)을 갖는 제 4 영역을 포함하고, 각 영역의 투과율은 P1 > P2 > P3 > P4 의 관계를 갖는 것을 특징으로 한다.In the step (b), the photosensitive film is exposed using a halftone mask in which light transmittance is controlled for each region. In this case, the halftone mask includes a first region having a first transmittance P 1 , a second region having a second transmittance P 2 , a third region having a third transmittance P 3 , and a fourth transmittance ( And a fourth region having P 4 ), wherein the transmittance of each region has a relationship of P 1 > P 2 > P 3 > P 4 .

상기 (c) 단계의 다층 구조의 절연막은 제 1 두께(T1)를 갖는 제 1 층, 제 2 두께(T2)를 갖는 제 2 층, 제 3 두께(T3)를 갖는 제 3 층을 포함하며, 각 층의 두께는 T1 < T2 < T3의 관계를 갖도록 형성하는 것이 바람직하다.The multi-layered insulating film of step (c) may include a first layer having a first thickness T 1 , a second layer having a second thickness T 2 , and a third layer having a third thickness T 3 . Each layer has a thickness of T 1 <T 2 <Is preferably formed to have a relationship of T 3.

상기 (d) 단계는 상기 다층 구조의 절연막 상에 투광성 도전막을 형성하고, 이를 패터닝하여 상기 메인 화소 전극 및 상기 서브 화소 전극을 형성하는 것을 특징으로 하며, 상기 서브 화소 전극은 상기 메인 화소 전극보다 더 고층의 절연막 상에 형성하는 것을 특징으로 한다.In the step (d), the transmissive conductive film is formed on the multilayer insulating film, and the patterned pattern is formed to form the main pixel electrode and the sub pixel electrode, wherein the sub pixel electrode is larger than the main pixel electrode. It is formed on an insulating film of a high layer.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like reference numerals in the drawings refer to like elements.

도 1은 본 발명의 실시예에 따른 하부 기판의 일부 평면도이고, 도 2는 하부 기판을 Ⅰ-Ⅰ' 선을 따라 절단하여 나타낸 단면도이다.1 is a partial plan view of a lower substrate according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the lower substrate taken along the line II ′.

도 1 및 도 2를 참조하면, 유리 등과 같은 투광성 절연 기판으로 형성되는 하부 기판(100)에는 일측 방향으로 연장되는 복수의 게이트 라인(112)과, 타측 방향으로 연장되는 복수의 데이터 라인(152) 등이 형성되어 있다. 상기 게이트 라인(112) 및 상기 데이터 라인(152)의 교차 영역에 의해 화소 영역이 한정되며, 각 화소 영역에는 스위칭 소자(Q), 화소 전극(182, 183), 커플링 전극(155) 및 유지 전극(115)이 형성되어 있다.1 and 2, the lower substrate 100 formed of a transparent insulating substrate such as glass or the like has a plurality of gate lines 112 extending in one direction and a plurality of data lines 152 extending in the other direction. Etc. are formed. A pixel region is defined by an intersection of the gate line 112 and the data line 152, and each pixel region includes a switching element Q, pixel electrodes 182 and 183, a coupling electrode 155, and a sustain electrode. The electrode 115 is formed.

상기 스위칭 소자(Q)는 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly silicon) 등을 채널층(channel layer)으로 하며, 게이트 전극(113), 소오스 전극(153) 및 드레인 전극(154)을 포함하는 박막 트랜지스터(Thin Film Transistor;TFT)를 사용하는 것이 효과적이다. 이때, 게이트 전극(113)은 게이트 라인(112)과 연결되고, 소오스 전극(153)은 데이터 라인(152)과 연결된다. The switching element Q includes amorphous silicon, polycrystalline silicon, or the like as a channel layer, and includes a gate electrode 113, a source electrode 153, and a drain electrode 154. It is effective to use a thin film transistor (TFT). In this case, the gate electrode 113 is connected to the gate line 112, and the source electrode 153 is connected to the data line 152.

상기 화소 전극(182, 183)은 콘택홀(163)을 통하여 드레인 전극(154)과 전기적으로 연결되어 있는 메인 화소 전극(182) 및 드레인 전극(154)과 전기적으로 분리되어 있는 서브 화소 전극(183)을 포함한다. 이러한 메인 화소 전극(182) 및 서브 화소 전극(183)은 후술하는 상부 기판(200)의 공통 전극(242)과 함께 각각 제 1 액정 커패시터(Clc1) 및 제 2 액정 커패시터(Clc2)를 구성하며, 액정 분자의 배열 방향을 조정하기 위한 도메인 규제 수단으로 다수의 절개 패턴을 구비한다.The pixel electrodes 182 and 183 are connected to the drain electrode 154 through the contact hole 163 and the sub pixel electrode 183 electrically separated from the drain electrode 154. ). The main pixel electrode 182 and the sub pixel electrode 183 constitute the first liquid crystal capacitor Clc1 and the second liquid crystal capacitor Clc2 together with the common electrode 242 of the upper substrate 200 which will be described later. The domain regulation means for adjusting the alignment direction of the liquid crystal molecules is provided with a plurality of incision patterns.

여기서, 메인 화소 전극(182) 및 서브 화소 전극(183)은 다층 구조로 형성된 제 2 절연막(162)의 서로 다른 층 상에 형성됨으로써, 셀갭이 서로 다르게 조절된다. 예를 들어, 본 실시예는 제 2 절연막(162)이 3층 구조로 형성되어, 제 2 층의 일부 영역에 메인 화소 전극(182)이 형성되고, 제 3 층의 일부 영역에 서브 화소 전극(183)이 형성된다. 이처럼, 서브 화소 전극(183)은 메인 화소 전극(182)보다 더 두꺼운 제 2 절연막(162)의 다층 구조 상에 형성되므로, 셀갭이 상대적으로 작아진다.Here, the main pixel electrode 182 and the sub pixel electrode 183 are formed on different layers of the second insulating layer 162 having a multilayer structure, whereby the cell gap is adjusted differently. For example, in the present exemplary embodiment, the second insulating layer 162 is formed in a three-layer structure, the main pixel electrode 182 is formed in a part of the second layer, and the sub pixel electrode ( 183 is formed. As such, since the sub pixel electrode 183 is formed on the multilayer structure of the second insulating layer 162 thicker than the main pixel electrode 182, the cell gap becomes relatively small.

상기 커플링 전극(155)은 드레인 전극(154)의 일부가 연장되어 형성된다. 이러한 커플링 전극(155)은 적어도 그 일부가 상부의 서브 화소 전극(183)과 겹쳐지도록 형성되어 커플링 커패시터(Ccp)가 구성된다.The coupling electrode 155 is formed by extending a portion of the drain electrode 154. At least a portion of the coupling electrode 155 overlaps the sub pixel electrode 183 to form a coupling capacitor Ccp.

상기 유지 전극(115)은 게이트 라인(112) 또는 데이터 라인(152) 형성시 동일 단계에서 함께 형성된다. 이러한 유지 전극(115)은 적어도 그 일부가 상부의 화소 전극(182, 183)과 겹쳐지도록 형성되어 유지 커패시터(Cst)가 구성된다. 상기 유지 커패시터(Cst)는 특정 화소에 전달된 화상 신호를 일정 프레임(보통 한 프레임) 동안 유지시켜준다. 물론, 제 1, 제 2 액정 커패시터(Clc1, Clc2)의 보조적인 역할을 담당하는 유지 커패시터(Cst)는 생략될 수도 있다.The sustain electrode 115 is formed together in the same step when forming the gate line 112 or the data line 152. The storage electrode 115 is formed such that at least a portion thereof overlaps the upper pixel electrodes 182 and 183 to form the storage capacitor Cst. The sustain capacitor Cst maintains an image signal transmitted to a specific pixel for a predetermined frame (usually one frame). Of course, the sustain capacitor Cst, which plays an auxiliary role of the first and second liquid crystal capacitors Clc1 and Clc2, may be omitted.

도 3은 본 발명의 실시예에 따른 상부 기판의 일부 평면도이고, 도 4는 상부 기판을 Ⅱ-Ⅱ' 선을 따라 절단하여 나타낸 단면도이다.3 is a partial plan view of an upper substrate according to an exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view of the upper substrate taken along a line II-II '.

도 3 및 도 4를 참조하면, 유리 등과 같은 투광성 절연 기판으로 형성되는 상부 기판(200)에는 인접한 화소 영역 사이의 광 간섭을 방지하는 블랙 매트릭 스(212)와, 입사된 광을 채색하는 적색(R), 녹색(G), 청색(B)의 컬러 필터(222) 및 대향된 화소 전극(182, 183)과 함께 액정층에 전계를 형성하는 공통 전극(242) 등이 형성되어 있다.3 and 4, the upper substrate 200 formed of a light-transmissive insulating substrate such as glass or the like has a black matrix 212 for preventing optical interference between adjacent pixel regions, and red for coloring incident light ( A common electrode 242 for forming an electric field in the liquid crystal layer is formed together with the color filters 222 of R, green G, and blue B, and the pixel electrodes 182 and 183 facing each other.

컬러 필터(222)와 공통 전극(242) 사이에는 계면의 부착성 및 평탄성을 개선하기 위한 오버 코트막(over coat layer)(232)이 형성되는 것이 바람직하다.An overcoat layer 232 may be formed between the color filter 222 and the common electrode 242 to improve adhesion and flatness of the interface.

상부 기판(200)의 각 층 예를 들어, 블랙 매트릭스(212), 컬러 필터(222), 오버 코트막(232) 및 공통 전극(242) 중 적어도 어느 하나의 층에는 소정의 높이를 갖는 컬럼 스페이서가 형성될 수 있다. 물론, 상기 컬럼 스페이서는 상부 기판(200) 또는 하부 기판(100)의 어디에도 형성될 수 있으며, 소정의 입경을 갖는 구형 스페이서로 대체될 수도 있다.Column spacers having a predetermined height in each layer of the upper substrate 200, for example, at least one of the black matrix 212, the color filter 222, the overcoat layer 232, and the common electrode 242. Can be formed. Of course, the column spacer may be formed anywhere on the upper substrate 200 or the lower substrate 100, and may be replaced by a spherical spacer having a predetermined particle diameter.

도시하지는 않았지만, 상기 공통 전극(242)은 전술한 화소 전극(182,183)과 마찬가지로 액정 분자의 배열 방향을 조정하기 위한 도메인 규제 수단으로 다수의 절개 패턴을 구비하는 것이 바람직하다. 물론, 상기 절개 패턴은 소정의 높이로 돌출된 다수의 돌기 패턴으로 대체될 수도 있다.Although not shown, the common electrode 242 may be provided with a plurality of cutting patterns as domain regulating means for adjusting the alignment direction of the liquid crystal molecules like the pixel electrodes 182 and 183 described above. Of course, the incision pattern may be replaced with a plurality of protrusion patterns protruding at a predetermined height.

본 실시예에 따른 액정 표시 장치는 소정의 이격 거리를 두고 상하로 배치된 상부 기판(200)과 하부 기판(100)을 포함하고, 두 기판(200, 100) 사이에 형성된 액정층(미도시)을 포함한다.The liquid crystal display according to the present exemplary embodiment includes an upper substrate 200 and a lower substrate 100 disposed up and down at a predetermined distance, and a liquid crystal layer (not shown) formed between the two substrates 200 and 100. It includes.

상기 두 기판(200, 100)의 대향면은 소정의 방향으로 러빙 처리된 배향막(미도시)을 구비하며, 상기 배향막의 러빙 특성에 의해 액정 분자가 소정의 방향으로 배향된다. 이때, 액정 분자의 배향 방향은 각 기판(200, 100)에 대하여 수직이 되 도록 하는 수직 배향인 것이 바람직하나, 수직 배향이 아닐 수도 있다. 또한, 액정 분자는 도메인 규제 수단인 화소 전극(182, 183) 및 공통 전극(242)의 절개 패턴에 의하여 복수의 도메인으로 분할 배향된다. 예를 들어, 본 실시예는 8개의 절개 패턴에 의하여 8개의 도메인으로 분할 배향된다.Opposing surfaces of the two substrates 200 and 100 include an alignment film (not shown) that is rubbed in a predetermined direction, and liquid crystal molecules are aligned in a predetermined direction by rubbing characteristics of the alignment film. At this time, the alignment direction of the liquid crystal molecules is preferably a vertical alignment so as to be perpendicular to each of the substrates 200 and 100, but may not be a vertical alignment. In addition, the liquid crystal molecules are divided and aligned into a plurality of domains by the cutting patterns of the pixel electrodes 182 and 183 and the common electrode 242, which are domain regulating means. For example, this embodiment is segmentally oriented into eight domains by eight incision patterns.

도 5는 본 발명의 실시예에 따른 단위 화소의 등가 회로도이다.5 is an equivalent circuit diagram of a unit pixel according to an exemplary embodiment of the present invention.

도 5를 참조하면, 상기 단위 화소는 메인 화소가 되는 제 1 액정 커패시터(Clc1), 서브 화소가 되는 제 2 액정 커패시터(Clc2), 유지 커패시터(Cst) 및 커플링 커패시터(Ccp)를 포함한다.Referring to FIG. 5, the unit pixel includes a first liquid crystal capacitor Clc1 serving as a main pixel, a second liquid crystal capacitor Clc2 serving as a sub pixel, a sustain capacitor Cst, and a coupling capacitor Ccp.

여기서, 제 1 액정 커패시터(Clc1)는 드레인 전극(154)에 직접 연결되고, 제 2 액정 커패시터(Clc2)는 커플링 커패시터(Ccp)를 거쳐 드레인 전극(154)에 간접 연결된다. 따라서, 드레인 전극(154)을 통해 전달된 데이터 신호는 이에 연결된 제 1, 제 2 액정 커패시터(Clc1, Clc2)에 각각 인가되는데, 제 2 액정 커패시터(Clc2)에는 커플링 커패시터(Ccp)를 충전하고 남은 데이터 신호가 인가되므로, 제 1 액정 커패시터(Clc1)에 비하여 낮은 전압을 갖게 된다. 이처럼, 동일한 데이터 신호에서 메인 화소와 서브 화소의 전압이 달라짐에 따라 액정 분자의 광 투과축이 다방향성을 갖도록 정렬되므로, 배면으로부터 입사된 광은 일방향이 아닌 다방향으로 출사되어 시야각 및 측면 시인성이 향상된다.Here, the first liquid crystal capacitor Clc1 is directly connected to the drain electrode 154, and the second liquid crystal capacitor Clc2 is indirectly connected to the drain electrode 154 through the coupling capacitor Ccp. Accordingly, the data signal transmitted through the drain electrode 154 is applied to the first and second liquid crystal capacitors Clc1 and Clc2 connected thereto. The second liquid crystal capacitor Clc2 is charged with the coupling capacitor Ccp. Since the remaining data signal is applied, it has a lower voltage than the first liquid crystal capacitor Clc1. As such, the light transmission axis of the liquid crystal molecules is aligned to have a multi-directionality as the voltages of the main pixel and the sub-pixel are different in the same data signal. Is improved.

그리고, 서브 화소 전극(183) 및 메인 화소 전극(182)은 다층 구조의 제 2 절연막(162)에 의해 셀갭이 조절되는데, 서브 화소 전극(183)은 메인 화소 전극(182)에 비하여 더 두꺼운 층 상에 형성되므로, 서브 화소의 셀갭이 상대적으로 작아진다. 셀갭과 전계는 반비례의 관계에 있으므로, 셀갭이 감소되면 더 큰 전계가 발생되어 액정 분자가 구동된다. 이로 인해, 서보 화소의 낮은 전압이 보상되어 화이트 휘도가 향상된다.In addition, the cell gap of the sub pixel electrode 183 and the main pixel electrode 182 is controlled by the second insulating layer 162 having a multilayer structure, and the sub pixel electrode 183 has a thicker layer than the main pixel electrode 182. Since it is formed on, the cell gap of the sub pixel becomes relatively small. Since the cell gap and the electric field are inversely related, when the cell gap is reduced, a larger electric field is generated to drive the liquid crystal molecules. As a result, the low voltage of the servo pixel is compensated and the white luminance is improved.

이처럼, 본 실시예에 따른 액정 표시 장치는 메인 화소와 서브 화소의 전압을 달리하여 구동함에 따라 시야각 및 측면 시인성이 향상되고, 동시에 다층 구조의 제 2 절연막(162)을 통해 메인 화소와 서브 화소의 셀갭을 조절하여 서브 화소의 낮은 전압을 보상함에 따라 화이트 휘도가 향상된다.As described above, the liquid crystal display according to the present exemplary embodiment may be driven by different voltages of the main pixel and the sub pixel, thereby improving viewing angle and side visibility, and at the same time, through the second insulating layer 162 having the multilayer structure, White brightness is improved by adjusting the cell gap to compensate for the low voltage of the sub-pixel.

이와 같은 구성을 갖는 액정 표시 장치의 제조 방법에 대하여 설명하면 다음과 같다.The manufacturing method of the liquid crystal display device which has such a structure is as follows.

도 6은 본 발명의 실시예에 따른 액정 표시 장치의 하부 기판의 제조 공정을 나타낸 단면도이다.6 is a cross-sectional view illustrating a manufacturing process of a lower substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

먼저, 도 6a와 같이, 일측 기판(100) 상에 CVD, PVD 및 스퍼터링(Sputterin g) 등의 방식으로 제 1 도전막을 형성한 다음, 제 1 마스크를 이용한 패터닝 공정을 실시하여 게이트 전극(113), 게이트 라인(112) 등을 포함하는 게이트 배선을 형성하고, 이와 동시에 유지 전극(115) 및 유지 라인(114)을 도시되지 않은 다른 영역에 형성한다. 이때, 상기 제 1 도전막으로는 Mo, Al, Cr, Ti 중에서 선택되는 적어도 하나의 물질로 형성된 단일층 또는 다중층을 사용하는 것이 바람직하다.First, as shown in FIG. 6A, a first conductive film is formed on one side of the substrate 100 by CVD, PVD, sputtering, or the like, and then a patterning process using the first mask is performed to form the gate electrode 113. The gate wirings including the gate lines 112 and the like are formed, and at the same time, the sustain electrodes 115 and the sustain lines 114 are formed in other regions not shown. In this case, it is preferable to use a single layer or multiple layers formed of at least one material selected from Mo, Al, Cr, and Ti as the first conductive film.

이어, 도 6b와 같이, 상기 게이트 배선이 형성된 기판(100) 상에 PECVD(Plas ma Enhanced Chemical Vapor Deposition) 등의 방식으로 제 1 절연막(122), 활성층(132), 오믹 콘택층(142)을 순차적으로 적층하여 반도체층을 형성한 다음, 제 2 마스크를 이용한 패터닝 공정을 실시하여 게이트 전극(113) 상부에 고립된 섬 형태의 반도체층을 형성한다. 이때, 상기 제 1 절연막(122)으로는 부착성 및 절연성이 우수한 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)을 포함하는 무기 절연 물질 중에서 선택된 하나 또는 그 이상의 절연 물질을 사용하고, 상기 활성층(132)으로는 비정질 실리콘층(Amorphous Silicon:a-Si)을 사용하며, 상기 오믹 콘택층(142)으로는 n형 불순물이 도핑된 비정질 실리콘층((n+ a-Si)을 사용하는 것이 바람직하다.6B, the first insulating layer 122, the active layer 132, and the ohmic contact layer 142 may be formed on the substrate 100 on which the gate wiring is formed by, for example, plasma enhanced chemical vapor deposition (PECVD). After stacking sequentially to form a semiconductor layer, a patterning process using a second mask is performed to form an isolated island-shaped semiconductor layer on the gate electrode 113. In this case, the first insulating layer 122 uses one or more insulating materials selected from inorganic insulating materials including silicon nitride (SiN x ) or silicon oxide (SiO 2 ) having excellent adhesion and insulation properties. An amorphous silicon layer (a-Si) is used as 132 and an amorphous silicon layer ((n + a-Si) doped with n-type impurities is used as the ohmic contact layer 142. Do.

이어, 도 6c과 같이, 상기 반도체층이 형성된 기판(100) 상에 CVD, PVD 및 스퍼터링(Sputtering) 등의 방식으로 제 2 도전막을 형성한 다음, 제 3 마스크를 이용한 패터닝 공정을 실시하여 소오스 전극(153), 드레인 전극(154), 데이터 라인(152) 등을 포함하는 데이터 배선을 형성하고, 이와 동시에 커플링 전극(155)을 도시되지 않은 다른 영역에 형성한다. 또한, 상기 소오스 전극(153) 및 드레인 전극(154)을 베리어(barrier)로 하여 그 사이의 오믹 콘택층(142)을 분리하면, 상기 기판(100)에는 각 단위 화소에 대응하여 격자 형태로 배열되는 박막 트랜지스터(TFT)가 형성된다. 이때, 상기 제 2 도전막으로는 Mo, Al, Cr, Ti 중에서 선택되는 적어도 하나의 물질로 형성된 단일층 또는 다중층을 사용하는 것이 바람직하다.Subsequently, as shown in FIG. 6C, a second conductive layer is formed on the substrate 100 on which the semiconductor layer is formed by CVD, PVD, sputtering, or the like, and then a patterning process using a third mask is performed. A data wiring including the 153, the drain electrode 154, the data line 152, and the like is formed, and at the same time, the coupling electrode 155 is formed in another region not shown. In addition, when the ohmic contact layer 142 is separated between the source electrode 153 and the drain electrode 154 as a barrier, the substrate 100 is arranged in a lattice form corresponding to each unit pixel. The thin film transistor TFT is formed. In this case, it is preferable to use a single layer or multiple layers formed of at least one material selected from Mo, Al, Cr, and Ti as the second conductive film.

이어, 도 6d와 같이, 상기 데이터 배선이 형성된 기판(100) 상에 제 2 절연막(161) 및 감광막(171)을 순차적으로 형성한 다음, 제 4 마스크(300)를 이용하여 상기 감광막(171)을 영역별로 차등 노광한 후 현상하여 다층 구조의 감광막(172)을 형성한다.Subsequently, as illustrated in FIG. 6D, the second insulating film 161 and the photosensitive film 171 are sequentially formed on the substrate 100 on which the data line is formed, and then the photosensitive film 171 is formed using the fourth mask 300. Is subjected to differential exposure for each region and then developed to form a photosensitive film 172 having a multilayer structure.

상기 제 4 마스크(300)는 영역별로 광 투과율이 조절되어 차등적 노광이 가능한 하프 톤 마스크(Half Tone Mask;HTM)를 사용하는 것이 바람직하다. 예를 들어, 본 실시예에의 하프 톤 마스크(300)는 P1의 투과율을 갖는 제 1 영역(M1), P2의 투과율을 갖는 제 2 영역(M2), P3의 투과율을 갖는 제 3 영역(M3) 및 P4의 투과율을 갖는 제 4 영역(M4)으로 구성되어, 노광시 4단계의 차등 노광 영역을 제공한다. 여기서, 각 영역별 투과율은 P1 > P2 > P3 > P4 의 관계를 가지며, 대략 P1은 100%, P2는 50%, P3는 30%, P4는 0%의 구성된다. 따라서, 상기 하프 톤 마스크(300)를 이용하여 감광막(171)을 차등 노광한 후 이를 현상하면, 두께를 달리하는 다층 구조의 감광막(172)이 형성된다.The fourth mask 300 preferably uses a half-tone mask (HTM) that is capable of differential exposure by adjusting light transmittance for each region. For example, the halftone mask 300 according to the present embodiment has a first region M 1 having a transmittance of P 1 , a second region M 2 having a transmittance of P 2 , and a transmittance of P 3 . the third region is composed of a fourth area (M 4) having a transmittance of (M 3) and P 4, and provides a differential of the exposure area during exposure step 4. Here, the transmittance of each region has a relationship of P 1 > P 2 > P 3 > P 4 , and P 1 is 100%, P 2 is 50%, P 3 is 30%, and P 4 is 0%. . Therefore, when the photosensitive film 171 is differentially exposed using the halftone mask 300 and then developed, the photosensitive film 172 having a multi-layered structure having a different thickness is formed.

이어, 도 6e의 (a)와 같이, 다층 구조로 형성된 감광막(172) 및 제 2 절연막(161)를 전면 식각하여, 다층 구조의 제 2 절연막(162)을 형성한다.Subsequently, as shown in FIG. 6E, the photoresist film 172 and the second insulating film 161 formed in the multilayer structure are etched in the entire surface to form the second insulating film 162 having the multilayer structure.

예를 들어, 도 6e의 (b)는 제 4 마스크(300)의 노광 영역(A1 ~ A4)에 대응하는 제 2 절연막(162)의 단면 구조를 확대하여 나타낸 것으로, 상기 제 2 절연막(162)은 제 1 두께(T1)를 갖는 제 1 층(162a), 제 2 두께(T2)를 갖는 제 2 층(162b) 및 제 3 두께(T3)를 갖는 제 3 층(162c)을 포함하며, 관통 영역(162d)을 더 포함한다.For example, FIG. 6E (b) shows an enlarged cross-sectional structure of the second insulating film 162 corresponding to the exposure areas A 1 to A 4 of the fourth mask 300. 162) comprises a first layer (162a), the second the third layer has a thickness (T 2) the second layer (162b) and the third thickness having (T 3) (162c) having a first thickness (T 1) It includes, and further comprises a through area (162d).

여기서, 각 층의 두께는 T1 < T2 < T3의 관계를 가지며, 제 1 층(162a)은 하 부층을 보호하기 위한 보호층으로 사용되고, 제 2 층(162b)은 메인 화소 전극(182)의 셀갭을 조절하기 위해 사용되며, 제 3 층(162c)은 서브 화소 전극(183)의 셀갭을 조절하기 위해 사용된다. 그리고, 관통 영역(162d)은 하부층과의 전기적인 연결을 위한 콘택층으로 사용된다.Here, the thickness of each layer is T 1 <T 2 Has a relationship of <T 3 , and the first layer 162a is used as a protective layer for protecting the lower layer, the second layer 162b is used to adjust the cell gap of the main pixel electrode 182, and the third layer The layer 162c is used to adjust the cell gap of the sub pixel electrode 183. In addition, the through region 162d is used as a contact layer for electrical connection with the underlying layer.

이처럼, 제 4 마스크 공정에서는 다층 구조의 제 2 절연막(162) 형성하여, 콘택층, 보호층, 메인 화소 및 서브 화소의 셀갭 조절층을 하나의 하프 톤 마스크를 이용하여 형성할 수 있으며, 다층 구조의 각 층의 두께는 상기 하프 톤 마스크(300)의 영역별 투과율을 조절하여 용이하게 변경할 수 있다.As described above, in the fourth mask process, the second insulating layer 162 having the multilayer structure may be formed, and the cell gap control layer of the contact layer, the protective layer, the main pixel, and the sub pixel may be formed using one half-tone mask. The thickness of each layer may be easily changed by adjusting the transmittance of each region of the halftone mask 300.

이어, 도 6f와 같이, 다층 구조의 제 2 절연막(162)이 형성된 기판 상에 투광성 도전막을 형성한 다음, 제 5 마스크를 이용한 패터닝 공정을 실시하여, 콘택홀(163)을 통하여 노출된 드레인 전극(154)에 연결되는 메인 화소 전극(182) 및 드레인 전극(154)과 분리되는 서브 화소 전극(183)을 형성한다. 이때, 상기 투광성 도전막으로는 인듐 틴 옥사이드(indium tin oxide: ITO) 또는 인듐 징크 옥사이드(indium zinc oxide: IZO) 등을 사용할 수 있다. 또한, 상기 메인 화소 전극(182) 및 서브 화소 전극(183)에는 액정 분자의 배열 방향을 조정하기 위한 도메인 규제 수단으로 다수의 절개 패턴을 함께 형성하는 것이 바람직하다.Subsequently, as illustrated in FIG. 6F, a transmissive conductive film is formed on a substrate on which the second insulating film 162 having a multilayer structure is formed, and then a patterning process using a fifth mask is performed to expose the drain electrode through the contact hole 163. The main pixel electrode 182 connected to the 154 and the sub pixel electrode 183 separated from the drain electrode 154 are formed. In this case, indium tin oxide (ITO) or indium zinc oxide (IZO) may be used as the light transmissive conductive film. In addition, the main pixel electrode 182 and the sub pixel electrode 183 may be formed with a plurality of cutting patterns together as domain regulating means for adjusting the alignment direction of the liquid crystal molecules.

이상, 본 실시예에서의 하부 기판(100)은 5단계의 마스크 공정을 실시하여 형성하였지만, 이에 한정되지 않고, 5단계 이상의 마스크 공정 또는 5단계 이하의 마스크 공정을 실시하여 형성할 수도 있다.As described above, the lower substrate 100 is formed by performing a five-step mask process. However, the lower substrate 100 is not limited thereto and may be formed by performing a five-step mask process or a five-step mask process.

도 7은 본 발명의 실시예에 따른 액정 표시 장치의 상부 기판의 제조 공정을 나타낸 단면도이다.7 is a cross-sectional view illustrating a manufacturing process of an upper substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

먼저, 도 7a와 같이, 다른 기판(200) 상에 블랙 매트릭스용 차광막을 도포한 다음 이를 패터닝하여 격자 형태로 배열되는 블랙 매트릭스(212)를 형성한다.First, as shown in FIG. 7A, a black matrix light blocking film is coated on another substrate 200, and then patterned to form a black matrix 212 arranged in a lattice form.

이어, 도 7b와 같이, 상기 블랙 매트릭스(212) 상에 컬러 필터용 유기막을 도포한 다음 이를 패터닝하여 상기 블랙 매트릭스(212)와 그 일부가 중첩되는 R, G, B 컬러 필터(222)를 형성한다.Subsequently, as shown in FIG. 7B, an organic film for color filters is coated on the black matrix 212 and then patterned to form R, G, and B color filters 222 overlapping the black matrix 212. do.

이어, 도 7c와 같이, 상기 블랙 매트릭스(212) 및 컬러 필터(222)를 포함하는 전체 구조 상에 오버 코트막(232)을 형성한다. 상기 오버 코트막(232)은 부착성 향상 및 평탄성 개선을 위해 형성되지만, 필요에 따라 생략될 수도 있다.Next, as shown in FIG. 7C, the overcoat layer 232 is formed on the entire structure including the black matrix 212 and the color filter 222. The overcoat layer 232 is formed to improve adhesion and flatness, but may be omitted as necessary.

이어, 도 7d와 같이, 상기 오버 코트막(232) 상에 투광성 도전막을 형성하고, 이를 패터닝하여 공통 전극(242)을 형성한다. 이때, 상기 투광성 도전막으로는 인듐 틴 옥사이드(indium tin oxide: ITO) 또는 인듐 징크 옥사이드(indium zinc oxide: IZO) 등을 사용할 수 있다. 또한, 상기 공통 전극(242)에는 액정 분자의 배열 방향을 조정하기 위한 도메인 규제 수단으로 다수의 절개 패턴(미도시)을 함께 형성하는 것이 바람직하다.Subsequently, as illustrated in FIG. 7D, a transparent conductive film is formed on the overcoat layer 232 and patterned to form a common electrode 242. In this case, indium tin oxide (ITO) or indium zinc oxide (IZO) may be used as the light transmissive conductive film. In addition, it is preferable to form a plurality of cutting patterns (not shown) together on the common electrode 242 as domain regulating means for adjusting the alignment direction of the liquid crystal molecules.

물론, 상부 기판(200)의 제조시에는 상기 오버 코트막(232) 상에 투광성 유기막을 도포한 다음 이를 패터닝하여 셀갭 유지를 위한 컬럼 스페이스(미도시)를 형성하고, 그 위에 ITO 박막 또는 IZO 박막을 증착하여 공통 전극(242)을 형성할 수 있다. 또한, 상기 컬럼 스페이서를 형성하지 않고, 후술하는 셀 공정에서 소정의 입경을 갖는 구형 스페이서를 일측 기판 상에 산포함으로써 상기 컬럼 스페이서 를 대체할 수도 있다.Of course, in manufacturing the upper substrate 200, a light-transmitting organic film is coated on the overcoat layer 232 and then patterned to form a column space for maintaining a cell gap, and an ITO thin film or an IZO thin film thereon. Deposition may be performed to form the common electrode 242. In addition, the column spacers may be replaced by dispersing spherical spacers having a predetermined particle diameter on one substrate without forming the column spacers.

이후, 도시하지는 않았지만, 상기 두 기판(100, 200)에 액정 분자의 배향을 위해 배향막(미도시)을 각각 도포하여 러빙(rubbing) 처리를 실시하고, 일측 기판의 가장자리를 따라 열경화성 수지 또는 자외선 경화성 수지 등의 씰재(sealent)를 도포하여 액자 형상의 씰패턴(seal pattern)을 형성한 다음 가열 압착하여 두 기판(100, 200)을 합착시키고, 씰패턴의 개구를 통해 액정을 주입한 다음 봉지하는 셀 공정을 실시하여 액정 표시 장치를 제조한다. 물론, 상술한 액정 주입 방식이 아닌 액정 적하 방식을 통해서도 액정층을 형성할 수도 있다.Subsequently, although not shown, rubbing treatment is performed by applying an alignment film (not shown) to the two substrates 100 and 200 to align the liquid crystal molecules, respectively, and a thermosetting resin or an ultraviolet curable resin along the edge of one substrate. A seal material such as a resin is applied to form a frame-shaped seal pattern, and then heated and compressed to bond the two substrates 100 and 200, and then the liquid crystal is injected through the opening of the seal pattern and then encapsulated. A cell process is performed to manufacture a liquid crystal display device. Of course, the liquid crystal layer may also be formed through a liquid crystal dropping method other than the liquid crystal injection method described above.

상기 방법을 통해 제조된 액정 표시 장치는 다층 구조로 형성된 제 2 절연막(162)의 각 층을 메인 화소 및 서브 화소의 셀갭 조절층으로 이용하여 셀갭을 용이하게 조절할 수 있으므로, 메인 화소에 비하여 낮은 전압으로 구동되는 서브 화소의 낮은 휘도를 보상할 수 있다. 또한, 제 2 절연막(162)의 다층 구조는 영역별로 광 투과율이 조절되어 차등 노광이 가능한 하프 톤 마스크(300)를 이용하여 단일 마스크 공정으로 형성할 수 있으므로, 제조 비용을 절감할 수 있다.In the liquid crystal display manufactured by the above method, the cell gap can be easily adjusted by using each layer of the second insulating layer 162 having a multilayer structure as a cell gap adjusting layer of the main pixel and the sub pixel, so that the voltage is lower than that of the main pixel. It is possible to compensate for the low luminance of the sub-pixel driven. In addition, the multilayer structure of the second insulating layer 162 may be formed in a single mask process by using the half-tone mask 300 which is capable of differential exposure by controlling light transmittance for each region, thereby reducing manufacturing costs.

이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.As mentioned above, although this invention was demonstrated with reference to the above-mentioned Example and an accompanying drawing, this invention is not limited to this, It is limited by the following claims. Therefore, it will be apparent to those skilled in the art that the present invention may be variously modified and modified without departing from the technical spirit of the following claims.

상술한 바와 같이, 본 발명은 메인 화소와 서브 화소의 전압을 달리하여 구동함에 따라 시야각 및 측면 시인성이 향상되고, 동시에 다층 구조의 절연막을 통해 메인 화소와 서브 화소의 셀갭을 조절하여 서브 화소의 낮은 전압을 보상함에 따라 화이트 휘도가 향상된다. 또한, 상기 다층 구조의 절연막은 영역별로 광의 투과율이 조절되어 차등 노광이 가능한 하프 톤 마스크를 이용하여 단일 마스크 공정으로 형성할 수 있으므로, 제조 비용을 절감할 수 있다.As described above, the present invention improves the viewing angle and the side visibility by driving the voltages of the main pixel and the sub pixel differently, and simultaneously adjusts the cell gap of the main pixel and the sub pixel through the insulating film of the multi-layer structure to lower the sub pixel. As the voltage is compensated, the white brightness is improved. In addition, the insulating film of the multi-layer structure can be formed in a single mask process using a half-tone mask that can be differentially exposed by controlling the transmittance of light for each region, it is possible to reduce the manufacturing cost.

Claims (13)

컬러 필터가 매트릭스 형태로 배열된 상부 기판과,An upper substrate on which color filters are arranged in a matrix; 박막 트랜지스터가 매트릭스 형태로 배열된 하부 기판을 포함하고,The thin film transistor includes a lower substrate arranged in a matrix form, 상기 하부 기판은,The lower substrate, 상기 박막 트랜지스터 상에 다층 구조로 형성된 절연막과,An insulating film formed on the thin film transistor in a multilayer structure; 상기 절연막의 서로 다른 층 상에 형성된 메인 화소 전극 및 서브 화소 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.And a main pixel electrode and a sub pixel electrode formed on different layers of the insulating layer. 청구항 1에 있어서,The method according to claim 1, 상기 서브 화소 전극은 상기 메인 화소 전극보다 더 고층의 절연막 상에 형성되는 것을 특징으로 하는 액정 표시 장치.And the sub pixel electrode is formed on an insulating layer of a higher layer than the main pixel electrode. 청구항 1에 있어서,The method according to claim 1, 상기 절연막은 제 1 두께(T1)를 갖는 제 1 층, 제 2 두께(T2)를 갖는 제 2 층 및 제 3 두께(T3)를 갖는 제 3 층을 포함하며, 각 층의 두께는 T1 < T2 < T3의 관계를 갖는 것을 특징으로 하는 액정 표시 장치.The insulating film includes a first layer having a first thickness T 1 , a second layer having a second thickness T 2 , and a third layer having a third thickness T 3 , wherein each layer has a thickness T 1 <T 2 <Liquid crystal display device, characterized in that a relationship of T 3. 청구항 3에 있어서,The method according to claim 3, 상기 메인 화소 전극은 상기 절연막의 제 2 층 상에 형성되는 것을 특징으로 하는 액정 표시 장치.And the main pixel electrode is formed on a second layer of the insulating layer. 청구항 3에 있어서,The method according to claim 3, 상기 서브 화소 전극은 상기 절연막의 제 3 층 상에 형성되는 것을 특징으로 하는 액정 표시 장치.And the sub pixel electrode is formed on a third layer of the insulating layer. 청구항 3에 있어서,The method according to claim 3, 상기 절연막은 관통 영역을 더 포함하며,The insulating film further includes a through region, 상기 메인 화소 전극은 상기 관통 영역을 통하여 하부의 박막 트랜지스터와 전기적으로 연결되는 것을 특징으로 하는 액정 표시 장치.And the main pixel electrode is electrically connected to a lower thin film transistor through the through region. 청구항 1에 있어서,The method according to claim 1, 상기 메인 화소 전극 및 상기 서브 화소 전극 중 적어도 하나에는 절개 패턴이 형성되는 것을 특징으로 하는 액정 표시 장치.And a cutout pattern formed on at least one of the main pixel electrode and the sub pixel electrode. (a) 소정의 구조가 형성된 기판 상부에 절연막 및 감광막을 형성하는 단계와,(a) forming an insulating film and a photosensitive film on the substrate having a predetermined structure; (b) 상기 감광막을 영역별로 차등 노광한 후 현상하여 상기 감광막을 다층 구조로 형성하는 단계와,(b) forming the photosensitive film in a multilayered structure by differentially exposing the photosensitive film for each region and then developing the photosensitive film; (c) 다층 구조의 감광막 및 절연막을 전면 식각하여 상기 절연막을 다층 구조로 형성하는 단계와,(c) etching the entire surface of the photosensitive film and the insulating film to form the insulating film in a multilayer structure; (d) 다층 구조의 절연막의 서로 다른 층 상에 메인 화소 전극 및 서브 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.(d) forming a main pixel electrode and a sub pixel electrode on different layers of the insulating film having a multilayer structure. 청구항 8에 있어서,The method according to claim 8, 상기 (b) 단계는,In step (b), 영역별로 광 투과율이 조절되는 하프 톤 마스크를 사용하여 상기 감광막을 노광하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The photosensitive film is exposed using a halftone mask in which light transmittance is controlled for each region. 청구항 9에 있어서,The method according to claim 9, 상기 하프 톤 마스크는 제 1 투과율(P1)을 갖는 제 1 영역, 제 2 투과율(P2)을 갖는 제 2 영역, 제 3 투과율(P3)을 갖는 제 3 영역 및 제 4 투과율(P4)을 갖는 제 4 영역을 포함하고, 각 영역의 투과율은 P1 > P2 > P3 > P4 의 관계를 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The halftone mask includes a first region having a first transmittance P 1 , a second region having a second transmittance P 2 , a third region having a third transmittance P 3 , and a fourth transmittance P 4. And a fourth region having (), wherein the transmittance of each region has a relation of P 1 > P 2 > P 3 > P 4 . 청구항 8에 있어서,The method according to claim 8, 상기 (c) 단계의 다층 구조의 절연막은,The insulating film of the multi-layer structure of step (c), 제 1 두께(T1)를 갖는 제 1 층, 제 2 두께(T2)를 갖는 제 2 층, 제 3 두께(T3)를 갖는 제 3 층을 포함하며, 각 층의 두께는 T1 < T2 < T3의 관계를 갖도록 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.A first layer having a first thickness T 1 , a second layer having a second thickness T 2 , a third layer having a third thickness T 3 , wherein each layer has a thickness of T 1 < T 2 <Method of producing a liquid crystal display device characterized in that it formed to have a relationship of T 3. 청구항 8에 있어서,The method according to claim 8, 상기 (d) 단계는,In step (d), 상기 다층 구조의 절연막 상에 투광성 도전막을 형성하고, 이를 패터닝하여 상기 메인 화소 전극 및 상기 서브 화소 전극을 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a light-transmitting conductive film on the insulating film of the multi-layer structure, and patterning the light-transmitting conductive film to form the main pixel electrode and the sub-pixel electrode. 청구항 12에 있어서,The method according to claim 12, 상기 서브 화소 전극은 상기 메인 화소 전극보다 더 고층의 절연막 상에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the sub pixel electrode is formed on an insulating layer of a higher layer than the main pixel electrode.
KR1020060088028A 2006-09-12 2006-09-12 Liquid crystal display and fabricating method thereof KR101222141B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060088028A KR101222141B1 (en) 2006-09-12 2006-09-12 Liquid crystal display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060088028A KR101222141B1 (en) 2006-09-12 2006-09-12 Liquid crystal display and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20080023904A true KR20080023904A (en) 2008-03-17
KR101222141B1 KR101222141B1 (en) 2013-01-14

Family

ID=39412458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060088028A KR101222141B1 (en) 2006-09-12 2006-09-12 Liquid crystal display and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101222141B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558235B2 (en) 2010-03-09 2013-10-15 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
KR20150041405A (en) * 2013-10-08 2015-04-16 삼성디스플레이 주식회사 Liquid crystal display
US9128313B2 (en) 2013-07-18 2015-09-08 Samsung Display Co., Ltd. Method of manufacturing liquid crystal display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719753B1 (en) * 2000-09-30 2007-05-17 엘지.필립스 엘시디 주식회사 Liquid crystal display and manufacturing method thereof
KR20030081905A (en) * 2002-04-15 2003-10-22 삼성전자주식회사 A thin film transistor array substrate and a liquid crystal display of vertically aligned mode including the same
KR100904525B1 (en) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 Liquid crystal display device and manufacturing method of the same
KR100535801B1 (en) 2003-03-17 2005-12-09 엘지.필립스 엘시디 주식회사 Reflective liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558235B2 (en) 2010-03-09 2013-10-15 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US9128313B2 (en) 2013-07-18 2015-09-08 Samsung Display Co., Ltd. Method of manufacturing liquid crystal display
KR20150041405A (en) * 2013-10-08 2015-04-16 삼성디스플레이 주식회사 Liquid crystal display

Also Published As

Publication number Publication date
KR101222141B1 (en) 2013-01-14

Similar Documents

Publication Publication Date Title
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US9025096B2 (en) Liquid crystal display device and method of fabrication for the same
TWI779020B (en) Display apparatus
KR20040057798A (en) Liquid Crystal Display Device and Method for fabricating the same
TWI451155B (en) Liquid crystal display device and fabricating method thereof
US8300166B2 (en) Display panel and method of manufacturing the same
KR20080071001A (en) Liquid crystal display panel and method of manufacturing the same
KR20140083650A (en) Liquid crystal display device and method for fabricating the same
US20100097553A1 (en) Liquid crystal display panel, liquid crystal display device, and television receiver
KR20070000317A (en) Liquid crystal display and fabricating method thereof
KR101980773B1 (en) Thin film transistor substrate having color filter and method of fabricating the same
KR101980774B1 (en) Thin film transistor substrate having color filter and method of fabricating the same
JP2009042255A (en) Liquid crystal display device
KR20090043838A (en) Liquid crystal display panel and manufacturing method thereof
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR101222141B1 (en) Liquid crystal display and fabricating method thereof
KR20080021994A (en) Display pannel and mehtod for manufacturing the same
KR20070008882A (en) Liquid crystal display and manufacturing method thereof
KR20080029397A (en) Color filter substrate and fabrication method thereof, liquid crystal display having this
KR20080073573A (en) Liquid crystal panel and manufacturing method thereof
KR20070049402A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR101296648B1 (en) Liquid Crystal Display Device
KR20110026787A (en) Thin film transistor of liquid crystal display and method for fabricating the same
KR101557805B1 (en) Liquid crystal display device
KR20070082325A (en) Thin film transistor panel and method for manufacturing the same and liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8