KR20080022407A - Pcb with low emi noise - Google Patents
Pcb with low emi noise Download PDFInfo
- Publication number
- KR20080022407A KR20080022407A KR1020060085792A KR20060085792A KR20080022407A KR 20080022407 A KR20080022407 A KR 20080022407A KR 1020060085792 A KR1020060085792 A KR 1020060085792A KR 20060085792 A KR20060085792 A KR 20060085792A KR 20080022407 A KR20080022407 A KR 20080022407A
- Authority
- KR
- South Korea
- Prior art keywords
- traces
- trace
- driver
- pcb
- data bus
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
Abstract
Description
도 1은 종래 기술에 의한 PCB의 구성을 도시한 회로도이며,1 is a circuit diagram showing the configuration of a PCB according to the prior art,
도 2 내지 5는 본 발명의 제1실시예 내지 제4실시예에 의한 PCB의 구성을 도시한 회로도이다.2 to 5 are circuit diagrams showing the configuration of a PCB according to the first to fourth embodiments of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
101 ~ 104 : PCB 111 ~ 114 : 트레이스101 ~ 104: PCB 111 ~ 114: Trace
111a ~ 114a : 제1트레이스 111b ~ 114b : 제2트레이스111a to 114a:
200 : 드라이버 300 : 리시버200: driver 300: receiver
120 : 시리즈저항120: series resistance
본 발명은 방사 EMI 노이즈의 저감이 가능한 PCB에 관한 것이다. 더욱 상세하게는, 본 발명은 n-bit의 데이터버스신호가 동시에 스위칭함으로 인해 발생하는 노이즈를 효과적으로 감소시킬 수 있는 PCB에 관한 것이다.The present invention relates to a PCB capable of reducing radiated EMI noise. More specifically, the present invention relates to a PCB capable of effectively reducing noise generated by simultaneous switching of n-bit data bus signals.
도 1은 종래 기술에 의한 PCB(10)의 구성을 도시한 회로도이다. 도 1에 의하면, PCB(10)에는 드라이버(20)와 리시버(30)가 장착될 수 있다. 드라이버(20)와 리 시버(30)는 각각 예컨대, 칩(chip)의 형태로 구현되는 메모리컨트롤러와 메모리일 수 있다. 드라이버(20)와 리시버(30) 사이에는 데이터버스신호의 전송을 위한 트레이스(trace, 11)가 PCB(10) 상에 마련된다. 트레이스(11)는 전도성매체로서 PCB(10) 상에 프린트된다. 드라이버(20)에서 생성된 데이터버스신호는 소정 클록레이트(clock rate)로 스위칭되어 리시버(30)전달된다. 데이터버스신호는 n-bit일 수 있으며, 이에 대응하여 n개의 드라이버(20), 리시버(30) 및 트레이스(11)가 PCB(10)에 마련된다. 또한, 드라이버(20)와 리시버(30)사이에 임피던스 매칭(impedance matching)을 위한 시리즈저항(series resistor, 12)이 각 트레이스(11)에 직렬로 마련될 수 있다. 이 경우, 각 트레이스(11)는 시리즈저항(12)을 가운데 두고 제1트레이스(11a) 및 제2트레이스(11b)로 나뉠 수 있다.1 is a circuit diagram showing the configuration of a
한편, 통상적으로, 어떤 IC소자가 스위칭할 때 PCB의 파워레이어(power layer)에서 공급되는 전류가 순간적으로 변하여 그라운드레이어(ground layer)로 흘러가는 전류가 급격하게 변화하면서, 전압의 유동(voltage fluctuation)이 발생하게 되는데, 이를 SSN(simultaneous switching noise)이라 한다. 이러한 SSN으로 인해 드라이버(20)로 공급되는 전류가 감소되어, 드라이버(20)가 완벽한 드라이브 성능을 발휘하지 못하게 되므로, 글리치(glitch) 등의 논리적인 에러(system logic error)를 발생시켜 시스템 성능의 신뢰성이 떨어지고 EMI 문제가 발생될 수 있다.On the other hand, typically, when an IC device switches, a voltage fluctuation occurs while the current supplied from the power layer of the PCB changes momentarily and the current flowing to the ground layer changes rapidly. ), Which is called SSN (simultaneous switching noise). This SSN reduces the current supplied to the
종래 기술에 의하면, 도 1을 참조하면, 드라이버(20)로부터 리시버(30)까지의 트레이스(11)의 총 길이("A"+"B" 참조)가 동일하고, 시리즈저항(12)의 위치가 각 드라이버(20)로부터 동일하게("A" 참조) 떨어져 있다. 즉, 종래 기술에 의하면, 각각의 n-bit 데이터버스 간의 트레이스(11)의 길이 및 시리즈저항(12)의 위치가 모두 동등하기 때문에 SSN이 증가되는 문제가 있다. 왜냐하면, 드라이버(20)가 스위칭하면서 전압의 유동이 발생하는데, 한개도 아닌 n개의 소자가 한꺼번에 스위칭한다면 큰 전압의 유동이 발생하기 때문이다.According to the prior art, referring to FIG. 1, the total length of the
이러한 동시 스위칭(simultaneous switching)으로 인한 EMI 노이즈의 피크치는 시간영역(time domain)에서보다는 주파수영역(frequency domain)에서는 잘 관찰된다. 이러한 주파수영역에서 관찰된 EMI 노이즈의 피크치는 특정 주파수 대역에서 한꺼번에 솟아올라서 방사 EMI 문제를 발생시킨다. 특히, IC소자에 공급되는 전압의 레벨이 계속 감소하는 추세를 보이고 있는 현재의 상황에서는, SSN같은 고주파 잡음은 시스템의 성능과 안정성을 크게 좌우한다. 또한, 최근 동작주파수(operating frequency)가 증가하고 있는 추세이기 때문에, IC소자의 스위칭 속도를 바꾸는 방법은 EMI 노이즈 방지의 대책이 될 수 없다.The peak value of EMI noise due to this simultaneous switching is well observed in the frequency domain rather than in the time domain. The peaks of the EMI noise observed in these frequency domains are raised all at once in a particular frequency band, resulting in radiated EMI problems. In particular, in the present situation where the level of the voltage supplied to the IC device continues to decrease, high frequency noise such as SSN greatly affects the performance and stability of the system. In addition, since the operating frequency is increasing in recent years, a method of changing the switching speed of the IC device cannot be a measure for preventing EMI noise.
본 발명은 상기 문제점을 해결하기 위한 것으로서, n-bit 데이터버스신호가 동시에 스위칭하지 않도록 트레이스를 라우팅함으로써, 주파수영역에서의 EMI 노이즈 피크를 분산시켜 방사 EMI 노이즈를 저감시킬 수 있는 PCB를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and to provide a PCB that can reduce the radiated EMI noise by dispersing the EMI noise peak in the frequency domain by routing the traces so that the n-bit data bus signal does not switch simultaneously. The purpose.
상기 목적을 달성하기 위하여, 본 발명은, 소정 클록 레이트로 스위칭하는 n-bit데이터 버스신호(단, n은 2이상의 정수)를 출력하는 드라이버와, 상기 드라이 버에 의해 출력되는 상기 n-bit데이터 버스신호를 입력 받는 리시버사이에, n-bit데이터 각각에 대응하도록 마련되어 상기 n-bit데이터 버스신호가 전송되는 복수의 트레이스를 구비하는 PCB에 있어서, 상기 복수의 트레이스 각각은, 상기 드라이버에 연결되는 제1트레이스와; 상기 리시버에 연결되는 제2트레이스와; 상기 제1트레이스와 상기 제2트레이스 사이에 연결되는 임피던스 매칭을 위한 시리즈저항을 포함하며, 복수의 상기 제1트레이스 및/또는 복수의 상기 제2트레이스 중 적어도 2개 상호간의 길이가 불균등한 것을 특징으로 하는 PCB를 제공한다.In order to achieve the above object, the present invention provides a driver for outputting an n-bit data bus signal (where n is an integer of 2 or more) for switching at a predetermined clock rate, and the n-bit data output by the driver. In a PCB having a plurality of traces for receiving the n-bit data bus signal is provided between the receiver receiving the bus signal, each of the plurality of traces are connected to the driver A first trace; A second trace coupled to the receiver; And a series resistor for impedance matching connected between the first trace and the second trace, wherein lengths of at least two of the plurality of first traces and / or the plurality of second traces are uneven. Provides a PCB.
상기 제1트레이스 및/또는 상기 제2트레이스 상호간의 길이는 m개(단, m은 n보다 작은 2이상의 정수)로 쌍을 이루어 순환적으로 동등할 수 있다.The length between the first trace and / or the second trace may be cyclically equal in pairs (m is an integer of 2 or more less than n).
상기 복수의 트레이스에 있어서 상기 제1트레이스와 이에 대응하는 상기 제2트레이스의 합은 모두 동등할 수 있다.In the plurality of traces, the sum of the first trace and the corresponding second trace may be equal.
먼저, n-bit 데이터버스신호가 동시에 스위칭함으로 인하여 발생하는 EMI 노이즈를 없애기 위한 원리를 설명한다. 통상적으로 SSN의 절대적인 크기(Vnoise)는 [수식 1]과 같다.First, a principle for eliminating EMI noise caused by simultaneous switching of n-bit data bus signals will be described. Typically, the absolute size (Vnoise) of the SSN is the same as [Equation 1].
[수식 1][Equation 1]
Vnoise = L*(dI/dt) (L: 인덕턴스(inductance), I: 공급되는 전류량, t: 전류가 급변하는 동안의 시간)Vnoise = L * (dI / dt) (L: inductance, I: amount of current supplied, t: time during which the current is rapidly changing)
[수식 1]에서 알 수 있듯이 SSN은 인덕턴스가 클수록, IC소자로 공급되는 전류의 량이 클수록, IC소자가 스위칭되는 시간이 짧을수록 노이즈 발생량은 커진다. 여기서 L, I, t 모두를 고정 변수로 둔다면, SSN을 줄이기 위한 방법은 각각의 IC 소자간의 스위칭 시간을 다르게 만드는 것이다. 즉, n-bit 데이터버스 라인의 스위칭 시간을 각각 어느 정도 시간차를 두어 교번적으로 스위칭하게 한다면 SSN을 줄여서 고주파 잡음을 제거할 수 있으며, 이에 의해 방사 EMI량을 저감시킬 수 있다. 이러한 방법은 시스템의 동작 성능에 문제를 발생시키지 않는다.As can be seen from
구체적으로, 본 실시예에서는 수동소자와의 거리차를 두고 트레이스를 라우팅하여 n-bit 데이터버스신호가 동시에 스위칭하는 것을 막고 SSN의한 방사 EMI량 줄인다.Specifically, in this embodiment, the traces are routed at a distance from the passive elements to prevent the n-bit data bus signals from switching at the same time and reduce the amount of radiated EMI of the SSN.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 관하여 상세히 설명한다. 도 2 내지 5는 본 발명의 제1실시예 내지 제4실시예에 의한 PCB(101 내지 104)의 구성을 도시한 회로도이다. PCB(101 내지 104)에는 드라이버(200)와 리시버(300)가 장착될 수 있다. 드라이버(200)와 리시버(300)는 각각 예컨대, 칩(chip)의 형태로 구현되는 메모리컨트롤러와 메모리일 수 있다. 드라이버(200)와 리시버(300) 사이에는 데이터버스신호의 전송을 위한 트레이스(111 내지 114)가 PCB(101 내지 104) 상에 마련된다. 트레이스(111 내지 114)는 전도성매체로서 PCB(101 내지 104) 상에 프린트된다. 드라이버(200)에서 생성된 데이터버스신호는 소정 클록레이트로 스위칭되어 리시버(300)전달된다. 데이터버스신호는 n-bit일 수 있으며, 이에 대응하여 n개의 드라이버(200), 리시버(300) 및 트레이스(111 내지 114)가 PCB(101 내지 104)에 마련된다. 또한, 드라이버(200)와 리시버(300)사이에는 임피던스 매칭을 위한 시리즈저항(120)이 각 트레이스(111 내지 114)에 직렬로 마련될 수 있다. 이 경우, 각 트레이스(111 내지 114)는 시리즈저항(120)을 가운데 두고 제1트레이스(111a 내지 114a) 및 제2트레이스(111b 내지 114b)로 나뉠 수 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 2 to 5 are circuit diagrams showing the configuration of the
먼저, 도 2를 참조하면, 본 발명의 제1실시예에 의한 PCB(101)에서는 드라이버(200)에서 리시버(300) 간의 트레이스(111)의 전체 길이는 "A"+"B"로 같다. 단, 2개로 쌍을 이루어 드라이버(200)에서 시리즈저항(120)까지의 거리가 순환적으로 동등하게 제1트레이스(111a)가 라우팅된다. 즉, 1, 3, 5 ... 번째의 제1트레이스(111a) 상호간("A" 참조)및 2, 4, 6, ... 번째의 제1트레이스(111a) 상호간("A-ΔL" 참조) 의 길이는 동등하고, 인접한 1번째 및 2번째, 3번째 및 4번째 ...의 제1트레이스(111a) 상호간의 길이("A" 및 "A-ΔL" 참조)는 불균등하다. 이 경우, 차이가 난 제1트레이스(111a)의 길이는 제2트레이스(111b)의 길이로 보상이 된다("B" 및 "B+ΔL" 참조). 본 실시예에 의하면, 소자들이 동시에 스위칭하는 것이 아니라 1/2로 스위칭하므로 SSN을 줄일 수 있다.First, referring to FIG. 2, in the
다음으로, 도 3을 참조하면, 본 발명의 제2실시예에 의한 PCB(102)에서는 드라이버(200)에서 리시버(300) 간 트레이스(112)의 전체 길이는 "A"+"B"로 같다. 단, 드라이버(200)에서 시리즈저항(120)까지의 거리가 모두 불균등하게 제1트레이스(112a)가 라우팅된다("A", "A-ΔL1", ..., "A-ΔL(n-2)" 및 "A-ΔL(n-1)" 참조). 이렇게 차이난 제1트레이스(112a)의 길이는 제2트레이스(112b)의 길이로 보상이 된다("B", "B+ΔL1", ..., "B+ΔL(n-2)" 및 "B+ΔL(n-1)" 참조). 이 경우에는 n개의 IC소자가 서로 다른 시간을 두고 스위칭하기 때문에 제1실시예와 비교할 때, 보다 향상된 SSN 제거의 효과를 보인다.Next, referring to FIG. 3, in the
다음으로, 도 4를 참조하면, 본 발명의 제3실시예에 의한 PCB(103)에서는 드라이버(200)에서 리시버(300) 간 트레이스(113)의 전체 길이가 다르다. 특히, 제1실시예와 마찬가지로, 2개로 쌍을 이루어 드라이버(200)에서 시리즈저항(120)까지의 거리가 순환적으로 동등하게 제1트레이스(113a)가 라우팅된다("A" 및 "A-ΔL" 참조). 단, 제2트레이스(113b)의 길이는 모두 "B"로 동등하며, 차이난 제1트레이스(113a)의 길이가 보상되지 않는다.Next, referring to FIG. 4, in the
다음으로, 도 5를 참조하면, 본 발명의 제4실시예에 의한 PCB(104)에서는 드라이버(200)에서 리시버(300) 간 트레이스(114)의 전체 길이가 다르다. 특히, 제2실시예와 마찬가지로, 드라이버(200)에서 시리즈저항(120)까지의 거리가 모두 불균등하게 제1트레이스(114a)가 라우팅된다("A", "A-ΔL1", ..., "A-ΔL(n-2)" 및 "A-ΔL(n-1)" 참조). 단, 제3실시예와 마찬가지로, 제2트레이스(114b)의 길이는 모두 "B"로 동등하며, 차이난 제1트레이스(114a)의 길이가 보상되지 않는다.Next, referring to FIG. 5, in the
이상, 본 발명에 의하면, EMI 저감을 위한 PCB 트레이스의 라우팅 방법에 관하여 기술하였다. 본 발명에 따른 라우팅 시, n-bit 데이터버스신호들 각각의 드라이버에서 리시버까지의 트레이스의 길이를 동일하게 라우팅하더라도, 시리즈저항의 위치를 순환적으로 동일하게 위치시키거나, 모두 다르게 위치시킴으로써, 전체적으로 IC소자의 스위칭 시간을 다르게 할 수 있다. 이에 의해, SSN을 감소시켜 주파수영역의 특정 대역에서 솟아오르는 에너지 피크치를 분산시킬 수 있으므로, 방사 EMI량을 저감시킬 수 있다.In the above, according to the present invention, a routing method of a PCB trace for reducing EMI has been described. In the routing according to the present invention, even though the length of the trace from the driver to the receiver of each of the n-bit data bus signals is equally routed, the position of the series resistor is cyclically positioned or all differently, so that the overall The switching time of the IC element can be made different. As a result, the SSN can be reduced to disperse the energy peak value rising in a specific band of the frequency domain, thereby reducing the amount of radiated EMI.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.As mentioned above, the present invention has been described in detail through preferred embodiments, but the present invention is not limited thereto and may be variously implemented within the scope of the claims.
상기한 바와 같이, 본 발명에 의하면, n-bit 데이터버스신호가 동시에 스위칭하지 않도록 트레이스를 라우팅함으로써, 주파수영역에서의 EMI 노이즈 피크를 분산시켜 방사 EMI 노이즈를 저감시킬 수 있다.As described above, according to the present invention, by routing the traces so that the n-bit data bus signals do not switch simultaneously, radiated EMI noise can be reduced by dispersing EMI noise peaks in the frequency domain.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060085792A KR101249833B1 (en) | 2006-09-06 | 2006-09-06 | Pcb with low emi noise |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060085792A KR101249833B1 (en) | 2006-09-06 | 2006-09-06 | Pcb with low emi noise |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080022407A true KR20080022407A (en) | 2008-03-11 |
KR101249833B1 KR101249833B1 (en) | 2013-04-05 |
Family
ID=39396371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060085792A KR101249833B1 (en) | 2006-09-06 | 2006-09-06 | Pcb with low emi noise |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101249833B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9461810B2 (en) | 2014-09-18 | 2016-10-04 | Samsung Display Co., Ltd. | Multi-drop channels including reflection enhancement |
US9595217B2 (en) | 2013-12-05 | 2017-03-14 | Samsung Display Co., Ltd. | Trace structure for improved electrical signaling |
US10153238B2 (en) | 2014-08-20 | 2018-12-11 | Samsung Display Co., Ltd. | Electrical channel including pattern voids |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330307A (en) * | 1998-05-07 | 1999-11-30 | Hitachi Ltd | Semiconductor device |
TW541791B (en) * | 2001-07-23 | 2003-07-11 | Via Tech Inc | Signal transmission device and method to reduce power bounce |
US7208972B2 (en) * | 2004-05-13 | 2007-04-24 | International Business Machines Corporation | Circuit for generating a tracking reference voltage |
-
2006
- 2006-09-06 KR KR1020060085792A patent/KR101249833B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595217B2 (en) | 2013-12-05 | 2017-03-14 | Samsung Display Co., Ltd. | Trace structure for improved electrical signaling |
US10153238B2 (en) | 2014-08-20 | 2018-12-11 | Samsung Display Co., Ltd. | Electrical channel including pattern voids |
US9461810B2 (en) | 2014-09-18 | 2016-10-04 | Samsung Display Co., Ltd. | Multi-drop channels including reflection enhancement |
Also Published As
Publication number | Publication date |
---|---|
KR101249833B1 (en) | 2013-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100181101A1 (en) | Printed circuit board | |
US8564336B2 (en) | Clock frequency divider circuit and clock frequency division method | |
KR100327782B1 (en) | Control circuit for liquid crystal display | |
US20090224802A1 (en) | Devices and methods for driving a signal off an integrated circuit | |
JP2006066454A (en) | Electronic circuit | |
US8547137B2 (en) | Integrated circuit device and data transmission system | |
CN108233915B (en) | Circuit and method for compensating delay mismatch | |
KR101086856B1 (en) | Semiconductor Integrated Circuit Module and PCB Apparatus with the Same | |
KR101249833B1 (en) | Pcb with low emi noise | |
KR100913711B1 (en) | Printed circuit board | |
US20050242841A1 (en) | Noise canceller circuit | |
JP6611555B2 (en) | Printed circuit board and electronic device | |
JP2011066622A (en) | Semiconductor integrated circuit | |
JP4603903B2 (en) | Load variation compensation circuit, electronic device, test apparatus, and timing generation circuit | |
US10806023B1 (en) | Apparatus, system, and method for mitigating crosstalk in ball grid array devices | |
CN114302554B (en) | PCB (printed circuit board) capable of improving integrity of cross-split signals based on capacitance and layout method thereof | |
EP2824583B1 (en) | Bus encoding scheme based on non-uniform distribution of power delivery network components among i/o circuits | |
JP2012205041A (en) | Interface circuit | |
Swaminathan | Signal integrity | |
CN203589372U (en) | Signal transmission device | |
US6898844B2 (en) | Method for reducing multiline effects on a printed circuit board | |
Daraban et al. | Analyzing crosstalk effects on a parallel bus using eye diagram | |
Lee et al. | Propagation velocity equalizer circuit on multi microstrip transmission line structure | |
JP6075079B2 (en) | Integrated circuit device | |
JP2011155598A (en) | Transmission circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |