KR20080022366A - Method of forming a dual damascene in a semiconductor device - Google Patents

Method of forming a dual damascene in a semiconductor device Download PDF

Info

Publication number
KR20080022366A
KR20080022366A KR1020060085721A KR20060085721A KR20080022366A KR 20080022366 A KR20080022366 A KR 20080022366A KR 1020060085721 A KR1020060085721 A KR 1020060085721A KR 20060085721 A KR20060085721 A KR 20060085721A KR 20080022366 A KR20080022366 A KR 20080022366A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
photoresist
layer
film
interlayer insulating
Prior art date
Application number
KR1020060085721A
Other languages
Korean (ko)
Inventor
노치형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060085721A priority Critical patent/KR20080022366A/en
Publication of KR20080022366A publication Critical patent/KR20080022366A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

A dual damascene method of a semiconductor device is provided to increase an etching resistance without increasing a thickness of a second photoresist pattern by forming a silylation layer on an upper surface of a second photoresist pattern layer. A first interlayer dielectric(102), an etch-stop layer(104), a second interlayer dielectric(106), and a first photoresist layer are formed on a semiconductor substrate(100). A first photoresist pattern is formed by exposing selectively the first photoresist layer. The first photoresist pattern includes a line with a width greater than a space. A contact hole(112) is formed by etching partially the second interlayer dielectric, the etch-stop layer, and the first interlayer dielectric. A second photoresist layer is formed on an entire structure including the contact hole. The second photoresist pattern has a line width in which a space is larger than a line. A silylation layer is formed on the second photoresist pattern by implanting a silylation agent into the second photoresist pattern. A trench(120) is formed by etching the second interlayer dielectric.

Description

반도체 소자의 듀얼 다마신 형성방법{Method of forming a Dual Damascene in a semiconductor device}Method of forming a dual damascene in a semiconductor device

도 1a 내지 도 1g는 본 발명의 일 실시 예에 따른 반도체 소자의 듀얼 다마신 형성방법을 설명하기 위해 도시한 단면도이다.1A to 1G are cross-sectional views illustrating a method for forming dual damascene of a semiconductor device according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 제1 층간 절연막100 semiconductor substrate 102 first interlayer insulating film

104 : 식각 정지막 106 : 제2 층간 절연막104: etch stop film 106: second interlayer insulating film

108 : 제1 포토레지스트막 118a : 제1 포토레지스트 패턴108: first photoresist film 118a: first photoresist pattern

110, 116 : 노광 마스크 112 : 콘택홀110, 116: exposure mask 112: contact hole

114 : 제2 포토레지스트막 114a : 제2 포토레지스트 패턴114: Second Photoresist Film 114a: Second Photoresist Pattern

118 : 실릴레이션층 120 : 트렌치118: sillation layer 120: trench

본 발명은 반도체 소자의 듀얼 다마신 형성방법에 관한 것으로, 특히, 듀얼 다마신(Dual Damascene) 형성 공정시 실릴레이션(silylation) 공정을 추가로 실시하여 식각 내성을 증가시키면서 식각 공정 마진을 향상시키기 위한 반도체 소자의 듀얼 다마신 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming dual damascene of a semiconductor device, and more particularly, to further improve the etching process margin by increasing the etching resistance by additionally performing a sillation process during a dual damascene formation process. A method for forming dual damascene of a semiconductor device.

최근 반도체 소자의 금속 배선에서 콘택홀과 트렌치로 이루어진 듀얼 다마신 패턴 형성 공정시 트렌치 패턴 형성 공정에서는 일반적인 포토레지스트막을 사용하여 마스크 공정과 식각 공정이 적용되고 있다. Recently, in the process of forming a dual damascene pattern formed of a contact hole and a trench in a metal wiring of a semiconductor device, a mask process and an etching process are applied using a general photoresist film.

그러나, 반도체 소자의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있다. 패턴 미세화가 계속 진행되면서 마스크 공정에서 포토레지스트막의 두께 또한 얇아져야 한다. However, the trend of high integration of semiconductor devices is greatly influenced by the development of fine pattern formation technology. As pattern refinement continues, the thickness of the photoresist film must be thinner in the mask process.

그러나, 포토레지스트막의 두께가 얇아지면, 식각 공정시 식각 마진이 부족하여 하부에 형성된 물질이 일부 식각되어 공정 마진이 감소하게 된다. 또한, 이러한 공정 마진 부족으로 인하여 반도체 소자의 특성이 악화된다. However, when the thickness of the photoresist layer is thin, the etching margin is insufficient during the etching process, so that a portion of the material formed below is etched to reduce the process margin. In addition, due to the lack of process margin, the characteristics of the semiconductor device deteriorate.

따라서, 현재 소자의 고집적화로 인하여 패턴의 극소화 및 정밀성이 더욱더 요구되고 있는 추세이며, 반도체 공정에서 작업의 용이성을 확보하기 위하여 고전적인 방법에서 발생하는 오차를 감소시키려는 방안에 대해 많은 연구들이 행해지고 있다. Therefore, the miniaturization and precision of patterns are increasingly required due to the high integration of devices, and many studies have been conducted to reduce the errors occurring in the classical method in order to ensure ease of operation in the semiconductor process.

상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 듀얼 다마신 형성 공정시 실릴레이션 공정을 추가로 실시하여 식각 내성을 증가시키면서 식각 공정 마진을 향상시키기 위한 반도체 소자의 듀얼 다마신 형성방법을 제공하는 데 있다. An object of the present invention devised to solve the above problems is to provide a dual damascene formation method of a semiconductor device for improving the etching process margin while increasing the etching resistance by additionally performing a silylation process during the dual damascene formation process There is.

본 발명의 일 실시 예에 따른 반도체 소자의 듀얼 다마신 형성방법은, 반도체 기판 상부에 제1 층간 절연막, 식각 정지막, 제2 층간 절연막 및 제1 포토레지스트막을 순차적으로 형성하는 단계와, 노광 마스크를 이용하여 상기 제1 포토레지스트막을 선택 노광하여 라인이 스페이스보다 큰 선폭을 갖는 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 마스크로 상기 제2 층간 절연막, 식각 정지막 및 제1 층간 절연막의 일부를 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전체 구조 상부에 제2 포토레지스트막을 형성하는 단계와, 노광 마스크를 이용하여 상기 제2 포토레지스트막을 선택 노광하여 스페이스가 라인보다 큰 선폭을 갖는 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴에 실릴레화제를 주입하여 상기 제2 포토레지스트 패턴 상부를 실릴레이션화시켜 실릴레이션층을 형성하는 단계와, 상기 상부가 실릴레이션화된 제2 포토레지스트 패턴을 마스크로 상기 제2 층간 절연막을 식각하여 트렌치를 형성하는 단계를 포함하는 반도체 소자의 듀얼 다마신 형성방법을 제공한다.In an exemplary embodiment, a method of forming dual damascene of a semiconductor device may include sequentially forming a first interlayer insulating layer, an etch stop layer, a second interlayer insulating layer, and a first photoresist layer on an upper surface of a semiconductor substrate; Selectively exposing the first photoresist film to form a first photoresist pattern having a line width larger than a space; and using the first photoresist pattern as a mask, the second interlayer insulating film, an etch stop film, and the like. Etching a portion of the first interlayer insulating film to form a contact hole, forming a second photoresist film on the entire structure including the contact hole, and selectively exposing the second photoresist film by using an exposure mask. Forming a second photoresist pattern having a line width larger than a line, and being spaced on the second photoresist pattern; Implanting an agent to silicide the upper portion of the second photoresist pattern to form a silicide layer, and etching the second interlayer insulating layer using the second silicided photoresist pattern as a mask to form a trench It provides a method of forming dual damascene of a semiconductor device comprising the step of forming.

상기에서, 제2 포토레지스트막은 포지티브 또는 네거티브로 형성된다.In the above, the second photoresist film is formed positive or negative.

제2 포토레지스트막은 파장이 365nm인 i-라인, 파장이 248nm인 KrF, 파장이 193nm인 ArF, 파장이 157nm인 F2 또는 EUV를 이용하여 노광한다. The second photoresist film is exposed using i-line having a wavelength of 365 nm, KrF having a wavelength of 248 nm, ArF having a wavelength of 193 nm, and F2 or EUV having a wavelength of 157 nm.

실릴레화제는 HMDS, TMDS 또는 B(DMA)MS를 사용한다.Silylation agents use HMDS, TMDS or B (DMA) MS.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1g는 본 발명의 일 실시 예에 따른 반도체 소자의 듀얼 다마신 형성방법을 설명하기 위해 도시한 단면도이다.1A to 1G are cross-sectional views illustrating a method for forming dual damascene of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 게이트, 소스 콘택, 드레인 콘택 등 소정의 구조가 형성된 반도체 기판(100) 상부에 제1 층간 절연막(102), 식각 정지막(104), 제2 층간 절연막(106) 및 제1 포토레지스트막(108)을 순차적으로 형성한다. 이때, 제1 층간 절연막(102) 및 제2 층간 절연막(106)은 산화막으로 형성하고, 식각 정지막(104)은 질화막으로 형성한다. 제1 포토레지스트막(108)을 라인(line)/스페이스(space)의 광차단막 패턴이 투명한 석영기판 상부에 형성되어 있는 노광 마스크(110)를 사용하여 선택적으로 노광한다. Referring to FIG. 1A, a first interlayer insulating layer 102, an etch stop layer 104, a second interlayer insulating layer 106, and a first interlayer insulating layer are formed on a semiconductor substrate 100 on which a predetermined structure such as a gate, a source contact, a drain contact, and the like is formed. 1 Photoresist film 108 is formed sequentially. In this case, the first interlayer insulating film 102 and the second interlayer insulating film 106 are formed of an oxide film, and the etch stop film 104 is formed of a nitride film. The first photoresist film 108 is selectively exposed using an exposure mask 110 formed on a transparent quartz substrate having a line / space light blocking film pattern.

도 1b를 참조하면, 제1 포토레지스트막(108)의 노광 영역을 광원으로 제거하여 라인이 스페이스보다 큰 선폭을 갖는 라인/스페이스 패턴으로 된 제1 포토레지스트 패턴(108a)을 형성한다.Referring to FIG. 1B, the exposure region of the first photoresist film 108 is removed with a light source to form a first photoresist pattern 108a having a line / space pattern having a line width larger than a space.

도 1c를 참조하면, 제1 포토레지스트 패턴(108a)을 마스크로 하여 제2 층간 절연막(106), 식각 정지막(104) 및 제1 층간 절연막(102)의 일부를 순차적으로 식각하여 콘택홀(112)을 형성한 후 제1 포토레지스트 패턴(108a)을 제거한다. Referring to FIG. 1C, a portion of the second interlayer insulating layer 106, the etch stop layer 104, and the first interlayer insulating layer 102 may be sequentially etched using the first photoresist pattern 108a as a mask. After forming 112, the first photoresist pattern 108a is removed.

도 1d를 참조하면, 전체 구조 상부에 제2 포토레지스트막(114)을 형성한다. 이때, 제2 포토레지스트막(114)은 포지티브(positive) 또는 네거티브(nagative)로 형성한다. 제2 포토레지스트막(114)을 라인/스페이스의 광차단막 패턴이 투명한 석영기판 상부에 형성되어 있는 노광 마스크(116)를 사용하여 선택적으로 노광한다.Referring to FIG. 1D, a second photoresist film 114 is formed over the entire structure. In this case, the second photoresist film 114 is formed to be positive or negative. The second photoresist film 114 is selectively exposed using an exposure mask 116 formed on the quartz substrate having a transparent line / space light blocking film pattern.

도 1e를 참조하면, 제2 포토레지스트막(114)의 노광 영역을 광원으로 제거하여 스페이스가 라인보다 큰 선폭을 갖는 라인/스페이스 패턴으로 된 제2 포토레지스트 패턴(114a)을 형성한다. 이때, 광원은 파장이 365nm인 i-라인, 파장이 248nm인 KrF, 파장이 193nm인 ArF, 파장이 157nm인 F2 또는 EUV를 이용한다. Referring to FIG. 1E, the exposure area of the second photoresist film 114 is removed with a light source to form a second photoresist pattern 114a having a line / space pattern having a line width larger than a line. In this case, the light source uses i-line having a wavelength of 365 nm, KrF having a wavelength of 248 nm, ArF having a wavelength of 193 nm, and F2 or EUV having a wavelength of 157 nm.

도 1f를 참조하면, 제2 포토레지스트 패턴(114a)에 실릴레화제를 주입하여 제2 포토레지스트 패턴(114a) 상부를 실릴레이션화시켜 실릴레이션층(118)을 형성한다. 이때, 실릴레화제는 HMDS(Hexamethyldisilazane), TMDS(Tetramethyldisilazane) 또는 B(DMA)MS(Bisdimethylaminomethylsilane)를 사용한다. 제2 포토레지스트 패턴(114a)에 실릴레이션하게 되면, 제2 포토레지스트 패턴(114a)의 폴리머(polymer)에 존재하는 -OH기와 실릴레이션시 주입되는 Si-기가 반응하여 -O-Si와 같이 실릴레이션화된다. 이렇게 형성된 실릴레이션층(118)은 후속 공정인 식각 공정에서 식각 내성이 일반 폴리머보다 뛰어나게 된다. 또한, 실릴레이션시 주입되는 Si-기를 노광 영역 또는 비노광 영역에 한하여 선택적으로 확산 및 반응시켜 원하는 이미지를 형성할 수 있다. Referring to FIG. 1F, a silylating agent is injected into the second photoresist pattern 114a to sililize an upper portion of the second photoresist pattern 114a to form a silicide layer 118. In this case, the silylating agent uses HMDS (Hexamethyldisilazane), TMDS (Tetramethyldisilazane) or B (DMA) MS (Bisdimethylaminomethylsilane). When the silicidation is performed on the second photoresist pattern 114a, the -OH group present in the polymer of the second photoresist pattern 114a reacts with the Si- group that is injected during the silication reaction, and thus, the silicides such as -O-Si are reacted. Relationalized. The silicide layer 118 formed as described above has better etching resistance than the general polymer in the subsequent etching process. In addition, the Si-groups injected during the silylation may be selectively diffused and reacted only in the exposed or non-exposed areas to form a desired image.

도 1g를 참조하면, 상부가 실릴레이션화된 제2 포토레지스트 패턴(114a)을 마스크로 하여 제2 층간 절연막(106)을 식각하여 트렌치(120)를 형성한 후 제2 포토레지스트 패턴(114a)을 제거한다. 이로 인하여 콘택홀(112)과 트렌치(120)로 이 루어진 듀얼 다마신 패턴이 형성된다. Referring to FIG. 1G, the trench 120 is formed by etching the second interlayer insulating layer 106 using the second photoresist pattern 114a having the upper side silized as a mask, and then forming the trench 120. Remove it. As a result, a dual damascene pattern formed of the contact hole 112 and the trench 120 is formed.

상기와 같이, 제2 포토레지스트 패턴(114)을 형성한 후 실릴레화제 주입 공정을 실시하여 제2 포토레지스트 패턴(114) 상부를 실릴레이션층(118)으로 형성함으로써 제2 포토레지스트 패턴(114)의 두께를 증가시키지 않고 식각 내성을 증가시킬 수 있다. 또한, 실릴레이션된 포토레지스트 패턴(114)을 마스크로 제2 층간 절연막(106)을 식각함으로써 향상된 공정 마진을 이용하여 듀얼 다마신 패턴을 형성할 수 있다. As described above, after the second photoresist pattern 114 is formed, a silylating agent is injected to form an upper part of the second photoresist pattern 114 as the silylation layer 118, thereby forming the second photoresist pattern 114. Etch resistance can be increased without increasing the thickness of the wafer). In addition, by etching the second interlayer insulating layer 106 using the silicified photoresist pattern 114 as a mask, a dual damascene pattern may be formed using an improved process margin.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.As described above, the effects of the present invention are as follows.

첫째, 실릴레화제 주입 공정을 실시하여 제2 포토레지스트 패턴 상부를 실릴레이션층으로 형성함으로써 제2 포토레지스트 패턴의 두께를 증가시키지 않고 식각 내성을 증가시킬 수 있다.First, the etching resistance may be increased without increasing the thickness of the second photoresist pattern by forming an upper part of the second photoresist pattern as a silylation layer by performing a silylating agent injection process.

둘째, 실릴레이션된 포토레지스트 패턴을 마스크로 제2 층간 절연막을 식각하여 트렌치를 형성함으로써 식각 공정 마진이 향상되어 공정 진행 여유도를 향상 시킬 수 있다. Second, by forming a trench by etching the second interlayer insulating layer using the silylated photoresist pattern as a mask, the margin of the etching process may be improved, and thus the process margin may be improved.

셋째, 식각 내성을 증가시키고, 식각 공정 마진을 향상시킴으로써 소자의 특성을 향상시킬 수 있다. Third, the device characteristics may be improved by increasing the etching resistance and improving the etching process margin.

넷째, 실릴레이션된 포토레지스트 패턴을 이용하여 트렌치를 형성함으로써 반도체 기판의 손상을 방지할 수 있다. Fourth, damage to the semiconductor substrate can be prevented by forming a trench using the silylated photoresist pattern.

Claims (4)

반도체 기판 상부에 제1 층간 절연막, 식각 정지막, 제2 층간 절연막 및 제1 포토레지스트막을 순차적으로 형성하는 단계;Sequentially forming a first interlayer insulating film, an etch stop film, a second interlayer insulating film, and a first photoresist film on the semiconductor substrate; 노광 마스크를 이용하여 상기 제1 포토레지스트막을 선택 노광하여 라인이 스페이스보다 큰 선폭을 갖는 제1 포토레지스트 패턴을 형성하는 단계;Selectively exposing the first photoresist film using an exposure mask to form a first photoresist pattern having a line width greater than a space; 상기 제1 포토레지스트 패턴을 마스크로 상기 제2 층간 절연막, 식각 정지막 및 제1 층간 절연막의 일부를 식각하여 콘택홀을 형성하는 단계;Etching a portion of the second interlayer insulating layer, the etch stop layer, and the first interlayer insulating layer using the first photoresist pattern as a mask to form a contact hole; 상기 콘택홀을 포함한 전체 구조 상부에 제2 포토레지스트막을 형성하는 단계;Forming a second photoresist film on the entire structure including the contact hole; 노광 마스크를 이용하여 상기 제2 포토레지스트막을 선택 노광하여 스페이스가 라인보다 큰 선폭을 갖는 제2 포토레지스트 패턴을 형성하는 단계;Selectively exposing the second photoresist film using an exposure mask to form a second photoresist pattern having a line width larger than a line; 상기 제2 포토레지스트 패턴에 실릴레화제를 주입하여 상기 제2 포토레지스트 패턴 상부를 실릴레이션화시켜 실릴레이션층을 형성하는 단계; 및Injecting a silylating agent into the second photoresist pattern to siliculate an upper portion of the second photoresist pattern to form a silicide layer; And 상기 상부가 실릴레이션화된 제2 포토레지스트 패턴을 마스크로 상기 제2 층간 절연막을 식각하여 트렌치를 형성하는 단계를 포함하는 반도체 소자의 듀얼 다마신 형성방법.Forming a trench by etching the second interlayer insulating layer using the second silicified photoresist pattern as a mask to form a trench. 제1항에 있어서, 상기 제2 포토레지스트막은 포지티브 또는 네거티브로 형성 되는 반도체 소자의 듀얼 다마신 형성방법.The method of claim 1, wherein the second photoresist film is formed to be positive or negative. 제1항에 있어서, 상기 제2 포토레지스트막은 파장이 365nm인 i-라인, 파장이 248nm인 KrF, 파장이 193nm인 ArF, 파장이 157nm인 F2 또는 EUV를 이용하여 노광하는 반도체 소자의 듀얼 다마신 형성방법.2. The dual damascene of claim 1, wherein the second photoresist film is exposed using i-line having a wavelength of 365 nm, KrF having a wavelength of 248 nm, ArF having a wavelength of 193 nm, F2 having a wavelength of 157 nm, or EUV. Formation method. 제1항에 있어서, 상기 실릴레화제는 HMDS, TMDS 또는 B(DMA)MS를 사용하는 반도체 소자의 듀얼 다마신 형성방법.The method of claim 1, wherein the silylating agent uses HMDS, TMDS, or B (DMA) MS.
KR1020060085721A 2006-09-06 2006-09-06 Method of forming a dual damascene in a semiconductor device KR20080022366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085721A KR20080022366A (en) 2006-09-06 2006-09-06 Method of forming a dual damascene in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085721A KR20080022366A (en) 2006-09-06 2006-09-06 Method of forming a dual damascene in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20080022366A true KR20080022366A (en) 2008-03-11

Family

ID=39396337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085721A KR20080022366A (en) 2006-09-06 2006-09-06 Method of forming a dual damascene in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20080022366A (en)

Similar Documents

Publication Publication Date Title
US8945822B2 (en) Resist pattern thickening material, method for forming resist pattern, semiconductor device and method for manufacturing the same
US8470711B2 (en) Tone inversion with partial underlayer etch for semiconductor device formation
KR20020071843A (en) Silylation method for reducing critical dimension loss and resist loss
US7687403B2 (en) Method of manufacturing flash memory device
CN108231548B (en) Method for manufacturing semiconductor device
KR20030018639A (en) a method for manufacturing of semiconductor memory device
KR20040005472A (en) Method of forming dual damascene pattern
US10863630B2 (en) Material composition and methods thereof
KR20080022366A (en) Method of forming a dual damascene in a semiconductor device
KR100807074B1 (en) Method for fabrication a semiconductor device
KR20090025425A (en) Method of manufacturing a semiconductor device
JP2007057709A (en) Resist composition, method for forming resist pattern, semiconductor device, and method for manufacturing the same
JP3988873B2 (en) Manufacturing method of semiconductor device
KR20080038998A (en) Method of forming a dual damascene in a semiconductor device
KR100660280B1 (en) Method for forming poly-silicon gate electrode
KR20100011488A (en) Method of forming patterns for semiconductor device
CN103377985B (en) The manufacture method of contact hole
KR100506452B1 (en) Manufacturing Method of Gate Electrode of Semiconductor Device
KR20060054681A (en) Method of forming photoresist pattern and layer pattern
KR100660278B1 (en) Method for forming of gate electrode
KR100239432B1 (en) Scanning method of silylated photoresist profile
KR950014944B1 (en) Method of patterning photoresist layer
TW419721B (en) Method of reducing line width of pattern by resist silylation process
KR20020000821A (en) Method of forming a gate in a semiconductor device
KR20060114447A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination