KR20080020327A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20080020327A
KR20080020327A KR1020060083682A KR20060083682A KR20080020327A KR 20080020327 A KR20080020327 A KR 20080020327A KR 1020060083682 A KR1020060083682 A KR 1020060083682A KR 20060083682 A KR20060083682 A KR 20060083682A KR 20080020327 A KR20080020327 A KR 20080020327A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
region
disposed
address
Prior art date
Application number
KR1020060083682A
Other languages
Korean (ko)
Inventor
김재영
우석균
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060083682A priority Critical patent/KR20080020327A/en
Publication of KR20080020327A publication Critical patent/KR20080020327A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/46Connecting or feeding means, e.g. leading-in conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/54Means for exhausting the gas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

A plasma display panel is provided to improve a ventilating property of the PDP(Plasma Display Panel) while decreasing a non-light emitting region by using a substrate without an interconnection unit as a ventilating path. A plasma display panel includes plural substrates, plural sustain discharge electrode pairs(130), and an address electrode(160). First and second substrates are opposed to each other. The sustain discharge electrode pairs are arranged between the first and second substrates and include X and Y electrodes, on which a sustain discharge voltage is applied. The address electrode is arranged between the first and second substrates in a direction normal to the sustain discharge electrode pair. An address discharge voltage is applied on the address electrode. Edge regions of the substrate outside an overlapped area between the first and second substrates have different widths.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 일부 절제하여 도시한 분리 사시도,1 is an exploded perspective view illustrating a part of a plasma display panel according to an embodiment of the present invention;

도 2는 도 1의 방전 전극이 배치된 상태를 도시한 구성도,2 is a configuration diagram showing a state in which the discharge electrode of FIG. 1 is disposed;

도 3은 도 1의 패널의 구동 장치를 도시한 블록도,3 is a block diagram showing a driving device of the panel of FIG. 1;

도 4는 도 1의 패널을 영역별로 구획하여 도시한 개략도. FIG. 4 is a schematic view illustrating the panel of FIG. 1 partitioned by region. FIG.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

100...플라즈마 디스플레이 패널100 ... plasma display panel

110...제 1 기판 120...제 2 기판110 ... first substrate 120 ... second substrate

131...X 전극 132...Y 전극131 ... X electrode 132 ... Y electrode

160...어드레스 전극 410...표시부160 ... address electrode 410 ... display

420...더미부 430...여유부420 Dummy 430

440...연결부 450...인터커넥션부440 ... connection 450 ... interconnection

451...제 1 영역 452...제 2 영역451 ... First Zone 452 ... Second Zone

453...제 3 영역 454...제 4 영역453 ... 3rd Zone 454 ... 4th Zone

490...배기공490 Exhaust

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레스 전극이 외부 단자와 접속되는 영역의 구조를 변경한 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which a structure of a region where an address electrode is connected to an external terminal is changed.

통상적으로, 플라즈마 디스플레이 패널은 복수의 방전 전극이 형성된 두 기판 사이에 방전 가스를 주입하여 방전시키고, 이로 인하여 발생하는 자외선에 의하여 형광체층의 형광체를 여기시켜 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치(flat display device)를 말한다.In general, a plasma display panel injects and discharges a discharge gas between two substrates on which a plurality of discharge electrodes are formed, and excites the phosphor of the phosphor layer by the ultraviolet rays generated thereby to produce a desired number, letter, or graphic. Refers to a flat display device.

이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라 직류형과, 교류형과, 혼합형으로 분류하고, 방전 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수가 있다.Such a plasma display panel is classified into a direct current type, an alternating current type, and a mixed type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and can be classified into a counter discharge type and a surface discharge type according to a configuration of discharge electrodes. There is a number.

이중, 종래의 3전극 교류형 플라즈마 디스플레이 패널의 경우, 패널에는 제 1 기판과, 제 2 기판이 마련되고, 제 1 기판의 내면에는 X 전극과 Y 전극을 가지는 유지 방전 전극쌍이 마련되고, 이를 매립하기 위하여 제 1 유전체층이 형성되고, 제 1 유전체층의 표면에는 보호막층이 형성되고, 제 2 기판의 내면에는 유지 방전 전극쌍과 교차하는 방향으로 보호막층이 형성되고, 이를 매립하기 위하여 제 2 유전체층이 형성되고, 제 1 기판과 제 2 기판 사이에는 방전 셀을 구획하기 위하여 격벽이 배치되고, 격벽 내에는 적,녹,청색의 형광체층이 형성되어 있다.In the conventional three-electrode AC plasma display panel, a panel is provided with a first substrate and a second substrate, and an inner surface of the first substrate is provided with a sustain discharge electrode pair having an X electrode and a Y electrode, and is embedded in the panel. A first dielectric layer is formed, a protective film layer is formed on a surface of the first dielectric layer, and a protective film layer is formed on an inner surface of the second substrate in a direction crossing the pair of sustain discharge electrodes. A partition wall is formed between the first substrate and the second substrate to partition the discharge cell, and a red, green, and blue phosphor layer is formed in the partition wall.

상기와 같은 구조를 가지는 종래의 플라즈마 디스플레이 패널은 어드레스 전 극과, Y 전극에 전기적 신호를 인가하면, 발광을 위한 방전 셀이 선택되고, 복수의 유지 방전 전극쌍에 교대로 전기적 신호를 인가하면, 선택된 방전 셀내에 도포된 형광체층의 형광체로부터 가시광이 방출되어서 정지 화상 또는 동영상을 구현할 수가 있다.In the conventional plasma display panel having the above structure, when an electrical signal is applied to the address electrode and the Y electrode, a discharge cell for light emission is selected, and when an electrical signal is alternately applied to the plurality of sustain discharge electrode pairs, Visible light is emitted from the phosphor of the phosphor layer applied in the selected discharge cell, so that a still image or a moving image can be realized.

종래의 플라즈마 디스플레이 패널은 제 1 기판과, 제 2 기판이 중첩되는 영역 바깥쪽의 영역, 이른바, 인터커넥션부(interconnection portion)에서 방전 전극이 외부 단자와 전기적으로 접속하게 된다. In a conventional plasma display panel, a discharge electrode is electrically connected to an external terminal in a region outside a region where the first substrate and the second substrate overlap, a so-called interconnection portion.

그런데, 이러한 인터커넥션부는 제 1 기판이나, 제 2 기판중 적어도 어느 하나의 기판만 노출된 구조라서 기계적 강도가 약하며, 포장, 운반, 품질 검사등에 있어서 제품을 다루는데 문제가 되고, 패널의 비발광 영역을 커보이게 한다.However, since the interconnection portion is a structure in which only at least one of the first substrate and the second substrate is exposed, the mechanical strength is weak and it is a problem in handling the product in packaging, transportation, and quality inspection. Make it look bigger.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 방전 전극이 외부 단자와 전기적으로 연결되는 인터커넥션부의 영역의 수를 줄인 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display panel in which the number of areas of the interconnection portion in which the discharge electrodes are electrically connected to the external terminals is reduced.

본 발명의 다른 목적은 복수의 기판이 중첩되는 영역 바깥쪽의 폭을 줄인 플라즈마 디스플레이 패널을 제공하는 것이다. Another object of the present invention is to provide a plasma display panel having a reduced width outside an area where a plurality of substrates overlap.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to an aspect of the present invention,

제 1 기판과, 상기 제 1 기판과 대향되게 배치된 제 2 기판을 구비한 복수의 기판;과,A plurality of substrates having a first substrate and a second substrate disposed to face the first substrate;

상기 제 1 기판과, 제 2 기판 사이에 배치되며, 유지 방전 전압이 인가되는 X 전극과 Y 전극을 구비한 복수의 유지 방전 전극쌍;과, A plurality of sustain discharge electrode pairs disposed between the first substrate and the second substrate and having an X electrode and a Y electrode to which a sustain discharge voltage is applied;

상기 제 1 기판과, 제 2 기판 사이에서 상기 유지 방전 전극쌍과 교차하는 방향으로 배치되며, 어드레스 방전 전압이 인가되는 어드레스 전극;을 포함하고,An address electrode disposed between the first substrate and the second substrate in a direction crossing the sustain discharge electrode pair, and having an address discharge voltage applied thereto;

상기 제 1 기판과 제 2 기판이 중첩된 영역 바깥쪽중 상기 어드레스 전극이 배치된 방향의 기판의 가장자리 영역은 서로 다른 폭을 가지도록 형성된 것을 특징으로 한다.The edge regions of the substrate in the direction in which the address electrodes are disposed among the regions where the first substrate and the second substrate overlap with each other are formed to have different widths.

또한, 상기 가장자리 영역은 상기 어드레스 전극이 배치된 방향과 나란한 방향의 기판의 일 가장자리에 형성된 제 1 영역과, 상기 제 1 영역과 반대 방향인 기판의 타 가장자리에 형성된 제 2 영역을 포함한다.The edge region may include a first region formed at one edge of the substrate in a direction parallel to the direction in which the address electrode is disposed, and a second region formed at the other edge of the substrate opposite to the first region.

더욱이, 상기 제 1 영역의 폭은 상기 제 2 영역의 폭보다 크게 형성된 것을 특징으로 한다.Furthermore, the width of the first region is larger than the width of the second region.

아울러, 상기 제 1 영역에는 상기 어드레스 전극이 외부 단자와 전기적으로 접속된다. In addition, the address electrode is electrically connected to an external terminal in the first region.

나아가, 상기 어드레스 전극은 싱글 스캔 구동되는 것을 특징으로 한다.Further, the address electrode is characterized in that the single scan drive.

본 발명의 다른 측면에 따른 플라즈마 디스플레이 패널은, Plasma display panel according to another aspect of the present invention,

제 1 기판과, 상기 제 2 기판과 대향되게 배치되어서 결합된 제 2 기판을 구비하는 복수의 기판;과,A plurality of substrates having a first substrate and a second substrate disposed opposite to and coupled to the second substrate;

상기 제 1 기판과, 제 2 기판 사이에 서로 교차하는 방향으로 배치되며, 유 지 방전 전압이 인가되는 유지 방전 전극쌍과, 상기 유지 방전 전극쌍과 교차하는 방향으로 배치되며, 어드레스 방전 전압이 인가된 어드레스 전극을 구비한 복수의 방전 전극들;을 포함하고, Disposed between the first substrate and the second substrate in a direction crossing each other, a sustain discharge electrode pair to which a sustain discharge voltage is applied, and disposed in a direction crossing the sustain discharge electrode pair, and an address discharge voltage is applied; A plurality of discharge electrodes having a plurality of address electrodes;

상기 기판은 화상을 구현하는 표시부와, 상기 표시부의 가장자리에 형성되며, 상기 표시부로부터 연장되는 방전 전극이 배치된 연결부와, 상기 연결부의 가장자리로부터 기판의 최외곽 가장자리까지 형성되며, 상기 방전 전극이 외부 단자와 전기적으로 접속되는 인터커넥션부로 구획되고,The substrate may include a display unit for implementing an image, a connection unit formed at an edge of the display unit and having a discharge electrode extending from the display unit, and an edge portion of the connection unit from an edge of the substrate to an outermost edge of the substrate. Partitioned by an interconnection section electrically connected to the terminals,

상기 인터커넥션부는 상기 어드레스 전극이 배치된 방향으로 구획된 1 영역과, 그 반대쪽의 제 2 영역을 포함하고, 상기 제 1 영역은 상기 제 2 영역보다 상대적으로 폭이 넓게 형성된 것을 특징으로 한다.The interconnection unit may include one region partitioned in a direction in which the address electrode is disposed and a second region opposite to the first region, and the first region may be relatively wider than the second region.

또한, 상기 제 1 영역쪽의 연결부의 영역은 제 2 영역쪽의 연결부의 영역보다 폭이 넓게 형성된 것을 특징으로 한다.In addition, the region of the connecting portion toward the first region is characterized in that the width is wider than the region of the connecting portion toward the second region.

나아가, 상기 연결부에는 배기공이 형성되어 있다.Furthermore, an exhaust hole is formed in the connection portion.

이하에서 첨부된 도면을 참조하면서, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.Hereinafter, a plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(100)을 일부 절제하여 도시한 것이다.1 illustrates a partial cutting of the plasma display panel 100 according to an exemplary embodiment of the present invention.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(100)은 제 1 기판(110)과, 상기 제 1 기판(110)과 평행하게 배치된 제 2 기판(120)을 포함하고 있다. 상기 제 1 기판(110)과, 제 2 기판(120)은 밀폐된 방전 공간을 형성하기 위하여 대향되는 내면의 가장자리를 따라서 프릿트 글래스(frit glass)가 도포되어 있다.Referring to the drawings, the plasma display panel 100 includes a first substrate 110 and a second substrate 120 disposed in parallel with the first substrate 110. Frit glass is coated on the first substrate 110 and the second substrate 120 along edges of opposed inner surfaces to form a sealed discharge space.

상기 제 1 기판(110)은 소다 라임 글래스(soda lime glass)와 같은 투명한 기판이나, 반투과성 기판이나, 반사성 기판이나, 착색된 기판등을 사용할 수 있다.The first substrate 110 may be a transparent substrate such as soda lime glass, a semi-transparent substrate, a reflective substrate, a colored substrate, or the like.

상기 제 1 기판(110)의 내면에는 유지 방전 전극쌍(130)이 배치되어 있다. 상기 유지 방전 전극쌍(130)은 X 전극(131)과, Y 전극(132)을 구비하며, 상기 X 전극(131)과, Y 전극(132)은 방전 셀별로 한쌍씩 배치되어 있다.A sustain discharge electrode pair 130 is disposed on an inner surface of the first substrate 110. The sustain discharge electrode pair 130 includes an X electrode 131 and a Y electrode 132, and the X electrode 131 and the Y electrode 132 are arranged in pairs for each discharge cell.

상기 X 전극(131)은 패널(100)의 X 방향을 따라 배치된 제 1 버스 전극 라인(133)과, 상기 제 1 버스 전극 라인(133)으로부터 상기 Y 전극(132)을 향하여 돌출된 제 1 투명 전극(134)을 포함하고 있다. 상기 Y 전극(132)은 패널(100)의 X 방향을 따라 배치된 제 2 버스 전극 라인(135)과, 상기 제 2 버스 전극 라인(135)으로부터 상기 X 전극(131)을 향하여 돌출된 제 2 투명 전극(136)을 포함하고 있다.The X electrode 131 is a first bus electrode line 133 disposed along the X direction of the panel 100, and a first protruding toward the Y electrode 132 from the first bus electrode line 133. The transparent electrode 134 is included. The Y electrode 132 is a second bus electrode line 135 disposed along the X direction of the panel 100 and a second projecting toward the X electrode 131 from the second bus electrode line 135. The transparent electrode 136 is included.

상기 제 1 버스 전극 라인(133)과, 제 2 버스 전극 라인(135)은 방전 셀의 대향되는 양 가장자리르 따라서 패널(100)의 X 방향을 따라 인접하게 형성된 방전 셀을 가로질러 연장된 스트립형이며, 상기 제 1 투명 전극(134)과, 제 2 투명 전극(136)은 각 방전 셀마다 독립적으로 배치되어 있으며, 횡단면이 사각형을 이루고 있다.The first bus electrode line 133 and the second bus electrode line 135 are strip-shaped extending across adjacent discharge cells formed along the X direction of the panel 100 along opposite edges of the discharge cells. The first transparent electrode 134 and the second transparent electrode 136 are disposed independently of each discharge cell, and have a rectangular cross section.

이때, 상기 제 1 버스 전극 라인(133)과, 제 2 버스 전극 라인(135)은 도전성이 우수한 페이스트나, 크롬-구리-크롬과 같은 금속재로 이루어지고, 상기 제 1 투명 전극(134)과, 제 2 투명 전극(136)은 ITO막과 같은 투명 도전막으로 이루어져 있다.In this case, the first bus electrode line 133 and the second bus electrode line 135 are made of a metal material such as paste or chromium-copper-chrome having excellent conductivity, and the first transparent electrode 134 and The second transparent electrode 136 is made of a transparent conductive film such as an ITO film.

상기 유지 방전 전극쌍(130)은 제 1 유전체층(140)에 의하여 매립되어 있다. 상기 제 1 유전체층(140)은 투명한 유전체, 예컨대, PbO-B2O3-SiO2와 같은 고유전성의 소재를 이용하여 도포되어 있다.The sustain discharge electrode pair 130 is buried by the first dielectric layer 140. The first dielectric layer 140 is coated using a transparent dielectric, for example, a highly dielectric material such as PbO-B 2 O 3 -SiO 2 .

상기 제 1 유전체층(140)의 표면에는 2차 전자 방출량을 증대시키기 위하여 마그네슘 옥사이드(MgO)으로 된 보호막층(150)이 형성되어 있다. 상기 보호막층(150)은 제 1 유전체층(140)의 표면에 증착되어 있다. A passivation layer 150 made of magnesium oxide (MgO) is formed on the surface of the first dielectric layer 140 to increase secondary electron emission amount. The passivation layer 150 is deposited on the surface of the first dielectric layer 140.

상기 제 2 기판(120)은 투명한 기판이나, 반투과성 기판이나, 반사성 기판이나, 착색된 기판등을 사용할 수가 있다. 상기 제 2 기판(120)의 내표면에는 상기 Y 전극(132)과 교차하는 방향으로 어드레스 전극(112)이 배치되어 있다. The second substrate 120 may be a transparent substrate, a semi-transmissive substrate, a reflective substrate, a colored substrate, or the like. The address electrode 112 is disposed on an inner surface of the second substrate 120 in a direction crossing the Y electrode 132.

상기 어드레스 전극(160)은 패널(100)의 Y 방향을 따라 인접하게 배치된 방전 셀을 가로질러 연장되어 있으며, 스트립형이다. 상기 어드레스 전극(160)은 도전성이 우수한 금속재, 이를테면, 은 페이스트(Ag paste)로 이루어져 있다.The address electrode 160 extends across the discharge cells disposed adjacent to each other along the Y direction of the panel 100, and has a strip shape. The address electrode 160 is made of a metal material having excellent conductivity, such as silver paste.

상기 어드레스 전극(160)은 제 2 유전체층(170)에 의하여 매립되어 있다. 상기 제 2 유전체층(170)은 제 1 유전체층(140)과 같은 고유전성의 소재로 이루어져 있다.The address electrode 160 is buried by the second dielectric layer 170. The second dielectric layer 170 is made of the same high dielectric material as the first dielectric layer 140.

상기 제 1 및 제 2 기판(110)(120) 사이에는 격벽(180)이 배치되어 있다. 상기 격벽(180)은 방전 셀을 한정하고, 인접한 방전 셀 사이의 크로스 토크(cross- talk)를 방지하기 위하여 형성된다.The partition wall 180 is disposed between the first and second substrates 110 and 120. The partition wall 180 is formed to define a discharge cell and to prevent cross talk between adjacent discharge cells.

상기 격벽(180)은 상기 패널(100)의 X 방향으로 배치된 제 1 격벽(181)과, 상기 패널(100)의 Y 방향으로 배치된 제 2 격벽(182)을 포함하고 있으며, 상기 제 1 격벽(181)은 인접하게 배치된 제 2 격벽(182)의 내측으로부터 대향되는 방향으로 일체로 연장되어서, 매트릭스형의 방전 공간을 구획하고 있다.The partition wall 180 includes a first partition wall 181 disposed in the X direction of the panel 100 and a second partition wall 182 disposed in the Y direction of the panel 100. The partition wall 181 integrally extends in the opposite direction from the inside of the second partition wall 182 arranged adjacently, and partitions a matrix type discharge space.

상기 격벽(180)은 상술한 실시예에 한정되지 않고, 방전 셀을 한정할 수 있는 구조라면 어느 하나에 한정되지 않으며, 이에 따른 방전 셀의 횡단면도도 사각형뿐만 아니라, 형상이 다른 다각형이나, 원형이나, 타원형등 다양한 실시예가 존재가능하다.The partition wall 180 is not limited to the above-described embodiment and is not limited to any structure as long as it can define a discharge cell. Accordingly, the cross-sectional view of the discharge cell is not only rectangular but also polygonal or circular in shape. Various embodiments are possible, such as elliptical.

한편, 상기 제 1 기판(110)과, 제 2 기판(120)과, 격벽(180)으로 구획된 방전 공간에는 네온(Ne)-크세논(Xe)이나, 헬륨(He)-크세논(Xe)과 같은 방전 가스가 주입되어 있다.Meanwhile, in the discharge space partitioned by the first substrate 110, the second substrate 120, and the partition wall 180, neon (Ne) -xenon (Xe), helium (He) -xenon (Xe), and the like. The same discharge gas is injected.

또한, 방전 셀 내에는 방전 가스로부터 발생된 자외선에 의하여 여기되어서 가시광을 방출하는 컬러화를 위한 복수의 색상으로 된 형광체층(190)이 형성되어 있다. 상기 형광체층(190)은 방전 셀의 어느 영역에도 코팅될 수 있으며, 본 실시예에서는 제 2 유전체층(170)의 상부와, 격벽(180)의 내측면에 형성되어 있다. In the discharge cell, there is formed a phosphor layer 190 of a plurality of colors for colorization which is excited by ultraviolet rays generated from the discharge gas and emits visible light. The phosphor layer 190 may be coated on any area of the discharge cell. In the present embodiment, the phosphor layer 190 is formed on the upper side of the second dielectric layer 170 and on the inner side surface of the partition wall 180.

이때, 상기 형광체층(190)은 적색, 녹색 및 청색 형광체층으로 이루어지지만 반드시 이에 한정되는 것은 아니다. 본 실시예의 경우, 적색의 형광체층은 (Y,Gd)BO3;Eu+3 으로 이루어지고, 녹색의 형광체층은 Zn2SiO4:Mn2+ 으로 이루어지고, 청색의 형광체층은 BaMgAl10O17:Eu2+ 으로 이루어져 있다.At this time, the phosphor layer 190 is composed of red, green and blue phosphor layers, but is not necessarily limited thereto. In the present embodiment, the red phosphor layer is made of (Y, Gd) BO 3 ; Eu +3 , the green phosphor layer is made of Zn 2 SiO 4 : Mn 2+ , and the blue phosphor layer is BaMgAl 10 O 17 : It consists of Eu 2+ .

도 2는 도 1의 방전 전극들이 배치된 상태를 도시한 것이다.FIG. 2 illustrates a state in which the discharge electrodes of FIG. 1 are disposed.

도면을 참조하면, 상기 X 전극(131)은 패널(100)의 X 방향을 따라 기판을 가로질러 배치되어 있다. 상기 Y 전극(132)도 상기 패널(100)의 X 방향을 따라 기판을 가로질러 배치되어 있으며, 상기 X 전극(131)과 교대로 위치하고 있다. 상기 어드레스 전극(160)은 상기 패널(100)의 Y 방향을 따라 기판을 가로질러 배치되어 있으며, 상기 X 전극(131)과 Y 전극(132)과 교차하는 방향으로 위치하고 있다. Referring to the drawings, the X electrode 131 is disposed across the substrate along the X direction of the panel 100. The Y electrode 132 is also disposed across the substrate along the X direction of the panel 100 and alternately positioned with the X electrode 131. The address electrode 160 is disposed across the substrate along the Y direction of the panel 100 and is positioned in a direction crossing the X electrode 131 and the Y electrode 132.

또한, 상기 X 전극(131)은 유지 방전 기간동안 각 전극 라인별로 동일한 방전 전압이 인가되기 위하여 패널(100)의 일측 영역에서 쇼트 바아(short bar, 130a)에 의하여 일체로 연결되어 있다. 반면에, 상기 Y 전극(132)이나, 어드레스 전극(160)에는 각 전극 라인별로 서로 다른 방전 전압이 인가되기 위하여 각각 독립적으로 분리되어 있다. In addition, the X electrode 131 is integrally connected by a short bar 130a in one region of the panel 100 to apply the same discharge voltage to each electrode line during the sustain discharge period. On the other hand, the Y electrode 132 and the address electrode 160 are separated independently so that different discharge voltages are applied to each electrode line.

이를 위하여, 상기 X 전극(131)은 X 구동 제어 신호를 처리하여 공통 전압이 인가되기 위하여 X 구동부(210)에 전기적으로 접속되어 있다. 상기 Y 전극(132)은 Y 구동 제어 신호를 처리하여 주사 전압이 인가되기 위하여 Y 구동부(220)에 전기적으로 접속되어 있다. To this end, the X electrode 131 is electrically connected to the X driver 210 in order to process the X driving control signal and apply a common voltage. The Y electrode 132 is electrically connected to the Y driver 220 in order to process the Y drive control signal and apply a scan voltage.

상기 X 구동부(210)는 패널(100)의 X 방향의 일측 영역에 배치되어 있으며(도면에서 우측), 상기 Y 구동부(220)는 패널(100)의 X 방향의 타측 영역에 배치되어 있다.(도면에서 좌측)The X driver 210 is disposed in one region of the panel 100 in the X direction (right side in the drawing), and the Y driver 220 is disposed in the other region of the panel 100 in the X direction. Left in the drawing)

상기 어드레스 전극(160)은 어드레스 구동 제어 신호를 처리하여 어드레스 전압을 갖는 표시 데이터 신호를 발생시키기 위하여 어드레스 구동부(230)에 전기적으로 접속되어 있다. 상기 어드레스 구동부(230)는 상기 패널(100)의 Y 방향의 일측 영역(도면에서 하측)에 배치되어 있다.The address electrode 160 is electrically connected to the address driver 230 to process the address drive control signal to generate a display data signal having an address voltage. The address driver 230 is disposed in one region (lower side in the drawing) of the panel 100 in the Y direction.

도 3은 도 1의 패널(100)의 구동 장치를 도시한 것이다.3 illustrates a driving device of the panel 100 of FIG. 1.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(100)의 구동 장치(200)는 영상 처리부(240), 논리 제어부(250), 어드레스 구동부(230), X 구동부(210) 및 Y 구동부(220)를 포함한다.Referring to the drawings, the driving device 200 of the plasma display panel 100 includes an image processor 240, a logic controller 250, an address driver 230, an X driver 210, and a Y driver 220. do.

상기 영상 처리부(240)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호들을 발생시킨다. 내부 영상 신호는 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호등이 될 수 있다. 상기 논리 제어부(250)는 영상 처리부(240)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. The image processor 240 converts an external analog image signal into a digital signal to generate internal image signals. The internal video signal may be 8 bits of red (R), green (G), and blue (B) image data, clock signals, vertical and horizontal synchronization signals, and the like. The logic controller 250 generates driving control signals S A , S Y , and S X according to an internal image signal from the image processor 240.

이때, 어드레스 구동부(230), X 구동부(210) 및 Y 구동부(220)등의 구동부에서 상기 구동 제어 신호들(SA, SY, SX)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다.In this case, the driving unit such as the address driver 230, the X driver 210, and the Y driver 220 receives input from the driving control signals S A , S Y , and S X to generate respective driving signals, and generates the respective driving signals. The applied driving signal to each of the electrode lines.

즉, 상기 어드레스 구동부(230)는 상기 논리 제어부(250)로부터 입력되는 어드레스 신호(SA)에 따른 표시 데이터 신호를 어드레스 전극(160, 도 2 참조) 라인들에 인가한다. X 구동부(210)는 상기 논리 제어부(250)로부터 입력되는 X 구동 제어 신호(SX)를 처리하여, X 전극(131) 라인들에 인가한다. Y 구동부(220)는 상기 논리 제어부(250)로부터 입력되는 Y 구동 제어 신호(SY)를 처리하여, Y 전극(132) 라인들에 인가한다. That is, the address driver 230 applies a display data signal corresponding to the address signal S A input from the logic controller 250 to the address electrode lines 160 (see FIG. 2). The X driver 210 processes the X driving control signal S X input from the logic controller 250 and applies the X driving control signal S X to the lines of the X electrode 131. The Y driver 220 processes the Y driving control signal S Y input from the logic controller 250 and applies the Y driving control signal S Y to the lines of the Y electrode 132.

여기서, 상기 어드레스 전극(160)에는 패널(100)의 하부에서 상부 방향으로 순처적으로 싱글 스캔(single scan) 구동이 수행되며, 상기 어드레스 전극(160)이 배치된 방향의 기판의 가장자리 영역은 서로 다른 폭을 가지도록 형성되어 있다.Here, a single scan driving is sequentially performed in the address electrode 160 from the lower side of the panel 100 to the upper direction, and edge regions of the substrate in the direction in which the address electrode 160 is disposed are mutually different. It is formed to have a different width.

보다 상세하게는 다음에 설명하는 바와 같다.In more detail, it is as following.

도 4는 도 1의 패널(100)을 영역별로 구획도시한 것이다.FIG. 4 shows the panel 100 of FIG. 1 partitioned by region.

이하, 앞서 도시된 도면에서와 동일한 도면 부호는 동일한 기능을 하는 동일한 부재를 가리킨다. Hereinafter, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도면을 참조하면, 상기 패널(100)의 중앙쪽에는 X 전극(131)과, Y 전극(132)과, 어드레스 전극(160)에 소정의 방전 전압이 인가시에 형광체층(190)의 형광체의 여기로 화상을 구현하는 표시부(display portion, 410)이 구획되어 있다.Referring to the drawings, the phosphor 100 of the phosphor layer 190 is applied to the center of the panel 100 when a predetermined discharge voltage is applied to the X electrode 131, the Y electrode 132, and the address electrode 160. Herein, a display portion 410 for implementing an image is divided.

상기 표시부(410)의 가장자리로부터 패널(100)의 Y 방향의 바깥쪽으로는 더미부(dummy portion, 420)가 구획되어 있다. 상기 더미부(420)는 추가적으로 화상을 표시할수도 있는 영역으로서, 표시 영역(410) 내의 최외곽 방전 셀에서 일어날 수도 있는 방전 불균일의 에지 효과를 방지하기 위하여 도입된 것이다.A dummy portion 420 is partitioned outward from the edge of the display portion 410 in the Y direction of the panel 100. The dummy part 420 may additionally display an image, and is introduced to prevent an edge effect of discharge unevenness that may occur in the outermost discharge cell in the display area 410.

상기 표시부(410)의 가장자리로부터 패널(100)의 X 방향의 바깥쪽과, 더미부(420)의 가장자리로부터 패널(100)의 Y 방향의 바깥쪽에는 여유부(430)가 구획되 어 있다. 상기 여유부(430)는 상기 표시부(410)와 더미부(420)에 대한 설계의 여유도를 확보하기 위하여 구획되는 영역이다. A margin 430 is partitioned outward in the X direction of the panel 100 from the edge of the display unit 410 and outward in the Y direction of the panel 100 from the edge of the dummy part 420. The margin portion 430 is an area partitioned to secure a design margin for the display portion 410 and the dummy portion 420.

상기 여유부(430)의 가장자리로부터 바깥쪽에는 연결부(440)가 형성되어 있다. 상기 연결부(440)는 상기 X 전극(131)과, Y 전극(132)과, 어드레스 전극(160)이 외부 단자와 전기적으로 접속하기 위하여 연장되는 영역이다. 상기 연결부(330)에는 상기 패널(100)의 조립 공정중 진공 배기를 위한 배기공(490)이 형성되어 있으며, 상기 배기공(490)은 진공 배기 공정 이후에 밀폐되어 있다. The connection part 440 is formed at an outer side from the edge of the clearance part 430. The connection part 440 is an area in which the X electrode 131, the Y electrode 132, and the address electrode 160 extend to electrically connect to an external terminal. The connection part 330 is provided with an exhaust hole 490 for evacuation during the assembly process of the panel 100, and the exhaust hole 490 is sealed after the vacuum exhaust process.

상기 연결부(440)의 가장자리로부터 상기 제 1 기판(110)이나, 제 2 기판(120)의 최외곽 가장자리에는 인터커넥션부(450)가 구획되어 있다. 상기 인터커넥션부(450)는 상기 제 1 기판(110)과, 제 2 기판(120)이 중첩된 영역의 바깥쪽에 해당된다.An interconnection portion 450 is partitioned from the edge of the connection portion 440 to the outermost edge of the first substrate 110 or the second substrate 120. The interconnection portion 450 corresponds to an outer side of the region where the first substrate 110 and the second substrate 120 overlap each other.

상기 인터커넥션부(450)에는 상기 X 전극(131)과, Y 전극(132)과, 어드레스 전극(160)이 플렉시블 프린티드 케이블(flexible printed cable)과 같은 외부 단자와 전기적으로 접속되는 영역으로서, 상기 제 1 기판(110)이나, 제 2 기판(120)이 다른 기판과 중첩되지 않고, 단일의 기판으로 소정 폭 노출되는 영역이다.The interconnection unit 450 is an area in which the X electrode 131, the Y electrode 132, and the address electrode 160 are electrically connected to an external terminal such as a flexible printed cable. The first substrate 110 or the second substrate 120 does not overlap another substrate, and is a region where a predetermined width is exposed to a single substrate.

이러한 인터커넥션부(450)는 제 1 영역 내지 제 4 영역(451 내지 454)을 포함하고 있다. 상기 제 1 영역(451)은 상기 X 전극(131)과 Y 전극(132)이 배치된 방향(패널의 X 방향)과 나란한 방향의 기판의 일측 가장자리에 구획되어 있으며, 상기 제 2 영역(452)은 상기 제 1 영역(451)과 반대 방향인 기판의 타측 가장자리에 구획되어 있다. 이때, 상기 제 1 영역(451)에서는 상기 Y 전극(132)이 외부 단자와 전기적으로 접속되며, 상기 제 2 영역(452)에서는 상기 X 전극(131)이 외부 단자와 전기적으로 접속되어 있다. The interconnection unit 450 includes first to fourth regions 451 to 454. The first region 451 is partitioned at one edge of the substrate in a direction parallel to the direction in which the X electrode 131 and the Y electrode 132 are disposed (the X direction of the panel), and the second region 452. Is partitioned at the other edge of the substrate in a direction opposite to the first region 451. In this case, the Y electrode 132 is electrically connected to an external terminal in the first region 451, and the X electrode 131 is electrically connected to an external terminal in the second region 452.

또한, 상기 제 3 영역(453)은 상기 어드레스 전극(160)이 배치된 방향(패널의 Y 방향)과 나란한 방향의 기판의 일측 가장자리에 구획되어 있으며, 상기 제 4 영역(454)은 상기 제 3 영역(453)과 반대 방향인 기판의 타측 가장자리에 구획되어 있다. 이때, 상기 제 4 영역(454)에서는 상기 어드레스 전극(160)이 외부 단자와 전기적으로 접속되어 있다. In addition, the third region 453 is partitioned at one edge of the substrate in a direction parallel to the direction in which the address electrode 160 is disposed (the Y-direction of the panel), and the fourth region 454 is the third region. It is partitioned at the other edge of the board | substrate in the direction opposite to the area 453. As shown in FIG. In this case, the address electrode 160 is electrically connected to an external terminal in the fourth region 454.

여기서, 상기 어드레스 전극(160)은 패널(100)의 일방향을 따라 순차적으로 싱글 스캔 구동되므로, 상기 제 3 영역(453)에서는 실질적으로 어드레스 전극(160)이 외부 단자와 접속되지 않은 영역이다.Here, since the address electrode 160 is sequentially driven in a single scan along one direction of the panel 100, the address electrode 160 is substantially an area in which the address electrode 160 is not connected to an external terminal in the third region 453.

이러한 이유로, 상기 제 3 영역(453)에 비하여 상기 제 4 영역(454)의 폭이 상대적으로 넓게 형성되어 있다. 예컨대, 상기 제 3 영역(453)의 폭은 상기 제 1 기판(110)과 제 2 기판(120)이 중첩되어서 어느 한 기판이 노출되지 않는 것이 바람직하며, 노출된 영역의 폭이 최대한 5 밀리미터 이하의 폭을 유지하는 것이 바람직하다. 이에 반하여, 상기 제 4 영역(454)의 폭은 상기 어드레스 전극(160)이 외부 단자와 전기적으로 접속가능할 정도의 폭을 유지하고 있다. For this reason, the width of the fourth region 454 is relatively wider than that of the third region 453. For example, the width of the third region 453 is preferably overlapped with the first substrate 110 and the second substrate 120 so that no substrate is exposed, and the width of the exposed region is at most 5 millimeters or less. It is desirable to maintain the width of. In contrast, the width of the fourth region 454 is such that the address electrode 160 can be electrically connected to an external terminal.

또한, 상기 연결부(440)도 상기 제 3 영역(453)에서는 상기 어드레스 전극(160)이 외부 단자와 전기적으로 접속되지 않으니까, 제 3 영역(453)과 대응되는 부분보다 제 4 영역(454)과 대응되는 부분이 상대적으로 넓게 형성된다. 이러한 제 3 영역(453)쪽의 연결부(440)에는 배기공(490)이 배치하게 된다. In addition, since the address electrode 160 is not electrically connected to the external terminal in the third region 453, the connection portion 440 may be the fourth region 454 than the portion corresponding to the third region 453. And corresponding portions are formed relatively wide. The exhaust hole 490 is disposed in the connection portion 440 toward the third region 453.

이상과 같이, 본 발명의 플라즈마 디스플레이 패널은 다음과 같은 효과를 얻을 수 있다. As described above, the plasma display panel of the present invention can obtain the following effects.

첫째, 어드레스 전극이 배치된 방향에서의 인터커넥션부의 수를 줄일 수 있게 됨에 따라서, 제품을 다루는 것이 용이하다.First, as the number of interconnections in the direction in which the address electrodes are arranged can be reduced, it is easy to handle the product.

둘째, 인터커넥션부가 형성되지 않은 기판의 영역은 배기 통로로만 이용가능하므로, 패널내의 비발광 영역을 줄이면서도 배기 특성을 유지할 수가 있다.Secondly, the area of the substrate on which the interconnection portion is not formed can be used only as the exhaust passage, so that the exhaust characteristics can be maintained while reducing the non-light emitting region in the panel.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (11)

제 1 기판과, 상기 제 1 기판과 대향되게 배치된 제 2 기판을 구비한 복수의 기판;과,A plurality of substrates having a first substrate and a second substrate disposed to face the first substrate; 상기 제 1 기판과, 제 2 기판 사이에 배치되며, 유지 방전 전압이 인가되는 X 전극과 Y 전극을 구비한 복수의 유지 방전 전극쌍;과, A plurality of sustain discharge electrode pairs disposed between the first substrate and the second substrate and having an X electrode and a Y electrode to which a sustain discharge voltage is applied; 상기 제 1 기판과, 제 2 기판 사이에서 상기 유지 방전 전극쌍과 교차하는 방향으로 배치되며, 어드레스 방전 전압이 인가되는 어드레스 전극;을 포함하고,An address electrode disposed between the first substrate and the second substrate in a direction crossing the sustain discharge electrode pair, and having an address discharge voltage applied thereto; 상기 제 1 기판과 제 2 기판이 중첩된 영역 바깥쪽중 상기 어드레스 전극이 배치된 방향의 기판의 가장자리 영역은 서로 다른 폭을 가지도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And an edge region of a substrate in a direction in which the address electrode is disposed among regions outside the overlapping region of the first substrate and the second substrate, having a different width. 제 1 항에 있어서,The method of claim 1, 상기 가장자리 영역은 상기 어드레스 전극이 배치된 방향과 나란한 방향의 기판의 일 가장자리에 형성된 제 1 영역과, 상기 제 1 영역과 반대 방향인 기판의 타 가장자리에 형성된 제 2 영역을 포함하는 플라즈마 디스플레이 패널.The edge region includes a first region formed at one edge of the substrate in a direction parallel to the direction in which the address electrode is disposed, and a second region formed at the other edge of the substrate in a direction opposite to the first region. 제 2 항에 있어서,The method of claim 2, 상기 제 1 영역의 폭은 상기 제 2 영역의 폭보다 크게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the width of the first area is greater than the width of the second area. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 영역에는 상기 어드레스 전극이 외부 단자와 전기적으로 접속된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the address electrode is electrically connected to an external terminal in the first region. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 2 영역의 폭은 5 밀리미터 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.And the width of the second region is 5 millimeters or less. 제 1 항에 있어서,The method of claim 1, 상기 어드레스 전극은 싱글 스캔 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the address electrode is driven in a single scan. 제 1 기판과, 상기 제 2 기판과 대향되게 배치되어서 결합된 제 2 기판을 구비하는 복수의 기판;과,A plurality of substrates having a first substrate and a second substrate disposed opposite to and coupled to the second substrate; 상기 제 1 기판과, 제 2 기판 사이에 서로 교차하는 방향으로 배치되며, 유지 방전 전압이 인가되는 유지 방전 전극쌍과, 상기 유지 방전 전극쌍과 교차하는 방향으로 배치되며, 어드레스 방전 전압이 인가된 어드레스 전극을 구비한 복수의 방전 전극들;을 포함하고, The first substrate and the second substrate are disposed in a direction crossing each other, and a sustain discharge electrode pair to which a sustain discharge voltage is applied, and a sustain discharge electrode pair are disposed to cross a direction, and an address discharge voltage is applied. A plurality of discharge electrodes having an address electrode; 상기 기판은 화상을 구현하는 표시부와, 상기 표시부의 가장자리에 형성되 며, 상기 표시부로부터 연장되는 방전 전극이 배치된 연결부와, 상기 연결부의 가장자리로부터 기판의 최외곽 가장자리까지 형성되며, 상기 방전 전극이 외부 단자와 전기적으로 접속되는 인터커넥션부로 구획되고,The substrate may include a display unit for implementing an image, a connection unit formed at an edge of the display unit and having a discharge electrode extending from the display unit, a connection unit formed from an edge of the connection unit to an outermost edge of the substrate, and the discharge electrode being external to the display unit. Partitioned by an interconnection section electrically connected to the terminals, 상기 인터커넥션부는 상기 어드레스 전극이 배치된 방향으로 구획된 1 영역과, 그 반대쪽의 제 2 영역을 포함하고, 상기 제 1 영역은 상기 제 2 영역보다 상대적으로 폭이 넓게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.The interconnection portion includes a first region partitioned in a direction in which the address electrode is disposed and a second region opposite to the second region, wherein the first region is relatively wider than the second region. panel. 제 7 항에 있어서, The method of claim 7, wherein 상기 제 2 영역의 폭은 5 밀리미터 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.And the width of the second region is 5 millimeters or less. 제 7 항에 있어서,The method of claim 7, wherein 상기 어드레스 전극은 싱글 스캔 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the address electrode is driven in a single scan. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 영역쪽의 연결부의 영역은 제 2 영역쪽의 연결부의 영역보다 폭이 넓게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the area of the connection part toward the first area is wider than the area of the connection part toward the second area. 제 10 항에 있어서,The method of claim 10, 상기 연결부에는 배기공이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And a vent hole formed in the connection portion.
KR1020060083682A 2006-08-31 2006-08-31 Plasma display panel KR20080020327A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083682A KR20080020327A (en) 2006-08-31 2006-08-31 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083682A KR20080020327A (en) 2006-08-31 2006-08-31 Plasma display panel

Publications (1)

Publication Number Publication Date
KR20080020327A true KR20080020327A (en) 2008-03-05

Family

ID=39395367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083682A KR20080020327A (en) 2006-08-31 2006-08-31 Plasma display panel

Country Status (1)

Country Link
KR (1) KR20080020327A (en)

Similar Documents

Publication Publication Date Title
KR100863911B1 (en) Plasma display panel
KR100647619B1 (en) Plasma display panel
KR100515320B1 (en) Plasma display panel
KR100918415B1 (en) Plasma display panel
KR20080020327A (en) Plasma display panel
KR100421492B1 (en) Plasma Display Panel
KR100647618B1 (en) Plasma display panel
KR20020050817A (en) Plasma display panel
KR100486174B1 (en) Plasma display panel
KR100719585B1 (en) Plasma display panel
KR100482336B1 (en) Plasma display panel
KR100730204B1 (en) Plasma display panel
KR20080048304A (en) Plasma display panel
KR100889775B1 (en) Plasma dispaly panel
KR100768197B1 (en) Plasma display panel
KR100670314B1 (en) Plasma display panel
KR100813837B1 (en) Plasma display panel
KR100570646B1 (en) Plasma display panel
KR20080046494A (en) Plasma display panel
KR20100050894A (en) Plasma display panel
KR20040023192A (en) Plasma display panel
KR20080071325A (en) Plasma display panel
KR20040082520A (en) Plasma display panel having bus electrode structure for checking open fail
KR20070014441A (en) Plasma display apparatus
KR20060055092A (en) Plasma display panel having

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application