KR100570646B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100570646B1
KR100570646B1 KR1020030074644A KR20030074644A KR100570646B1 KR 100570646 B1 KR100570646 B1 KR 100570646B1 KR 1020030074644 A KR1020030074644 A KR 1020030074644A KR 20030074644 A KR20030074644 A KR 20030074644A KR 100570646 B1 KR100570646 B1 KR 100570646B1
Authority
KR
South Korea
Prior art keywords
electrode
address
substrate
address electrode
substrates
Prior art date
Application number
KR1020030074644A
Other languages
Korean (ko)
Other versions
KR20050039215A (en
Inventor
서영수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030074644A priority Critical patent/KR100570646B1/en
Publication of KR20050039215A publication Critical patent/KR20050039215A/en
Application granted granted Critical
Publication of KR100570646B1 publication Critical patent/KR100570646B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems

Abstract

본 발명은 듀얼 스캔(dual scan) 방식으로 구동하는 플라즈마 디스플레이 패널에 있어서, 제1, 2 기판의 정렬 불량에 의해 화면 중앙부에서 발생할 수 있는 띠 모양의 저발광 또는 비발광 형태의 방전 불량을 방지하는데 목적이 있다.The present invention relates to a plasma display panel driven by a dual scan method, to prevent a band-shaped low light emission or non-light emission failure that may occur at the center of the screen due to misalignment of the first and second substrates. There is a purpose.

이를 위하여 본 발명은, 임의의 간격을 두고 서로 대향 배치되는 제1 및 제2 기판과; 제1 기판 중 제2 기판과의 대향면 상에 위치하며, 제1 기판의 상, 하부 영역에 각각 배치되는 제1, 2 어드레스 전극군을 구비하는 어드레스 전극들과; 제2 기판 중 제1 기판과의 대향면 상에 어드레스 전극과 교차하는 방향을 따라 형성되는 유지 전극들을 포함하며, 제1, 2 어드레스 전극군 가운데 적어도 하나가 상, 하부 영역의 경계부에 위치하는 단부들을 유지 전극 방향을 따라 서로 다른 위치에 형성하는 플라즈마 디스플레이 패널을 제공한다.To this end, the present invention comprises: first and second substrates disposed to face each other at arbitrary intervals; Address electrodes positioned on opposite surfaces of the first substrate, the first and second address electrode groups respectively disposed on upper and lower regions of the first substrate; End portions of the second substrates having sustain electrodes formed on opposite surfaces of the first substrates in a direction crossing the address electrodes, wherein at least one of the first and second address electrode groups is positioned at the boundary between the upper and lower regions; The present invention provides a plasma display panel in which the electrodes are formed at different positions along the storage electrode direction.

플라즈마, 디스플레이, 듀얼스캔, 어드레스전극, 스캔전극, 공통전극, 유지전극, 격벽, 형광층Plasma, display, dual scan, address electrode, scan electrode, common electrode, sustain electrode, partition, fluorescent layer

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention.

도 2는 도 1의 조립 상태를 나타내는 부분 평면도이다.FIG. 2 is a partial plan view illustrating the assembled state of FIG. 1. FIG.

도 3은 듀얼 스캔 방식으로 구동하는 종래의 플라즈마 디스플레이 패널 중 어드레스 전극과 유지 전극을 나타낸 개략도이다.3 is a schematic diagram illustrating an address electrode and a sustain electrode in a conventional plasma display panel driven in a dual scan method.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레스 전극을 두 영역으로 분리하여 듀얼 스캔(dual scan) 방식으로 구동하는 교류형 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel. More particularly, the present invention relates to an AC plasma display panel in which an address electrode is divided into two regions and driven in a dual scan method.

일반적으로 플라즈마 디스플레이 패널(PDP; plasma display panel, 이하 'PDP'라 한다)은 방전 셀 내에서 일어나는 기체 방전에 의한 진공 자외선으로 형광체를 여기시켜 화상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광을 받고 있다.In general, a plasma display panel (PDP) is a display device for realizing an image by exciting phosphors by vacuum ultraviolet rays caused by gas discharge occurring in a discharge cell. It is attracting attention as the next generation thin display device.

근래에 들어 보편적으로 사용되고 있는 3전극 면방전 구조의 교류형 PDP에서 는, 각 방전 셀에 대응하여 후면 기판에 어드레스 전극이 형성되고, 전면 기판에 스캔 전극과 공통 전극으로 이루어지는 유지 전극이 어드레스 전극과 교차 상태로 마련된다. 이 때, 어드레스 전극과 유지 전극은 각각의 유전층으로 덮여진다.In an AC PDP having a three-electrode surface discharge structure, which is commonly used in recent years, an address electrode is formed on a rear substrate corresponding to each discharge cell, and a sustain electrode composed of a scan electrode and a common electrode is formed on the front substrate. It is arranged in a crossing state. At this time, the address electrode and the sustain electrode are covered with respective dielectric layers.

전술한 PDP는 새로운 정보를 방전 셀에 기억시키도록 준비하는 초기화 구간과, 어드레스 전극과 스캔 전극 사이의 방전을 통해 방전 셀을 선택하는 어드레스 구간과, 스캔 전극과 공통 전극 사이의 방전을 통해 실질적인 발광이 이루어지는 유지 구간으로 나뉘어 구동하며, 이 세 구간을 통해 하나의 표시를 행하게 된다.The above-described PDP includes an initialization section for preparing new information to be stored in the discharge cell, an address section for selecting discharge cells through discharge between the address electrode and the scan electrode, and substantial light emission through discharge between the scan electrode and the common electrode. The driving is divided into the sustaining sections, and one display is performed through these three sections.

한편, 화면의 수직 해상도가 768 이상인 고화질급(HD) PDP에서는 어드레스 전극을 상하 두 영역으로 분리하여 듀얼 스캔 방식으로 구동하는 것이 일반적이다. 이 경우, PDP의 중앙부에서 어드레스 전극은 상호 간섭을 일으키지 않으면서 공정상 구현 가능한 거리를 두고 떨어져 위치하게 된다.On the other hand, in a high-definition (HD) PDP having a vertical resolution of 768 or more, the address electrodes are generally divided into two upper and lower regions to be driven in a dual scan method. In this case, at the center of the PDP, the address electrodes are spaced apart from each other at a processable distance without causing mutual interference.

도 3은 듀얼 스캔 방식으로 구동하는 종래의 PDP에 있어서 어드레스 전극과 유지 전극을 나타낸 개략도이다. 도면을 참고하면, PDP 화면을 상, 하부 영역(A, B)으로 분리하는 경계선(C)을 기준으로 하여 제1 어드레스 전극(1A)이 상부 영역(A)에 위치하고, 제2 어드레스 전극(1B)이 하부 영역(B)에 위치한다. 그리고 도면의 Y 방향을 따라 스캔 전극(3)과 공통 전극(5)이 교번(交番)으로 배치된다.3 is a schematic diagram showing an address electrode and a sustain electrode in a conventional PDP driven by a dual scan method. Referring to the drawings, the first address electrode 1A is positioned in the upper region A based on the boundary line C separating the PDP screen into the upper and lower regions A and B, and the second address electrode 1B is located. ) Is located in the lower region (B). The scan electrode 3 and the common electrode 5 are alternately arranged along the Y direction of the drawing.

그런데 듀얼 스캔 방식의 PDP에서는 전면 기판과 후면 기판을 조립할 때 두 기판의 정렬이 어긋나면, 상부 영역(A)과 하부 영역(B)의 경계부에 위치하는 방전 셀들에 있어서, 어드레스 전극(1A, 1B)과 유지 전극(7)간 배열이 연속적으로 틀어지게 된다.However, in the dual scan PDP, when the two substrates are misaligned when the front substrate and the rear substrate are assembled, the address electrodes 1A and 1B are disposed in the discharge cells positioned at the boundary between the upper region A and the lower region B. FIG. ) And the sustain electrode 7 are continuously twisted.

그 결과, 상기한 방전 셀들에서 어드레스 전극(1A, 1B)과 스캔 전극(3) 사이의 방전, 즉 어드레스 방전 세기가 불균일하게 되어 PDP 구동시 상기한 방전 셀들이 위치하는 화면의 중심부에서 띠 모양의 저발광 또는 비발광 형태의 방전 불량이 발생하게 된다.As a result, the discharge between the address electrodes 1A and 1B and the scan electrode 3 in the discharge cells, that is, the address discharge intensity becomes uneven, so that a band-shaped pattern is formed in the center of the screen where the discharge cells are located during PDP driving. Low discharge or non-light emission type discharge failure occurs.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전면 기판과 후면 기판의 정렬 불량에 의해 발생할 수 있는 어드레스 전극과 유지 전극간 연속적인 틀어짐을 개선하여 상부 영역과 하부 영역의 경계부에 위치하는 방전 셀들에서 띠 모양의 방전 불량이 나타나지 않도록 하는 플라즈마 디스플레이 패널을 제공하는데 있다.Therefore, the present invention is to solve the above problems, an object of the present invention is to improve the continuous distortion between the address electrode and the sustain electrode that may be caused by misalignment of the front substrate and the rear substrate to improve the boundary between the upper region and the lower region An object of the present invention is to provide a plasma display panel which prevents a band-shaped discharge defect from appearing in discharge cells positioned at.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

제1 및 제2 기판과, 제1 기판 중 제2 기판과의 대향면 상에 위치하며, 제1 기판의 상, 하부 영역에 각각 배치되는 제1, 2 어드레스 전극군을 구비하는 어드레스 전극들과, 제2 기판 중 제1 기판과의 대향면 상에 어드레스 전극과 교차하는 방향을 따라 형성되는 유지 전극들을 포함하며, 제1, 2 어드레스 전극군 가운데 적어도 하나가 상, 하부 영역의 경계부에 위치하는 단부들을 유지 전극 방향을 따라 서로 다른 위치에 형성하는 플라즈마 디스플레이 패널을 제공한다.Address electrodes including first and second substrates and first and second address electrode groups disposed on opposite surfaces of the first substrate, the first and second substrates being disposed on upper and lower regions of the first substrate; And sustain electrodes formed on a surface of the second substrate opposite to the first substrate, wherein at least one of the first and second address electrode groups is positioned at the boundary between the upper and lower regions. The present invention provides a plasma display panel in which ends are formed at different positions along a direction of a sustain electrode.

상기 경계부에 위치하는 제1, 2 어드레스 전극군의 단부는 일정한 간격을 두고 대향 배치되며, 제1, 2 어드레스 전극군의 단부는 유지 전극 방향을 따라 상부 영역과 하부 영역에 교번(交番)으로 배치된다. 상기한 단부들의 교번 패턴은 상부 영역과 하부 영역의 경계부 전체에 제공되거나, 경계부 일부에 제공될 수 있다.End portions of the first and second address electrode groups positioned at the boundary portion are disposed to face each other at regular intervals, and end portions of the first and second address electrode groups are alternately disposed in the upper region and the lower region along the storage electrode direction. do. The alternating pattern of the ends may be provided at the entire boundary of the upper region and the lower region, or may be provided at a portion of the boundary.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2는 도 1의 조립 상태를 나타내는 부분 평면도이다.1 is a partially exploded perspective view of a plasma display panel according to an exemplary embodiment of the present invention, and FIG. 2 is a partial plan view illustrating an assembled state of FIG. 1.

도면을 참고하면, 본 실시예에 의한 플라즈마 디스플레이 패널(이하 'PDP'라 한다)은 제1 기판(2)과 제2 기판(4)이 임의의 간격을 두고 서로 대향 배치되고, 양 기판의 사이 공간에는 격벽(6)에 의해 구획되는 방전 셀들(8R, 8G, 8B)이 마련된다.Referring to the drawings, in the plasma display panel according to the present embodiment (hereinafter referred to as 'PDP'), the first substrate 2 and the second substrate 4 are disposed to face each other at arbitrary intervals, and between the two substrates. In the space, discharge cells 8R, 8G, and 8B partitioned by the partition 6 are provided.

상기 구성을 구체적으로 살펴보면, 먼저 제1 기판(2)의 내면에는 일방향(도면의 Y 방향)을 따라 어드레스 전극(10)들이 형성되고, 어드레스 전극(10)들을 덮으면서 제1 기판(2)의 내면 전체에 제1 유전층(12)이 위치한다. 어드레스 전극(10)은 일례로 스트라이프 패턴으로 이루어져 이웃한 어드레스 전극(10)과 소정의 간격을 두고 나란하게 위치한다.In detail, the address electrodes 10 are formed on one surface of the first substrate 2 in one direction (Y direction of the drawing), and cover the address electrodes 10 to cover the first substrate 2. The first dielectric layer 12 is located throughout the inner surface. For example, the address electrode 10 is formed in a stripe pattern and is positioned side by side with a neighboring address electrode 10 at a predetermined interval.

본 실시예에서 어드레스 전극(10)은 제1 기판(2)의 상부 영역(A)에 위치하는 제1 어드레스 전극군(10A)과, 제1 기판(2)의 하부 영역(B)에 위치하는 제2 어드레스 전극군(10B)으로 분리되어 공지의 듀얼 스캔(dual scan) 방식으로 구동한다.In the present exemplary embodiment, the address electrode 10 is positioned in the first address electrode group 10A positioned in the upper region A of the first substrate 2 and in the lower region B of the first substrate 2. It is separated into the second address electrode group 10B and is driven in a known dual scan method.

상기 제1 유전층(12) 위에는 격벽(6), 일례로 어드레스 전극(10)과 평행한 스트라이프 패턴의 격벽(6)이 형성되고, 격벽(6)의 측면과 제1 유전층(12) 상면에 걸쳐 적색, 녹색 및 청색의 형광층(14R, 14G, 14B)이 순서대로 마련된다. 격벽(6)의 형상은 스트라이프 패턴에 한정되지 않고, 격자형과 같은 폐쇄형 구조 또는 그 이외의 패턴으로 이루어질 수 있다.On the first dielectric layer 12, a partition 6, for example, a stripe pattern 6 in parallel with the address electrode 10 is formed, and is disposed on the side surface of the partition 6 and the upper surface of the first dielectric layer 12. Red, green, and blue fluorescent layers 14R, 14G, 14B are provided in order. The shape of the partition wall 6 is not limited to the stripe pattern, but may be made of a closed structure such as a lattice or a pattern other than that.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 내면에는 어드레스 전극(10)과 교차하는 방향(도면의 X 방향)을 따라 스캔 전극(16)과 공통 전극(18)으로 이루어지는 유지 전극(20)이 형성되고, 유지 전극(20)들을 덮으면서 제2 기판(4)의 내면 전체에 투명한 제2 유전층(22)과 MgO 보호막(24)이 위치한다.In addition, the inner surface of the second substrate 4 facing the first substrate 2 is formed of the scan electrode 16 and the common electrode 18 along the direction crossing the address electrode 10 (the X direction in the drawing). The electrode 20 is formed, and the second dielectric layer 22 and the MgO passivation layer 24 that are transparent are disposed on the entire inner surface of the second substrate 4 while covering the sustain electrodes 20.

본 실시예에서 스캔 전극(16)과 공통 전극(18)은 각각 스트라이프 패턴의 투명 전극(16a, 18a)과, 투명 전극(16a, 18a) 위에 형성되어 투명 전극(16a, 18a)의 도전성을 보완하는 버스 전극(16b, 18b)으로 이루어진다. 투명 전극(16a, 18a)으로는 인듐 틴 옥사이드(ITO; indium tin oxide)가 바람직하고, 버스 전극(16b, 18b)으로는 크롬(Cr)과 구리(Cu)의 혼합물 또는 은(Ag)이 바람직하다.In this embodiment, the scan electrode 16 and the common electrode 18 are formed on the stripe patterned transparent electrodes 16a and 18a and the transparent electrodes 16a and 18a, respectively, to compensate for the conductivity of the transparent electrodes 16a and 18a. Consisting of bus electrodes 16b and 18b. Indium tin oxide (ITO) is preferable as the transparent electrodes 16a and 18a, and a mixture of chromium (Cr) and copper (Cu) or silver (Ag) is preferable as the bus electrodes 16b and 18b. Do.

상기한 제1 기판(2)과 제2 기판(4)의 조합에 의해 어드레스 전극(10)과 유지 전극(20)이 교차하는 방전 공간이 하나의 방전 셀을 구성하며, 방전 셀(8R, 8G, 8B) 내부는 방전 가스(주로 Ne-Xe 혼합 가스)로 채워진다.By the combination of the first substrate 2 and the second substrate 4 described above, the discharge space where the address electrode 10 and the sustain electrode 20 intersect constitute one discharge cell, and the discharge cells 8R and 8G. , 8B) is filled with discharge gas (mainly Ne-Xe mixed gas).

전술한 구성에 의해, 일례로 적색 방전 셀(8R)의 어드레스 전극(10)과 스캔 전극(16) 사이에 어드레스 전압(Va)을 인가하여 어드레스 방전을 통해 방전 셀(8R)을 선택하고, 선택된 방전 셀(8R)의 스캔 전극(16)과 공통 전극(18) 사이에 유지 전압(Vs)을 인가하면, 방전 셀(8R) 내에 플라즈마 방전이 일어난다. 그리고 플라즈마 방전시 만들어지는 Xe의 여기 원자로부터 진공 자외선이 방출되고, 진공 자외선 이 해당 방전 셀(8R)의 형광층(14R)을 여기시켜 가시광을 내게 함으로써 소정의 표시가 이루어진다.By the above-described configuration, for example, the address voltage Va is applied between the address electrode 10 and the scan electrode 16 of the red discharge cell 8R to select the discharge cell 8R through the address discharge, and the selected When the sustain voltage Vs is applied between the scan electrode 16 and the common electrode 18 of the discharge cell 8R, plasma discharge occurs in the discharge cell 8R. Then, vacuum ultraviolet rays are emitted from the excitation atoms of Xe produced during plasma discharge, and the vacuum ultraviolet rays excite the fluorescent layer 14R of the discharge cell 8R to emit visible light, thereby providing a predetermined display.

여기서, 본 실시예에 의한 PDP는 상, 하부 영역(A, B)의 경계부에 위치하는 제1, 2 어드레스 전극군(10A, 10B)의 단부가 유지 전극 방향(도면의 X 방향)을 따라 서로 다른 위치에 형성되도록 하여 상, 하부 영역(A, B)의 경계부에 위치하는 방전 셀들에서 일어날 수 있는 띠 형태의 방전 불량을 개선하도록 한다.Here, in the PDP according to the present embodiment, end portions of the first and second address electrode groups 10A and 10B positioned at the boundary portions of the upper and lower regions A and B are mutually aligned along the sustain electrode direction (the X direction in the drawing). It is formed in a different position to improve the band-like discharge failure that can occur in the discharge cells located at the boundary of the upper and lower regions (A, B).

도 2를 참고하여 상기 구성을 구체적으로 살펴보면, 상, 하부 영역(A, B)의 경계부에 위치하는 제1 어드레스 전극군(10A)의 단부는 유지 전극(20) 방향을 따라 상부 영역(A)과 하부 영역(B)에 교번으로 배치된다. 그리고 제2 어드레스 전극군(10B)의 단부는 제1 어드레스 전극군(10A)의 단부와 일정한 간격을 두고 위치하면서 유지 전극(20) 방향을 따라 상부 영역(A)과 하부 영역(B)에 교번으로 배치된다. 즉, 본 실시예에서 제1, 2 어드레스 전극군(10A, 10B)의 단부는 유지 전극(20) 방향을 따라 상, 하부 영역(A, B)에 교번으로 배치된다.Referring to FIG. 2, the end of the first address electrode group 10A positioned at the boundary between the upper and lower regions A and B may have an upper region A along the direction of the storage electrode 20. And alternately in the lower region (B). The end portions of the second address electrode group 10B are alternately positioned in the upper region A and the lower region B in the storage electrode 20 direction while being positioned at regular intervals with the ends of the first address electrode group 10A. Is placed. That is, in the present embodiment, end portions of the first and second address electrode groups 10A and 10B are alternately disposed in the upper and lower regions A and B along the sustain electrode 20 direction.

이로서 본 실시예에 의한 PDP는 제1 기판(2)과 제2 기판(4)을 조립할 때 두 기판의 정렬이 어긋나는 경우, 상, 하부 영역(A, B)의 경계부에 위치하는 방전 셀들에 있어서 어드레스 전극(10)과 유지 전극(20)의 연속적인 어긋남을 방지할 수 있다. 그 결과, 상기한 방전 셀들에서 제1, 2 기판(2, 4)의 정렬 오차에 의해 발생할 수 있는 어드레스 방전 세기의 불균일을 개선하여 이에 따른 띠 형태의 방전 불량을 억제할 수 있다.As a result, the PDP according to the present embodiment has a difference in alignment between the upper and lower regions A and B when the two substrates are misaligned when the first substrate 2 and the second substrate 4 are assembled. Continuous misalignment between the address electrode 10 and the sustain electrode 20 can be prevented. As a result, the non-uniformity of the address discharge intensity which may be caused by the alignment error of the first and second substrates 2 and 4 in the discharge cells may be improved, thereby preventing the strip-shaped discharge failure.

한편, 도 2에서는 매 행의 어드레스 전극(10)마다 제1, 2 어드레스 전극군(10A, 10B)의 단부가 유지 전극(20) 방향을 따라 상, 하부 영역(A, B)에 교번으로 배치된 경우를 도시하였으나, 상기 단부들의 교번 패턴은 다양하게 변형 가능하다. 또한, 상기 단부들의 교번 패턴은 상, 하부 영역(A, B)의 경계부 전체에 적용되지 않고, 일부 영역에 걸쳐 원하는 위치에 선택적으로 적용될 수 있다.Meanwhile, in FIG. 2, end portions of the first and second address electrode groups 10A and 10B are alternately arranged in the upper and lower regions A and B along the storage electrode 20 in each row of the address electrodes 10. Although illustrated, the alternating patterns of the ends may be variously modified. In addition, the alternating pattern of the ends is not applied to the entire boundary of the upper and lower regions A and B, and may be selectively applied to a desired position over some regions.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 실시예에 따르면, 상부 영역과 하부 영역의 경계부에 위치하는 방전 셀들에 있어서 제1, 2 기판의 정렬 불량에 의한 어드레스 전극과 유지 전극간 연속적인 어긋남을 방지할 수 있다. 따라서 상기한 방전 셀들에서 발생할 수 있는 어드레스 방전 세기의 불균일을 개선하여 이에 따른 띠 형태의 방전 불량을 억제할 수 있다.As described above, in the discharge cells positioned at the boundary between the upper region and the lower region, continuous misalignment between the address electrode and the sustain electrode due to misalignment of the first and second substrates can be prevented. Therefore, it is possible to improve the unevenness of the address discharge intensity that may occur in the discharge cells, thereby suppressing the strip-shaped discharge failure.

Claims (5)

임의의 간격을 두고 서로 대향 배치되는 제1 및 제2 기판과;First and second substrates disposed to face each other at arbitrary intervals; 상기 제1 기판 중 제2 기판과의 대향면 상에 위치하며, 제1 기판의 상, 하부 영역에 각각 배치되는 제1, 2 어드레스 전극군을 구비하는 어드레스 전극들; 및Address electrodes on the opposite surface of the first substrate, the first and second address electrode groups disposed on upper and lower regions of the first substrate, respectively; And 상기 제2 기판 중 제1 기판과의 대향면 상에 상기 어드레스 전극과 교차하는 방향을 따라 형성되는 유지 전극들을 포함하며,Sustain electrodes formed on a surface opposite to the first substrate of the second substrate along a direction crossing the address electrode; 상기 제1, 2 어드레스 전극군 가운데 적어도 하나가 상, 하부 영역의 경계부에 위치하는 단부들을 상기 유지 전극 방향을 따라 서로 다른 위치에 형성하는 플라즈마 디스플레이 패널.And at least one end portion of at least one of the first and second address electrode groups positioned at boundary portions of the upper and lower regions in different positions along the storage electrode direction. 제1항에 있어서,The method of claim 1, 상기 경계부에 위치하는 상기 제1, 2 어드레스 전극군의 단부가 일정한 간격을 두고 대향 배치되는 플라즈마 디스플레이 패널.And an end portion of the first and second address electrode groups positioned at the boundary portion to face each other at regular intervals. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1, 2 어드레스 전극군의 단부가 상기 유지 전극 방향을 따라 상부 영역과 하부 영역에 교번(交番)으로 배치되는 플라즈마 디스플레이 패널.And end portions of the first and second address electrode groups are alternately disposed in an upper region and a lower region along the sustain electrode direction. 제3항에 있어서,The method of claim 3, 상기 단부들의 교번 패턴이 상부 영역과 하부 영역의 경계부 전체에 제공되는 플라즈마 디스플레이 패널.An alternating pattern of the ends is provided over an entire boundary of an upper region and a lower region. 제3항에 있어서,The method of claim 3, 상기 단부들의 교번 패턴이 상부 영역과 하부 영역의 경계부 일부에 제공되는 플라즈마 디스플레이 패널.An alternating pattern of the ends is provided at a portion of a boundary between an upper region and a lower region.
KR1020030074644A 2003-10-24 2003-10-24 Plasma display panel KR100570646B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030074644A KR100570646B1 (en) 2003-10-24 2003-10-24 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030074644A KR100570646B1 (en) 2003-10-24 2003-10-24 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20050039215A KR20050039215A (en) 2005-04-29
KR100570646B1 true KR100570646B1 (en) 2006-04-12

Family

ID=37241485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074644A KR100570646B1 (en) 2003-10-24 2003-10-24 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100570646B1 (en)

Also Published As

Publication number Publication date
KR20050039215A (en) 2005-04-29

Similar Documents

Publication Publication Date Title
JP3647442B2 (en) Plasma display panel
KR100578972B1 (en) Plasma display panel
JP3918972B2 (en) Plasma display panel
JP2003092064A (en) Plasma display panel
EP1696456B1 (en) Plasma display apparatus
KR20050121931A (en) Plasma display panel
KR100570646B1 (en) Plasma display panel
JP2007141846A (en) Plasma display panel
KR100658312B1 (en) Plasma display panel
KR100659079B1 (en) Plasma display panel
KR100612380B1 (en) Plasma display panel
KR100681185B1 (en) Plasma Display Panel
KR20060098936A (en) Plasma display panel
KR100599615B1 (en) Plasma display panel
KR100599592B1 (en) Plasma display panel
KR100482336B1 (en) Plasma display panel
KR100589335B1 (en) Plasma display panel improving evacuation efficiency
KR100669329B1 (en) Plasma display panel
KR100649226B1 (en) Plasma display panel
KR100560459B1 (en) Plasma display panel and method of manufacturing the same
KR100684785B1 (en) Plasma display panel
KR100684851B1 (en) Plasma display panel
KR100705826B1 (en) Plasma Display Panel
KR20040023192A (en) Plasma display panel
KR20060131427A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee