KR20080017173A - Fabrication method of nitride semiconductor light emitting device - Google Patents
Fabrication method of nitride semiconductor light emitting device Download PDFInfo
- Publication number
- KR20080017173A KR20080017173A KR20060078987A KR20060078987A KR20080017173A KR 20080017173 A KR20080017173 A KR 20080017173A KR 20060078987 A KR20060078987 A KR 20060078987A KR 20060078987 A KR20060078987 A KR 20060078987A KR 20080017173 A KR20080017173 A KR 20080017173A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- nitride semiconductor
- windows
- mask
- base layer
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
도1a 및 도1b은 각각 종래의 육각 피라미드형 질화물 발광소자의 사시도 및 부분 상세도이다.1A and 1B are perspective and partial detailed views of a conventional hexagonal pyramidal nitride light emitting device, respectively.
도2a 내지 도2d는 각각 본 발명의 일 실시형태에 따른 육각 피라미드형 질화물 발광소자의 제조방법을 설명하기 위한 공정단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a hexagonal pyramidal nitride light emitting device according to one embodiment of the present invention, respectively.
도3a 내지 도3c는 각각 본 발명에 채용가능한 다양한 패턴의 마스크를 나타내는 평면도이다. 3A to 3C are plan views showing masks of various patterns that can be employed in the present invention, respectively.
도4는 도2d의 구조로부터 제조될 수 있는 질화물 발광소자의 일 예를 나타내는 측단면도이다.4 is a side cross-sectional view showing an example of a nitride light emitting device that can be manufactured from the structure of FIG. 2d.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
11,21: 기판 12,22: 제1 도전형 질화물 기저층11,21:
13,23: 마스크 W: 윈도우13,23: mask W: Windows
14,24: 제1 도전형 질화물 결정구조14,24: first conductivity type nitride crystal structure
15,25: 활성층 16,26: 제2 도전형 질화물 반도체층15,25:
27: 투명전극층 29a,26b: 제1 및 제2 전극27:
본 발명은 질화물 반도체 발광소자에 관한 것으로서, 보다 상세하게는 선택성장법을 이용한 복수의 육각 피라미드형 발광구조를 갖는 질화물 발광소자 제조방법에 관한 것이다.The present invention relates to a nitride semiconductor light emitting device, and more particularly to a method of manufacturing a nitride light emitting device having a plurality of hexagonal pyramidal light emitting structure using the selective growth method.
필라멘트를 사용한 벌브형 전구와 형광등을 대체할 새로운 조명원으로써 반도체 발광소자에 대한 연구가 활발히 진행되고 있다. 최근에는, 선택적인 성장방법을 이용하여 육각 피라미드형의 발광구조를 형성함으로써 고품질 질화물 발광소자를 제공하는 방안이 개발되었다. Research into semiconductor light emitting devices has been actively conducted as a new light source to replace bulb-type bulbs and fluorescent lamps using filaments. Recently, a method of providing a high quality nitride light emitting device by forming a hexagonal pyramid light emitting structure using a selective growth method has been developed.
이러한 선택적 성장방법에 의해 얻어진 질화물 단결정은 측방향으로 성장과정에서 수평방향으로 성장되던 다수의 결함이 차단되어 활성층에 거의 영향을 주지 않으며, 선택적 성장방법에서 얻어진 육각 피라미드형 LED 구조는 비극성면인 경사진 측면을 가지므로, 압전효과(piezo-electric field effect)를 완화시킬 수 있다. 또한, 기하학적인 관점에서 육각 피라미드형 LED 구조는 경사진 측면에 의해 동일한 면적 대비의 유효 발광면적이 넓어지므로, 휘도특성의 개선효과도 기대할 수 있다.The nitride single crystal obtained by the selective growth method has a large number of defects that grow in the horizontal direction during the growth process in the lateral direction and thus hardly affects the active layer, and the hexagonal pyramid-shaped LED structure obtained by the selective growth method has a nonpolar plane. Having a photographic side, the piezo-electric field effect can be mitigated. In addition, from the geometric point of view, the hexagonal pyramid-shaped LED structure has a wider effective light emitting area compared to the same area due to the inclined side surface, and therefore, an improvement effect of luminance characteristics can be expected.
하지만, 질화물 발광소자를 위한 복수의 육각 피라미드형 발광구조물 어레이를 형성하는 과정에서, 반응챔버 내에서의 질화물 성장을 위한 소스가스의 구배 차 이로 인해 특정영역에서 상대적으로 과성장이 발생되는 문제가 있다. 이러한 문제는 도1a 및 도1b를 참조하여 설명될 수 있다.However, in the process of forming a plurality of hexagonal pyramidal light emitting structure arrays for nitride light emitting devices, there is a problem that relatively overgrowth occurs in a specific region due to the difference in the gradient of the source gas for nitride growth in the reaction chamber. This problem can be explained with reference to Figs. 1A and 1B.
도1a에는 기저층(12) 상에 선택 성장된 육각 피라미드 결정구조(14)의 어레이가 도시되어 있다. 기판(11) 상에 제1 도전형 질화물인 기저층(12)이 형성된다. 상기 기저층(12) 상에 복수의 윈도우(W)가 형성된 마스크(13)가 형성되고, 윈도우(W)를 통해 복수의 육각 피라미드 구조의 제1 도전형 질화물 결정(14)이 성장된다.1A shows an array of hexagonal
이러한 선택적인 성장과정에서, 질화물 성장을 위한 소스가스가 중심영역보다 모서리영역에 우선적으로 제공될 수 있으므로, 도1a에 나타난 바와 같이, 모서리영역에서의 육각 피라미드 결정구조(14)가 중심영역에서보다 빠른 속도로 성장될 수 있다.In this selective growth process, since the source gas for nitride growth may be preferentially provided in the corner region rather than the center region, as shown in FIG. 1A, the hexagonal
그 결과, 모서리영역에서와 같이 빠른 성장속도를 갖는 영역에서는 인접한 육각 피라미드 결정구조(14)가 서로 연결되는 머지영역(merged area: M)이 형성될 수 있다. 이러한 머지영역(M)은 결정성이 매우 낮을 뿐만 아니라, 심지어 공극(void) 등이 존재할 수도 있다. As a result, a merged area M in which adjacent hexagonal
이로 인해, 도1b(도1a의 A영역 단면도)와 같이, 육각 피라미드 결정구조(14) 표면에 후속성장되는 활성층(15)의 두께 또는 In 함량이 불균일해지고, 머지영역(M) 상에서 활성층(15)이 제대로 성장되지 못한 부분이 발생되어, 제2 도전형 질화물 반도체인 육각 피라미드 결정구조(14)인 제1 도전형 질화물층(16)과 직접 접촉하는 심각한 쇼트 불량이 야기될 수도 있다.As a result, as shown in FIG. 1B (sectional view of region A of FIG. 1A), the thickness or In content of the
본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 영역에 따른 성장속도 차이를 고려하여 복수의 육각 피라미드형 발광구조를 위한 윈도우의 배열을 개선한 질화물 반도체 발광소자 제조방법을 제공하는데 있다.The present invention is to solve the above problems of the prior art, an object thereof is to provide a method for manufacturing a nitride semiconductor light emitting device improved the arrangement of the windows for a plurality of hexagonal pyramidal light emitting structure in consideration of the growth rate difference according to the region. It is.
상기한 기술적 과제를 달성하기 위해서, 본 발명은 In order to achieve the above technical problem, the present invention
제1 도전형 질화물 반도체로 이루어진 기저층 상면에 복수의 윈도우를 갖는 마스크를 형성하는 단계와, 상기 복수의 윈도우에 노출된 상기 기저층 영역 각각에 상기 기저층 상면에 대해 경사진 결정면을 갖는 육각 피라미드 구조의 제1 도전형 질화물 반도체 결정을 선택적으로 성장시키는 단계와, 상기 제1 도전형 질화물 반도체 결정 표면에 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 성장시키는 단계를 포함하며, 상기 마스크는 적어도 2개의 영역을 구분되며, 상기 적어도 2개의 영역에 위치한 윈도우는 각각 서로 다른 간격을 갖도록 배열된 것을 특징으로 하는 질화물 반도체 발광소자 제조방법을 제공한다.Forming a mask having a plurality of windows on an upper surface of the base layer formed of a first conductivity type nitride semiconductor, and forming a mask having a crystal plane inclined with respect to the upper surface of the base layer on each of the base layer regions exposed to the plurality of windows. Selectively growing a first conductivity type nitride semiconductor crystal and sequentially growing an active layer and a second conductivity type nitride semiconductor layer on a surface of the first conductivity type nitride semiconductor crystal, wherein the mask comprises at least two regions The window is located in the at least two areas is provided with a nitride semiconductor light emitting device manufacturing method, characterized in that each arranged to have a different interval.
상기 마스크의 적어도 2개의 영역은, 질화물 소스가스의 공급위치에 인접한 제1 영역과, 상기 질화물 소스가스의 공급위치로부터 이격된 제2 영역을 포함하는 경우에, 상기 제1 영역에 위치한 윈도우는 상기 제2 영역에 위치한 윈도우의 간격보다 큰 간격을 갖도록 배열될 수 있다.The at least two regions of the mask include a first region adjacent to the supply position of the nitride source gas and a second region spaced apart from the supply position of the nitride source gas, wherein the window located in the first region is the It may be arranged to have a larger interval than the interval of the window located in the second area.
또한, 상기 마스크의 적어도 2개의 영역은, 상기 마스크의 모서리영역에 인접한 제1 영역과, 상기 제1 영역에 의해 둘러싸인 제2 영역을 포함하는 경우에는, 상기 제1 영역에 위치한 윈도우는 상기 제2 영역에 위치한 윈도우의 간격보다 큰 간격을 갖도록 배열될 수 있다. In addition, when the at least two regions of the mask include a first region adjacent to the edge region of the mask and a second region surrounded by the first region, the window located in the first region may be the second region. It may be arranged to have a larger interval than the interval of the window located in the area.
이 경우에, 상기 제1 영역에 위치한 윈도우는 상기 제2 영역에 위치한 윈도우의 간격보다 1.2 배 내지 3배로 큰 간격을 갖도록 배열되는 것이 바람직하다.In this case, the windows located in the first region are preferably arranged to have a spacing 1.2 to 3 times larger than the spacing of the windows located in the second region.
필요에 따라, 상기 복수의 윈도우는 상기 마스크의 모서리영역에서 그 중심방향을 따라 그 간격이 점차적으로 작아지도록 배열될 수 있다. 또한, 상기 적어도 2개의 영역에 위치한 복수의 윈도우는 서로 동일한 크기를 갖도록 형성될 수 있다. If necessary, the plurality of windows may be arranged such that the distance gradually decreases along the center direction of the edge region of the mask. In addition, the plurality of windows positioned in the at least two regions may be formed to have the same size as each other.
본 발명의 구체적인 일 실시형태에서는, 상기 제2 도전형 질화물 반도체층 상에 광투과성 도전층을 형성하는 단계와, 상기 기저층 상면의 일 영역이 노출되도록 메사에칭을 실시하는 단계와, 상기 노출된 기저층 상면의 일영역과 상기 광투과성 도전층의 일영역에 각각 제1 및 제2 전극을 형성하는 단계를 더 포함할 수 있다.In a specific embodiment of the present invention, forming a transparent conductive layer on the second conductivity type nitride semiconductor layer, performing a mesa etching so as to expose a region of the upper surface of the base layer, and the exposed base layer The method may further include forming first and second electrodes in one region of an upper surface and one region of the light transmissive conductive layer, respectively.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.
도2a 내지 도2d는 각각 본 발명의 일 실시형태에 따른 육각 피라미드형 질화물 발광소자의 제조방법을 설명하기 위한 공정단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a hexagonal pyramidal nitride light emitting device according to one embodiment of the present invention, respectively.
도2a와 같이, 기판 상에 제1 도전형 질화물 반도체인 기저층을 형성하는 단계로 시작될 수 있다. As shown in FIG. 2A, the method may begin with forming a base layer of a first conductivity type nitride semiconductor on a substrate.
본 실시형태에 사용가능한 기판(21)은 사파이어, SiC, Si, ZnO, MgAl2O4, MgO, LiAlO2, Ga2O3 및 LiGaO2로 구성된 그룹으로부터 선택된 물질로 이루어질 수 있다. 기판(21) 상에 제1 도전형 질화물 반도체 결정으로 이루어진 기저층(22)이 형성된다. 또한, 도시되지 않았으나, 상기 기저층(22)이 형성되는 상기 기판(21) 표면에 그 기저층(22)을 형성하기 전에 AlN 또는 GaN과 같은 저온 질화물 버퍼층(미도시)을 추가로 형성할 수 있다. The
이어, 도2b와 같이, 상기 기저층(22) 상면에 복수의 윈도우(W)를 갖는 마스크(23)를 형성한다. Subsequently, as shown in FIG. 2B, a
상기 마스크(23)는 이에 한정되지는 않으나, 실리콘 산화막 또는 실리콘 질화막로 형성될 수 있다. 상기 마스크(13)에 형성된 복수의 윈도우(W)는 육각 피라미드의 질화물 반도체 결정(도2c의 24 참조)이 성장되기 시작하는 영역을 정의한다. The
본 발명에 채용된 마스크(23)에 형성된 윈도우(W)는 서로 다른 간격을 갖도 록 배열된다. 본 실시형태에서, 상기 복수의 윈도우(W) 배열은 상기 마스크(23)의 모서리 인접영역으로 정의되는 제1 영역(Ⅰ)과 그 내부의 제2 영역(Ⅱ)에서 서로 다른 간격(d1>d2)을 갖도록 배열된다. 상기 마스크(23)의 제1 영역(Ⅰ)은 상기 마스크(13)의 제2 영역(Ⅱ)보다 질화물 성장을 위한 소스가스가 우선하여 제공되므로 많은 반응이 일어나고 상대적으로 제2 영역(Ⅱ)에 이르는 소스가스의 양은 감소되므로, 상기 제1 영역(Ⅰ)에서의 질화물 단결정은 상기 제2 영역(Ⅱ)에서의 속도보다 빠른 속도로 성장된다. The windows W formed in the
이러한 성장속도로 인한 머지현상을 방지하기 위해서, 상기 복수의 윈도우 (W)는 상기 제1 영역(Ⅰ)에 위치한 윈도우의 간격(d1)이 상기 제2 영역(Ⅱ)에 위치한 윈도우의 간격(d2)보다 크도록 배열된다. 상기 윈도우(W)는 영역에 의한 구분없이 서로 동일한 크기(S1=S2), 즉 원형인 경우에 동일한 직경을 갖도록 형성될 수 있으나, 이에 한정되는 것은 아니다.In order to prevent the merging phenomenon due to the growth rate, the plurality of windows W may have a distance d1 of a window located in the first region I and a distance d2 of a window located in the second region II. Is arranged to be greater than). The window (W) may be formed to have the same size (S1 = S2), that is, the same diameter in the case of a circular, without being separated by the area, but is not limited thereto.
다음으로, 도2c와 같이, 상기 복수의 윈도우(W)에 노출된 상기 기저층(23) 영역 각각에 육각 피라미드 구조의 제1 도전형 질화물 반도체 결정(24)을 선택적으로 성장시킨다. 여기서, 상기 육각 피라미드 구조의 제1 도전형 질화물 반도체 결정(24)은 상기 기저층(22) 상면에 대해 경사진 결정면을 가지며, 그 경사각은 성장속도와 같은 성장조건에 따라 적절히 제어될 수 있다.Next, as shown in FIG. 2C, a first conductivity type
앞서 설명한 바와 같이, 동일한 성장조건에서도, 성장속도가 빠른 제1 영역(Ⅰ)에서 성장되는 육각 피라미드 결정구조(24)는 상대적으로 제2 영역(Ⅱ)에서 성 장되는 육각 피라미드 결정구조(24)의 크기를 갖도록 성장되더라도, 도2b에서 이미 설명된 바와 같이 제1 영역(Ⅰ)에서 위치한 윈도우의 간격(d1)은 제2 영역(Ⅱ)보다 큰 간격(d2)을 갖도록 배열되므로, 제1 영역(Ⅰ)의 육각 피라미드 결정구조(24)가 서로 연결될 가능성을 크게 낮출 수 있다. As described above, even in the same growth conditions, the hexagonal
상기 제1 영역(Ⅰ)의 윈도우 간격(d1)은 제2 영역(Ⅱ)에서의 원하는 육각 피라미드 결정구조(24)에 따라 맞춰진 성장조건에 따라 진행되더라도 제1 영역(Ⅰ)에 과성장된 육각 피라미드 결정(24)의 서로 연결되지 않도록 설정된다. 상기 제1 영역(Ⅰ)의 윈도우 간격(d1)은 실제 적용되는 반응장치와 전체 성장면적 및 공정조건에 따라 다소 차이는 있으나, 바람직하게는 제1 영역(Ⅰ)의 윈도우(W)는 제2 영역(Ⅱ)의 윈도우 간격(d2)보다 1.2 배 내지 3배로 큰 간격(d1)을 갖도록 배열될 수 있다. The window spacing d1 of the first region I may be overgrown in the first region I even though the window spacing d1 proceeds according to the growth conditions matched by the desired hexagonal
도2d와 같이, 상기 제1 도전형 질화물 반도체 결정(24) 표면에 활성층(25) 및 제2 도전형 질화물 반도체층(26)을 순차적으로 성장시킨다.As shown in FIG. 2D, the
본 실시형태에서는, 마스크(23)의 윈도우 간격의 조정을 통해 육각 피라미드구조를 갖는 제1 도전형 질화물 결정(24)이 서로 연결되지 않을 수 있으므로, 그 위에 형성되는 활성층(25)은 비극성면인 경사면에 안정적으로 형성될 수 있으며, 그 활성층(25) 상에 형성되는 제2 도전형 질화물 반도체층(26)도 도1b에서 설명된 바와 같이 제1 도전형 질화물 결정구조(25)와 쇼트되지 않을 수 있다.In this embodiment, since the first conductivity
본 실시형태에 채용된 마스크(23)는 도3a와 유사한 마스크(33) 형태로 이해 할 수 있다. 즉, 도3a에 도시된 마스크(33)는 제1 도전형 질화물 반도체층(32)을 노출시키는 일정한 크기(S)의 윈도우(W)를 가지며, 모서리와 인접한 제1 영역(Ⅰ)과 그 제1 영역(Ⅰ)에 의해 둘러싸인 제2 영역(Ⅱ)으로 구분된다. 상대적으로 제1 영역(Ⅰ)은 앞서 설명한 바와 같이 질화물 성장을 위한 소스가스가 제2 영역(Ⅱ)에 비해 많은 양이 쉽게 도달하므로, 성장속도가 빠르게 진행될 수 있다. 이러한 성장속도 차이로 인해, 제1 영역(Ⅰ)에서 성장되는 육각 피라미드 결정구조의 상호 연결을 방지하기 위해서, 상기 제1 영역(Ⅰ)에 위치한 윈도우(W)가 제2 영역(Ⅱ)의 간격(d2)보다 큰 간격(d1)을 갖도록 형성된다. The
본 발명에서 윈도우의 간격과 관련된 설계기준은 반응챔버에서의 소스가스의 구배 차이로 인한 성장속도 차이에 의존하는 것으로 이해될 수 있다. 전체 면적에서의 불균일한 성장속도는 반응장비, 성장조건 및 성장면적의 형상 및 크기에 따라 달라질 수 있으므로, 본 발명에 따른 마스크에서의 윈도우 배열은 그 조건에 적합하게 다양한 형태로 구현될 수 있다. It can be understood that the design criteria related to the spacing of the windows in the present invention depend on the growth rate difference due to the gradient of the source gas in the reaction chamber. Since the nonuniform growth rate in the total area may vary depending on the shape and size of the reaction equipment, the growth conditions and the growth area, the window arrangement in the mask according to the present invention may be implemented in various forms to suit the conditions.
다른 예는 도3b에 도시되어 있다. 마스크(43)는 제1 도전형 질화물 반도체층(42)을 노출시키는 일정한 크기(S)의 윈도우(W)를 갖는다. 본 예에 따른 마스크(43)는 반응을 위한 소스가스의 공급로가 상대적으로 큰 성장면적을 갖는 기판의 일측에 위치할 경우에는, 소스가스의 농도구배는 소스가스의 공급로와 인접한 제1 영역(Ⅰ)에 집중되어 그 제1 영역(Ⅰ)에서 빠른 성장속도를 나타낼 것이며, 상대적으로 소스가스의 공급로에 먼 제2 영역(Ⅱ)은 상대적으로 느린 성장속도를 나타낼 것이다. 따라서, 도3b와 같이 공급로와 인접한 제1 영역(Ⅰ)에 위치한 윈도우의 간격(d1)은 다른 제2 영역(Ⅱ)에 위치한 윈도우 간격(d2)보다 크도록 설계될 수 있다. Another example is shown in FIG. 3B. The
또한, 본 발명에 따른 마스크는 도3c에 도시된 바와 같이 3개 이상의 영역으로 구분되어 각 영역에서 서로 다른 윈도우 간격을 갖도록 설계될 수 있다. 도3c에 도시된 마스크(53)도 앞선 예와 유사하게 제1 도전형 질화물 반도체층(52)을 노출시키는 일정한 크기(S)의 윈도우(W)를 갖는다. In addition, the mask according to the present invention may be divided into three or more regions as shown in FIG. 3C and may be designed to have different window spacings in each region. Similarly to the previous example, the
본 마스크(53)의 윈도우배열은 상대적으로 큰 면적을 갖는 기판을 이용한 질화물 반도체 소자 제조공정에서 유용하게 채용될 수 있다. 즉, 도3c에 도시된 마스크(53)는, 모서리에서 중앙영역으로의 순서로 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)으로 구분된다. 상기 제1 영역(Ⅰ)은 모서리에 가장 인접한 영역으로 상대적으로 가장 성장속도가 빠른 영역으로 그 윈도우 간격(d1)도 가장 큰 간격을 갖도록 배열된다. 추가적으로 제2 영역(Ⅱ)에서의 성장속도는 상기 제1 영역(Ⅰ)에서의 성장속도보다는 작더라도 중앙에 위치한 제3 영역(Ⅲ)에서보다는 빠르게 나타나므로, 제1 영역(Ⅰ)의 윈도우 간격(d1)보다는 작지만 제3 영역(Ⅲ)의 윈도우 간격(d3)보다 큰 간격(d2)을 갖는다. The window arrangement of the
도3c에서 설명된 원리와 같이, 전체의 성장면적에서의 성장조건의 차이가 보다 세분화될 것이 요구될 경우에는 상기 윈도우 간격이 달리 성장되는 영역을 추가적으로 세분화할 수 있다. 나아가, 소스공급량이 많은 위치에서 가장 적은 위치를 따라 윈도우 간격이 점차 작아지도록 마스크를 설계할 수도 있다. 예를 들어, 필요에 따라 마스크는 모서리 영역에서 중심영역으로 향할수록 윈도우 간격이 점차 작아지도록 설계할 수 있다. As illustrated in FIG. 3C, when the difference in growth conditions in the total growth area is required to be further subdivided, the window gap may be further subdivided. Further, the mask may be designed such that the window spacing gradually decreases along the smallest position at the position where the source supply amount is high. For example, if necessary, the mask may be designed such that the window spacing gradually decreases from the edge area to the center area.
이와 같이 제조된 질화물 반도체 발광구조는 다양한 형태의 전극배열구조를 갖는 발광장치로 구현될 수 있다. 그 일 예로서 도4에는 도2의 구조로부터 제조될 수 있는 질화물 반도체 발광소자(20)가 도시되어 있다.The nitride semiconductor light emitting structure manufactured as described above may be implemented as a light emitting device having various types of electrode array structures. As an example, FIG. 4 shows a nitride semiconductor
도4에 도시된 질화물 반도체 발광소자(20)는, 도2d에서 얻어진 육각 피라미드구조를 갖는 질화물 반도체 발광구조로부터 얻어질 수 있다. The nitride semiconductor
보다 구체적으로, 도2d에 도시된 발광구조물의 제2 도전형 질화물 반도체층(26) 상에 광투과성 도전층(27)을 형성한 후에, 그 일부영역에 대해 메사에칭을 실시하여 제1 도전형 질화물 반도체인 기저층(22) 상면의 일 영역을 노출시킨다. 이어, 상기 노출된 기저층(22) 상면의 일영역과 상기 광투과성 도전층(27)의 일영역에 각각 제1 및 제2 전극(29a,29b)을 형성된다. More specifically, after the light-transmissive
그 결과로 얻어진 질화물 반도체 발광소자(20)에서는, 빠른 성장속도를 나타내는 특정영역(본 실시형태에서는 모서리영역)에서 성장된 육각 피라미드 결정구조(24)가 다른 영역(본 실시형태에서는 내부영역)보다 큰 크기를 갖지만, 그 윈도우의 간격이 내부영역에 비해 크게 설계되는 구조적 특징으로 가질 수 있다는 것을 확인할 수 있다. In the resultant nitride semiconductor
이는 앞서 설명한 바와 같이, 반응챔버에서의 소스농도구배 차이로 인한 불균일한 피라미드 성장으로 비롯된 국부적인 머지현상을 방지함으로써 균일한 두께의 활성층(25)을 보장하고 제1 및 제2 도전형 질화물층(24,26)간의 쇼트를 예방할 수 있다는 장점을 제공한다.As described above, this prevents local merging due to uneven pyramid growth due to the difference in source concentrations in the reaction chamber, thereby ensuring an
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.As such, the present invention is not limited by the above-described embodiments and the accompanying drawings, and is intended to be limited by the appended claims, and various forms of substitution may be made without departing from the technical spirit of the present invention described in the claims. It will be apparent to one of ordinary skill in the art that modifications, variations and variations are possible.
상술한 바와 같이, 본 발명에 따르면, 육각 피라미드 결정구조를 형성하기 위한 선택적 에피택셜 성장과정에서 사용되는 마스크의 윈도우 간격을 조정함으로써 상대적으로 많은 양의 소스가스가 공급되는 영역에서 야기될 수 있는 피라미드 결정구조의 머지현상을 억제시킬 수 있다. 이로써 활성층 두께 및 In 함량의 불균일 문제를 해결하고, 쇼트 등의 불량이 방지되는 신뢰성이 있는 질화물 발광소자를 제공할 수 있다.As described above, according to the present invention, by adjusting the window spacing of the mask used in the selective epitaxial growth process for forming the hexagonal pyramid crystal structure, a pyramid that can be caused in a region where a relatively large amount of source gas is supplied Merge of the crystal structure can be suppressed. As a result, it is possible to provide a reliable nitride light emitting device that solves the problem of non-uniformity of the active layer thickness and In content and prevents defects such as shorts.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060078987A KR100809235B1 (en) | 2006-08-21 | 2006-08-21 | Fabrication method of nitride semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060078987A KR100809235B1 (en) | 2006-08-21 | 2006-08-21 | Fabrication method of nitride semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080017173A true KR20080017173A (en) | 2008-02-26 |
KR100809235B1 KR100809235B1 (en) | 2008-03-05 |
Family
ID=39384724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20060078987A KR100809235B1 (en) | 2006-08-21 | 2006-08-21 | Fabrication method of nitride semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100809235B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130008306A (en) * | 2011-07-12 | 2013-01-22 | 삼성전자주식회사 | Nano-structured light emitting device |
KR101986040B1 (en) * | 2018-01-25 | 2019-06-04 | 고려대학교 산학협력단 | Method for manugacturing optical device using mask pattern and selective growth of nitride-based material |
JP2020140997A (en) * | 2019-02-27 | 2020-09-03 | セイコーエプソン株式会社 | Manufacturing method of light-emitting device, light-emitting device and projector |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101643757B1 (en) | 2010-06-01 | 2016-07-29 | 삼성전자주식회사 | Light emitting device and method of manufacturing the same |
KR101322927B1 (en) * | 2012-05-03 | 2013-10-28 | 포항공과대학교 산학협력단 | Light emitting diode device and method for fabricating the same |
-
2006
- 2006-08-21 KR KR20060078987A patent/KR100809235B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130008306A (en) * | 2011-07-12 | 2013-01-22 | 삼성전자주식회사 | Nano-structured light emitting device |
KR101986040B1 (en) * | 2018-01-25 | 2019-06-04 | 고려대학교 산학협력단 | Method for manugacturing optical device using mask pattern and selective growth of nitride-based material |
JP2020140997A (en) * | 2019-02-27 | 2020-09-03 | セイコーエプソン株式会社 | Manufacturing method of light-emitting device, light-emitting device and projector |
Also Published As
Publication number | Publication date |
---|---|
KR100809235B1 (en) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9882085B2 (en) | Method for separating epitaxial layers from growth substrates, and semiconductor device using same | |
KR101640830B1 (en) | Substrate structure and manufacturing method of the same | |
CN102157644B (en) | Led having vertical structure and method for fabricating the same | |
EP2472566A2 (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
KR20050106356A (en) | Semiconductor light-emitting element and method for manufacturing same, integrated semiconductor light-emitting device and method for manufacturing same, image display and method for manufacturing same, and illuminating device and method for manufacturing same | |
EP2472609A1 (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
JP2010521801A (en) | Wide band gap semiconductor device | |
KR20120004159A (en) | Substrate structure and method of manufacturing the same | |
KR100809235B1 (en) | Fabrication method of nitride semiconductor light emitting device | |
KR20120065606A (en) | Method of fabricating nitride semiconductor device using silicon wafer | |
KR100809234B1 (en) | Fabrication method of nitride semiconductor light emitting device | |
KR100826389B1 (en) | Selective growth method, nitride semiconductor light emitting device and manufacturing method of the same | |
KR20090126006A (en) | Growth method of nitride single crystal and manufacturing method of nitride semicondutor light emitting device | |
US20140151714A1 (en) | Gallium nitride substrate and method for fabricating the same | |
JP4651161B2 (en) | Semiconductor device and manufacturing method thereof | |
KR102687081B1 (en) | Light-emitting diodes and methods of forming light-emitting diodes | |
KR102099877B1 (en) | Method for fabricating nitride semiconductor device | |
KR102623826B1 (en) | LED precursor incorporating strain relief structure | |
WO2022077254A1 (en) | Manufacturing method for miniature led structure | |
TWI504019B (en) | Method of fabricating light emitting diode chip | |
KR20030065884A (en) | Light emitting diode and method for manufacturing the same | |
TWI845501B (en) | Method for adjusting light distribution characteristics of light emitting element and method for manufacturing light emitting element | |
KR20100003317A (en) | Nitride light emitting device and the manufacturing method thereof | |
KR20100020936A (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
KR101720621B1 (en) | Light emitting device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |