KR20080015194A - Two stage pin structure of wafer stage and wafer loading method - Google Patents

Two stage pin structure of wafer stage and wafer loading method Download PDF

Info

Publication number
KR20080015194A
KR20080015194A KR1020060076597A KR20060076597A KR20080015194A KR 20080015194 A KR20080015194 A KR 20080015194A KR 1020060076597 A KR1020060076597 A KR 1020060076597A KR 20060076597 A KR20060076597 A KR 20060076597A KR 20080015194 A KR20080015194 A KR 20080015194A
Authority
KR
South Korea
Prior art keywords
wafer
pin
stage
loading
driving unit
Prior art date
Application number
KR1020060076597A
Other languages
Korean (ko)
Inventor
박경원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060076597A priority Critical patent/KR20080015194A/en
Publication of KR20080015194A publication Critical patent/KR20080015194A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G03F9/7011—Pre-exposure scan; original with original holder alignment; Prealignment, i.e. workpiece with workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

A two stage pin structure of a wafer stage and a wafer loading method are provided to reduce scrap of the wafer and to prevent a loading position of the wafer from being changed by forming a wafer loading pin contacted to a lower surface of the wafer with the two stage structure. Plural pinholes(33a) are formed on a wafer holder(33). A wafer(1) is loaded on an upper side of the wafer holder. A wafer loading pin(100) is comprised of an external pin(110) and an internal pin(120). The external pin passes through and is inserted into the pin hole of the wafer holder when the wafer is loaded. The internal pin is inserted into the external pin. A driving unit elevates the internal pin and the external pin upwardly and downwardly. A control unit transmits a driving signal to the driving unit to control an operation of the external pin. A lower end of the internal pin is supported by a buffer member(130) at which a vacuum passage(120a) is formed. The buffer member is made of a rubber material.

Description

웨이퍼 스테이지의 2단핀 구조 및 웨이퍼 로딩방법{Two stage pin structure of wafer stage and wafer loading method}Two stage pin structure of wafer stage and wafer loading method}

도 1(a)는 웨이퍼의 프리 얼라인먼트 1단계에서 웨이퍼 정렬과정을 보여주는 개략도, Figure 1 (a) is a schematic diagram showing the wafer alignment process in the pre-alignment step of the wafer,

도 1(b)는 웨이퍼의 프리 얼라인먼트 2단계에서 웨이퍼 정렬과정을 보여주는 개략도, Figure 1 (b) is a schematic diagram showing the wafer alignment process in the pre-alignment step of the wafer,

도 2는 웨이퍼가 로딩되는 스테이지의 웨이퍼홀더와 웨이퍼로딩핀을 보여주는 사시개략도, 2 is a perspective schematic view showing a wafer holder and a wafer loading pin in a stage where a wafer is loaded;

도 3(a)는 웨이퍼 로딩시 웨이퍼로딩핀과 웨이퍼가 접촉되는 과정을 보여주는 측면개략도, Figure 3 (a) is a schematic side view showing a process of contact between the wafer loading pin and the wafer during wafer loading,

도 3(b)는 웨이퍼로딩핀과 웨이퍼의 충돌로 인해 웨이퍼 위치가 변경된 상태를 보여주는 평면개략도,Figure 3 (b) is a plan view showing a state in which the wafer position is changed due to the collision between the wafer loading pin and the wafer,

도 4(a)는 본 발명의 일실시예에 의한 웨이퍼 스테이지의 2단핀 구조에서 완충부재가 고무재질인 경우를 보여주는 측면개략도, Figure 4 (a) is a schematic side view showing a case where the buffer member is a rubber material in the two-stage fin structure of the wafer stage according to an embodiment of the present invention,

도 4(b)는 본 발명의 일실시예에 의한 웨이퍼 스테이지의 2단핀 구조에서 완충부재가 스프링인 경우를 보여주는 측면개략도,Figure 4 (b) is a schematic side view showing a case where the buffer member is a spring in the two-stage fin structure of the wafer stage according to an embodiment of the present invention,

도 5는 본 발명의 일실시예에 의한 웨이퍼 스테이지의 2단핀 구조가 동작되 는 과정을 개략적으로 보여주는 동작상태도, 5 is an operation state diagram schematically showing a process in which the two-stage fin structure of the wafer stage according to an embodiment of the present invention,

도 6은 본 발명의 웨이퍼 스테이지에 웨이퍼 로딩방법을 보여주는 흐름도.6 is a flow chart showing a wafer loading method on the wafer stage of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1 : 웨이퍼 1a : 노치1: wafer 1a: notch

10 : 턴테이블 21 : 발광부10 turntable 21 light emitting unit

22 : 수광부 30 : 스테이지22: light receiver 30: stage

31 : 가이드핀 32 : 해머31: guide pin 32: hammer

33 : 웨이퍼홀더 33a : 핀홀33: wafer holder 33a: pinhole

100 : 웨이퍼로딩핀 110 : 외측핀100: wafer loading pin 110: outer pin

120 : 내측핀 120a : 진공통로120: inner pin 120a: vacuum passage

130 : 완충부재 130a : 진공통로130: buffer member 130a: vacuum passage

131 : 스프링덮개131: spring cover

본 발명은 웨이퍼 스테이지의 2단핀 구조 및 웨이퍼 로딩방법에 관한 것으로, 반도체 제조를 위한 웨이퍼의 프리 얼라인먼트시 웨이퍼를 스테이지에 로딩하기 위한 핀과의 접촉으로 인해 웨이퍼의 로딩 위치가 변경되는 것을 방지할 수 있는 웨이퍼 스테이지의 2단핀 구조 및 웨이퍼 로딩방법에 관한 것이다.The present invention relates to a two-stage fin structure of a wafer stage and a wafer loading method, which can prevent the wafer's loading position from being changed due to contact with pins for loading the wafer onto the stage during pre-alignment of the wafer for semiconductor manufacturing. It relates to a two-stage fin structure of a wafer stage and a wafer loading method.

반도체 디바이스의 고집적화로 인하여 회로 패턴들이 더욱 미세화 되어감에 따라 회로 패턴에 영향을 주는 각종 파라메터들의 관리가 더욱 엄격화되고 있다. 특히, 반도체 제조 공정 중에서도 포토 리소그라피 공정은 미세 패턴에 직접적인 영향을 준다.As circuit patterns become finer due to the higher integration of semiconductor devices, management of various parameters affecting the circuit patterns becomes more stringent. In particular, the photolithography process directly affects the fine pattern among semiconductor manufacturing processes.

일반적으로 포토 리소그라피 공정은 웨이퍼 상에 회로 패턴을 형성하기 위하여 웨이퍼 상에 포토 레지스트를 도포한다. 레티클(reticle)에 형성된 회로 패턴을 전사하기 위하여 도포된 포토 레지스트를 노광하게 되는데, 노광은 광원으로부터 나오는 일정한 파장의 광을 레티클에 투영하여 투영되어져 나오는 광을 포토 레지스트로 도포된 웨이퍼에 조사하여 일정한 모양의 패턴을 형성시키게 된다. 그 후 노광된 포토 레지스트를 현상하는 일련의 공정을 수행하게 된다.In general, photolithography processes apply photoresist on a wafer to form a circuit pattern on the wafer. The coated photoresist is exposed to transfer the circuit pattern formed on the reticle. The exposure is performed by projecting light of a predetermined wavelength emitted from the light source onto the reticle and irradiating the projected light onto the wafer coated with the photoresist. A pattern of shapes is formed. Thereafter, a series of processes for developing the exposed photoresist are performed.

도 1(a)는 웨이퍼의 프리 얼라인먼트 1단계에서 웨이퍼 정렬과정을 보여주는 개략도, 도 1(b)는 웨이퍼의 프리 얼라인먼트 2단계에서 웨이퍼 정렬과정을 보여주는 개략도, 도 2는 웨이퍼가 로딩되는 스테이지의 웨이퍼홀더와 웨이퍼로딩핀을 보여주는 사시개략도, 도 3(a)는 웨이퍼 로딩시 웨이퍼로딩핀과 웨이퍼가 접촉되는 과정을 보여주는 측면개략도, 도 3(b)는 웨이퍼로딩핀과 웨이퍼의 충돌로 인해 웨이퍼 위치가 변경된 상태를 보여주는 평면개략도이다.Figure 1 (a) is a schematic diagram showing the wafer alignment process in the pre-alignment step of the wafer, Figure 1 (b) is a schematic diagram showing the wafer alignment process in the pre-alignment step 2 of the wafer, Figure 2 is a wafer of the stage where the wafer is loaded 3 is a perspective view showing a holder and a wafer loading pin, Figure 3 (a) is a side schematic view showing the process of contact between the wafer loading pin and the wafer during wafer loading, Figure 3 (b) is a wafer position due to the collision of the wafer loading pin and the wafer Is a schematic plan view showing a changed state.

도 1(a)를 참조하여 웨이퍼의 프리 얼라인먼트(Pre-alignment) 1단계를 설명한다. 웨이퍼(1)가 적재되는 턴테이블(10), 웨이퍼(1)의 노치(1a)를 검지하기 위한 발광부(21)와 수광부(22)로 이루어진 센서가 구비된다. 수광부(22)가 다크(dark)를 검지하면 턴테이블(10)이 회전하여 웨이퍼(1)를 회전시키게 되고, 수광부(22)가 웨이퍼(1)의 노치(1a)에서 라이트(light)를 검지하면 회전을 멈춤으로써 프리 얼라인 먼트 1단계에서의 웨이퍼 정렬이 완료된다.Referring to FIG. 1 (a), one step of pre-alignment of the wafer will be described. A turntable 10 on which the wafer 1 is to be loaded, and a sensor including a light emitting portion 21 and a light receiving portion 22 for detecting the notch 1a of the wafer 1 are provided. When the light receiving unit 22 detects dark, the turntable 10 rotates to rotate the wafer 1, and when the light receiving unit 22 detects light at the notch 1a of the wafer 1, the light is detected. By stopping the rotation, the wafer alignment in the first alignment step is completed.

이와 같이 1단계 웨이퍼 정렬이 완료되면, 웨이퍼(1)는 스테이지로 이송되어 프리 얼라인먼트(Pre-alignment) 2단계가 도 1(b)와 같이 이루어진다. 스테이지(30)에 로딩된 웨이퍼(1)는 해머(32)가 노치(1a)를 밀어주어 2개의 가이드핀(31)과의 사이에서 2단계 웨이퍼 정렬이 이루어지게 된다.As such, when the first stage wafer alignment is completed, the wafer 1 is transferred to the stage so that two stages of pre-alignment are performed as shown in FIG. In the wafer 1 loaded on the stage 30, the hammer 32 pushes the notch 1a so that two-step wafer alignment is performed between the two guide pins 31.

상기 2단계 프리 얼라인먼트가 이루어지면 웨이퍼(1)에 1차 노광이 이루어져 웨이퍼 상에 1차 레이어(First layer) 및 얼라인먼트를 위한 정렬마크가 형성된다.When the two-stage pre-alignment is performed, the first exposure is performed on the wafer 1 to form an alignment layer for the first layer and the alignment on the wafer.

그 후 2차 노광을 위해 상기와 같은 프리 얼라인먼트(Pre-alignment) 1단계 및 2단계를 거친 후 1차 노광시 형성된 정렬마크를 이용하여 보다 정밀한 웨이퍼 정렬을 수행하는 서치 얼라인먼트(Search Alignment) 및 파인 얼라인먼트(Fine Alignment)를 순차로 진행한 후 2차 노광을 실시하게 된다.Then, after the first and second steps of pre-alignment for the second exposure, search alignment and fine finer wafer alignment is performed using the alignment mark formed during the first exposure. Secondary exposure is performed after the fine alignment is performed in sequence.

여기서 상기 프리 얼라인먼트(Pre-alignment) 2단계를 진행하기 위해 웨이퍼(1)가 스테이지(30)에 로딩되는 과정을 도 2와 도 3을 참조하여 설명한다.Herein, a process in which the wafer 1 is loaded onto the stage 30 in order to proceed with the second stage of pre-alignment will be described with reference to FIGS. 2 and 3.

웨이퍼(1)가 스테이지(30)의 상측으로 이송되면, 3개의 웨이퍼로딩핀(34)이 웨이퍼홀더(33)에 형성된 핀홀(33a)을 관통하여 삽입되도록 상방향으로 승강된다. When the wafer 1 is transferred to the upper side of the stage 30, three wafer loading pins 34 are lifted upwards to be inserted through the pinholes 33a formed in the wafer holder 33.

웨이퍼(1) 하면에 웨이퍼로딩핀(34)의 상단이 접촉됨과 동시에 웨이퍼로딩핀(34) 내부의 진공통로(34a)를 통해 인가된 진공(Vacuum)으로 인해 웨이퍼(1)는 웨이퍼로딩핀(34)의 상단부에 진공흡착된다. 그 후 상기 웨이퍼로딩핀(34)이 하강하게 되고, 웨이퍼(1)는 웨이퍼홀더(33)의 상부에 로딩된다.The upper surface of the wafer loading pin 34 is in contact with the bottom surface of the wafer 1 and at the same time, due to the vacuum applied through the vacuum passage 34a inside the wafer loading pin 34, the wafer 1 is loaded with a wafer loading pin ( 34) is vacuum adsorbed on the upper end. Thereafter, the wafer loading pin 34 is lowered, and the wafer 1 is loaded on the wafer holder 33.

이 경우 상기 웨이퍼로딩핀(34)이 승강되면서 웨이퍼(1)의 하면과의 충돌로 인해 웨이퍼(1)의 로딩 위치(Loading Position)가 변화하게 된다. 1차 노광이 이루어지기 이전에는 웨이퍼 상에 정렬마크가 없기 때문에 2차 노광전에 이루어지는 서치 얼라인먼트 또는 파인 얼라인먼트를 실시하지 않게 된다. In this case, the loading position of the wafer 1 changes due to the collision with the lower surface of the wafer 1 while the wafer loading pin 34 is lifted. Since there is no alignment mark on the wafer before the first exposure is performed, the search alignment or the fine alignment performed before the second exposure is not performed.

따라서 상기와 같이 웨이퍼(1)의 로딩 위치가 변하게 되면, 프리 얼라인먼트 2단계에서 해머(32)를 이용하여 위치 보정이 가능하지만 그 변화된 위치가 도 3(b)와 같이 허용범위를 초과하게 되면 위치보정이 불가능하게 되어 에러(error)가 발생하고, 로딩 위치가 변화된 상태에서 1차 노광이 이루어지면 더 이상의 노광을 진행할 수 없으므로 해당 웨이퍼는 스크랩(scrap)되는 문제점이 있다.Therefore, if the loading position of the wafer 1 is changed as described above, the position can be corrected using the hammer 32 in the pre-alignment step 2, but if the changed position exceeds the allowable range as shown in FIG. When correction is impossible and an error occurs, and the first exposure is performed in a state where the loading position is changed, no further exposure can be performed, so that the wafer is scrapped.

본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 웨이퍼를 스테이지에 로딩시 웨이퍼 하면에 접촉되는 웨이퍼로딩핀을 2단 구조로 하여 웨이퍼에 가해지는 충격을 완화시킬 수 있는 웨이퍼 스테이지의 2단핀 구조 및 웨이퍼 로딩방법을 제공하고자 함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and a two-stage structure of the wafer stage that can alleviate the impact on the wafer by using a two-stage structure of the wafer loading pin that contacts the lower surface of the wafer when the wafer is loaded onto the stage. And a wafer loading method.

본 발명의 다른 목적은, 2단 구조로 이루어진 웨이퍼로딩핀이 승하강시 파티클이 발생되는 것을 방지할 수 있는 웨이퍼 스테이지의 2단핀 구조 및 웨이퍼 로딩방법을 제공하고자 함에 있다.Another object of the present invention is to provide a two-stage fin structure of the wafer stage and a wafer loading method capable of preventing particles from being generated when the two-stage wafer loading pin is raised and lowered.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 웨이퍼 스테이지의 2단핀 구조는, 다수개의 핀홀이 형성되고, 웨이퍼가 상측에 로딩되는 웨이퍼홀더; 웨이퍼 로딩시 상기 웨이퍼홀더의 핀홀에 관통삽입되는 외측핀, 상기 외측핀의 내측에 삽 입되는 내측핀으로 이루어진 웨이퍼로딩핀; 상기 내측핀과 외측핀을 각각 상하로 승하강시키기 위한 구동부; 상기 구동부에 구동신호를 송신하여 상기 내측핀과 외측핀의 동작을 별도로 제어하는 제어부;로 이루어진다.The two-stage fin structure of the wafer stage of the present invention for achieving the above object, the wafer holder is formed with a plurality of pin holes, the wafer is loaded on the upper side; A wafer loading pin comprising an outer pin inserted into the pin hole of the wafer holder when the wafer is loaded, and an inner pin inserted into the outer pin; A driving unit for raising and lowering the inner and outer pins, respectively; And a control unit which transmits a driving signal to the driving unit to separately control the operation of the inner pin and the outer pin.

이 경우 상기 내측핀의 하단부는 완충부재에 의해 지지되는 것이 바람직하다.In this case, the lower end of the inner pin is preferably supported by the buffer member.

여기서 상기 완충부재는 고무재질로 이루어질 수 있다.Here, the buffer member may be made of a rubber material.

또한 상기 완충부재는 스프링으로 이루어지고, 상기 스프링은 스프링덮개로 덮힌 구조로 이루어진 것이 바람직하다.In addition, the buffer member is made of a spring, the spring is preferably made of a structure covered with a spring cover.

본 발명의 웨이퍼 스테이지의 웨이퍼 로딩방법은, 웨이퍼가 웨이퍼홀더의 상부에 위치되는 단계; 구동부에 의해 웨이퍼로딩핀의 내측핀이 승강되어 웨이퍼 하면이 상기 내측핀의 상단부에 진공흡착되는 단계; 상기 구동부에 의해 웨이퍼로딩핀의 외측핀이 승강되어 웨이퍼 하면과 접촉되는 단계; 상기 구동부에 의해 상기 내측핀과 외측핀이 하강되어 웨이퍼가 웨이퍼홀더의 상측에 로딩되는 단계;로 이루어진다.The wafer loading method of the wafer stage of the present invention comprises the steps of: placing the wafer on top of the wafer holder; An inner pin of the wafer loading pin is lifted by a driving unit to vacuum absorb the lower surface of the wafer to an upper end of the inner pin; An outer pin of the wafer loading pin is lifted by the driving unit to be in contact with the bottom surface of the wafer; The inner and outer pins are lowered by the driving unit to load the wafer on the upper side of the wafer holder.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4(a)는 본 발명의 일실시예에 의한 웨이퍼 스테이지의 2단핀 구조에서 완충부재가 고무재질인 경우를 보여주는 측면개략도이고, 도 4(b)는 본 발명의 일실시예에 의한 웨이퍼 스테이지의 2단핀 구조에서 완충부재가 스프링인 경우를 보여주는 측면개략도이다.Figure 4 (a) is a side schematic view showing a case where the buffer member is a rubber material in the two-stage fin structure of the wafer stage according to an embodiment of the present invention, Figure 4 (b) is a wafer stage according to an embodiment of the present invention Figure 2 is a schematic side view showing the case where the buffer member is a spring in the two-stage pin structure.

웨이퍼(1) 스테이지의 상측에는 다수개의 핀홀(33a)이 형성된 웨이퍼홀더(33)가 구비된다. 상기 웨이퍼홀더(33)의 핀홀(33a)에는 웨이퍼로딩핀(100)이 삽입되어 웨이퍼(1)를 로딩시킨다.On the upper side of the wafer 1 stage, a wafer holder 33 having a plurality of pinholes 33a is provided. The wafer loading pin 100 is inserted into the pinhole 33a of the wafer holder 33 to load the wafer 1.

상기 웨이퍼로딩핀(100)은 외측핀(110)과 내측핀(120)의 2중 구조로 이루어져 있다. 상기 외측핀(110)은 핀홀(33a)에 관통삽입되어 있고, 상기 내측핀(120)은 외측핀(110)의 내부에 관통삽입되도록 되어 있다. 상기 외측핀(110)과 내측핀(120)은 모두 스틸재질로 이루어진다.The wafer loading pin 100 has a double structure of an outer pin 110 and an inner pin 120. The outer pin 110 is inserted through the pin hole 33a, and the inner pin 120 is inserted through the inside of the outer pin 110. The outer pin 110 and the inner pin 120 are all made of a steel material.

상기 내측핀(120)의 내부에는 진공통로(120a)가 형성되어 있어 웨이퍼 로딩시 진공(Vacuum)이 작용하게 된다.A vacuum passage 120a is formed inside the inner pin 120 so that a vacuum acts when the wafer is loaded.

상기 내측핀(120)의 하단부는 내부에 진공통로(130a)가 형성된 완충부재(130)에 의해 지지되고 있다. 상기 완충부재(130)는 내측핀(120)의 상단부가 웨이퍼(1)의 하면에 접촉시 충격을 완화시켜주게 된다.The lower end of the inner pin 120 is supported by a buffer member 130 having a vacuum passage 130a formed therein. The buffer member 130 is to mitigate the impact when the upper end of the inner pin 120 in contact with the lower surface of the wafer (1).

상기 완충부재(130)는 고무재질로 이루어지거나, 스프링으로 이루어질 수 있다. 이 경우 상기 완충부재(130)가 스프링인 경우에는 상하 승하강시 스프링과의 마찰에 의해 파티클이 발생하여 웨이퍼에 부착되는 것을 방지하기 위하여, 상기 스프링은 스프링덮개(131)에 의해 덮힌 구조로 이루어진다. 따라서 스프링과의 마찰에 의해 파티클이 발생하더라도 내부의 진공통로(130a)로 파티클이 유입되는 것을 방지할 수 있다.The buffer member 130 may be made of a rubber material, or may be made of a spring. In this case, when the buffer member 130 is a spring, in order to prevent particles from being attached to the wafer by friction with the spring during up and down, the spring has a structure covered by the spring cover 131. Therefore, even if particles are generated by friction with the spring, it is possible to prevent the particles from flowing into the vacuum passage 130a.

상기 내측핀(120)과 외측핀(110)을 각각 상하로 승하강시키기 위한 구동부(도면에 미도시)가 구비되고, 상기 구동부에 구동신호를 송신하여 상기 내측 핀(120)과 외측핀(110)의 승하강 동작을 별도로 제어하는 제어부(도면에 미도시)가 구비된다.A driving unit (not shown) is provided to raise and lower the inner pin 120 and the outer pin 110, respectively, and transmits a driving signal to the driving unit to transmit the inner pin 120 and the outer pin 110. A control unit (not shown in the drawing) is provided to separately control the raising and lowering operation.

도 5는 본 발명의 일실시예에 의한 웨이퍼 스테이지의 2단핀 구조가 동작되는 과정을 개략적으로 보여주는 동작상태도, 도 6은 본 발명의 웨이퍼 스테이지에 웨이퍼 로딩방법을 보여주는 흐름도이다. 도 5, 도 6을 참조하여 웨이퍼 스테이지의 웨이퍼 로딩방법을 설명한다.5 is an operation state diagram schematically showing a process in which a two-stage fin structure of a wafer stage is operated according to an embodiment of the present invention, and FIG. 6 is a flowchart illustrating a wafer loading method in the wafer stage of the present invention. A wafer loading method of the wafer stage will be described with reference to FIGS. 5 and 6.

웨이퍼의 프리 얼라인먼트 1단계에서 웨이퍼 정렬과정이 완료된 후 프리 얼라인먼트 2단계를 진행하기 위해 웨이퍼(1)가 스테이지(30)의 웨이퍼홀더(33) 상부에 위치하게 된다(S201).After the wafer alignment process is completed in the pre-alignment step 1 of the wafer, the wafer 1 is positioned on the wafer holder 33 of the stage 30 in order to proceed with the pre-alignment step 2 (S201).

웨이퍼(1)가 웨이퍼홀더(33) 상부에 위치하게 되면, 제어부에서는 구동부에 구동신호를 송신하여 웨이퍼로딩핀(100)의 내측핀(120)이 완충부재(130)와 함께 승강되고 내측핀(120)의 내부에 형성된 진공통로(120a)를 통해 작용하는 진공으로 인해 웨이퍼(1) 하면은 내측핀(120)의 상단부에 진공흡착된다(S203). 이 경우 웨이퍼(1)는 내측핀(120)의 상단부와 접촉시 완충부재(130)에 의해 충격이 완화되므로 로딩 위치가 거의 변하지 않게 된다.When the wafer 1 is positioned above the wafer holder 33, the control unit transmits a driving signal to the driving unit so that the inner pin 120 of the wafer loading pin 100 is lifted together with the buffer member 130 and the inner pin ( Due to the vacuum acting through the vacuum passage 120a formed inside the 120, the lower surface of the wafer 1 is vacuum-adsorbed to the upper end of the inner pin 120 (S203). In this case, since the impact is alleviated by the buffer member 130 when the wafer 1 contacts the upper end of the inner pin 120, the loading position is hardly changed.

이와 같이 내측핀(120)이 승강되면, 상기 제어부에 의해 구동부가 구동되어 웨이퍼로딩핀(100)의 외측핀(110)이 승강되어 웨이퍼 하면과 접촉되게 된다(S205).As such, when the inner pin 120 is elevated, the driving unit is driven by the control unit so that the outer pin 110 of the wafer loading pin 100 is lifted to come into contact with the bottom surface of the wafer (S205).

상기 내측핀(120)과 외측핀(110)이 모두 웨이퍼(1) 하면과 접촉되면, 웨이퍼(1)가 진공흡착된 상태로 하강하게 된다(S207). When both the inner pin 120 and the outer pin 110 are in contact with the lower surface of the wafer 1, the wafer 1 is lowered in a vacuum suction state (S207).

웨이퍼로딩핀(100)이 하강하면 진공통로(120a, 130a)를 통해 작용하던 진공 을 제거하고, 웨이퍼(1)는 웨이퍼홀더(33)에 형성된 송풍홀(도면에 미도시)을 통해 공급되는 공기압에 의해 웨이퍼홀더(33)의 상면으로부터 소정의 간격만큼 부상(浮上)된 상태로 로딩된다. 그 후 웨이퍼의 프리 얼라인먼트 2단계가 진행되어 웨이퍼 정렬이 이루어지고(S209), 웨이퍼의 프리 얼라인먼트가 완료되면 1차 노광이 이루어진다.When the wafer loading pin 100 is lowered, the vacuum acting through the vacuum passages 120a and 130a is removed, and the wafer 1 is supplied with air pressure supplied through a blowing hole (not shown) formed in the wafer holder 33. Is loaded in a state of being floated from the upper surface of the wafer holder 33 by a predetermined interval. Thereafter, two steps of pre-alignment of the wafer are performed, and wafer alignment is performed (S209). When the pre-alignment of the wafer is completed, the first exposure is performed.

이상, 본 발명을 실시 예를 사용하여 설명하였으나 이들 실시예는 예시적인 것에 불과하며 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자라면 본 발명의 사상에서 벗어나지 않으면서 다양한 수정과 변경을 가할 수 있음을 이해할 수 있을 것이다. As described above, the present invention has been described using embodiments, but these embodiments are merely exemplary, and those skilled in the art may make various modifications and changes without departing from the spirit of the present invention. I can understand that.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 웨이퍼 스테이지의 2단핀 구조 및 웨이퍼 로딩방법에 의하면, 웨이퍼를 스테이지에 로딩시 웨이퍼 하면에 접촉되는 웨이퍼로딩핀을 2단 구조로 하여 웨이퍼에 가해지는 충격을 완화시킬 수 있어 웨이퍼의 로딩 위치변경을 방지할 수 있고, 이로 인해 웨이퍼의 스크랩을 감소시키는 장점이 있다. 또한 웨이퍼의 투입 재현성을 안정적으로 유지하여 1차 노광 이후의 레이어에서도 서치 에러(search error)발생을 감소시킬 수 있는 장점이 있다.As described in detail above, according to the two-stage fin structure and wafer loading method of the wafer stage according to the present invention, the impact is applied to the wafer by using a wafer loading pin that is in contact with the lower surface of the wafer when the wafer is loaded onto the stage. It is possible to alleviate the loading position of the wafer can be prevented, thereby reducing the wafer scrap. In addition, there is an advantage that the occurrence of search errors can be reduced even in the layer after the first exposure by maintaining the wafer reproducibility stably.

Claims (5)

다수개의 핀홀이 형성되고, 웨이퍼가 상측에 로딩되는 웨이퍼홀더;A wafer holder in which a plurality of pinholes are formed and the wafer is loaded thereon; 웨이퍼 로딩시 상기 웨이퍼홀더의 핀홀에 관통삽입되는 외측핀, 상기 외측핀의 내측에 삽입되는 내측핀으로 이루어진 웨이퍼로딩핀;A wafer loading pin comprising an outer pin inserted into the pin hole of the wafer holder when the wafer is loaded, and an inner pin inserted into the outer pin; 상기 내측핀과 외측핀을 각각 상하로 승하강시키기 위한 구동부;A driving unit for raising and lowering the inner and outer pins, respectively; 상기 구동부에 구동신호를 송신하여 상기 내측핀과 외측핀의 동작을 별도로 제어하는 제어부;A control unit which transmits a driving signal to the driving unit to separately control the operation of the inner pin and the outer pin; 로 이루어진 웨이퍼 스테이지의 2단핀 구조.2-stage fin structure of the wafer stage. 제1항에 있어서,The method of claim 1, 상기 내측핀의 하단부는 내부에 진공통로가 형성된 완충부재에 의해 지지되는 것을 특징으로 하는 웨이퍼 스테이지의 2단핀 구조.The lower stage of the inner pin is a two-stage fin structure of the wafer stage, characterized in that supported by a buffer member having a vacuum passage therein. 제2항에 있어서,The method of claim 2, 상기 완충부재는 고무재질로 이루어진 것을 특징으로 하는 웨이퍼 스테이지의 2단핀 구조.The buffer member is a two-stage fin structure of the wafer stage, characterized in that made of a rubber material. 제2항에 있어서,The method of claim 2, 상기 완충부재는 스프링으로 이루어지고, 상기 스프링은 스프링덮개로 덮힌 구조로 이루어진 것을 특징으로 하는 웨이퍼 스테이지의 2단핀 구조.The buffer member is made of a spring, the spring is a two-stage fin structure of the wafer stage, characterized in that made of a structure covered with a spring cover. 웨이퍼가 웨이퍼홀더의 상부에 위치되는 단계;Placing the wafer on top of the wafer holder; 구동부에 의해 웨이퍼로딩핀의 내측핀이 승강되어 웨이퍼 하면이 상기 내측핀의 상단부에 진공흡착되는 단계;An inner pin of the wafer loading pin is lifted by a driving unit to vacuum absorb the lower surface of the wafer to an upper end of the inner pin; 상기 구동부에 의해 웨이퍼로딩핀의 외측핀이 승강되어 웨이퍼 하면과 접촉되는 단계;An outer pin of the wafer loading pin is lifted by the driving unit to be in contact with the bottom surface of the wafer; 상기 구동부에 의해 상기 내측핀과 외측핀이 하강되어 웨이퍼가 웨이퍼홀더의 상측에 로딩되는 단계;The inner and outer pins are lowered by the driving unit to load a wafer on the upper side of the wafer holder; 로 이루어진 웨이퍼 스테이지의 웨이퍼 로딩방법.Wafer loading method of the wafer stage consisting of.
KR1020060076597A 2006-08-14 2006-08-14 Two stage pin structure of wafer stage and wafer loading method KR20080015194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060076597A KR20080015194A (en) 2006-08-14 2006-08-14 Two stage pin structure of wafer stage and wafer loading method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060076597A KR20080015194A (en) 2006-08-14 2006-08-14 Two stage pin structure of wafer stage and wafer loading method

Publications (1)

Publication Number Publication Date
KR20080015194A true KR20080015194A (en) 2008-02-19

Family

ID=39383785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060076597A KR20080015194A (en) 2006-08-14 2006-08-14 Two stage pin structure of wafer stage and wafer loading method

Country Status (1)

Country Link
KR (1) KR20080015194A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150001176A (en) * 2013-06-26 2015-01-06 삼성디스플레이 주식회사 Substrate processing apparatus, deposition apparatus comprising the same, processing method of substrate, and deposition method
KR20150071382A (en) * 2013-12-18 2015-06-26 주성엔지니어링(주) Lift pin assembly and substrate processing apparatus having the same
CN106298622A (en) * 2015-05-28 2017-01-04 沈阳芯源微电子设备有限公司 A kind of device carrying warpage wafer and bearing method thereof
KR20170013951A (en) * 2014-06-02 2017-02-07 어플라이드 머티어리얼스, 인코포레이티드 Lift pin assembly
CN110587382A (en) * 2019-09-18 2019-12-20 浙江光特科技有限公司 Grinding device and grinding method
KR20200142628A (en) * 2019-06-12 2020-12-23 세메스 주식회사 Supporting Unit And Apparatus For Treating Substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150001176A (en) * 2013-06-26 2015-01-06 삼성디스플레이 주식회사 Substrate processing apparatus, deposition apparatus comprising the same, processing method of substrate, and deposition method
KR20150071382A (en) * 2013-12-18 2015-06-26 주성엔지니어링(주) Lift pin assembly and substrate processing apparatus having the same
KR20170013951A (en) * 2014-06-02 2017-02-07 어플라이드 머티어리얼스, 인코포레이티드 Lift pin assembly
CN106298622A (en) * 2015-05-28 2017-01-04 沈阳芯源微电子设备有限公司 A kind of device carrying warpage wafer and bearing method thereof
KR20200142628A (en) * 2019-06-12 2020-12-23 세메스 주식회사 Supporting Unit And Apparatus For Treating Substrate
CN110587382A (en) * 2019-09-18 2019-12-20 浙江光特科技有限公司 Grinding device and grinding method

Similar Documents

Publication Publication Date Title
KR20080015194A (en) Two stage pin structure of wafer stage and wafer loading method
JP2006060228A (en) Wafer baking apparatus
KR101084620B1 (en) Proximity exposure apparatus, method of delivering a mask thereof and method of manufacturing a panel substrate
KR20010046452A (en) Bake unit for semiconductor photolithography process
KR100539404B1 (en) Exposure device with mask loader
KR20030061139A (en) Vacuum chuck
KR100776497B1 (en) Apparatus for supporting substrate and method for preventing defocus
KR100834222B1 (en) pre-alignment method of exposure device for semiconductor wafer
KR20060113158A (en) Spinner including bake unit
KR20060053294A (en) Apparatus for pre-aligning a wafer
KR20030046317A (en) Wafer periphery exposure method and device therefor
KR100677994B1 (en) Center pin of a wafer stage of an exposure apparatus
KR100871747B1 (en) Apparatus and method for pre-aligning a wafer
KR200141134Y1 (en) Wafer stage of exposure system for wafer photoprocess
KR20020062437A (en) A method and an apparatus for baking wafer
KR100847642B1 (en) Photo key treatment method for preventing particle
KR20070024214A (en) Prealigner for exposure apparatus with improved prealignment accuracy
KR19980016446U (en) Wafer Chuck of Semiconductor Photo Equipment
KR20060054697A (en) Apparatus for handling carrier in equipment for measuring overlay
JPS63296217A (en) Suction of wafer at double-sided exposure type mask aligner and its suction structure
CN115621184A (en) First-layer wafer alignment device of photoetching machine and alignment method thereof
KR20060058824A (en) Wafer lifting apparatus of semiconductor manufacturing equipment
KR20030016903A (en) Wafer stage for exposure equipment
KR20060108334A (en) Photolithography equipment for semiconductor manufacturing
JP5257699B2 (en) Exposure equipment

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination