KR20080013316A - 메모리 제어 장치, 이를 가지는 메모리 시스템 및 메모리의오류 탐색 제어 방법 - Google Patents

메모리 제어 장치, 이를 가지는 메모리 시스템 및 메모리의오류 탐색 제어 방법 Download PDF

Info

Publication number
KR20080013316A
KR20080013316A KR1020060074690A KR20060074690A KR20080013316A KR 20080013316 A KR20080013316 A KR 20080013316A KR 1020060074690 A KR1020060074690 A KR 1020060074690A KR 20060074690 A KR20060074690 A KR 20060074690A KR 20080013316 A KR20080013316 A KR 20080013316A
Authority
KR
South Korea
Prior art keywords
memory
data
error
read
write data
Prior art date
Application number
KR1020060074690A
Other languages
English (en)
Inventor
박동조
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020060074690A priority Critical patent/KR20080013316A/ko
Publication of KR20080013316A publication Critical patent/KR20080013316A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 제어 장치에서 메모리에 읽어온 데이터의 오류가 정정되지 않는 경우에 오류 위치를 탐색하기 위한 메모리 제어 장치 및 메모리의 오류 탐색 제어 방법, 및 메모리 시스템이 개시되어 있다. 쓰기 데이터를 임시로 저장하는 쓰기용 버퍼와, 읽기 데이터를 임시로 저장하는 읽기용 버퍼와, 쓰기용 버퍼를 통해 외부 프로세서로부터 메모리의 소정 영역에 쓰기 위한 쓰기(WRITE) 데이터를 전송받아 상기 쓰기 데이터를 저장하고, 메모리로부터 읽어온 데이터를 상기 저장된 쓰기 데이터와 비교한 후 오류 위치를 검출하여 오류 위치 탐색 정보를 산출하는 오류 검출/정정부, 및 쓰기 데이터를 상기 메모리의 소정 영역에 쓰고, 상기 소정 영역의 메모리로부터 데이터를 읽어와 상기 읽어온 데이터를 상기 오류 검출/정정부에 제공하는 내부 인터페이스부를 포함한다. 따라서, 프로세서의 부담을 덜어주면서 효율적으로 메모리를 제어할 수 있고, 오류 위치 확인을 위해 쓰기 데이터와 읽기 데이터를 비교할 경우에 비교할 데이터들을 시스템 메모리에 저장할 필요가 없어 시스템 메모리를 효율적으로 이용할 수 있다.
메모리 제어 장치, 오류 검출/정정부, 디코더, 페이지 버퍼

Description

메모리 제어 장치, 이를 가지는 메모리 시스템 및 메모리의 오류 탐색 제어 방법{MEMORY CONTROLLER, MEMORY SYSTEM HAVING THE SAEM AND METHOD OF SEARCHING FOR ERROR LOCATION OF MEMORY}
도 1은 종래 기술에 따른 멀티-레벨 셀(Multi-Level Cell) 타입의 낸드 플래시 메모리의 메모리 제어 장치의 구성을 도시한 것이다.
도 2는 종래의 멀티-레벨 셀 타입의 낸드 플래시 메모리의 메모리 제어 장치의 읽기 작업시 데이터의 흐름 상태를 도시한 것이다.
도 3은 본 발명의 일실시예에 따른 메모리 제어 장치가 외부 프로세서에 의한 메모리의 데이터 쓰기 과정의 구성을 도시한 것이다.
도 4는 본 발명의 다른 실시예에 따른 메모리 제어 장치가 외부 프로세서에 의한 메모리의 데이터 쓰기 과정의 구성을 도시한 것이다.
도 5는 본 발명의 일실시예에 따른 메모리 제어 장치가 외부 프로세서에 의한 메모리의 데이터 읽기 과정의 구성을 도시한 것이다.
도 6은 본 발명의 다른 실시예에 따른 메모리 제어 장치의 구성을 도시한 것이다.
도 7은 본 발명의 일실시예에 따른 메모리의 오류 탐색 제어 방법의 순서도를 도시한 것이다.
도 8은 본 발명의 일실시예에 따른 쓰기 데이터의 일례를 도시한 것이다.
도 9는 본 발명의 일실시예에 따른 읽기 데이터의 오류 발생 위치에 대한 일례를 도시한 것이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 메모리 200 : 메모리 제어 장치
211 : 쓰기용 버퍼 213 : 읽기용 버퍼
215 : 오류 탐색용 버퍼 220 : 오류 검출/정정부
221 : 인코더 223 : 디코더
225 : 페이지 버퍼 230 : 내부 인터페이스부
300 : 프로세서 400 : 메모리 시스템
본 발명은 메모리 제어 장치 및 메모리의 오류 탐색 제어 방법에 관한 것으로, 더욱 상세하게는 메모리의 오류 위치를 탐색하기 위한 메모리 제어 장치 및 메모리의 오류 탐색 제어 방법, 및 메모리 시스템에 관한 것이다.
플래시 메모리(Flash Memory)는 비휘발성 메모리이지만, 프로그래밍과 삭제가 온라인 상태에서 가능한 메모리이다. 플래시 메모리는 EEPROM과 마찬가지로 전기적으로 삭제하는 기술을 이용하며, 메모리 전체가 1초 또는 수초 만에 지워질 수 있다.
플래시 메모리에 저장된 데이터는 칩 전체 또는 블럭 단위로 삭제될 수 있다. 플래시 메모리는 수정이 가능한 제어 프로그램을 저장하거나, 보조메모리의 대용으로 사용되기도 한다.
플래시 메모리에는 낸드 플래시 메모리(Nand Flash Memory)와, 노어형 플래시 메모리(Nor Type Flash Memory)가 있다. 노어형 플래시 메모리는 SRAM 이나 ROM 타입의 인터페이스 방식을 사용하므로 프로세서 등과의 회로구성이 용이하다. 이에 비해, 낸드 플래시 메모리는 인터페이스 방식이 노어형 플래시 메모리 보다 복잡하다. 그러나, 낸드 플래시 메모리는 노어형 플래시 메모리에 비해 집적도가 뛰어나고, 가격이 저렴하다는 장점을 갖고 있다.
도 1은 종래 기술에 따른 멀티-레벨 셀(Multi-Level Cell) 타입의 낸드 플래시 메모리의 제어 장치의 구성을 도시한 것이다.
도 1에 도시된 바와 같이, 종래의 멀티-레벨 셀 타입의 낸드 플래시 메모리의 메모리 제어 장치는, 외부 인터페이스부(10), 읽기용 버퍼(20), 쓰기용 버퍼(30), 오류 검출/정정부(40), 내부 인터페이스부(50), 제어부(60), 데이터 샘플링부(70) 및 모니터링부(80)를 포함한다.
외부 인터페이스부(10)는 외부 프로세서와 연결된 시스템 버스와의 인터페이스를 담당하는 블록으로서, 시스템 버스를 통해 외부 프로세서와 제어 신호들을 주고받고, 시스템 버스를 통해 전달받은 제어 신호들을 메모리 제어 장치 내부의 각 블록에 공급한다.
읽기용 버퍼(20)는 낸드 플래시 메모리로부터 데이터를 읽는 과정에서 읽은 데이터를 임시 저장하고, 쓰기용 버퍼(30)는 낸프 플래시 메모리로 데이터를 쓰는 과정에서 쓰고자 하는 데이터를 임시 저장한다.
오류 검출/정정부(40)는 낸드 플래시 메모리의 데이터를 읽고 쓰는 과정에서 오류를 검출하고 정정한다. 오류 검출/정정부(40)는 리드 솔로몬 인코더(Rees Solomon Encoder)(41)와 리드 솔로몬 디코더((Rees Solomon Decoder)(45)를 포함한다.
리드 솔로몬 인코더(41)는 낸드 플래시 메모리에 데이터를 쓰는 과정에서 낸드 플래시 메모리로 쓰는 데이터에 대해 오류 검출용 패러티를 부과하고, 리드 솔로몬 디코더(45)는 낸드 플래시 메모리에 데이터를 읽어올 경우에, 읽어들인 데이터와 패러티를 비교하여 오류 검출 및 정정을 수행한다.
내부 인터페이스부(50)는 낸드 플래시 메모리와의 인터페이스를 담당하는 블록으로서, CLE(Command Latch Enable), ALE(Address Latch Enable), CE(Chip Enbale), RD_EN(Read Enable), 및 WD_EN(Write Enable)과 같은 제어 신호들을 생성하고, 상기 제어 신호들의 주기 및 제어 신호 길이 정보를 외부 인터페이스부(10)에서 전달받는다.
즉, 내부 인터페이스부(50)는 낸드 플래시 메모리의 쓰기 작업시, CLE, ALE, CE, RD_EN, 및 WD_EN의 제어 신호들에 응답하여 데이터를 쓰기용 버퍼(30)로부터 낸드 플래시 메모리에 쓰고, 낸드 플래시 메모리의 읽기 작업시, CLE, ALE, CE, RD_EN, 및 WD_EN의 제어 신호들에 응답하여 낸드 플래시 메모리로부터 데이터를 읽기용 버퍼(20)로 읽어들인다.
제어부(60)는 각 블록들을 제어하는 FSM(Finite Srate Machine)으로 구현될 수 있고, 읽기 및 쓰기 등의 동작에 따라 각 블록의 데이터 흐름 및 각 블록의 동작을 제어하는 역할을 수행한다.
데이터 샘플링부(70)는 낸드 플래시 메모리로부터 입력되는 RNB(Read And Busy) 신호를 주기적으로 모니터링하여 외부 인터페이스부(10)로 공급해준다.
모니터링부(80)는 읽기용 버퍼(20) 및 쓰기용 버퍼(30)의 상태(full/empty)를 모니터링하여 외부 DMA(Direct Memory Access) 제어 장치에게 데이터의 읽기 또는 쓰기를 요청한다.
위와 같이 구성되는 낸드 플래시 메모리의 제어장치의 오류 검출/정정부(40)는 하드웨어 리드 솔로몬 코덱을 의미하지만, 그외의 구성 요소는 입출력 인터페이스에 연관된 기능을 담당하게 된다.
오류 검출/정정부(40)는 리드 솔로몬 디코더(45)에서 디코딩시 오류 정정 허용치를 초과하는 오류가 검출되는 경우에, 리드 솔로몬 디코더(45)는 디코딩 작업을 포기하게 되며, 이후의 낸드 플래시 메모리의 메모리 제어장치는 추가 동작을 수행하지 않는다.
도 2는 종래의 멀티-레벨 셀 타입의 낸드 플래시 메모리의 제어 장치의 읽기 작업시 데이터의 흐름 상태를 도시한 것이다.
도 2에 도시된 바와 같이, 종래의 낸드 플래시 메모리의 제어장치는 프로세서(95)가 낸드 플래시 메모리(91)로부터 데이터를 읽어올 경우, 내부 인터페이스부(50)를 통해 플래시 메모리(91)로부터 읽어온 데이터를 오류 검출/정정부(40)의 리드 솔로몬 디코더(45)에서 디코딩하게 된다.
이때, 리드 솔로몬 디코더(45)는 디코딩시 디코더의 오류 정정 허용치를 초과하는 오류가 검출될 경우에, 오류 정정이 불가하는 정보(ECC FAIL)를 프로세서(95)에 전달해준다.
그 후, 종래의 낸드 플래시 메모리의 메모리 제어 장치는 오류가 검출될 경우에 디코딩 작업을 포기하고 추가 동작을 수행하지 않는다는 문제점이 있다.
따라서, 외부의 프로세서에서 오류의 위치 및 개수를 확인해야하므로 외부 프로세서의 부담이 커진다.
따라서, 본 발명의 제1 목적은 메모리에서 읽어들인 데이터에 오류가 발생하여 메모리 상의 오류 위치를 확인하고자 하는 경우 외부의 프로세서의 프로세싱 부담을 줄일수 있는 메모리 제어 장치를 제공하는 것이다.
또한, 본 발명의 제2 목적은 상기 메모리 제어 장치를 가지는 메모리 시스템을 제공하는 것이다.
또한, 본 발명의 제3 목적은 상기한 메모리 제어 장치에서의 메모리의 오류 위치 탐색 과정을 제어하는 메모리의 오류 탐색 제어 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위한 본 발명의 일측면에 따른 메모리 제어 장치는, 쓰기 데이터를 임시로 저장하는 쓰기용 버퍼와, 상기 쓰기용 버퍼를 통해 외부 프로세서로부터 메모리의 소정 영역에 쓰기 위한 쓰기(WRITE) 데이터 를 전송받아 상기 쓰기 데이터를 저장하고, 상기 소정 영역의 메모리로부터 읽어온 데이터를 상기 저장된 쓰기 데이터와 비교한 후 오류 위치를 검출하여 오류 위치 탐색 정보를 산출하는 오류 검출/정정부와, 상기 저장된 쓰기 데이터를 상기 메모리의 소정 영역에 쓰고, 상기 소정 영역의 메모리로부터 데이터를 읽어와 상기 읽어온 데이터를 상기 오류 검출/정정부에 제공하는 내부 인터페이스부를 포함한다.
상기 오류 검출/정정부는, 상기 메모리의 소정 영역에 상기 쓰기 데이터를 쓸 경우에 상기 쓰기 데이터를 인코딩하는 인코더와, 메모리의 소정 영역에서 상기 데이터를 읽어올 경우에 상기 읽어온 데이터를 디코딩하고, 상기 쓰기 데이터와 상기 읽어온 데이터를 비교하여 상기 오류 위치를 검출하여 상기 오류 위치 탐색 정보를 전송하는 디코더를 포함한다.
상기 디코더의 내부에는 상기 쓰기용 버퍼로부터 제공된 상기 쓰기 데이터를 저장하는 페이지 버퍼를 포함하는데, 페이지 버퍼는 상기 디코더 외부의 상기 쓰기용 버퍼 내부에 포함되도록 구성할 수도 있다.
상기 오류 검출/정정부의 오류 위치 탐색 정보를 임시 저장하여 상기 외부 프로세서에 전달하는 오류 탐색용 버퍼를 더 포함할 수 있다.
상기 메모리 제어 장치는 상기 오류 검출/정정부로부터 상기 소정 영역의 메모리로부터 읽어온 데이터를 제공받아 임시로 저장하는 읽기용 버퍼를 더 포함할 수 있다.
상기 읽기용 버퍼는 상기 오류 검출/정정부로부터 상기 오류 위치 탐색 정보를 제공받아 임시로 저장한 후 상기 외부 프로세서에 전달하고, 상기 외부 프로세 서는 상기 오류 위치 탐색 정보에 따라 상기 메모리의 오류 영역의 위치를 확인할 수 있다. 상기 오류 검출/정정부에서 읽어온 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우에 상기 외부 프로세서는 상기 쓰기 데이터의 모든 비트가 동일한 값을 갖도록 한 후, 1페이지(page) 단위로 상기 쓰기 데이터를 순차적으로 상기 쓰기용 버퍼에 전송할 수 있다.
상기 오류 검출/정정부에서 읽어온 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우에 상기 외부 프로세서로부터 상기 쓰기용 버퍼로 전송되는 상기 쓰기 데이터는 페이지 전체의 비트 데이터가 ‘0’ 또는‘1’로 세팅될 수 있다.
상기 오류 검출/정정부는 상기 읽기 데이터 중에서 상기 쓰기 데이터의 비트데이터 값과 다른 비트데이터 값을 갖는 위치를 오류 발생 위치로 판단하여 오류 위치 탐색 정보를 산출할 수 있다. 상술한 본 발명의 제2 목적을 달성하기 위한 본 발명의 일측면에 따른 메모리 시스템은, 메모리와, 외부 프로세서로부터 쓰기(WRITE) 데이터를 전송받아 상기 쓰기 데이터를 상기 메모리의 소정 영역에 저장하고, 상기 소정 영역의 메모리로부터 읽어온 데이터를 상기 저장된 쓰기 데이터와 비교한 후 오류 위치를 검출하여 오류 위치 탐색 정보를 산출하는 메모리 제어 장치를 포함한다.
상술한 본 발명의 제3 목적을 달성하기 위한 본 발명의 일측면에 따른 메모리의 오류 탐색 제어 방법은, 외부 프로세서에서 쓰기 데이터를 메모리 제어 장치에 전송하는 단계와, 메모리 제어 장치에서 상기 쓰기 데이터를 소정의 버퍼에 저 장하고 상기 쓰기 데이터를 인코딩하여 메모리의 소정 영역에 쓰는 단계와, 메모리 제어 장치에서 상기 소정 영역의 메모리로부터 읽어들인 읽기 데이터를 디코딩하여 상기 버퍼에 저장된 쓰기 데이터와 비교하여 오류 위치를 검출하여 오류 위치 탐색 정보를 출력하는 단계를 포함한다.
또, 메모리의 오류 탐색 제어 방법은 외부 프로세서에서 상기 오류 위치 탐색 정보에 기초하여 상기 메모리의 오류 영역의 위치를 확인하는 단계를 더 포함할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것 으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 3은 본 발명의 일실시예에 따른 메모리 제어 장치가 외부 프로세서에 의한 메모리의 데이터 쓰기 과정의 구성을 도시한 것이고, 도 4는 본 발명의 다른 실시예에 따른 메모리 제어 장치가 외부 프로세서에 의한 메모리의 데이터 쓰기 과정의 구성을 도시한 것이다. 그리고, 도 5는 본 발명의 일실시예에 따른 메모리 제어 장치가 외부 프로세서에 의한 메모리의 데이터 읽기 과정의 구성을 도시한 것이며, 도 6는 본 발명의 다른 실시예에 따른 메모리 제어 장치의 구성을 도시한 것이다.
도 3 내지 도 5에 도시된 바와 같이, 본 발명의 일실시예에 따른 메모리 제어 장치(200)는 외부 인터페이스부, 쓰기용 버퍼(211), 읽기용 버퍼(213), 오류 검출/정정부(220), 내부 인터페이스부(230), 제어부, 데이터 샘플링부, 및 모니터링부를 포함한다. 여기서, 외부 인터페이스부, 제어부, 데이터 샘플링부 및 모니터링부는 도 1에 도시된 메모리 제어 장치의 구성 요소와 실질적으로 동일하므로 설명을 생략한다.
쓰기용 버퍼(211)는 도 3에 도시된 바와 같이 외부의 프로세서(300)로부터 제공된 데이터를 메모리(100)에 쓸 경우에 상기 쓰고자하는 데이터를 임시 저장한다. 또한, 쓰기용 버퍼(211)는 외부의 프로세서(300)로부터 제공된 오류 위치 탐색을 위한 쓰기(WRITE) 데이터를 임시 저장한다.
읽기용 버퍼(213)는 도 4에 도시된 바와 같이 메모리(100)로부터 데이터를 읽어올 경우에 상기 읽어온 데이터를 임시로 저장한다.
오류 검출/정정부(220)는 외부의 프로세서(300)로부터 오류 위치 탐색을 위한 쓰기(WRITE) 데이터를 쓰기용 버퍼(210)를 통하여 수신하여 메모리(100)의 소정 영역에 기록하고자 하는 쓰기 데이터를 저장하고, 메모리(100)의 상기 소정 영역에서 읽어들인 읽기(READ) 데이터를 상기 저장된 쓰기 데이터와 비교한 후 오류 위치를 검출하여 오류 위치 탐색 정보를 산출한다.
이러한 오류 검출/정정부(220)는 메모리(100)의 소정 영역에 쓰기 데이터를 쓸 경우에 쓰기 데이터를 인코딩하는 인코더(221), 메모리(100)의 소정 영역에서 데이터를 읽어올 경우에 읽은 데이터를 디코딩하는 디코더(223)를 포함한다.
디코더(223)는 쓰기용 버퍼(210)로부터 제공된 쓰기 데이터를 저장하는 페이지 버퍼(225)를 포함하고, 메모리(30)의 소정 위치에 기록된 쓰기 데이터의 비트 값과 메모리(30)의 소정 위치로부터 읽어온 데이터의 해당 비트 값을 비교하여 오류 위치를 검출하여 오류 위치 탐색 정보를 전송한다.
디코더(223)의 디코딩 동작시, 메모리(30)의 소정 위치로부터 읽어온 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우에, 외부 프로세서(300)는 오류 위치 탐색을 위한 쓰기(WRITE) 데이터를 쓰기용 버퍼(211)로 제공한다. 구체적으로, 디코더(223)에서 메모리(30)의 소정 위치로부터 읽어온 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우로 판단된 경우에, 외부 프로세서(300)는 페이지(page) 전체의 비트 데이터가 0’ 또는‘1’로 세팅된 쓰기(WRITE) 데이터를 쓰기용 버퍼(211)로 제공한다. 즉, 오류 위치 탐색을 위한 쓰기(WRITE) 데이터는 페이지(page) 전체의 비트 데이터가 0’ 또는‘1’로 세팅된 쓰기(WRITE) 데이터를 나타낸다.
페이지 버퍼(225a)는 도 3에 도시된 바와 같이 디코더(223)의 내부에 구비될 수도 있고, 또는 페이지 버퍼(225b)는 도 3에 도시된 바와 같이 디코더(223)의 내부에 구비되지 않고, 도 4에 도시된 바와 같이 디코더(223) 외부의 쓰기용 버퍼(210) 내부에 구비될 수도 있다.
내부 인터페이스부(230)는 오류 검출/정정부의 요청에 따라 메모리(100)와의 데이터 읽기/쓰기에 필요한 CLE(Command Latch Enable), ALE(Address Latch Enable), CE(Chip Enbale), RD_EN(Read Enable), 및 WD_EN(Write Enable)과 같은 제어 신호들을 생성한다.
내부 인터페이스부(230)는 상기 제어 신호들에 응답하여 쓰기용 버퍼(211)에서 공급되는 쓰기 데이터를 메모리(100)의 소정 영역에 쓰고, 메모리(100)의 소정 영역에서 상기 제어 신호들에 응답하여 데이터를 읽어들여 오류 검출/정정부(220)에 공급한다.
이하, 메모리 시스템(400)은 위에서 상술한 메모리 제어 장치(200)와 메모리(100)를 포함한다.
한편, 도 5에 도시된 바와같이, 본 발명의 다른 실시예에 따른 메모리 제어 장치(200)는 오류 검출/정정부(220)에서 산출된 오류 위치 탐색 정보를 임시 저장하여 외부의 프로세서(300)에 전달하는 오류 탐색용 버퍼(215)를 별도로 구비할 수도 있다.
이하, 본 발명의 실시예에 따른 메모리 제어 장치에서 수행되는 메모리의 오류 탐색 제어 방법에 대해 도면을 참조하여 보다 구체적으로 설명한다.
도 7은 본 발명의 실시예에 따른 메모리의 오류 탐색 제어 방법의 순서도를 도시한 것이고, 도 8 및 도 9는 본 발명의 실시예에 따른 쓰기 데이터와 읽기 데이터의 일례를 각각 도시한 것이다.
도 7을 참고하면, 본 발명의 실시예에 따른 메모리의 오류 탐색 방법은, 디코더(223)에서 메모리(30)의 소정 위치로부터 읽어온 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우로 판단된 경우에 프로세서(300)에서 는 1페이지만큼의 오류 위치 탐색용 쓰기 데이터를 순차적으로 메모리 제어 장치(200)에 전송한다.(단계 S1) 여기서, 오류 위치 탐색을 위한 쓰기(WRITE) 데이터는 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우에 도 8 및 도 9에 도시된 바와 같이 페이지(page) 전체의 비트 데이터가 0’ 또는‘1’로 세팅된 쓰기(WRITE) 데이터를 나타낸다.
낸드 플래시 메모리의 경우에, 쓰기/읽기 작업은 페이지(page) 단위로 이루어지고, 소거(erase) 작업은 블록(block) 단위로 이루어진다. 예를 들어, 낸드 플래시 메모리는 1블록이 16 페이지, 1페이지는 2Kbyte로 이루질 수 있다.
메모리 제어 장치(200)의 쓰기용 버퍼(211)로부터 오류 위치 탐색을 위해 페이지(page) 전체의 비트 데이터가 0’ 또는‘1’로 세팅된 오류 위치 탐색용 쓰기 데이터는 오류 검출/정정부(220)로 전달되고, 오류 검출 정정부(220)의 인코더(221)는 페이지 버퍼(225)에 오류 위치 탐색용 쓰기 데이터를 저장하고 해당 쓰기 데이터를 인코딩하여 내부 인터페이스부(230)에 전송한다.(단계 S2)
그러면, 내부 인터페이스부(230)는 CLE, ALE, CE, RD_EN, 및 WD_EN의 제어 신호들에 응답하여 쓰기용 버퍼(211)로부터 공급되는 오류 위치 탐색용 쓰기 데이터를 메모리(100)의 소정 영역에 쓴다.(단계 S3)
그 후, 내부 인터페이스부(230)는 메모리(100)의 상기 소정 영역에서 읽어온 읽기 데이터를 디코더(223)에 전달하고(단계 S4), 디코더(223)는 디코딩시 단계 S2에서 페이지 버퍼(225)에 저장된 오류 위치 탐색용 쓰기 데이터와 상기 읽기 데이터를 비교한 후에 오류 위치 탐색 정보를 산출하여 읽기용 버퍼(213)에 전송한 다.(단계 S5~S8)
오류 위치 탐색용 쓰기 데이터의 전체 비트데이터가 ‘1’로 채워진 경우에, 페이지 버퍼(225)는 읽기 데이터 중에서 ‘1’이 아니라 ‘0’으로 읽히는 비트 위치가 오류 발생 위치로 판별하고(단계 S6, S7), 이렇게 판별된 위치를 오류 위치 탐색 정보로 산출하게 된다.(단계 S8) 예를 들어, 오류 위치 탐색용 쓰기 데이터와 읽기 데이터를 XOR 연산하여 ‘1’이 발생되는 비트 위치를 오류 발생 위치로 판별할 수 있다.
또는, 페이지 버퍼(225)는 오류 위치 탐색용 쓰기 데이터의 모든 비트데이터가 ‘0’으로 이루어진 경우에, 읽기 데이터 중에서 ‘1’로 읽히는 비트 위치를 오류 발생 위치로 판별할 수도 있다.
이렇게 하여, 읽기용 버퍼(213)는 프로세서(300)로 해당 페이지의 오류 위치 탐색 정보를 전송하고, 프로세서(300)는 오류 위치 탐색 정보에 따라 오류의 위치 정보를 읽어가면서 메모리(100)의 오류 영역의 위치를 확인한다.
위와 같은 방식으로, 메모리 제어 장치(200)는 페이지 단위로 메모리(100)의 모든 블록, 또는 프로세서(300)에서 지정한 영역에 대한 오류 위치 탐색을 완료한다.(단계 S9)
오류 위치 탐색 정보는 읽기용 버퍼(213)를 통하여 프로세서(300)으로 제공될 수 도 있고, 읽기용 버퍼(213) 버퍼와는 별도로 오류 탐색용 버퍼(215)를 설치하여 오류 탐색용 버퍼(215)를 통하여 프로세서(300)으로 제공될 수도 있다.(도 5 참조)
본 발명의 실시예에 따른 메모리 제어 장치(memory controller)와의 인터페이스 방식이 호환 가능하다면, 본 발명의 실시예에 적용되는 메모리 제어 장치(memory controller)는 낸드형 플래시 메모리(NAND Type Flash Memory) 제어 장치에만 한정되는 것은 아니며, 외부 프로세서와 메모리간 데이터를 메모리 제어 장치(memory controller)를 통하여 읽고 쓰는 경우의 다른 메모리 제어 장치(memory controller) 및 메모리 시스템에도 적용될 수 있다. 낸드형 플래시 메모리 제어 장치 중에서도 오류 검출/정정을 위해 사용되는 코덱의 정의에 따라 멀티-레벨 타입(Multi-Level Cell) 낸드형 플래시 메모리 제어 장치/싱글-레벨 타입(Single-Level Cell) 낸드형 플래시 메모리 제어 장치에 적용될 수 있다. 싱글-레벨 타입의 낸드형 플래시 메모리 제어 장치에 적용할 경우 싱글-레벨 타입 낸드형 플래시 메모리 제어 장치는 리드 솔로몬 인코더/디코더 대신에 CRC(Cyclic Redundancy Checking) 인코더/디코더를 사용한다.
따라서, 본 발명의 실시예에서는 디코더의 오류 정정 허용치를 초과한 오류가 발생한 경우에, 메모리 제어 장치가 쓰기 데이터와 읽기 데이터를 비교하여 오류 탐색을 수행함으로써 외부 프로세서에서 직접 메모리의 오류 위치를 확인하기 위하여 시스템 메모리를 점유할 필요가 없어 시스템 메모리를 효율적으로 이용할 수 있고, 프로세서의 부담을 덜어주면서 메모리의 사용 가능한 영역을 확보할 수 있다.
본 발명에서 사용되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례에 따라 달라질 수 있 으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.
상기와 같은 메모리 제어 장치 및 메모리의 오류 탐색 제어 방법에 따르면, 디코더의 오류 정정 허용치를 초과하는 오류가 검출되는 경우에 외부의 프로세서가 아닌 메모리 제어 장치가 오류 위치 탐색 과정을 수행함으로써 외부의 프로세서의 부담을 덜어주면서 효율적으로 메모리를 제어할 수 있는 효과가 있다.
또한, 상기와 같은 메모리 제어 장치 및 메모리의 오류 탐색 제어 방법에 따르면, 오류 위치 확인을 위해 쓰기 데이터와 읽기 데이터를 비교할 경우에 비교할 데이터들을 시스템 메모리에 저장할 필요가 없어 시스템 메모리를 효율적으로 이용할 수 있는 효과가 있다.
상기와 같은 메모리 제어 장치 및 메모리의 오류 탐색 제어 방법에 따르면, 기존의 메모리 제어 장치의 설계를 크게 벗어나지 않는 구조이므로 하드웨어 구현이 용이하다는 효과가 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 쓰기 데이터를 임시로 저장하는 쓰기용 버퍼;
    상기 쓰기용 버퍼를 통해 외부 프로세서로부터 메모리의 소정 영역에 쓰기 위한 쓰기(WRITE) 데이터를 전송받아 상기 쓰기 데이터를 저장하고, 상기 소정 영역의 메모리로부터 읽어온 데이터를 상기 저장된 쓰기 데이터와 비교한 후 오류 위치를 검출하여 오류 위치 탐색 정보를 산출하는 오류 검출/정정부; 및
    상기 저장된 쓰기 데이터를 상기 메모리의 소정 영역에 쓰고, 상기 소정 영역의 메모리로부터 데이터를 읽어와 상기 읽어온 데이터를 상기 오류 검출/정정부에 제공하는 내부 인터페이스부를 포함하는 메모리 제어 장치.
  2. 제1항에 있어서,
    상기 오류 검출/정정부는,
    상기 메모리의 소정 영역에 상기 쓰기 데이터를 쓸 경우에 상기 쓰기 데이터를 인코딩하는 인코더; 및
    상기 메모리의 소정 영역에서 상기 데이터를 읽어올 경우에 상기 읽어온 데이터를 디코딩하고, 상기 쓰기 데이터와 상기 읽어온 데이터를 비교하여 상기 오류 위치를 검출하여 상기 오류 위치 탐색 정보를 전송하는 디코더를 포함하는 메모리 제어 장치.
  3. 제2항에 있어서,
    상기 디코더의 내부에는 상기 쓰기용 버퍼로부터 제공된 상기 쓰기 데이터를 저장하는 페이지 버퍼를 포함하는 메모리 제어장치.
  4. 제1항에 있어서,
    상기 오류 검출/정정부의 오류 위치 탐색 정보를 임시 저장하여 상기 외부 프로세서에 전달하는 오류 탐색용 버퍼를 더 포함하는 메모리 제어 장치.
  5. 제1항에 있어서,
    상기 오류 검출/정정부로부터 상기 소정 영역의 메모리로부터 읽어온 데이터를 제공받아 임시로 저장하는 읽기용 버퍼를 더 포함하는 것을 특징으로 하는 메모리 제어 장치.
  6. 제5항에 있어서,
    상기 읽기용 버퍼는 상기 오류 검출/정정부로부터 상기 오류 위치 탐색 정보를 제공받아 임시로 저장한 후 상기 외부 프로세서에 전달하고, 상기 외부 프로세서는 상기 오류 위치 탐색 정보에 따라 상기 메모리의 오류 영역의 위치를 확인하는 것을 특징으로 하는 메모리 제어 장치.
  7. 제1항에 있어서,
    상기 오류 검출/정정부에서 읽어온 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우에 상기 외부 프로세서는 상기 쓰기 데이터의 모든 비트가 동일한 값을 갖도록 한 후, 1페이지(page) 단위로 상기 쓰기 데이터를 순차적으로 상기 쓰기용 버퍼로 전송하는 것을 특징으로 하는 메모리 제어 장치.
  8. 제7항에 있어서,
    상기 오류 검출/정정부에서 읽어온 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우에 상기 외부 프로세서로부터 상기 쓰기용 버퍼로 전송되는 상기 쓰기 데이터는 페이지 전체의 비트 데이터가 ‘0’ 또는‘1’로 세팅되는 것을 특징으로 하는 메모리 제어 장치.
  9. 제7항에 있어서,
    상기 오류 검출/정정부는 상기 읽기 데이터 중에서 상기 쓰기 데이터의 비트데이터 값과 다른 비트데이터 값을 갖는 위치를 오류 발생 위치로 판단하여 오류 위치 탐색 정보를 산출하는 것을 특징으로 하는 메모리 제어 장치.
  10. 메모리; 및
    외부 프로세서로부터 쓰기(WRITE) 데이터를 전송받아 상기 쓰기 데이터를 상기 메모리의 소정 영역에 저장하고, 상기 소정 영역의 메모리로부터 읽어온 데이터를 상기 저장된 쓰기 데이터와 비교한 후 오류 위치를 검출하여 오류 위치 탐색 정 보를 산출하는 메모리 제어 장치를 포함하는 메모리 시스템.
  11. 제10항에 있어서,
    상기 메모리 제어 장치는,
    쓰기 데이터를 임시로 저장하는 쓰기용 버퍼;
    상기 쓰기용 버퍼를 통해 외부 프로세서로부터 메모리의 소정 영역에 쓰기 위한 쓰기(WRITE) 데이터를 전송받아 상기 쓰기 데이터를 저장하고, 상기 메모리로부터 읽어온 데이터를 상기 저장된 쓰기 데이터와 비교한 후 오류 위치를 검출하여 오류 위치 탐색 정보를 산출하는 오류 검출/정정부; 및
    상기 쓰기 데이터를 상기 메모리의 소정 영역에 쓰고, 상기 소정 영역의 메모리로부터 데이터를 읽어와 상기 읽어온 데이터를 상기 오류 검출/정정부에 제공하는 내부 인터페이스부를 포함하는 메모리 시스템.
  12. 제11항에 있어서,
    상기 오류 검출/정정부는,
    상기 메모리의 소정 영역에 상기 쓰기 데이터를 쓸 경우에 상기 쓰기 데이터를 인코딩하는 인코더; 및
    상기 메모리의 소정 영역에서 상기 데이터를 읽어올 경우에 상기 읽어온 데이터를 디코딩하고, 상기 쓰기 데이터와 읽어온 데이터를 비교하여 상기 오류 위치를 검출하여 상기 오류 위치 탐색 정보를 전송하는 디코더를 포함하는 메모리 시스 템.
  13. 제12항에 있어서,
    상기 디코더의 내부에는 상기 쓰기용 버퍼로부터 제공된 상기 쓰기 데이터를 저장하는 페이지 버퍼를 포함하는 메모리 시스템.
  14. 제11항에 있어서,
    상기 오류 검출/정정부의 오류 위치 탐색 정보를 임시 저장하여 상기 외부 프로세서에 전달하는 오류 탐색용 버퍼를 더 포함하는 메모리 시스템.
  15. 제11항에 있어서,
    상기 오류 검출/정정부로부터 상기 소정 영역의 메모리로부터 읽어온 데이터를 제공받아 임시로 저장하는 읽기용 버퍼를 더 포함하는 것을 특징으로 하는 메모리 시스템.
  16. 제15항에 있어서,
    상기 읽기용 버퍼는 상기 오류 검출/정정부로부터 상기 오류 위치 탐색 정보를 제공받아 임시로 저장한 후 상기 외부 프로세서에 전달하고, 상기 외부 프로세서는 상기 오류 위치 탐색 정보에 따라 오류의 위치 정보를 읽어가면서 상기 메모리의 오류 영역의 위치를 확인하는 것을 특징으로 하는 메모리 시스템.
  17. 제16항에 있어서,
    상기 오류 검출/정정부에서 읽어온 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우에 상기 외부 프로세서는 상기 쓰기 데이터의 모든 비트가 동일한 값을 갖도록 한 후, 상기 쓰기 데이터를 순차적으로 상기 쓰기용 버퍼에 전송하는 것을 특징으로 하는 메모리 시스템.
  18. a) 외부 프로세서에서 쓰기 데이터를 메모리 제어 장치에 전송하는 단계;
    b) 상기 메모리 제어 장치에서 상기 쓰기 데이터를 소정의 버퍼에 저장하고 상기 쓰기 데이터를 인코딩하여 메모리의 소정 영역에 쓰는 단계; 및
    c) 상기 메모리 제어 장치에서 상기 소정 영역의 메모리로부터 읽어들인 읽기 데이터를 디코딩하여 상기 소정의 버퍼에 저장된 쓰기 데이터와 비교하여 오류 위치를 검출하여 오류 위치 탐색 정보를 출력하는 단계를 포함하는 메모리의 오류 탐색 제어 방법.
  19. 제18항에 있어서,
    d) 상기 외부 프로세서에서 상기 오류 위치 탐색 정보에 기초하여 상기 메모리의 오류 영역의 위치를 확인하는 단계를 더 포함하는 메모리의 오류 탐색 제어 방법.
  20. 제18항에 있어서,
    상기 a) 단계는 상기 소정 영역의 메모리로부터 읽어들인 읽기 데이터를 디코딩한 결과 상기 디코딩된 읽기 데이터의 페이지당 오류의 개수가 자동 정정 가능한 개수를 초과하는 경우에 상기 외부 프로세서에서 상기 쓰기 데이터의 페이지 전체의 비트 데이터를 동일한 값을 갖도록 한 후, 1페이지(page) 단위로 상기 쓰기 데이터를 순차적으로 상기 메모리의 제어 장치에 전송하는 것을 특징으로 하는 메모리의 오류 탐색 제어 방법.
  21. 제20항에 있어서,
    상기 c) 단계는 상기 읽기 데이터 중에서 상기 쓰기 데이터의 비트 값과 다른 비트 값을 갖는 위치를 오류 발생 위치로 판단하여 오류 위치 탐색 정보를 산출하는 것을 특징으로 하는 메모리의 오류 탐색 제어 방법.
KR1020060074690A 2006-08-08 2006-08-08 메모리 제어 장치, 이를 가지는 메모리 시스템 및 메모리의오류 탐색 제어 방법 KR20080013316A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060074690A KR20080013316A (ko) 2006-08-08 2006-08-08 메모리 제어 장치, 이를 가지는 메모리 시스템 및 메모리의오류 탐색 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060074690A KR20080013316A (ko) 2006-08-08 2006-08-08 메모리 제어 장치, 이를 가지는 메모리 시스템 및 메모리의오류 탐색 제어 방법

Publications (1)

Publication Number Publication Date
KR20080013316A true KR20080013316A (ko) 2008-02-13

Family

ID=39341089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074690A KR20080013316A (ko) 2006-08-08 2006-08-08 메모리 제어 장치, 이를 가지는 메모리 시스템 및 메모리의오류 탐색 제어 방법

Country Status (1)

Country Link
KR (1) KR20080013316A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139975B1 (ko) * 2009-05-28 2012-05-02 가부시끼가이샤 도시바 메모리 시스템 및 데이터 전송 방법
US9224501B2 (en) 2013-03-13 2015-12-29 Samsung Electronics Co., Ltd. Method of operating memory device, memory device using the same, and memory system including the device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139975B1 (ko) * 2009-05-28 2012-05-02 가부시끼가이샤 도시바 메모리 시스템 및 데이터 전송 방법
US9224501B2 (en) 2013-03-13 2015-12-29 Samsung Electronics Co., Ltd. Method of operating memory device, memory device using the same, and memory system including the device

Similar Documents

Publication Publication Date Title
US7159069B2 (en) Simultaneous external read operation during internal programming in a flash memory device
US8347179B2 (en) Selective storage of additional inversion data or EDC data
EP2187315B1 (en) Method for accessing data in flash memory and data accessing controller
JP4925659B2 (ja) アクセス時間が減少したフラッシュメモリ装置
KR20160066019A (ko) 데이터 메모리 디바이스 및 인터페이스 에러 검출 및 처리 논리를 갖는 제어기
US20150154111A1 (en) Apparatus and method of offloading processing from a data storage device to a host device
US20080163023A1 (en) ECC controller for use in flash memory device and memory system including the same
JP2004311010A (ja) エラー訂正機能を有したフラッシュメモリ装置
US8341491B2 (en) System and method for providing data integrity in a non-volatile memory system
US9063879B2 (en) Inspection of non-volatile memory for disturb effects
KR20130077890A (ko) 정정 불가능한 에러를 해결하는 하이브리드 에러 정정 코딩
US20100241932A1 (en) Error detector/corrector, memory controller, and semiconductor memory device
US8381085B2 (en) Semiconductor memory device and data processing method thereof
US20080082872A1 (en) Memory controller, memory system, and data transfer method
US9043672B2 (en) Memory controller, storage device, and memory control method
US20100138588A1 (en) Memory controller and a method of operating an electrically alterable non-volatile memory device
US10353852B2 (en) Memory system that stores data redundantly
KR20180086816A (ko) 사전-검사된 에러율에 따른 적응형 에러정정을 수행하는 메모리장치 및 전자장치와, 메모리장치의 동작방법
TWI473103B (zh) 快閃記憶體儲存裝置及其不良儲存區域的判定方法
CN115050410B (zh) 可擦除非易失性存储器的控制装置、系统以及控制芯片
JP2009181425A (ja) メモリモジュール
KR20080013316A (ko) 메모리 제어 장치, 이를 가지는 메모리 시스템 및 메모리의오류 탐색 제어 방법
KR20080114208A (ko) 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법
US9710193B2 (en) Method of detecting memory modules, memory control circuit unit and storage apparatus
US9208863B1 (en) Memory system and method of controlling memory system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application