KR20080011598A - 액정표시장치와 이의 제조방법 - Google Patents

액정표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR20080011598A
KR20080011598A KR1020060072357A KR20060072357A KR20080011598A KR 20080011598 A KR20080011598 A KR 20080011598A KR 1020060072357 A KR1020060072357 A KR 1020060072357A KR 20060072357 A KR20060072357 A KR 20060072357A KR 20080011598 A KR20080011598 A KR 20080011598A
Authority
KR
South Korea
Prior art keywords
pixel
electrode
electrode layer
cutout
gate line
Prior art date
Application number
KR1020060072357A
Other languages
English (en)
Inventor
김강우
조선아
엄윤성
유승후
도희욱
문현철
유혜란
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060072357A priority Critical patent/KR20080011598A/ko
Priority to US11/779,598 priority patent/US20080024713A1/en
Publication of KR20080011598A publication Critical patent/KR20080011598A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치와 이의 제조방법에 관한 것이다. 본 발명에 따른 액정표시장치는, 제1기판, 제2기판 및 상기 제1기판과 상기 제2기판 사이에 위치하는 액정을 포함하며, 제1기판은, 제1절연기판과; 제1절연기판 상에 상호 나란히 연장되어 있는 복수의 게이트선과; 게이트선과 절연 교차하여 화소영역을 정의하는 복수의 데이터선과; 게이트선을 따라 형성되어 있는 테두리가 데이터선을 따라 형성되어 있는 테두리보다 더 길도록 화소영역에 형성되어 있는 복수의 제1전극층과; 게이트선 상의 제1전극층 사이에 형성되어 있는 제2전극층을 포함하는 것을 특징으로 한다. 이에 의하여, VA모드에서 게이트선과 화소전극에 동일한 극성의 전압이 인가되는 경우 발생되는 텍스처(Texture)를 최소화할 수 있다.

Description

액정표시장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD OF THE SAME}
도 1는 본 발명에 따르는 박막트랜지스터 기판의 배치도에 공통전극을 나타낸 도면이며,
도 2은 도 1의 Ⅱ-Ⅱ’를 따른 단면도이고,
도 3는 도 1의 Ⅲ-Ⅲ’를 따른 단면도이며,
도 4는 본 발명에 따르는 제2전극층을 개략적으로 도시한 도면이고,
도 5a 내지 도 5c는 게이트선에 인접한 화소에서 텍스처가 발생되는 현상을 설명하기 위한 도면이고,
도 6a 내지 도 6c은 본 발명에 따르는 액정표시장치의 텍스처 감소 효과를 설명하기 위한 도면이며,
도 7a 내지 도 7c는 본 발명에 따르는 액정표시장치의 제조방법을 설명하기 위한 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
10 : 액정패널 100 : 제1기판
121 : 게이트선 141a, 141b : 데이터선
161 : 제1전극층 162 : 제2전극층
165 : 제1화소 절개부 166 : 제2화소 절개부
200 : 제2기판 211 : 제2절연기판
250 : 공통전극 251 : 제1공통전극 절개부
252 : 제2공통전극 절개부
본 발명은, 액정표시장치와 이의 제조방법에 관한 것으로, 보다 상세하게는, 하나의 화소를 복수의 도메인으로 분할하여 광시야각을 구현할 수 있는 액정표시장치와 이의 제조방법에 관한 것이다.
평판표시장치(flat panel display)로서 널리 사용되는 액정표시장치(LIQUID CRYSTAL DISPLAY)는 CRT에 비하여 얇고 가볍고 또한 소모전력이 작은 장점을 가지고 있어 많이 사용되고 있다.
액정표시장치는 서로 대향하는 전극 사이의 전위차에 의하여 생성된 전계를 변화시켜 액정의 배열상태를 제어하고, 액정의 배열상태에 따라 빛의 투과율을 조절하여 화상을 형성하는 장치이다.
이러한 액정표시장치는 액정패널을 포함하다. 그리고, 액정패널은 게이트선과, 데이터선과, 박막 트랜지스터와, 화소전극이 형성되어 있는 박막 트랜지스터 기판과; 컬러필터층과, 공통전극이 형성되어 있는 컬러필터 기판; 및 이들 사이에 위치하는 액정을 포함한다.
일반적으로, 액정표시장치는 게이트 온 전압과 게이트 오프 전압이 게이트선에 주기적으로 반복하여 인가되고, 이와 함께 양극성 전압과 음극성 전압이 화소전극에 반복하여 인가되면서 구동된다. 여기서 일반적으로 게이트 오프 전압은 음의 극성을 가지며, 게이트 온 전압은 양의 극성을 갖는 전압이다.
그러나, VA모드에서 게이트선에 게이트 오프 전압이 인가되고 화소전극에 음극성 전압이 인가된 경우, 게이트선에서 발생되는 전계와 화소전극 사이의 개구부에 의하여 발생된 프린지 필드의 간의 방향이 반대가 되어 화소의 내부에서 액정이 서로 거동을 방해하여 광의 투과율이 상대적으로 낮아서 어둡게 보이는 텍스처(Texture)가 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 게이트선과 화소전극에 동일한 극성의 전압이 인가되는 경우 발생되는 텍스처(Texture)를 최소화할 수 있는 액정표시장치와 이의 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 제1기판, 제2기판 및 제1기판과 제2기판 사이에 위치하는 액정을 포함하며, 제1기판은, 제1절연기판과; 제1절연기판 상에 상호 나란히 연장되어 있는 복수의 게이트선과; 게이트선과 절연 교차하여 화소영역을 정의하는 복수의 데이터선과; 게이트선을 따라 형성되어 있는 테두리가 데이터선을 따라 형성되어 있는 테두리보다 더 길도록 화소영역에 형성되어 있는 복수의 제1전극층과; 게이트선 상의 제1전극층 사이에 형성되어 있는 제2전극층을 포함하 는 것을 특징으로 하는 액정표시장치에 의하여 달성된다.
여기서, 제2전극층은 게이트선을 커버하면서 게이트선을 따라 형성되어 있을 수 있으며, 게이트선은 제2전극층의 하부에 위치하며 제2전극층의 영역 내에 마련되어 있을 수 있다.
그리고, 제2전극층은 게이트선보다 같거나 큰 폭을 가질 수 있다.
또한, 제2전극층의 폭은 게이트선의 폭보다 1㎛ 내지 4㎛ 더 클 수 있다.
그리고, 제1전극층과 제2전극층은 동시에 형성되어 있을 수 있다.
또한, 제2전극층은 외곽에 위치하는 데이터선의 일측에 데이터선과 나란히 형성되어 있는 연결부를 더 포함하며, 제2전극층은 연결부로부터 연장되어 있을 수 있다.
여기서, 복수의 제1전극층은 하나의 화소를 이루는 제1화소전극, 제2화소전극 및 제3화소전극을 포함하며, 제1화소전극, 제2화소전극 및 제3화소전극은 각각 서로 다른 게이트선에 연결되어 있을 수 있다.
그리고, 제1화소전극, 제2화소전극 및 제3화소전극 중 2개는 동일한 상기 데이터선에 연결되어 있을 수 있다.
또한, 제1화소전극, 제2화소전극 및 제3화소전극은 순차적으로 구동될 수 있다.
그리고, 각각의 제1전극층에는 제1 전극층을 복수의 도메인으로 구분하는 제1화소 절개부 및 제2화소 절개부가 마련되어 있을 수 있다.
여기서, 데이터선은 제1전극층을 사이에 두고 상호 나란히 배치되어 있는 제1데이터선과 제2데이터선을 포함하며, 제1화소 절개부 및 제2화소 절개부는 제1데이터선 및 제2데이터선과 나란하게 형성되어 있고, 제1화소 절개부는 제2화소 절개부보다 제1데이터선에 인접하여 위치할 수 있다.
그리고, 제1 내지 제3화소전극 각각은 제1데이터선과 제1화소 절개부 사이에 위치하는 제1도메인과, 제1화소 절개부와 제2화소 절개부 사이에 위치하는 제2도메인과, 2화소 절개부와 제2데이터선 사이에 위치하는 제3도메인을 포함할 수 있다.
또한, 제2기판은 공통전극을 포함하며, 공통전극에는 제1화소 절개부에 대응하는 제1공통전극 절개부와, 제3도메인에 대응하는 위치에 제2화소 절개부의 연장방향에 가로방향으로 형성되어 있는 제2공통전극 절개부가 마련되어 있을 수 있다.
여기서, 액정은VA(Vertical Alignment)모드일 수 있다.
본 발명의 목적은, 액정을 포함하며, 상호 나란히 연장되어 있는 복수의 게이트선과; 게이트선과 절연 교차하여 화소영역을 정의하는 복수의 데이터선과; 게이트선을 따라 형성되어 있는 테두리가 데이터선을 따라 형성되어 있는 테두리보다 더 길도록 화소영역에 형성되어 있는 복수의 화소전극과, 게이트선에 대응하여 화소전극 사이에 형성되어 있는 차폐부를 갖는 전극층을 포함하는 것을 특징으로 하는 액정표시장치에 의하여 달성된다.
여기서, 차폐부는 게이트선에서 생성되어 액정으로 유입되는 전기장의 세기를 약화시킬 수 있다.
그리고, 차폐부의 폭은 게이트선의 폭과 같거나 클 수 있다.
또한, 차폐부는 게이트선을 커버하면서 게이트선을 따라 연장되어 있을 수 있다.
그리고, 화소전극과 차폐부는 동일한 재질로 이루어질 수 있다.
본 발명의 다른 목적은, 절연기판을 마련하는 단계와; 절연기판 상에 복수의 게이트선을 형성하는 단계와; 게이트선 상에 게이트선과 절연 교차하여 화소영역을 정의하도록 복수의 데이터선을 형성하는 단계와; 화소영역에 게이트선을 따라 형성되어 있는 테두리가 데이터선을 따라 형성되어 있는 테두리보다 더 길도록 복수의 제1전극층을 형성하는 단계와; 제1전극층 사이에 게이트선을 덮도록 제2전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법에 의하여 달성된다.
여기서, 제2전극층은 게이트선보다 같거나 큰 폭을 가지도록 형성될 수 있다.
그리고, 제1전극층과 제2전극층은 동시에 형성될 수 있다.
또한, 제1전극층에는 제1전극층을 복수의 도메인으로 구분하는 제1화소 절개부 및 제2화소 절개부가 마련되어 있으며, 제2전극층은 제1화소 절개부 및 제2화소 절개부와 동시에 형성될 수 있다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하겠다. 이하에서 어떤 막(층)이 다른 막(층)의 ‘상부에’형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우 도 포함한다.
본 발명의 제1실시예에 따른 액정패널(10)은, 도2에 도시된 바와 같이, 박막트랜지스터 기판(제1기판, 100)과 이에 대면하고 있는 컬러필터 기판(제2기판, 200), 그리고 이들 사이에 위치하고 있는 액정(300)을 포함한다.
우선, 박막 트랜지스터 기판(100)에 대하여 설명하면 다음과 같다.
도1 및 도2에 도시된 바와 같이, 제1절연기판(111) 위에는 상호 나란히 연장되어 있는 복수의 게이트 배선(121, 122)이 형성되어 있다. 게이트 배선(121, 122)은 금속 단일층 또는 다중층일 수 있다. 게이트 배선(121, 122)은 가로방향으로 연장되어 있는 게이트선(121) 및 게이트선(121)에서 폭이 확장되어 후술할 박막트랜지스터를 이루는 게이트 전극(122)을 포함한다. 여기서, 게이트선(121)은 후술할 제2전극층(162)의 하부에 위치하며, 제2전극층(162)의 영역 내에 마련되어 있다.
제1 절연기판(111)위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연막(131)이 게이트 배선(121, 122)을 덮고 있다.
게이트 전극(122)의 게이트 절연막(131) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(132)이 형성되어 있으며, 반도체층(132)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항 접촉층(133)이 형성되어 있다. 소스전극(142b)과 드레인 전극(143b) 사이의 채널부에서는 저항 접촉층(133)이 제거되어 있다.
저항 접촉층(133) 및 게이트 절연막(131) 위에는 복수의 데이터 배선(141a, 141b, 142a, 142b, 143a, 143b)이 형성되어 있다. 여기서, 복수의 데이터 배선(141a, 141b, 142a, 142b, 143a, 143b)은 후술할 제1전극층(161)을 사이에 두고 상호 나란하게 배치되어 있는 제1데이터 배선(141a, 142a, 143a)과 제2데이터 배선(141b, 142b, 143b)을 포함한다. 데이터 배선(141a, 141b, 142a, 142b, 143a, 143b)역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선(141a, 141b, 142a, 142b, 143a, 143b)은 세로방향으로 형성되어 게이트선(121)과 교차하여 화소영역을 정의하는 데이터선(141a, 141b), 데이터선(141a, 141b)으로부터 분기되어 저항 접촉층(133)의 상부까지 연장되어 있는 소스전극(142a, 412b), 소스전극(142a, 142b)과 분리되어 있으며 소스전극(142a, 142b)의 반대쪽 저항 접촉층(133) 상부에 형성되어 있는 드레인 전극(143a, 143b)을 포함한다.
도2에 도시된 바와 같이, 데이터 배선(141a, 141b, 142a, 142b, 143a, 143b) 및 이들이 가리지 않는 반도체층(132)의 상부에는 보호막(151)이 형성되어 있다. 보호막(151)에는 드레인 전극(143a, 143b)을 드러내는 접촉구(153)가 형성되어 있다. 여기서, 보호막(151)은 SiNx, SiO2와 같은 무기물질로 이루어질 수 있으며, 유기물질로도 이루어질 수 있다.
보호막(151)의 상부에는 전극층(161, 162)이 형성되어 있다. 여기서, 전극층(161, 162)은 화소영역에 형성되어 있는 제1전극층(161)과, 제1전극층(161) 사이에 게이트선(121)을 따라 형성되어 있는 제2전극층(162)을 포함한다. 전극층(161, 162)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 제1전극층(161)과 제2전극층(162)은 동일한 재질로, 동시에 형 성된다.
제1전극층(161)은 게이트선(121)의 연장방향을 따라 길게 마련된 대략 직사각형 형상의 화소전극(pixel electrode)이다. 도1에 도시된 바와 같이, 데이터선(141a, 141b) 연장방향으로 인접 배치된 3개의 제1전극층(161)이 하나의 화소를 이룬다. 즉, 제1화소전극, 제2화소전극 및 제3화소전극이 하나의 화소를 이룬다. 도1에 도시된 바와 같이, 하나의 화소를 이루는 각 제1전극층(161)은 서로 다른 게이트선(121)에 연결되어 있다. 제1 및 제2데이터선(141a, 141b)의 연장방향을 따라 배치되어 있는 복수의 제1전극층(161)은 제1데이터선(141a)과 제2데이터선(141b)에 교대로 연결되어 있다. 그리고, 하나의 화소를 이루는 제1전극층(161)은 순차적으로 구동된다. 종래에는 하나의 화소를 이루는 3개의 제1전극층(161)이 게이트선(121) 연장방향으로 배치되어 있으며, 각 제1전극층(161)은 서로 다른 게이트선(121)에 연결되었다. 본 발명에 따르면 동일한 화소 수를 구현하기 위해, 게이트선(121)은 종래의 3배로 증가하며, 데이터선(141a, 141b)은 1/3로 감소하게 된다.
각각의 제1전극층(161)은 일체로 마련되어 있으나, 제1전극층(161)에 형성된 제1화소 절개부(165)와 제2화소 절개부(166)에 의하여 복수의 도메인으로 구분된다. 제1화소 절개부(165)와 제2화소 절개부(166)는 제1데이터선 및 제2데이터선(141a, 141b)과 나란하게 형성되어 있으며, 제1화소 절개부(165)는 제2화소 절개부(166)보다 제1데이터선(141a)에 인접하여 위치하고 있다. 이러한 제1화소 절개부(165)와 제2화소 절개부(166)에 의하여 제1전극층(161)은 제1데이터선(141a)과 제1화소 절개부(165) 사이에 위치하는 제1도메인(161a)과, 제1화소 절개부(165)와 제2화소 절개부(166) 사이에 위치하는 제2도메인(161b)과, 제2화소 절개부(166)와 제2데이터선(141b) 사이에 위치하는 제3도메인(161c)을 포함한다. 제1전극층(161)은 접촉구(153)를 통해 드레인 전극(143a, 413b)과 전기적으로 연결되어 있다.
도1 및 도3에 도시된 바와 같이, 게이트선(121) 상의 제1전극층(161) 사이에는 복수의 제2전극층(162)이 형성되어 있다. 제2전극층(162)는 게이트선(121)을 커버하면서 게이트선(121)을 따라 형성되어 있다. 즉, 제2전극층(162)은 제2전극층(162)의 영역 내에 게이트선(121)이 포함되도록 배치되어 있으며, 제2전극층(162)의 폭(d2)은 게이트선(121)의 폭(d1)보다 같거나 크다. 예를 들어, 전극층(162)의 폭(d2)은 게이트선(121)의 폭(d1)보다 1㎛ 내지 4㎛ 정도 크게 마련될 수 있다. 이러한 제2전극층(162)은 게이트선(121)에서 생성되는 전기장을 차폐하기 위한 차폐부로서, 더욱 구체적으로, 게이트선(121)에서 생성되어 액정(300)으로 유입되는 전기장의 세기를 약화시키는 역할을 한다. 제2전극층(162)이 게이트선(121)에서 발생되는 전기장의 세기를 약화시키는 원리에 대하여는 후술하겠다.
일 실시예로 도4에 도시된 바와 같이, 이러한 제2전극층(162)은 복수의 제2전극층(162)을 연결하는 연결부(163)를 더 포함한다. 이는 연결부(163)을 통하여 복수의 제2전극층(162)이 동일한 전압을 인가 받기 위한 구조이다. 즉, 연결부(163)가 외부로부터 전압을 인가 받아, 이를 복수의 제1전극층(162)으로 전달 한다. 연결부(163)는 화상이 형성되지 않는 제1절연기판(110)의 외곽에 위치한다.
이어 컬러필터 기판(200)에 대하여 설명하겠다.
도2및 도3에 도시된 바와 같이, 제2절연기판(211) 위에 블랙매트릭스(221) 가 형성되어 있다. 블랙매트릭스(221)는 일반적으로 적색, 녹색 및 청색 필터 사이를 구분하며, 제1기판(100)에 위치하는 박막 트랜지스터로의 직접적인 광조사를 차단하는 역할을 한다. 블랙 매트릭스(221)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.
컬러필터층(231)은 블랙 매트릭스(221)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러필터층(231)은 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터층(231)은 통상 감광성 유기물질로 이루어져 있다.
컬러필터층(231)과 컬러필터층(231)이 덮고 있지 않은 블랙 매트릭스(221)의 상부에는 오버코트막(241)이 형성되어 있다. 오버코트막(241)은 컬러필터층(231)을 평탄화하면서, 컬러필터층(231)을 보호하는 역할을 하며 통상 아크릴계 에폭시 재료가 많이 사용된다.
오버코트막(241)의 상부에는 공통전극(250)이 형성되어 있다. 공통전극(250)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(250)은 제1기판(100)의 제1전극층(161)과 함께 액정(300)에 직접 전압을 인가한다. 공통전극(250)에는 공통전극 절개부(251, 252)가 형성되어 있다. 공통전극 절개부(251, 252)는 제1전극층(161)의 제1 및 제2화소 절개부(165, 166)와 함께 액정(300)을 다수의 영역으로 나누는 역할을 한다. 공통전극(250)에 형성된 공통전극 절개부(251, 252)는 제1화소 절개부(165)에 대응하는 제1공통전극 절개부(251)와, 제3도메인(161c)에 대응하는 위치에 제2화소 절개부(166)의 연장방향에 가로방향을 형성되어 있는 제2공통전극 절개부(252)를 포함한다.
제1 기판(100)과 제2 기판(200)의 사이에는 액정(300)이 위치한다. 액정(300)은 VA(vertically aligned)모드로서, 복수의 액정분자로 이루어져 있다. 액정분자는 전압이 가해지지 않은 상태에서는 길이방향이 수직을 이루고 있다. 전압이 가해지면 액정분자는 유전율 이방성이 음이기 때문에 전기장에 대하여 수직방향으로 눕는다. 그런데 제1 및 제2화소 절개부(165, 166)과 제1 및 제2공통전극 절개부(251, 252)이 형성되어 있지 않으면, 액정분자는 눕는 방위각이 결정되지 않아서 여러 방향으로 무질서하게 배열하게 되고, 배향 방향이 다른 경계면에서 전경선(disclination line)이 생긴다. 제1 및 제2화소 절개부(165, 166)와 제1 및 제2공통전극 절개부(251, 252)는 액정(300)에 전압이 걸릴 때 프린지 필드를 만들어 액정 배향의 방위각을 결정해 준다. 또한 액정(300)은 제1 및 제2화소 절개부(165, 166)와 제1 및 제2공통전극 절개부(251, 252)의 배치에 따라 다중영역으로 나누어진다.
이하에서는 도면을 참조하여 상술한 구조에 의하여 텍스처(Texture)가 발생되는 현상과, 본 발명에 따르는 액정표시장치에서 텍스처가 감소되는 원리에 대하여 설명한다. 도5a는 단일 게이트 온전압 인가시의 시뮬레이션 결과를 나타낸 것으로, 하나의 게이트선(121)을 중심으로 복수의 프레임에서 게이트선(121)과 제1전극층(161)의 전압 변화를 개략적으로 도시한 그래프이다.
상술한 바와 같이, 제1기판(100)에 마련된 게이트선(121)과 제1 및 제2데이터선(141a, 141b)은 서로 교차하면서 화소영역을 정의하며, 화소영역에 형성되어 있는 각 제1전극층(161)은 박막트랜지스터에 연결되어 있다. 도5a에 도시되 바와 같이, 복수의 게이트선(121)에는 게이트 온전압(Von)이 순차적으로 인가되어, 게이트선(121)에 연결된 박막트랜지스터를 턴온시킨다. 박막트랜지스터가 턴온되면 데이터선(141a, 141b)을 통해 인가된 데이터 전압(Vd)이 화소전극인 제1전극층(161)에 충전된다. 즉, 양극성 데이터 전압(Vd(+))이 인가되는 제1전극층(161)에는 양극성 게이트 온전압(Von(+))이 공급되고, 음극성 데이터 전압(Vd(-))이 인가되는 제1전극층(161)에는 음극성 게이트 온전압(Von(-))이 공급된다. 그리고, 데이터 전압(Vd)은, 도5a와 같이, 프레임 별로 극성을 달리하여 인가된다.
여기서, 제1전극층(161)에 인가된 데이터 전압(Vd)은 게이트 전극(122)과 소스 전극(142a, 142b) 간의 기생 용량에 의해 강하되어 화소 전압(Vp)을 형성한다. 데이터 전압(Vd)과 화소 전압(Vp) 간의 전압 차이를 킥백 전압(Vkb)이라 한다.
도5b와 도5c는 동일한 조건에서 제1전극층(161)에 다른 극성의 전압이 인가된 경우에 액정(300)의 배열 상태를 설명하기 위한 단면도이다. 구체적으로, 도5b는 공통전극(250)에 0V전압(Vcom)이 인가되고, 제1전극층(161)에는 +6V의 전압(Vp)이 인가되며, 게이트선(121)에는 -7V의 전압(Voff)이 인가되는 경우이다. 그리고, 도5c는 제1전극층(161)에 인가되는 화소전압(Vp)이 -6V로 변환된 경우이다. 즉, 도5b는 도5a의 ‘N’구간이고, 도5c는 도5a의 ‘M’구간일 때의 공통전극(250), 제1전극층(161), 게이트선(121)을 개략적으로 도시한 단면도이다.
상술한 바와 같은 액정표시장치의 구동에서, 도5b에 도시된 바와 같이 게이트선(121)과 제1전극층(161)에 서로 다른 극성의 전압이 인가되는 경우에, 공통전극 절개부(252)와 제1전극층(161) 사이의 개구부(x)에 의하여 형성된 프린지 필드(fringe field)의 방향과 게이트선(121)의 전계의 방향이 동일하여 액정 내부에 텍스처(Texture)가 발생하지 않는다.
그러나, 도5c에 도시된 바와 같이 게이트선(121)과 제1전극층(161)에 동일한 극성의 전압이 인가된 경우, 게이트선(121)에서 발생되는 전계와 제1전극층(161) 사이의 개구부(x)에 의하여 발생된 프린지 필드의 간의 방향이 반대가 되어 제1전극층(161)의 내부에서 액정(300)이 서로 거동을 방해하여, ‘T’와 같은 광의 투과율이 상대적으로 낮아서 어둡게 보이는 텍스처(Texture)가 발생한다.
이에, 본 발명에서는 게이트선(121)과 제1전극층(161)에 동일한 극성의 전압이 인가된 경우 발생되는 텍스처를 감소시키기 위하여, 도1 및 도3과 같이, 게이트선(121) 상에 게이트선(121)에서 발생되는 전계를 차폐하는 제2전극층(162)을 더 형성하였다. 제2전극층(162)에 의하여 액정(300)을 유입되는 전계의 세기가 약화되어 프린지 필드와 전계의 방향이 동일해져 텍스처가 감소된다. 즉, 도1에 도시된 바와 같이, 하나의 화소 내에서 액정분자들은 화살표방향으로 동일하게 배열되기 때문에 액정분자들 간의 간섭이 최소화된다. 이에 따라, 광투과율이 개선되며, 텍스처가 감소된다.
이하에서는, 도6a 내지 도6c를 참조하여, 텍스처가 감소되는 효과에 대하여 살펴본다. 도6a는 제2전극층(162)의 폭(d2)이 게이트선(161)의 폭(d1)보다 작은 경 우이고, 도6b는 제2전극층(162)의 폭(d2)이 게이트선(161)의 폭(d1)과 동일한 경우이며, 도6c는 제2전극층(162)의 폭(d2)이 게이트선(161)의 폭(d1)보다 큰 경우이다. 도6a 내지 도6c에서 하부에 그림은 액정(300)의 배열상태를 나타내는 단면도이고, 상부의 그림은 각각의 경우에 광투과율을 측정한 것이다.
도6a에 도시된 바와 같이, 제2전극층(162)의 폭(d2)이 게이트선(161)의 폭(d1)보다 작은 경우 제2전극층(162)가 게이트선(121)에서 발생되는 전계를 효과적으로 차폐하지 못하여 여전히 텍스처(T)가 발생되고 있음을 확인할 수 있다. 그리고, 텍스처(T)가 발생된 영역에서 광투과율이 감소된 것을 확인할 수 있다.
한편, 제2전극층(162)의 폭(d2)과 게이트선(161)의 폭(d1)과 동일한 경우에는, 도6c에 도시된 바와 같이, 게이트선(121)에서 발생되는 전계를 막아주어 텍스처의 발생이 감소되었음을 확인할 수 있다. 그리고, 도6c와 같이, 제2전극층(162)의 폭(d2)이 게이트선(161)의 폭(d1)보다 큰 경우, 도6b와 비교하여 광투과율이 낮은 부분의 폭이 감소되었음을 확인할 수 있다. 즉, 제2전극층(162)의 폭(d2)이 게이트선(161)의 폭(d1)보다 큰 경우 텍스처가 발생하지 않을 뿐만 광투과율이 향상됨을 확인할 수 있다.
그러므로, 제2전극층(162)은 게이트선(121)보다 같거나 큰 폭을 갖도록 마련되는 것이 바람직하다. 여기서, 제1기판(100)과 제2기판(200)의 오정렬에 따른 차폐효과를 고려하여, 제2전극층(162)은 게이트선(121)보다 1㎛ 내지 4㎛정도 더 큰 폭을 갖도록 형성되는 것이 바람직하다.
이하에서는, 본 발명에 따르는 액정표시장치를 제조하는 방법에 대하여 설 명한다. 더욱 구체적으로, 제2전극층을 갖는 박막트랜지스터 기판의 제조방법에 대하여 설명한다. 이하의 설명에서는 공지의 방법과 구별되는 특징적인 부분만 발췌하여 설명하기로 하며, 설명이 생략된 부분은 공지의 방법에 따른다.
우선, 공지의 방법에 따라, 도7a에 도시된 바와 같이, 제1절연기판(111) 상에 소정의 폭(d1)갖는 게이트선(121)과, 이를 덮는 게이트 절연막(131)과, 게이트 절연막(131)을 덮고 있는 보호막(151)을 형성한다.
이어, 도7b에 도시된 바와 같이, 보호막(151) 상에 도전물질을 도포하여 도전물질층(160)을 형성한다. 여기서 도전물질은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명의 도전성 금속산화물일 수 있다. 그리고, 도전물질을 을 보호막(151) 상에 형성하는 방법으로는 스퍼터링(sputtering) 방법이 적용될 수 있다.
다음, 도전물질층(160)을 패터닝하여, 도7c의 제1전극층(161)과 제2전극층(162)을 동시에 형성한다. 도전물질층(160)의 패터닝은 사진식각공정 또는 에칭공정을 이용할 수 있다. 여기서, 제2전극층(162)는 제1전극층(161) 사이에 하부의 게이트선(121)을 덮도록 형성되는 것이 게이트선(121)에서 발생되는 전계를 효과적으로 차폐하기 위하여 바람직하다. 또한, 제2전극층(162)의 폭(d2)는 게이트선(121)의 폭(d1)보다 같거나 크도록 형성하는 것이 광투과율을 개선하여 텍스처를 감소시키기에 바람직하다. 그리고, 도시되지 않았으나, 제1전극층(161)에는 제1전극층(161)을 복수의 도메인으로 구분하는 제1화소 절개부(165, 도1참조) 및 제2화소 절개부(166, 도1참조)가 마련되어 있으며, 제2전극층(162)은 제1화소 절개 부(165, 도1참조) 및 상기 제2화소 절개부(166, 도1참조)와 동시에 형성된다.
이상 설명한 바와 같이, 본 발명에 따르면, VA모드에서 게이트선과 화소전극에 동일한 극성의 전압이 인가되는 경우 발생되는 텍스처(Texture)를 최소화할 수 있는 액정표시장치와 이의 제조방법이 제공된다.

Claims (23)

  1. 제1기판, 제2기판 및 상기 제1기판과 상기 제2기판 사이에 위치하는 액정을 포함하는 액정표시장치에 있어서,
    상기 제1기판은,
    제1절연기판과;
    상기 제1절연기판 상에 상호 나란히 연장되어 있는 복수의 게이트선과;
    상기 게이트선과 절연 교차하여 화소영역을 정의하는 복수의 데이터선과;
    상기 게이트선을 따라 형성되어 있는 테두리가 상기 데이터선을 따라 형성되어 있는 테두리보다 더 길도록 상기 화소영역에 형성되어 있는 복수의 제1전극층과;
    상기 게이트선 상의 상기 제1전극층 사이에 형성되어 있는 제2전극층을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서,
    상기 제2전극층은 상기 게이트선을 커버하면서 상기 게이트선을 따라 형성되어 있으며,
    상기 게이트선은 상기 제2전극층의 하부에 위치하며, 상기 제2전극층의 영역 내에 마련되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    상기 제2전극층은 상기 게이트선보다 같거나 큰 폭을 갖는 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서,
    상기 제2전극층의 폭은 상기 게이트선의 폭보다 1㎛ 내지 4㎛ 더 큰 것을 특징으로 하는 액정표시장치.
  5. 제3항에 있어서,
    상기 제1전극층과 상기 제2전극층은 동시에 형성되는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서,
    상기 제2전극층은 외곽에 위치하는 상기 데이터선의 일측에 상기 데이터선과 나란히 형성되어 있는 연결부를 더 포함하며,
    상기 제2전극층은 상기 연결부로부터 연장되어 있는 것을 특징으로 하는 액정표시장치.
  7. 제5항에 있어서,
    상기 복수의 제1전극층은 하나의 화소를 이루는 제1화소전극, 제2화소전극 및 제3화소전극을 포함하며,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 각각 서로 다른 상기 게이트선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극 중 2개는 동일한 상기 데이터선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  9. 제7항에 있어서,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 순차적으로 구동되는 것을 특징으로 하는 액정표시장치.
  10. 제7항에 있어서,
    각각의 상기 제1전극층에는 상기 제1 전극층을 복수의 도메인으로 구분하는 제1화소 절개부 및 제2화소 절개부가 마련되어 있는 것을 특징으로 하는 액정표시장치.
  11. 제10항에 있어서,
    상기 데이터선은 상기 제1전극층을 사이에 두고 상호 나란히 배치되어 있는 제1데이터선과 제2데이터선을 포함하며,
    상기 제1화소 절개부 및 상기 제2화소 절개부는 상기 제1데이터선 및 상기 제2데이터선과 나란하게 형성되어 있고,
    상기 제1화소 절개부는 상기 제2화소 절개부보다 상기 제1데이터선에 인접하여 위치하는 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서,
    상기 제1 내지 제3화소전극 각각은 상기 제1데이터선과 상기 제1화소 절개부 사이에 위치하는 제1도메인과, 상기 제1화소 절개부와 상기 제2화소 절개부 사이에 위치하는 제2도메인과, 상기 2화소 절개부와 상기 제2데이터선 사이에 위치하는 제3도메인을 포함하는 것을 특징으로 하는 액정표시장치.
  13. 제12항에 있어서,
    상기 제2기판은 공통전극을 포함하며,
    상기 공통전극에는 상기 제1화소 절개부에 대응하는 제1공통전극 절개부와, 상기 제3도메인에 대응하는 위치에 상기 제2화소 절개부의 연장방향에 가로방향으로 형성되어 있는 제2공통전극 절개부가 마련되어 있는 것을 특징으로 하는 액정표시장치.
  14. 제13항에 있어서,
    상기 액정은VA(Vertical Alignment)모드인 것을 특징으로 하는 액정표시장치.
  15. 액정을 포함하는 액정표시장치에 있어서,
    상호 나란히 연장되어 있는 복수의 게이트선과;
    상기 게이트선과 절연 교차하여 화소영역을 정의하는 복수의 데이터선과;
    상기 게이트선을 따라 형성되어 있는 테두리가 상기 데이터선을 따라 형성되어 있는 테두리보다 더 길도록 상기 화소영역에 형성되어 있는 복수의 화소전극과, 상기 게이트선에 대응하여 상기 화소전극 사이에 형성되어 있는 차폐부를 갖는 전극층을 포함하는 것을 특징으로 하는 액정표시장치.
  16. 제15항에 있어서,
    상기 차폐부는 상기 게이트선에서 생성되어 상기 액정으로 유입되는 전기장의 세기를 약화시키는 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서,
    상기 차폐부의 폭은 상기 게이트선의 폭과 같거나 큰 것을 특징으로 하는 액정표시장치.
  18. 제16항에 있어서,
    상기 차폐부는 상기 게이트선을 커버하면서 상기 게이트선을 따라 연장되어 있는 것을 특징으로 하는 액정표시장치.
  19. 제18항에 있어서,
    상기 화소전극과 상기 차폐부는 동일한 재질로 이루어진 것을 특징으로 하는 액정표시장치.
  20. 절연기판을 마련하는 단계와;
    상기 절연기판 상에 복수의 게이트선을 형성하는 단계와;
    상기 게이트선 상에 상기 게이트선과 절연 교차하여 화소영역을 정의하도록 복수의 데이터선을 형성하는 단계와;
    상기 화소영역에 상기 게이트선을 따라 형성되어 있는 테두리가 상기 데이터선을 따라 형성되어 있는 테두리보다 더 길도록 복수의 제1전극층을 형성하는 단계와;
    상기 제1전극층 사이에 상기 게이트선을 덮도록 제2전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 제20항에 있어서,
    상기 제2전극층은 상기 게이트선보다 같거나 큰 폭을 가지도록 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  22. 제21항에 있어서,
    상기 제1전극층과 상기 제2전극층은 동시에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  23. 제21항에 있어서,
    상기 제1전극층에는 상기 제1전극층을 복수의 도메인으로 구분하는 제1화소 절개부 및 제2화소 절개부가 마련되어 있으며,
    상기 제2전극층은 상기 제1화소 절개부 및 상기 제2화소 절개부와 동시에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020060072357A 2006-07-31 2006-07-31 액정표시장치와 이의 제조방법 KR20080011598A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060072357A KR20080011598A (ko) 2006-07-31 2006-07-31 액정표시장치와 이의 제조방법
US11/779,598 US20080024713A1 (en) 2006-07-31 2007-07-18 Liquid crystal display and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072357A KR20080011598A (ko) 2006-07-31 2006-07-31 액정표시장치와 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20080011598A true KR20080011598A (ko) 2008-02-05

Family

ID=38985858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072357A KR20080011598A (ko) 2006-07-31 2006-07-31 액정표시장치와 이의 제조방법

Country Status (2)

Country Link
US (1) US20080024713A1 (ko)
KR (1) KR20080011598A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120299803A1 (en) * 2011-05-24 2012-11-29 Apple Inc. Pixel-to-pixel coupling in displays
US20130135546A1 (en) * 2011-11-25 2013-05-30 Ltd. Beijing Boe Optoelectronics Technology Co. Array substrate and liquid crystal panel

Also Published As

Publication number Publication date
US20080024713A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
JP5727120B2 (ja) 液晶表示装置
KR101392160B1 (ko) 액정표시장치
KR101323412B1 (ko) 액정표시장치 및 그 제조 방법
KR20080054228A (ko) 액정표시장치
KR101310309B1 (ko) 표시패널
JP5429776B2 (ja) 液晶表示パネル
KR20180126756A (ko) 액정표시장치
JP2017111396A (ja) 表示装置
KR102040084B1 (ko) 표시 장치
JP5681269B2 (ja) 液晶表示パネル
KR101310381B1 (ko) 수평 전계형 액정표시장치
KR20080046042A (ko) 표시 패널
KR20120130582A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20080025872A (ko) 액정표시장치
JP2004258652A (ja) 液晶表示装置
KR20090100912A (ko) 액정표시패널
TWI432862B (zh) 液晶面板及其畫素結構
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20080011598A (ko) 액정표시장치와 이의 제조방법
KR20080022355A (ko) 액정표시장치
KR101282402B1 (ko) 액정표시장치
KR102190766B1 (ko) 액정 표시 장치
KR20090012712A (ko) 액정표시장치와 액정표시장치의 제조방법
KR20060062908A (ko) 액정 표시 패널
US10627682B2 (en) Liquid crystal display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid