KR20080011134A - 인지 무선 애플리케이션의 다중 해상도 스펙트럼 검출을위한 디지털 웨이블릿 생성기용 시스템, 방법 및 장치 - Google Patents

인지 무선 애플리케이션의 다중 해상도 스펙트럼 검출을위한 디지털 웨이블릿 생성기용 시스템, 방법 및 장치 Download PDF

Info

Publication number
KR20080011134A
KR20080011134A KR1020070076048A KR20070076048A KR20080011134A KR 20080011134 A KR20080011134 A KR 20080011134A KR 1020070076048 A KR1020070076048 A KR 1020070076048A KR 20070076048 A KR20070076048 A KR 20070076048A KR 20080011134 A KR20080011134 A KR 20080011134A
Authority
KR
South Korea
Prior art keywords
memory
wavelet basis
wavelet
digital
analog
Prior art date
Application number
KR1020070076048A
Other languages
English (en)
Other versions
KR100887154B1 (ko
Inventor
송태중
박종민
허영식
임규태
이창호
이정석
김기홍
이성수
김학선
조이 라스카
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20080011134A publication Critical patent/KR20080011134A/ko
Application granted granted Critical
Publication of KR100887154B1 publication Critical patent/KR100887154B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0004—Modulated-carrier systems using wavelets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0006—Assessment of spectral gaps suitable for allocating digitally modulated signals, e.g. for carrier allocation in cognitive radio

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Abstract

본 발명은 다중 해상도 스펙트럼 검출(Multi-Resolution Spectrum Sensing)을 위한 신축적인 스펙트럼 검출 해상도를 제공하는데 사용되는 디지털 웨이블릿(digital wavelet)을 제공한다. 본 발명의 일실시형태는 멀티 포인트(multi-point) 또는 멀티 레이트(multi-rate) 디지털 웨이블릿 생성기를 제공한다. 이들 디지털 웨이블릿 생성기는 동일한 하드웨어 자원을 최적으로 사용할 수 있게 하며, 다양한 웨이블릿 베이시스가 메모리 어드레싱 스킴(memory addressing scheme) 또는 클럭 속도를 변경함으로써 생성될 수 있다.
스펙트럼 검출, 웨이블릿 베이시스, 메모리, 어드레싱, 클럭

Description

인지 무선 애플리케이션의 다중 해상도 스펙트럼 검출을 위한 디지털 웨이블릿 생성기용 시스템, 방법 및 장치{SYSTEMS, METHODS, AND APPARATUSES FOR DIGITAL WAVELET GENERATORS FOR MULTI-RESOLUTION SPECTRUM SENSING OF COGNITIVE RADIO APPLICATIONS}
본 발명은 일반적으로 디지털 웨이블릿(wavelet) 생성기에 관한 것이다.
이지 무선(Cognitive Radio: CR) 시스템에서 스펙트럼 검출은 핵심이 되는 기능이다. 신축적인 스펙트럼 검출 해상도(resolution)를 제공하기 위해, 웨이블릿(wavelet) 베이시스(basis)가 하나 또는 그 이상의 스펙트럼 검출 해상도를 조정하기 위해 사용될 수 있다. 웨이블릿 베이시스를 생성하기 위해 사용된 종래의 웨이블릿 생성기는, 복수의 사전결정된 웨이블릿 베이시스를 개별적으로 저장해야 하고, 웨이블릿 베이시스의 해상도를 쉽게 변경할 수 없다는 점에서 제약을 갖는다. 더하여, 종래의 웨이블릿 생성기는 많은 비용과 처리 시간을 포함하는 복잡한 하드웨어를 요구하기도 한다. 따라서, 당 기술분야에서는 더욱 신축적인 디지털 웨이블릿 생성기가 요구되고 있다.
본 발명은, 신축적인 스펙트럼 검출 해상도(resolution)를 제공할 수 있는 웨이블릿 생성 방법 및 웨이블릿 생성기를 제공하는데 그 목적이 있다.
본 발명의 일실시형태에 따르면, 메모리의 복수의 열(row) 중 하나에서 고해상도(high-resolution) 웨이블릿 베이시스의 복수의 디지털화된 데이터 포인트 각각을 저장하는 단계, 어드레스 스킵 간격(address skip interval)에 기반하여 상기 메모리의 상기 복수의 열 중 스킵되는 열과 스킵되지 않는 열을 결정하는 단계, 상기 메모리의 스킵되지 않는 열 각각으로부터 디지털화된 데이터 포인트를 회수하는 단계, 및 클럭 주파수에 따라 상기 스킵되지 않는 열 각각으로부터 회수된 디지털화된 데이터 포인트를 처라하여 아날로그 웨이블릿 베이시스(analog wavelet basis)를 생성하는 단계를 포함하는 멀티 포인트(multi-point) 디지털 웨이블릿 생성 방법을 제공하며, 상기 아날로그 웨이블릿 베이시스의 길이(duration)는 상기 어드레스 스팁 간격 및 클럭 주파수 중 적어도 일부에 기반하여 결정된다.
본 발명의 다른 실시형태에 따르면, 메모리의 복수의 열 중 하나에서 고해상도 웨이블릿 베이시스의 복수의 디지털화된 데이터 포인트 각각을 저장하는 단계, 클럭 주파수를 결정하는 단계, 상기 메모리의 각 열으로부터 디지털화된 데이터 포인트를 회수하는 단계, 및 상기 결정된 클럭 주파수에 따라 상기 각 열으로부터 회 수된 디지털화된 데이터 포인트를 처리하여 아날로그 웨이블릿 베이시스를 생성하는 단계를 포함하는 멀티 레이트(multi-rate) 디지털 웨이블릿 생성 방법을 제공하며, 상기 아날로그 웨이블릿 베이시스의 길이는 상기 클럭 주파수가 증가함에 따라 감소된다.
본 발명의 또 다른 실시형태에 따르면, 고해상도 웨이블릿 베이시스의 복수의 디지털화된 데이터 포인트 각각을 복수의 열 중 하나에 저장하는 메모리, 상기 메모리의 상기 복수의 열중 스킵되는 열과 스킵되지 않는 열을 결정하는 어드레스 스킵 간격을 갖는 어드레싱 스킴(scheme), 상기 메모리의 스킵되지 않는 열으로부터 디지털화된 데이터 포인트를 회수하고, 상기 스킵되지 않은 열 각각으로부터 회수된 디지털화된 데이터 포인트를 처리하여 아날로그 웨이블릿 베이시스를 생성하는 디지털-아날로그 변환기(DAC)를 포함하는 멀티 포인트 디지털 웨이블릿 생성기를 제공하며, 상기 아날로그 웨이블릿 베이시스의 길이는 상기 어드레스 스킵 간격 및 클럭 주파수 중 적어도 일부에 기반하여 결정된다.
본 발명의 또 다른 실시형태에 따르면, 고해상도 웨이블릿 베이시스의 복수의 디지털화된 데이터 포인트 각각을 복수의 열 중 하나에 저장하는 메모리, 선택가능한 클럭 주파수를 갖는 클럭, 및 상기 메모리의 각 열으로부터 상기 디지털화된 데이터 포인트를 회수하고, 상기 선택된 클럭 주파수에 따라 각 열으로부터 회수된 디지털화된 데이터 포인트를 처리하여 아날로그 웨이블릿 베이시스를 생성하는 디지털-아날로그 변환기를 포함하는 멀티 레이트 디지털 웨이블릿 생성기를 제공하며, 상기 아날로그 웨이블릿 베이시스의 길이는 상기 클럭 주파수가 증가함에 따라 감소된다.
본 발명에 따른 디지털 웨이블릿 생성기는 하드웨어 자원을 최적으로 사용할 수 있으며, 메모리 어드레싱 스킴(memory addressing scheme) 또는 클럭 속도 만을 변경함으로써 다양한 웨이블릿 베이시스를 생성할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 기술할 것이다. 이하의 설명에서 본 발명의 모든 실시형태가 개시되는 것은 아니다. 본 발명은 매우 다양한 형태로 구현될 수 있으며, 여기에 개시되는 실시형태에 한정되는 것으로 해석되어서는 안된다. 본 실시형태들은 출원을 위한 법적 요구사항들을 충족시키기 위해 제공되는 것이다. 동일한 구성요소에는 전체적으로 동일한 참조부호가 사용된다.
전반적인 동작 환경
도 1은 본 발명의 일실시형태에 따른 다중 해상도 스펙트럼 검출(Mulit-Resolution Spectrum Sensing: MRSS)를 제공하는 시스템(100) 내의 디지털 웨이블릿 생성기(Digital Wavelet Generator: DWG)(114)의 동작 환경의 일례를 도시한다. 특히, 도 1의 시스템(100)은 일반적으로 안테나(102), 증폭기(104), 웨이블릿 펄스 생성기(106), 아날로그 상관기(108a, 108b) 매체 접근 제어(Medium Access Control: MAC) 모듈(110) 및 타이밍 제어(112)를 포함할 수 있다. 상기 시스템의 구성은 도 1에 도시된 것에 한정되지 않는다.
본 발명의 일실시형태에 따르면, 상기 안테나(102)는, 예를 들어 수 MHz 내지 수백 GHz 범위의 넓은 주파수 범위에서 동작할 수 있는 광대역 안테나일 수 있다. 본 발명의 일실시형태에 따르면, 상기 안테나(102)는 전방향성 안테나일 수 있다. 상기 증폭기(104)는 저잡음 증폭기(LNA) 및/또는 가변 이득 증폭기(VGA)일 수 있으며, 본 발명의 범위 내에서 다른 형식의 증폭기가 사용될 수 있다. 상기 웨이블릿 펄스 생성기(106)는, 디지털 웨이블릿 생성기(114), 국부 발진기(116), 90° 위상 시프터와 같은 위상 시프터(118), 및 곱셈기(120a, 120b)를 포함할 수 있다. 상기 아날로그 상관기(108a)는 곱셈기(122), 적분기(124), 샘플/홀드 회로(S/H circuit)(136), 증폭기(138), 및 아날로그-디지털 변환기(ADC)(140)를 포함할 수 있다. 상기 타이밍 제어(112)는 상기 웨이블릿 펄스 생성기(106), 아날로그 상관기(108a, 108b)에 의해 사용되는 타이밍 신호를 제공할 수 있다.
도 1을 참조하면, 상기 웨이블릿 생성기(114)는 웨이블릿 베이시스(w(t))의 체인(chain)를 생성할 수 있다. 이후에 상세하게 설명되는 것과 같이, 이 웨이블릿 베이시스(w(t))에 관련된 해상도는 본 발명의 일실시형태에 따라 변동될 수 있다. 웨이블릿 베이시스(w(t))는, 예를 들어 직교 캐리어(orthogonal carrier)와 같은 국부 발진기(LO)(116) 주파수를 갖는 캐리어를 이용하여 각각의 곱셈기(120a, 120b)를 통해 변조될 수 있다. 예를 들어, 본 발명의 일실시형태에 따르면, 직교 캐리어는 I- 및 Q- 사인파 캐리어(fLO(t))를 포함할 수 있다. I- 및 Q- 사인파 캐리어(fLO(t))에서, I-성분 신호는 Q-성분 신호와 진폭(magnitude)은 동일하고 위상 시프터(118)에 의해 위상은 90° 차이를 갖는다. 상기 웨이블릿 펄스 생성기(106)에 의해 출력되는 변조된 웨이블릿 베이시스(w(t))의 체인은 각각의 곱셈기(122, 132)에 의해 시변동(time-variant) 입력 신호(x(t))와 곱셈되거나 결합되어 아날로그 적분기(124, 134) 각각으로 입력되는 아날로그 상관 출력 신호를 형성한다. 도 1에 도시된 바와 같이, 시변동 입력 신호는 증폭기(104)에 의해 선택적으로 먼저 증폭될 수 있다. 상기 아날로그 적분기(124, 134)는 각각의 아날로그 상관값(z(t))를 결정하여 출력하며, 이 아날로그 상관값(z(t))은 각각의 샘플/홀드 회로(126, 136), 증폭기(128, 138) 및 아날로그-디지털 변환기(130, 140)을 이용하여 디지털화됨으로써 각각의 샘플링된 값(sI,k 및 sQ,k)을 생성한다. 본 발명의 일실시형태에 따르면, 상기 매체 접근 제어 모듈(110)은,
Figure 112007055153864-PAT00001
와 같이 상기 샘플링된 값(sI,k 및 sQ,k)에 대한 제곱근을 취함으로써 상기 샘플링된 값(sI,k 및 sQ,k)의 크기(pk)를 결정한다. 본 발명의 일실시형태에 따르면, 상기 크기(pk)가 소정의 임계 레벨보다 큰 경우, 매체 접근 제어 모듈(110)은 의미있는 간섭자(interferer)가 수신된 것으로(즉, 특정 검출 스펙트럼이 차지된 것으로) 결정할 수 있다.
이하 더욱 상세하게 설명되는 바와 같이, 상기 웨이블릿 생성기(114)는 몇가 지 형태로 구현될 수 있다. 제1 실시형태에 따르면, 상기 웨이블릿 생성기(114)는 멀티 포인트(multi-point) 디지털 웨이블릿 생성기일 수 있다. 상기 멀티 포인트 디지털 웨이블릿 생성기는 일정한 클럭 주파수에서 제공되는 포인트의 수를 조정함으로써 생성되는 웨이블릿 베이시스의 해상도를 조정할 수 있다. 포인트의 수는 디지털 웨이블릿 베이시스 데이터 포인트를 저장하는 메모리의 어드레싱 스킴(scheme)을 변경함으로써 조정될 수 있다. 한편, 제2 실시형태에 따르면, 상기 웨이블릿 생성기(114)는 멀티 레이트(multi-rate) 디지털 웨이블릿 생성기일 수 있다. 상기 멀티 레이트 디지털 웨이블릿 상성기는 일정한 수의 포인트를 제공하지만 클럭 주파수를 변경함으로써 생성되는 웨이블릿 베이시스의 해상도를 조정할 수 있다.
상기 멀티 포인트 디지털 웨이블릿 생성기 및 멀티 레이트 디지털 웨이블릿 생성기에 대해 이하에서 더욱 상세하게 설명하기로 한다. 상기 멀티 포인트 디지털 웨이블릿 생성기 및 멀티 레이트 디지털 웨이블릿 생성기의 특징은 다른 실시형태에서 결합될 수도 있다. 예를 들어, 본 발명의 일실시형태에 따른 디지털 웨이블릿 생성기는 포인트의 수 및 클럭 주파수를 모두 조정하도록 제공될 수 있다. 따라서, 이하에 설명되는 실시형태는 본 발명의 전체적인 범위를 제한하고자 하는 것이 아니다.
멀티 포인트 디지털 웨이블릿 생성기
본 발명의 일실시형태에 따르면, 도 1의 상기 웨이블릿 생성기(114)는 도 2a 및 도 2b에 도시된 것과 같이 멀티 포인트 디지털 웨이블릿 생성기(MP-DWG)가 적용 될 수 있다. 더욱 상세하게, 상기 멀티 포인트 디지털 웨이블릿 생성기는, 도 2a에 도시된 것과 같이 정밀 웨이블릿 베이시스(precise wavelet basis)(216)를 제공하는 메모리 어드레싱 스킴(scheme)을 제공하거나, 도 2b에 도시된 것과 같이 비정밀 웨이블릿 베이시스(sprase wavelet basis)(218)를 제공하는 메모리 어드레싱 스킴을 제공할 수 있다. 도 2a의 정밀 웨이블릿 베이시스(216)는, 도 2b의 비정밀 웨이블릿 베이시스(218) 보다 더 높은 해상도를 가질 수 있으며, 따라서 더 많은 포인트를 가질 수 있다. 도 2a 및 도 2b에 도시된 정밀 웨이블릿 베이시스(216)와 비정밀 웨이블릿 베이시스 각각은 예시적인 것으로 다른 형태의 정밀 웨이블릿 베이시스 및 비정밀 웨이블릿 베이시스는 다른 주파수에서 더 적은 또는 더 많은 포인트를 포함할 수 있다.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 일실시형태에 따른 멀티 포인트 디지털 웨이블릿 생성기는 메모리(202), 디지털-아날로그 변환기(DAC)(204) 및 필터(206)를 포함할 수 있다. 본 발명의 일실시형태에 따르면, 상기 메모리(202)는 하나 또는 그 이상의 임의 접근 메모리(RAM) 또는 읽기 전용 메모리(ROM)의 형태를 포함할 수 있다. 상기 메모리(202)는, 하드 드라이브와 같은 자기 저장 장치, 이동식 저장 장치, 휘발성 또는 비휘발성 메모리 장치 등을 포함하는 다른 저장 수단을 포함할 수도 있다. 디지털 웨이블릿 생성기에 대해, 메모리(202)는 웨이블릿 베이시스(w(t))를 생성하는 데 사용되는 고해상도 웨이블릿과 관련된 디지털 웨이블릿 데이터 포인트를 저장하는데 사용될 수 있다. 더욱 상세하게, 고해상도 웨이블릿 베이시스 내 포인트는 메모리(202)의 각 열(row)에 저장될 수 있다.
디지털 웨이블릿 생성기가 동작하는 동안, 메모리(202)에 저장된 상기 디지털 웨이블릿 베이시스 데이터 포인트는 디지털-아날로그 변환기(204)에 출력되거나 제공될 수 있다. 상기 디지털-아날로그 변환기(204)는 디지털 웨이블릿 베이시스 데이터 포인트를 디지털 형식에서 아날로그 형식으로 변환할 수 있다. 상기 디지털-아날로그 변환기(204)는 필터(206)로 아날로그 웨이블릿 베이시스를 출력하거나 제공하고, 상기 필터(206)는 필터링된 아날로그 웨이블릿 베이시스(w(t))를 출력한다. 본 발명의 일실시형태에 따르면, 상기 필터(206)는, 예를 들어 저역 통과 재구성(reconstruction) 필터와 같은 재구성 필터일 수 있으며, 디지털-아날로그 변환기(204)의 출력으로부터 매끄러운(smooth) 아날로그 웨이블릿 베이시스(w(t))를 생성할 수 있다. 필터(206) 및 필터의 컷오프(cut-off) 주파수의 선택은 웨이블릿 베이시스(w(t))의 원하는 해상도 및 디지털-아날로그 변환기(204)와 메모리(202)의 동작 파라미터에 의존할 수 있다.
필터(206)에 의한 각각의 웨이블릿 베이시스(w(t)) 출력은 관련된 수평 해상도(Nhor) 및 수직 해상도(Nver)를 포함할 수 있다. 상기 웨이블릿 베이시스(w(t))의 수평 해상도(Nhor)는 각 웨이블릿 베이시스(w(t))에 제공된 포인트 수에 기초를 둔 것일 수 있다. 본 발명의 일실시형태에 따르면, 최대 수평 해상도(Nhor)는 메모리(202)의 깊이(depth)(208)(예를 들어, 열(row)의 개수)에 기초를 둔 것일 수 있다. 이는, 상기 깊이(208)가 특정 클럭 주파수(fCLK)에서 저장되고 회수될 수 있는 포인트의 수를 제한하기 때문이다. 따라서, 메모리(202)의 깊이(208)는, 원하거나 요구되는 가장 정밀한 웨이블릿 베이시스의 최대 수평 해상도(Nhor)에 따라 선택될 수 있다. 도 2a 및 도 2b에 제시된 바와 같이, 메모리(202)의 깊이(208)는 0번 열 내지 8번 열에 해당하는 9 비트일 수 있으나, 본 발명의 다른 실시형태에서는 다른 깊이가 사용될 수도 있다. 또한, 웨이블릿 펄스(w(t))의 수평 해상도(Nhor)는 웨이블릿 베이시스(w(t))의 길이(duration)에 비례할 수 있다. 예를 들어, 더 긴 웨이블릿 베이시스(w(t))는 더 많은 수의 포인트를 포함할 수 있으므로, 더 높은 수평 해상도(Nhor)더 높은 해상도를 가질 수 있다.
상기 웨이블릿 베이시스(w(t))의 수직 해상도(Nver)-즉, 웨이블릿 베이시스(w(t))의 각 포인트 사이 간격의 주파수-는 메모리(202)의 대역폭(210) 및 디지털-아날로그 변환기(204)의 해상도에 기초를 둘 수 있다. 본 발명의 일실시형태에 따르면, 메모리(202)의 대역폭(210)은 디지털-아날로그 변환기(204)의 해상도와 동일할 수 있다. 도 2a 및 도 2b에 도시된 바와 같이, 메모리의 대역폭(210)은 8 비트일 수 있으나, 본 발명의 다른 실시형태에서는 다른 대역폭이 사용될 수 있다.
본 발명의 일실시형태에 따르면, 도 3에 예시된 방법(300)과 같이, 메모리(202)에 저장된 웨이블릿 베이시스 데이터 포인트에 접근하는 것과 관련된 어드레스 스킵 간격(address skip interval)을 변경함으로써 웨이블릿 베이시스(w(t))의 해상도가 조정될 수 있다. 단계(302)에서, 메모리(202)에 대한 어드레싱 스킴 및 특히 원하는 어드레스 스킵 간격은 선택되거나 결정될 수 있다. 본 발명의 일실 시형태에 따르면, 어드레스 스킵 간격은 메모리(202)의 0 개 또는 하나 또는 그 이상의 열(row)(예를 들어, 전체 깊이(208))를 스킵하도록 제공될 수 있다. 메모리(202)의 하나 또는 그 이상의 열이 스킵되는 경우, 열을 스킵하는 것은 다양한 방법으로 수행될 수 있다. 예를 들어, 다른 열(other row) 마다 스킵될 수 있으며, 두번째 열 마다 스킵될 수도 있다. 본 발명의 범위 내에서 열을 스킵하는 다양한 다른 방법이 이용될 수 있다. 단계(304)에서, 디지털-아날로그 변환기(204)는 선택된 어드레싱 스킵 간격에 따라 메모리(202)로부터 디지털 웨이블릿 베이시스 데이터 포인트를 회수하거나 제공받는다. 예를 들어, 단계(304)에서, 메모리(202)의 스킵되지 않는 열-즉, 선택되거나 어드레스된 열-에 저장된 디지털 웨이블릿 베이시스 데이터 포인트는 디지털-아날로그 변환기(204)에 출력되거나 제공된다. 단계(306)에서, 디지털-아날로그 변환기(204)는 회수된 디지털 웨이블릿 베이시스 데이터 포인트로부터 아날로그 웨이블릿 베이시스를 생성할 수 있다. 마지막으로, 단계(308)에서, 재구성 필터(reconstruction filter)일 수 있는 필터(206)는, 사전결정된 컷오프 주파수에 따라 상기 생성된 아날로그 웨이블릿 베이시스를 필터링할 수 있다.
도 3에 도시된 예시적인 방법에 대한 설명을 통해, 도 2a의 정밀(precise) 웨이블릿 베이시스(216)에 대한 어드레싱 스킴(scheme)(212)을 더욱 상세하게 설명한다. 정밀 웨이블릿 베이시스에 대해, 어드레스 스킵 간격은 메모리의 0개 또는 하나 또는 그 이상의 열을 스킵하도록 설정될 수 있다. 일례로, 어드레싱 스킴(212)에 따라 메모리(202)의 모든 열이 어드레스되는 경우, 도 2a의 정밀 웨이블 릿 베이시스(216)는 0번에서 8번 열 각각에 상응하는 9 비트의 수평 해상도(Nhor)를 사용하여 생성될 수 있다. 더욱 상세하게, 어드레싱 스킴(212)에 따라 1/fclk(220)의 클럭 접근 시간에 메모리(202)의 각 열에 대해 연속적으로 접근이 이루어질 수 있다. 웨이블릿 주파수(fw)는
Figure 112007055153864-PAT00002
의 관계에 따라 클럭 주파수(fclk)와 수평 해상도(Nhor)에 기초를 둘 수 있다.
한편, 어드레싱 스킴(214)에 따라 1/fclk(220)의 동일한 레이트(rate)로 메모리의 일부 열이 어드레스되는 경우, 도 2b의 비정밀(sparse) 웨이블릿 베이시스(218)가 생성될 수 있다. 더욱 상세하게, 도 2b에 도시된 바와 같이, 비정밀 웨이블릿 베이시스(218)는 도 2a에 도시된 웨이블릿 베이시스(216)의 웨이블릿 주파수(fw)의 두 배일 수 있다. 동일한 클럭 주파수 fclk 및 두 배의 웨이블릿 주파수(fw)에서 웨이블릿 베이시스(218)을 생성하기 위해, 웨이블릿 베이시스(218)의 수평 해상도(Nhor)는
Figure 112007055153864-PAT00003
의 관계에 따라 메모리(202)의 다섯개의 열을 필요로 할 수 있다. 따라서, 어드레싱 스킴(214)에 따라 메모리(202)의 매 다른 열이 1/fclk(220)의 레이트로 접근될 수 있다. 예를 들어, 1/fclk(220)의 레이트가 125 ㎱인 경우,
Figure 112007055153864-PAT00004
의 관계에 따라 웨이블릿 주파수(fw)는 정 밀 웨이블릿 베이시스(216)에 대해 1 MHz일 수 있으며, 비정밀 웨이블릿 베이시스(218)에 대해 2 MHz일 수 있다.
도 2a, 도 2b 및 도 3에 도시된 바와 같이, 다중 포인트 디지털 웨이블릿 생성기의 장점은, 메모리(202)의 깊이(208)의 전체 또는 일부분을 사용하도록 메모리(202) 어드레싱 스킴(예를 들어, 열(212, 214))을 변경함으로써 비정밀 및 정밀 웨이블릿 베이시스의 변동이 가능하다는 것이다. 어드레싱 스킵 간격을 증가시킴으로써, 비정밀 웨이블릿 베이시스(218)의 하나 또는 그 이상의 변동을 얻을 수 있다. 더하여, 임의의 웨이블릿 길이(duration)에 대해 동일한 샘플링 주파수(fclk)가 사용되므로, 재구성 필터일 수 있는 필터(206)가 특정 컷오프 주파수를 사용하여 설정될 수 있다. 더하여, 동일한 메모리(202)가 정밀 및 비정밀 웨이블릿 베이시스를 생성하는데 사용될 수 있으며, 정밀 및 비정밀 웨이블릿 베이시스를 생성하기 위해 추가적인 메모리 하드웨어가 필요하지 않다. 상술한 바와 같이, 메모리(202)의 깊이(208)은 원하는 가장 정밀한 웨이블릿 베이시스(216)의 최대 해상도(Nhor)로 설정될 수 있다. 따라서, 비정밀 웨이블릿 베이시스(218)는 메모리(202)의 전체 깊이(208)가 아닌 열(214)의 단지 일부분을 사용함으로써 얻을 수 있다.
멀티 레이트 디지털 웨이블릿 생성기
본 발명의 일실시형태에 따르면, 도 1의 웨이블릿 생성기(114)는 도 4a 및 도 4b에 도시된 것과 같은 멀티 레이트(Multi-Rate: MR) 디지털 웨이블릿 생성기(DWG)로 구현될 수 있다. 더욱 상세하게, 멀티 레이트 디지털 웨이블릿 생성기는 도 4a에 도시된 것과 같이 정밀 웨이블릿 베이시스(416) 또는 도 4b에 도시된 것과 같이 비정밀 웨이블릿 베이시스(418)에 대해 제공되는 클럭 레이트 또는 주파수를 조정함으로써 제공될 수 있다.
도 4a 및 4b에 도시된 바와 같이, 본 발명의 일실시형태에 따른 멀티 레이트 디지털 웨이블릿 생성기는, 메모리(402), 디지털-아날로그 변환기(DAC)(404), 가변 필터(406)를 포함할 수 있다. 본 발명의 일실시형태에 따르면, 상기 메모리(402)는 하나 또는 그 이상의 임의 접근 메모리(RAM) 또는 읽기 전용 메모리(ROM)의 형태를 포함할 수 있다. 상기 메모리(402)는, 하드 드라이브와 같은 자기 저장 장치, 이동식 저장 장치, 휘발성 또는 비휘발성 메모리 장치 등을 포함하는 다른 저장 수단을 포함할 수도 있다. 메모리(402)는, 웨이블릿 베이시스(w(t))를 생성하는데 사용되는 고해상도 웨이블릿과 관련된 디지털 웨이블릿 데이터 포인트를 저장하는데 사용될 수 있다. 더욱 상세하게, 고해상도 웨이블릿 베이시스 내 포인트는 메모리(402)의 각 열(row)에 저장될 수 있다.
디지털 웨이블릿 생성기가 동작하는 동안, 디지털 웨이블릿 베이시스 데이터 포인트는 디지털-아날로그 변환기(404)에 출력되거나 제공될 수 있다. 상기 디지털-아날로그 변환기(404)는 디지털 웨이블릿 베이시스 데이터 포인트를 디지털 형식에서 아날로그 형식으로 변환할 수 있다. 상기 디지털-아날로그 변환기(404)는 가변 필터(406)로 아날로그 웨이블릿 베이시스를 출력하거나 제공하고, 상기 가변 필터(406)는 필터링된 아날로그 웨이블릿 베이시스(w(t))를 출력한다. 본 발명의 일실시형태에 따르면, 상기 가변 필터(406)는, 예를 들어 저역 통과 가변 재구 성(reconstruction) 필터와 같은 가변 재구성 필터일 수 있으며, 디지털-아날로그 변환기(404)의 출력으로부터 매끄러운(smooth) 아날로그 웨이블릿 베이시스(w(t))를 생성할 수 있다. 가변 필터(406)의 컷오프 주파수는 메모리(402) 및/또는 디지털-아날로그 변환기(404)와 관련된 클럭 주파수(fCLK)에 기초하여 조정될 수 있다.
필터(406)에 의한 각각의 웨이블릿 베이시스(w(t)) 출력은 관련된 수평 해상도(Nhor) 및 수직 해상도(Nver)를 포함할 수 있다. 상기 웨이블릿 베이시스(w(t))의 수평 해상도(Nhor)는 각 웨이블릿 베이시스(w(t))에 제공된 포인트 수에 기초를 둔 것일 수 있다. 웨이블릿 베이시스(w(t))에 대해, 수평 해상도(Nhor)는 메모리(402)의 깊이(408)과 동일할 수 있다. 도 4a 및 도 4b에 도시된 바와 같이, 수평 해상도(Nhor)는 5 비트(0번 열 내지 4번 열)일 수 있다. 웨이블릿 베이시스(w(t))의 수직 해상도(Nver)-즉, 웨이블릿 베이시스(w(t))의 각 포인트 사이 간격의 주파수-는, 이하에 기술되는 바와 같이 정밀(precise) 또는 비정밀(sparse) 웨이블릿 베이시스(w(t))의 하나 또는 그 이상의 변형을 제공하도록 조정될 수 있다. 상기 수직 해상도(Nver)는 선택된 클럭 주파수(fCLK)에 기초하여 결정될 수 있다.
본 발명의 일실시형태에 따르면, 도 5에 예시된 방법(500)과 같이, 웨이블릿 베이시스(w(t))의 해상도가 조정될 수 있다. 단계(502)에서, 메모리(402)에 저장된 웨이블릿 베이시스 데이터 포인트에 접근하기 위한 클럭 레이트(fCLK)가 선택될 수 있다. 단계(504)에서, 디지털-아날로그 변환기(DAC)(404)는 선택된 클럭 레이 트(fCLK)에 따라 메모리(402)로부터 디지털 웨이블릿 베이시스 데이터 포인트를 회수하거나 제공받을 수 있다. 단계(506)에서, 디지털-아날로그 변환기(404)는 상기 회수된 디지털 웨이블릿 베이시스 데이터 포인트로부터 아날로그 웨이블릿 베이시스를 생성할 수 있다. 최종적으로, 단계(508)에서, 가변 재구성 필터일 수 있는 가변 필터(406)는 결정된 컷오프 주파수에 따라 상기 생성된 아날로그 웨이블릿 베이시스를 필터링 할 수 있다. 특히, 가변 필터(406)에 대한 컷오프 주파수는, 메모리(402)에 저장된 베이시스 데이터 포인트에 접근하기 위한 클럭 레이트(fCLK)에 기초하여 결정될 수 있다.
도 4a의 정밀(precise) 웨이블릿 베이시스(416) 및 도 4b의 비정밀(sparse) 웨이블릿 베이시스(418)를 생성하기 위한 클럭 레이트(fCLK)의 조정에 대해 더욱 상세하게 설명한다. 도 4a 및 도 4b에서, 웨이블릿 베이시스(416, 418)의 수평 해상도(Nhor)는 5 비트일 수 있다. 메모리(402)의 각 열(즉, 전체 깊이(408))은 연속적으로 서로 다른 클럭 레이트(fCLK)로 접근될 수 있다. 특히, 정밀 웨이블릿 베이시스(416)의 경우, 메모리(402)의 각 열은 1/fclk1(420)의 제1 클럭 접근 시간에 따라 접근될 수 있다. 반면, 비정밀 웨이블릿 베이시스(418)의 경우, 메모리(402)의 각 열은 1/fclk2(422)의 제2 클럭 접근 시간에 따라 접근될 수 있다. 예를 들어, 비정밀 웨이블릿 베이시스(418)에 대한 1/fclk2(422)의 제2 클럭 접근 시간이 정밀 웨이블릿 베이시스(416)에 대한 1/fclk1(420)의 제1 클럭 접근 시간의 1/2로 설정될 수 있다. 이 경우, 비정밀 웨이블릿 베이시스(418)의 웨이블릿 주파수(fw)는 정밀 웨이블릿 베이시스(416)의 웨이블릿 주파수(fw)의 두 배일 수 있다(이 때, 두 웨이블릿 베이시스에 대한 수평 해상도 Nhor은 모두 5 비트로 주어짐). 예를 들어, 정밀 웨이블릿 베이시스(416)에 대해 웨이블릿 주파수(fw)가 1 MHz이고 비정밀 웨이블릿 베이시스(418)에 대해 웨이블릿 주파수(fw)가 2 MHz라고 가정하면,
Figure 112007055153864-PAT00005
의 관계에 따라 1/fclk1(420)의 제1 클럭 접근 시간은 250 ㎱이고, 1/fclk2(422)의 제2 클럭 접근 시간은 125 ㎱이다. 결론적으로, 정밀 웨이블릿 베이시스(416)에 대해 클럭 접근 시간은 증가할 수 있는 반면, 비정밀 웨이블릿 베이시스(418)에 대해 클럭 접근 시간이 감소할 수 있다.
멀티 레이트 디지털 웨이블릿 생성기에 대해, 수평 해상도(Nhor)는 임의의 웨이블릿 길이(duration)와 동일하다. 따라서, 메모리(402)는 메모리 어드레싱 스킴(412, 414)에 의해 도시된 바와 같이 연속적으로 접근될 수 있다. 정밀 웨이블릿 베이시스(416) 및 비정밀 웨이블릿 베이시스(418)을 생성할 때 변경되는 것은 클럭 레이트(fclk)이다. 따라서, 멀리 레이트 디지털 웨이블릿 생성기는, 글럭 접근 시간을 조정함으로써 웨이블릿 베이시스의 길이를 변경할 수 있다.
멀티 레이트 디지털 웨이블릿 생성기의 장점은 메모리(402)의 깊이(408)가 최적의 사이즈를 가질 수 있다는 점이다. 각 웨이블릿 베이시스의 수평 해상도(Nhor)가 모든 웨이블릿 베이시스에 대해 동일하므로, 사용되지 않고 남는 메모리(402)가 존재하지 않는다. 더하여, 단순한 어드레스 접근 스킴(412, 414)이 사용될 수 있다.
비교 결과
도 6은 멀티 포인트 디지털 웨이블릿 생성기(MP-DWG)와 멀티 레이트 디지털 웨이블릿 생성기(MR-DWG) 사이의 비교 결과표를 도시한다. 멀티 포인트 디지털 웨이블릿 생성기의 재구성 필터(206)에 대한 하드웨어 부담이 멀티 레이트 디지털 웨이블릿 생성기의 가변 재구성 필터(406)보다 작다. 반면, 멀티 포인트 디지털 웨이블릿 생성기의 메모리(202)에 대한 하드웨어 부담은 멀티 레이트 디지털 웨이블릿 생성기의 메모리(402)보다 크다.
전술한 설명 및 첨부 도면에 개시된 기술을 이용하여 본 발명의 속하는 기술 분야에서 통상의 기술을 가진 자는 본 발명의 많은 변형예와 다른 실시형태들을 도출해낼 수 있을 것이다. 따라서, 본 발명은 개시된 실시형태에 한정되는 것이 아니며, 본 발명의 변형예 및 다른 실시형태들은 이하 기재되는 특허 청구 범위 내에 포함되는 것으로 간주되어야 한다. 본 명세서에서 특정 용어들이 사용되었으나, 이는 일반적이고 설명을 위한 의미로 사용되었을 뿐이며 본 발명을 한정하기 위한 것이 아니다.
도 1은 본 발명의 일실시형태에 따른 다중 해상도 스펙트럼 검출(Multi-Resolution Spectrum Sensing) 시스템의 개략적인 블록도이다.
도 2a 및 2b는 본 발명의 일실시형태에 따른, 멀티 포인트 디지털 웨이블릿 생성기(Multi-Point Digita Wavelet Generator: MP-DWG)를 도시한다.
도 3은 본 발명의 일실시형태에 따른, 도 2a 및 도 2b의 멀티 포인트 디지털 웨이블릿 생성기를 사용한 웨이블릿 베이시스 생성방법을 예시적으로 도시한다.
도 4a 및 도 4b는 본 발명의 일실시형태에 따른, 멀티 레이트 디지털 웨이블릿 생성기(Multi-Rate Digita Wavelet Generator: MR-DWG)를 도시한다.
도 5는 본 발명의 일실시형태에 따른, 도 4a 및 도 4b의 멀티 레이트 디지털 웨이블릿 생성기를 사용한 웨이블릿 베이시스 생성방법을 예시적으로 도시한다.
도 6은 본 발명에서 제안된 멀티 포인트 디지털 웨이블릿 생성기와 멀티 레이트 디지털 웨이블릿 생성기의 특성을 비교한 표이다.

Claims (20)

  1. 메모리의 복수의 열(row) 중 하나에 고해상도(high-resolution) 웨이블릿 베이시스(wavelet basis)의 복수의 디지털화된 데이터 포인트 각각을 저장하는 단계;
    어드레스 스킵 간격(address skip interval)에 기초하여 상기 메모리의 상기 복수의 열 중 스킵되는 열과 스킵되지 않는 열을 결정하는 단계;
    상기 메모리의 상기 스킵되지 않는 열 각각으로부터 상기 디지털화된 데이터 포인트를 회수하는 단계; 및
    클럭 주파수에 따라 상기 스킵되지 않는 열 각각으로부터 회수된 디지털화된 데이터 포인트를 처리하여 아날로그 웨이블릿 베이시스를 생성하는 단계를 포함하며,
    상기 아날로그 웨이블릿 베이시스의 길이(duration)는 상기 어드레스 스킵 간격 및 상기 클럭 주파수 중 적어도 일부에 기초하여 결정되는 것을 특징으로 하는 멀티 포인트(multi-point) 디지털 웨이블릿 생성 방법.
  2. 제1항에 있어서,
    상기 메모리의 상기 복수의 열은 순차적으로 어드레싱되며, 짝수 어드레스 열은 상기 스킵되는 열으로 결정되고, 홀수 어드레스 열은 상기 스킵되지 않는 열으로 결정되는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성 방법.
  3. 제1항에 있어서,
    상기 복수의 열 중 스킵되는 열으로 결정되는 열의 수는 0인 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성 방법.
  4. 제1항에 있어서, 상기 아날로그 웨이블릿 베이시스를 생성하는 단계는,
    상기 회수된 디지털화된 데이터 포인트를 디지털-아날로그 변환기를 이용하여 상기 아날로그 웨이블릿 베이시스로 변환하는 단계를 포함하는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성 방법.
  5. 제1항에 있어서,
    상기 어드레스 스킵 간격에 따라 상기 스킵되는 열의 수가 증가할수록, 상기 아날로그 웨이블릿 베이시스의 길이는 감소하는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성 방법.
  6. 제1항에 있어서,
    사전결정된 컷오프 주파수를 갖는 재구성 필터(reconstruction filter)를 이용하여 상기 아날로그 웨이블릿 베이시스를 필터링하는 단계를 더 포함하는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성 방법.
  7. 제1항에 있어서, 상기 메모리는,
    임의 접근 메모리(RAM) 및 읽기 전용 메모리(ROM) 중 적어도 하나를 포함하는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성 방법.
  8. 메모리의 복수의 열(row) 중 하나에 고해상도(high-resolution) 웨이블릿 베이시스(wavelet basis)의 복수의 디지털화된 데이터 포인트 각각을 저장하는 단계;
    클럭 주파수를 결정하는 단계;
    상기 메모리의 각 열으로부터 상기 디지털화된 데이터 포인트를 회수하는 단계; 및
    상기 결정된 클럭 주파수에 따라 상기 각 열으로부터 상기 회수된 디지털화된 데이터 포인트를 처리하여 아날로그 웨이블릿 베이시스를 생성하는 단계를 포함하며,
    상기 클럭 주파수가 증가함에 따라 상기 아날로그 웨이블릿 베이시스의 길이(duration)는 감소하는 것을 특징으로 하는 멀티 레이트(multi-rate) 디지털 웨이블릿 생성 방법.
  9. 제8항에 있어서,
    가변 컷오프 주파수를 갖는 가변 재구성 필터(variable reconstruction filter)를 이용하여 상기 아날로그 웨이블릿 베이시스를 필터링하는 단계를 더 포함하는 것을 특징으로 하는 멀티 레이트 디지털 웨이블릿 생성 방법.
  10. 제9항에 있어서, 상기 가변 컷오프 주파수는,
    상기 결정된 클럭 주파수에 따라 조정되는 것을 특징으로 하는 멀티 레이트 디지털 웨이블릿 생성 방법.
  11. 제8항에 있어서, 상기 메모리는,
    임의 접근 메모리(RAM) 및 읽기 전용 메모리(ROM) 중 적어도 하나를 포함하는 것을 특징으로 하는 멀티 레이트 디지털 웨이블릿 생성 방법.
  12. 복수의 열(row)을 가지며, 상기 복수의 열 중 하나에 고해상도(high-resolution) 웨이블릿 베이시스(wavelet basis)의 복수의 디지털화된 데이터 포인트 각각을 저장하는 메모리;
    상기 메모리의 상기 복수의 열 중 스킵되는 열과 스킵되지 않는 열을 결정하는 어드레스 스킵 간격(address skip interval)을 갖는 어드레싱 스킴(addressing scheme); 및
    상기 메모리의 상기 스킵되지 않는 열 각각으로부터 상기 디지털화된 데이터 포인트를 회수하고, 상기 스킵되지 않는 열 각각으로부터 상기 회수된 디지털화된 데이터 포인트를 클럭 주파수에 따라 처리하여 아날로그 웨이블릿 베이시스를 생성하는 디지털-아날로그 변환기를 포함하며,
    상기 아날로그 웨이블릿 베이시스의 길이(duration)는 상기 어드레스 스킵 간격 및 상기 클럭 주파수 중 적어도 일부에 기초하여 결정되는 것을 특징으로 하 는 멀티 포인트(multi-point) 디지털 웨이블릿 생성기.
  13. 제12항에 있어서,
    상기 메모리의 상기 복수의 열은 순차적으로 어드레싱되며, 짝수 어드레스 열은 상기 스킵되는 열으로 결정되고, 홀수 어드레스 열은 상기 스킵되지 않는 열으로 결정되는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성기.
  14. 제12항에 있어서,
    상기 복수의 열 중 스킵되는 열으로 결정되는 열의 수는 0인 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성기.
  15. 제12항에 있어서,
    상기 어드레스 스킵 간격에 따라 상기 스킵되는 열의 수가 증가할수록, 상기 아날로그 웨이블릿 베이시스의 길이는 감소하는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성기.
  16. 제12항에 있어서,
    상기 아날로그 웨이블릿 베이시스를 필터링하는 사전결정된 사전결정된 컷오프 주파수를 갖는 재구성 필터(reconstruction filter)를 더 포함하는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성기.
  17. 제12항에 있어서, 상기 메모리는,
    임의 접근 메모리(RAM) 및 읽기 전용 메모리(ROM) 중 적어도 하나를 포함하는 것을 특징으로 하는 멀티 포인트 디지털 웨이블릿 생성 방법.
  18. 복수의 열(row)을 가지며, 상기 복수의 열 중 하나에 고해상도(high-resolution) 웨이블릿 베이시스(wavelet basis)의 복수의 디지털화된 데이터 포인트 각각을 저장하는 메모리;
    선택가능한 주파수를 갖는 클럭;
    상기 메모리의 각 열으로부터 상기 디지털화된 데이터 포인트를 회수하며, 상기 각 열으로부터 상기 회수된 디지털화된 데이터 포인트를 상기 선택된 클럭 주파수에 따라 처리하여 아날로그 웨이블릿 베이시스를 생성하는 디지털-아날로그 변환기를 포함하며,
    상기 클럭 주파수가 증가함에 따라 상기 아날로그 웨이블릿 베이시스의 길이(duration)는 감소하는 것을 특징으로 하는 멀티 레이트(multi-rate) 디지털 웨이블릿 생1성기.
  19. 제18항에 있어서,
    상기 선택가능한 컷오프 주파수에 따라 상기 아날로그 웨이블릿 베이시스를 필터링하는 재구성 필터(reconstruction filter)를 더 포함하는 것을 특징으로 하 는 멀티 레이트 디지털 웨이블릿 생성기.
  20. 제18항에 있어서, 상기 메모리는,
    임의 접근 메모리(RAM) 및 읽기 전용 메모리(ROM) 중 적어도 하나를 포함하는 것을 특징으로 하는 멀티 레이트 디지털 웨이블릿 생성기.
KR1020070076048A 2006-07-28 2007-07-27 인지 무선 애플리케이션의 다중 해상도 스펙트럼 검출을위한 디지털 웨이블릿 생성기용 시스템, 방법 및 장치 KR100887154B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US82075706P 2006-07-28 2006-07-28
US60/820,757 2006-07-28
US11/778,565 2007-07-16
US11/778,565 US7482962B2 (en) 2006-07-28 2007-07-16 Systems, methods, and apparatuses for digital wavelet generators for Multi-Resolution Spectrum Sensing of Cognitive Radio applications

Publications (2)

Publication Number Publication Date
KR20080011134A true KR20080011134A (ko) 2008-01-31
KR100887154B1 KR100887154B1 (ko) 2009-03-04

Family

ID=38331650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076048A KR100887154B1 (ko) 2006-07-28 2007-07-27 인지 무선 애플리케이션의 다중 해상도 스펙트럼 검출을위한 디지털 웨이블릿 생성기용 시스템, 방법 및 장치

Country Status (7)

Country Link
US (1) US7482962B2 (ko)
KR (1) KR100887154B1 (ko)
CN (1) CN101127573B (ko)
DE (1) DE102007035446A1 (ko)
FI (1) FI20075562L (ko)
FR (2) FR2904496A1 (ko)
GB (1) GB2440654A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8437700B2 (en) * 2007-11-09 2013-05-07 Bae Systems Information And Electronic Systems Integration Inc. Protocol reference model, security and inter-operability in a cognitive communications system
US8155039B2 (en) * 2008-03-17 2012-04-10 Wi-Lan, Inc. System and apparatus for cascading and redistributing HDTV signals
US7885229B2 (en) * 2008-04-03 2011-02-08 Nokia Corporation Method, apparatus and computer program for self-adjusting spectrum sensing for cognitive radio
US8411766B2 (en) * 2008-04-09 2013-04-02 Wi-Lan, Inc. System and method for utilizing spectral resources in wireless communications
US8315645B2 (en) 2008-07-01 2012-11-20 Futurewei Technologies, Inc. System and method for scheduling of spectrum sensing in cognitive radio systems
KR101321773B1 (ko) 2009-12-21 2013-10-25 한국전자통신연구원 공유 주파수 대역에서 신호를 검출하기 위한 장치 및 방법
CN101826883A (zh) * 2010-05-07 2010-09-08 东南大学 一种用于认知无线电频谱感知的前端及频谱感知方法
DE102012001197A1 (de) 2012-01-24 2013-07-25 Provita Medical Gmbh Stativ, insbesondere für einen Infusionsständer oder als Halterung für medizinische Geräte
DE202014104331U1 (de) 2014-09-12 2015-12-16 Provita Medical Gmbh Stativ, insbesondere für einen Infusionsständer oder als Halterung für medizinische Geräte
DE202020005564U1 (de) 2020-05-14 2021-09-02 provita medical GmbH & Co. KG Stativ mit Hebe-/Tragunterstützung zur höhenverstellbaren Aufnahme von Geräten, Gegenständen und/oder Gewichten, insbesondere für medizinische Anwendungen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242936A (en) * 1979-09-14 1981-01-06 Norlin Industries, Inc. Automatic rhythm generator
IL92111A0 (en) 1988-11-14 1990-07-12 Eaton Corp Direct digital synthesizer
JPH0440700A (ja) * 1990-06-06 1992-02-12 Mitsubishi Electric Corp カウンタ回路
DE69212076T2 (de) * 1991-07-19 1997-01-30 Philips Electronics Nv Mehrnormwiedergabeanordnung
JP3406062B2 (ja) * 1994-06-01 2003-05-12 三菱電機株式会社 波形データ発生装置
US5530676A (en) * 1995-01-27 1996-06-25 Motorola, Inc. Method and apparatus for reducing power consumption in memory circuits
JPH1028256A (ja) * 1996-07-11 1998-01-27 Matsushita Electric Ind Co Ltd 映像信号変換装置とテレビジョン信号処理装置
JP2003098992A (ja) * 2001-09-19 2003-04-04 Nec Corp ディスプレイの駆動方法、その回路及び携帯用電子機器
JP3912207B2 (ja) * 2001-11-12 2007-05-09 セイコーエプソン株式会社 画像表示方法、画像表示装置及び電子機器
US20050117017A1 (en) * 2003-12-01 2005-06-02 Baer Richard L. System and method for imaging regions of interest
CN2821598Y (zh) * 2004-08-20 2006-09-27 西安石油大学 一种波形发生器电路

Also Published As

Publication number Publication date
FR2912576A1 (fr) 2008-08-15
DE102007035446A1 (de) 2008-02-14
GB0714749D0 (en) 2007-09-05
GB2440654A (en) 2008-02-06
CN101127573A (zh) 2008-02-20
FR2904496A1 (fr) 2008-02-01
FI20075562A0 (fi) 2007-07-27
CN101127573B (zh) 2013-02-20
US7482962B2 (en) 2009-01-27
KR100887154B1 (ko) 2009-03-04
US20080034171A1 (en) 2008-02-07
FR2912576B1 (fr) 2012-03-23
FI20075562L (fi) 2008-01-29

Similar Documents

Publication Publication Date Title
KR100887154B1 (ko) 인지 무선 애플리케이션의 다중 해상도 스펙트럼 검출을위한 디지털 웨이블릿 생성기용 시스템, 방법 및 장치
KR100843456B1 (ko) 인지 무선의 스펙트럼 검출을 위한 장지연 생성용 시스템,방법 및 장치
Kirolos et al. Analog-to-information conversion via random demodulation
US6268814B1 (en) Carrier-dependent dithering for analog-to-digital conversion
US8031820B2 (en) Sampling method, reconstruction method, and device for sampling and/or reconstructing signals
US8203472B2 (en) Compensation of clock jitter in analog-digital converter applications
US9007250B1 (en) Time-interleaved and sub-band reconstruction approaches to digital-to-analog conversion for high sample rate waveform generation
WO1987004880A1 (en) Analogue to digital conversion: method and apparatus therefor
US6301294B1 (en) Spread spectrum communication device
US20050270193A1 (en) Method and device for reducing the signal images at the output of a digital/analogue converter
Wang et al. A multiphase timing-skew calibration technique using zero-crossing detection
Sadhu et al. Building an on-chip spectrum sensor for cognitive radios
Zhao et al. Sparse multiband signal spectrum sensing with asynchronous coprime sampling
US6917323B2 (en) Analogue to digital converter
Kim et al. Multi-channel analog-to-digital conversion using a single-channel quantizer
Kaiser Digital receiver technology, architecture, and application
JP2004236143A (ja) パイプライン型ａ／ｄ変換器
Soudan et al. Methodology for mismatch reduction in time-interleaved ADCs
JP4381876B2 (ja) ディジタル周波数変換器およびディジタル周波数変換装置
Yu Digitally-assisted mixed-signal wideband compressive sensing
JP2017225031A (ja) Ａ／ｄ変換装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee