KR20080009544A - 태그 칩 및 이의 구동방법 - Google Patents

태그 칩 및 이의 구동방법 Download PDF

Info

Publication number
KR20080009544A
KR20080009544A KR1020060069287A KR20060069287A KR20080009544A KR 20080009544 A KR20080009544 A KR 20080009544A KR 1020060069287 A KR1020060069287 A KR 1020060069287A KR 20060069287 A KR20060069287 A KR 20060069287A KR 20080009544 A KR20080009544 A KR 20080009544A
Authority
KR
South Korea
Prior art keywords
driving power
turned
inverter
node
unit
Prior art date
Application number
KR1020060069287A
Other languages
English (en)
Other versions
KR100874983B1 (ko
Inventor
김학윤
신봉조
서상조
방정배
최호용
박근형
Original Assignee
충청북도
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충청북도, 충북대학교 산학협력단 filed Critical 충청북도
Priority to KR1020060069287A priority Critical patent/KR100874983B1/ko
Publication of KR20080009544A publication Critical patent/KR20080009544A/ko
Application granted granted Critical
Publication of KR100874983B1 publication Critical patent/KR100874983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • G06K19/0708—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 구동전원을 안정적으로 공급하여 전류소모 및 회로의 오동작을 방지할 수 있는 태그 칩에 관한 것으로, 안테나를 통해 반송파를 공급받아 구동전원을 생성하는 전원생성부 상기 구동전원 생성부로부터의 구동전원을 스위치를 통해 공급받고, 이 구동전원을 정류하여 구동회로부에 공급하는 정류부 및, 상기 구동전원 생성부로부터의 구동전원과 미리 설정된 기준전압과의 크기를 비교하고, 이 비교결과에 따라 상기 스위치의 온/오프를제어하는 스위치 제어부를 포함하여 구성되는 것이다.
태그 칩, 리더기, 안테나, 초고주파, 반송파

Description

태그 칩 및 이의 구동방법{A tag chip and method for driving the same}
도 1은 종래의 수동형 태그 칩의개략적인 블록 구성도
도 2는 본 발명의 실시예에 따른 태그 칩에 대한 블록 구성
도 3은 도 2의 전원공급부를 나타낸 도면
도 4는 도 2의 스위치 제어부의 구체적인 회로구성을 나타낸 도면
＊도면의 주요부에 대한 부호 설명
201 : 구동전원 생성부 202 : 정류부
203 : 스위치 204 : 스위칭 제어부
299 : 전원공급부 241 : 복조부
242 : 클럭발생부 243 : 리셋부
244 : 제어부 250 : 저장부
260 : 데이터 송신부 233 : 안테나
221 : 리미터 222 : 정전기 방지회로
C1 : 제 1 커패시터 C2 : 제 2 커패시터
279 : 구동회로부 281 : 반송파
CLK : 클럭펄스 RS : 리셋신호
Data : 데이터 신호 VDD : 구동전원
본 발명은 RFID 시스템에 사용되는 수동형 태그 칩에 관한것으로, 특히 구동전원을 안정적으로 공급하여 전류소모 및 회로의오동작을 방지할 수 있는 태그 칩 및 이의 구동방법에 관한 것이다.
근년에 객체를 자동으로 인식하고 객체의 인증 및 결제까지 이루어지는 RFID(Radio Frequency IDentification) 시스템이 점차적으로 각광을 받고 있다. RFID 즉, 무선 인식이란 일정한 주파수 대역을 이용해 무선방식으로 각종 데이터를 주고 받을 수 있는 시스템을 말한다. 마그네틱, 바코드의 경우 특정한 외부적 표시가 필요하고 훼손이나 파손 등으로 인해 시간이 지날수록 인식률이 점차 떨어지는 반면에 RFID 시스템은 그러한 단점을 극복할 수 있다. RFID 시스템은 각종 자동화 사업, 유통업, 가축관리, 출입 통제, 근태 관리, 물류 관리, 주차 관리 등에사용되는 등 새로운 솔루션으로 급부상하고 있는데, 구체적으로는 예컨대, 신용/직불 카드를 비롯하여 선불식/후불식 버스, 지하철 카드, 주차장 출입용 카드, 백화점 카드, 컨베이어 벨트 상의 제조공정품, 우편송달 시스템, 동물의 정보를 기록한 식별표 등에 사용될 수 있다. 객체 인식 시스템에서, 객체 인식 정보를 포함하고 있는 물체를 태그(tag)라 하고, 그 태그에 기록되어 있는 정보를 판독하는 장치를 인식기(identifier)라고 한다(예컨대, 마그네틱 스트립 또는 바코드 표시는 태그에 해당하고 자기 리더기 또는 바코드 리더기는 인식기에 해당한다) 종래에는 객체 인식 을 위하여 마그네틱(magnetic system) 시스템 또는 바코드(bar code) 시스템이 주로 이용되었다. 그러나 마그네틱 시스템(예컨대, 카드 리이더 시스템)은 마찰을 통한 접촉식으로서 카드의 자기 스트립에 기록된 데이터를 읽어 들이기 때문에 카드의 자기 스트립 손상을 초래하여 카드의 수명을 단축시킬 뿐 아니라, 카드 리이더에 카드를 통과시킬 때 기준 속도를 벗어나서 너무 늦거나 너무 빠르게 스캐닝 시키면 카드 데이터 판독 에러가 나타나는 불편을 초래하고, 자기 스트립은 시간의 경과에 따라 그 자화가 약화되는 문제점이 있다. 또, 바코드 시스템 역시 바코드가 반드시 객체의 표면에 존재해야 하며, 그에 따라 바코드의 훼손시 객체 인식이 불가능하게 되는 문제점이 있었다. 이는 바코드 리더기에서 발사되는 반도체 레이저가 바코드의 검은 띠/흰 띠에 흡수/반사됨으로써 인식할 수 있기 때문이다.
또한, 마그네틱 또는 바코드 시스템은 통신속도도 상당히 느리다는 문제점이 있었는데, 예컨대 버스/지하철 카드와 같이 빠른 인식 속도가 요구되는 경우에는 부적합하였다.
상기와 같은 마그네틱 또는 바코드 시스템의 문제점을 해결할 수 있는 시스템으로서 등장한 것이 RFID(무선인식) 시스템이다. RFID 시스템은 태그 칩을 내장한 인식 객체(tag + identified object)와, 외부에서 그 태그 칩을 인식할 수 있는 외부 인식기(identifier)와의 결합으로 볼 수 있다. RFID 시스템은 무선 주파수를 이용한 전자 객체 식별 시스템으로서, 식별 객체(identified object) 내부에 전원이 존재하는 능동형(Active) RFID와 외부로부터의 자기 에너지를 받아 이를 전원으로 이용하는 수동형(Passive) RFID가 있다.
즉, 수동형 RFID 시스템에서 사용되는 태그 칩은 리더기로부터의 반송파를 공급받아 구동전원을 생성한다.
도 1은 종래의 수동형 태그 칩의 개략적인 블록 구성도이다.
종래의 수동형 태그 칩은, 도 1에 도시된 바와 같이, 리더기로부터의 반송파 신호를 공급받아 구동전원을 생성하는 구동전원 생성부(101)와, 상기 구동전원 생성부(101)로부터의 구동전원을 정류하는 정류부(102)를 포함한다.
상기 리더기와 상기 태그 칩간의 거리 또는 상기 리더기의 파워에 따라 상기 반송파 신호의 크기가 달라진다. 즉, 상기 리더기와 상기 태그칩간의 거리가 멀어질수록, 그리고 상기 리더기의 파워가 약할수록 상기 반송파 신호의 크기가 감소한다.
상기 반송파 신호의 크기가 감소하면, 상기 태그 칩 내부에서 생성되는 구동전원의 크기도 감소한다. 물론, 상기 구동전원 생성부(101)는 상기 구동전원의 크기를 일정 수순으로 승압하지만, 이 반송파 신호의 크기가 작을수록 상기 구동전원의 크기를 승압하는데 오랜 시간이 걸린다. 따라서, 이 구동전원을 일정한 수준의 전압으로 끌어올리는 시간동안 상기 정류부(102) 및 상기 정류부(102)의 후단에 접속된 회로들이 많은 전류를 소모하게 된다.
또한, 상기 구동전원이 완전히 승압되지 않은 상태에서 상기 정류부(102) 및 상기 정류부(102)의 후단에 접속된 회로들에 공급되기 때문에, 이를 공급받는 회로들이 오동작을 일으킬 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 구동전원 생성부와 정류부간에 스위칭소자를 설치하고, 상기 구동전원 생성부로부터 생성되는 구동전원이 일정수준으로 승압되었을 때 상기 스위칭소자를 턴-온시킴으로써 안정적인 구동전원을 공급할 수 있는 태그 칩 및 이의 구동방법을 제공하는데 그 목적이있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 태그 칩은, 안테나를 통해 반송파를 공급받아구동전원을 생성하는 전원생성부 상기 전원생성부로부터의 구동전원을 스위치를 통해 공급받고, 이 구동전원을 정류하여 구동회로부에 공급하는 정류부 및, 상기 전원생성부로부터의 구동전원과 미리 설정된 기준전압과의 크기를 비교하고, 이 비교결과에 따라 상기 스위치의 온/오프를제어하는 스위치 제어부를 포함하여구성됨을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 태그 칩의 구동방법은, 안테나를 통해 반송파를 공급받아 구동전원을 생성하는 전원생성부와, 상기 전원생성부로부터의 구동전원을 정류하여 구동회로부에 공급하는 정류부를 포함하는 태그 칩의 구동방법에 있어서, 상기 전원생성부로부터의 구동전원과 미리 설정된 기준전압과의 크기를 비교하는 단계 및, 이 비교결과에 따라 상기구동전원을 상기 정류부에 공급할지의 여부를 판단하는 단계를 포함하여 이루어짐을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 태그 칩을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 태그 칩에 대한 블록 구성도이고, 도 3은 도 2의 전원공급부를 나타낸 도면이다.
본 발명의 실시예에 따른 태그 칩은, 도 2에 도시된 바와 같이, 리더기로부터의 반송파 신호(281)(900MHz 이상의 초고주파신호)를 공급받아 구동전원(VDD)을 생성하는 전원공급부(299)와, 상기 전원공급부(299)로부터의 전원을 공급받아 동작하는 구동회로부(279)와, 데이터를 저장하기 위한 저장부(250)와, 상기 리더기로 데이터 신호를 전송하기 위한 데이터 전송부(260)를 포함한다.
상기 리더기는 상기 태그 칩에 필요한 전력과 명령어(데이터 신호)를 반송파 신호(281)에 실어 보내는데, 상기 태그 칩에 구비된 상기 전원공급부(299)는 상기 반송파 신호(281)에 포함된 전력 신호를 이용하여 상기 구동회로부(279)에 필요한 구동전원(VDD)을 생성한다.
상기 전원공급부(299)는 구동전원(Vddp)을 생성하는 구동전원 생성부(201)와, 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)을 스위치(203)를 통해 공급받고, 이 구동전원(Vddp)을 정류하여 상기 구동회로부(279)에 공급하는 정류부(202)(regulator)와 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)과 기준전압과의 크기를 판단하고 이 판단 결과에 따라 상기스위치(203)의 온/오프를 제어하는 스위치 제어부(204)를 포함한다.
상기 정류부(202)는 상기 구동전원(Vddp)을 정류하는 역할 이외에도, 자신에게 공급된 구동전원(Vddp)을 이용하여 기준전압을 생성한다. 그리고, 이 생성된 기 준전압을 상기 구동회로부(279)에 구비된 복조부(241)(demodulator)에 공급한다.
상기 스위치(203)는, 도 3에 도시된 바와 같이, P형 MOS(Metal Oxide Semiconductor) 스위칭소자를 사용하는 것이 바람직하다.
또한, 본 발명의 실시예에 따른 태그 칩은 리미터(221), 정전기 보호회로(222), 및 제 1 커패시터(C1)를 더 포함한다.
상기 리미터(221)는, 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)이 상기 정류부(202)의 허용 가능한 최대 전압 범위를 초과하지 않도록, 상기 구동전원(Vd에)의 최대 크기를 제한한다.
상기 정전기 보호회로(222)는 외부로부터 상기 구동전원 생성부(201)에 정전기가 유입되는 것을 차단한다.
상기 제 1 커패시터(C1)는 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)을 저장한다.
상기 구동전원 생성부(201)는 상기 리더기로부터 공급되는 약 0.5[V]의 피크간 전압(peak to peak voltage)을 갖는 교류 레벨의 신호를 약 2[V] 이상의 전압을 갖는 직류 레벨의 구동전원(Vddp)으로 변환하고, 이 직류 레벨의 구동전원(Vddp)을 정류부(202)에 공급한다.
즉, 상기 구동전원 생성부(201)는 상기 신호를 직류 레벨로 변환시킴과 아울러, 상기 변환된 신호의 전압 레벨을 승압시킴으로써 상기 구동전원(Vddp)을 생성한다.
이러한 동작을 위해 상기 구동전원 생성부(201)는 쇼트키 다이오드 구성된 전압펌핑회로를 포함한다.
또한, 상기 구동전원 생성부(201)는 상기 리더기로부터 공급되는 교류 레벨의 신호를 레벨 쉬프팅하여 데이터 신호를 생성하고, 이 데이터 신호를 상기 구동회로부(279)에 구비된 복조부(241)에 공급한다.
상기 구동회로부(279)는 제어부(244), 복조부(241), 클럭발생부(242), 및 리셋부(243)(Power On Reset)를 포함한다.
상기 정류부(202)로부터 발생된 구동전원(VDD)은 상기 제어부(244), 복조부(241), 클럭발생부(242), 및 리셋부(243) 그리고, 저장부(250)에 공통으로 공급되어, 상기 열거한 구성요소들을 동작시키는 전원으로 사용된다.
상기 정류부(202)로부터 발생된 기준전압과, 상기 구동전원 생성부(201)로부터 발생된 데이터 신호는 복조부(241)에 공급된다. 상기 복조부(241)는 상기 데이터 신호를 디지털 데이터 신호로 복조한다. 즉, 상기 데이터 신호를 하이 논리전압과 로우 논리전압을 갖는 디지털 신호로 복조한다. 그리고, 이 복조된 디지털 데이터 신호를 제어부(244)에 공급한다.
상기 복조부(241)는 이러한 동작을 수행하기 위해서, 상기 구동전원 생성부(201)로부터의 기준전압을 상기 데이터 신호에 가산하여 상기 디지털 데이터 신호를 생성한다.
상기 클럭발생부(242)는 상기 정류부(202)로부터의 구동전원(VDD)에 응답하여 클럭펄스(CLK)를 발생시키고, 이 클럭펄스(CLK)를 제어부(244)에 공급한다.
상기 제어부(244)는 상기 디지털 데이터 신호를 상기 클럭펄스(CLK)를 사용 하여 샘플링한다. 상기 제어부(244)는 이 샘플링된 디지털 데이터 신호를 판독하여 이 디지털 신호가 어떠한 명령을 수행하라는 명령어인지 알아내고, 이 명령을 수행하기 위한 제어신호를 생성한다.
상기 제어부(244)는 상기 명령에 따라 상기 리더기로 데이터 신호를 송신하게 되는데, 이때 상기 데이터 신호의 송신 타이밍을 제어한다.
또한, 상기 제어부(244)는 필요에 따라 상기 샘플링된 데이터 신호를 상기 저장부(250)에 저장하거나, 상기 저장부(250)에 저장된 데이터 신호를 읽어들여 필요한 동작을 수행한다.
리셋부(243)는 상기 정류부(202)로부터 구동전원(VDD)이 공급될 때마다 리셋신호(RS)를 발생시키고, 이 리셋신호(RS)를 상기 제어부(244)에 공급함으로써 상기 제어부(244)의 레지스터를 초기화시킨다.
데이터 송신부(260)는 상기 제어부(244)로부터의 제어신호에 따라 제어되어 상기 리더기가 요청한 데이터 신호를 상기 리더기에 송신한다.
상기 데이터 송신부(260)는 상기 제어부(244)로부터의 제어신호에 따라 임피던스(상기 안테나(233)와 상기 리더기간의 임피던스)를 조절함으로써, 상기 제어부(244)가 송신하고자 하는 데이터 신호를 반송파 신호(281) 형태로 리더기에게 송신한다. 상기 리더기는 상기 반송파 신호(281)를 복조하여 원래의 데이터 신호로 복원한다.
상기 리더기는 제 1 전송 기간에 전력 신호와 명령어 신호를 번갈아가며 발생시켜 상기 태그 칩에 전송하며, 제 2 전송 기간에 상기 전력 신호만을 발생시켜 상기 태그 칩에 전송한다. 상기 제 1 전송 기간과 제2 전송 기간은 번갈아 가며 진행된다.
이에 따라, 상기 제 1 전송 기간에 상기 태그 칩은 필요한 전력을 공급받아 구동전원(VDD)을 생성하고, 상술한 각 구성요소를 구동시키기 위한 구동전원(VDD)을 생성한다. 또한, 상기 제 1 전송 기간에 상기 태그 칩은 상기 리더기로부터의 데이터 신호를 공급받고 이를 판독하여 리더기로부터의 명령을 수행한다.
제 2 전송기간에는 상기 태그 칩이 상기 리더기로부터의 명령에 따라 필요한 데이터 신호를 상기 리더기에 전송하는 기간으로서, 이 기간에 상기 리더기는 전력 신호만을 상기 태그 칩에 전송한다.
저장부(250)는EEPROM(electrically erasable and programmable read only memory)으로서 상기 저장부(250)는 상기 정류부(202)로부터의 구동전원(VDD)을 공급받는다. 한편, 이 저장부(250)에 데이터를 쓰기 위한 동작을 수행하기 위해서는 최소 10[V]이상의 전압이 필요하다. 이러한 전압은 상기 구동전원 생성부(201)로부터 출력된, 즉 정류되지 않은 구동전원(Vddp)을 사용한다.
이와 같이 구성된 본 발명의 실시예에서, 상기 스위치 제어부(204)를 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 도 2의 스위치 제어부의 구체적인 회로구성을 나타낸 도면이다.
스위치 제어부(204)는, 도 4에 도시된 바와 같이, 크게 구동전원(Vddp)의 크기를 감지하여 이 구동전원(Vddp)이 일정 크기를 유지할 때에만 턴-온신호를 출력하는 레벨검출부(401)와, 상기 레벨검출부(401)로부터 출력되는 턴-온신호의 출력 타이밍을 제어하는 타이밍 제어부(402)를 구비한다.
상기 레벨검출부(401)는 역바이어스 상태의 입력 스위칭소자(nTr_in)와, 상기 입력 스위칭소자(nTr_in)의 소스단자에 접속된 제 1 인버터(441)와, 상기 제 1 인버터(441)의 출력단자에 접속된 제 2 인버터(442)와, 상기 제 2 인버터(442)의 출력단자에 접속된 제 3 인버터(443)를 포함한다.
여기서, 상기 입력 스위칭소자(nTr_in)는 NMOS 스위칭소자로서, 이의 게이트단자와 소스단자는 제 1 노드(n1)에 함께 접속되어 있으며, 그리고 드레인단자에는 상기 구동전원 생성부(201)의 구동전원(Vddp)이 공급된다.
상기 제 1 인버터(441)는 제 1 PMOS 스위칭소자(pTr_1)와 제 1 NMOS 스위칭소자(nTr_1)로 구성되어 있다.
상기 제 1 PMOS 스위칭소자(pTr_1)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)을 출력하는 출력라인에 접속되며, 그리고 드레인단자는 상기 제 1 NMOS 스위칭소자(nTr_1)의 드레인단자에 접속된다.
상기 제 1 NMOS 스위칭소자(nTr_1)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 접지단자에 접속되며, 그리고 드레인단자는 상기제 1 PMOS 스위칭소자(pTr_1)의 드레인단자에 접속된다.
상기 제 2 인버터(442)는 제 2 PMOS 스위칭소자(pTr_2)와 제 2 NMOS 스위칭소자(nTr_2)로 구성되어 있다.
상기 제 2 PMOS 스위칭소자(pTr_2)의 게이트단자는 상기 제 1 PMOS의 소스단 자에 접속되며, 소스단자는 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)을 출력하는 출력라인에 접속되며, 그리고 드레인단자는 상기 제 2 NMOS 스위칭소자(nTr_2)의 드레인단자에 접속된다.
상기 제 2 NMOS 스위칭소자(nTr_2)의 게이트단자는 상기 입력 스위칭소자(nTr_in)의 소스단자에 접속되며, 소스단자는 접지단자에 접속되며, 그리고 드레인단자는 상기 제 2 PMOS 스위칭소자(pTr_2)의 드레인단자에 접속된다.
상기 제 3 인버터(443)는 제 3 PMOS 스위칭소자(pTr_3)와 제 3 NMOS 스위칭소자(nTr_3)로 구성되어 있다.
상기 제 3 PMOS 스위칭소자(pTr_3)의 게이트단자는 상기 제 2 PMOS의 소스단자에 접속되며, 소스단자는 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)을 출력하는 출력라인에 접속되며, 그리고 드레인단자는 상기 제 3 NMOS 스위칭소자(nTr_3)의 드레인단자에 접속된다.
상기 제 3 NMOS 스위칭소자(nTr_3)의 게이트단자는 상기 입력 스위칭소자(nTr_in)의 소스단자에 접속되며, 소스단자는 접지단자에 접속되며, 그리고 드레인단자는 상기 제 3 PMOS 스위칭소자(pTr_3)의 드레인단자에 접속된다.
상기 제 3 PMOS의 드레인단자는 스위치(203)의 게이트단자에 접속되어 있다. 상기 스위치(203)는 PMOS 스위칭소자이다.
타이밍 제어부(402)는 제 1 노드(n1)의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 구동전원(Vddp)을 제 2 노드(n2)에 공급하는 제 4 PMOS 스위칭소자(pTr_4)와 상기 제 2 노드(n2)의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴 -온시 상기 구동전원(Vddp)을 상기 제 1 노드(n1)에 공급하는 제 5 내지 제 9 PMOS 스위칭소자(pTr_5, pTr_6, pTr_7, pTr_8, pTr_9)와 상기 제 2 노드(n2)의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드(n2)를 접지전압(VSS)으로 방전시키는 제 4 및 제 5 NMOS 스위칭소자(nTr_5)와 상기 제 2 노드(n2)의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)을 상기 제 2 노드(n2)에 공급하는 제 6 NMOS 스위칭소자(nTr_6)와 상기 제 2 노드(n2)에 자신의 문턱전압을 공급하는 제 7 NMOS 스위칭소자(nTr_7)를 포함한다.
상기 제 1 노드(n1)와 접지단자 사이에는 제 3 커패시터(C3)가 접속되며, 제 2 노드(n2)와 구동전원(Vddp)이 공급되는 단자 사이에는 제 4 커패시터(C4)가 접속된다.
이와 같이 구성된 본 발명의 실시예에 따른 스위치 제어부(204)의 동작을 상세히 설명하면 다음과 같다.
제 1 노드(n1)의 전압은 구동전원(Vddp)의 전압과 상기 입력 스위칭소자(nTr_in)의 문턱전압간의 차전압에 해당한다. 이를 수학식으로 나타내면 다음과 같다.
V(n1)=Vddp-Vth(NTr_in)
상기 V(n1)은 상기 제 1 노드(n1)의 전압을 나타내고, 상기 Vth(Tr_in)은 상기 입력 스위칭소자(nTr_in)의 문턱전압을 나타낸다.
이때, 상기 구동전원(Vddp)의 전압이 0이라고 가정할 때, 제 1 내지 제 3 인버터(443)는 동작하지 않으므로, 상기 제 3 인버터(443)로부터의 출력은 없다.
따라서, 스위치(203)는 턴-오프상태를 유지한다. 이에 따라, 상기 구동전원 생성부(201)로부터출력된 구동전원(Vddp)은 정류부(202)에 공급되지 않는다.
한편, 상기 구동전원(Vddp)의 전압이 서서히 증가하여 일정한 값을 가질 때는, 상기 제 1 내지 제 3 인버터(441, 442, 443)가 동작하여 턴-온신호를 출력한다.
즉, 상기 제 1 노드(n1)의 전압이 상기 제 1 인버터(441)에 구비된 제 1 NMOS 스위칭소자(nTr_1)의 문턱전압 이상의 값을 가지면 상기 제 3 인버터(443)로부터의 최종출력이 0의 전압(턴-온신호, 즉 접지전압(VSS))을 나타낸다.
다시말하면, 상기 제 1 노드(n1)의 전압이 다음과 같은 수식을 만족하면, 턴-온신호가 출력된다.
Vddp-Vth(NTr_in) Vth(NTr_1)
여기서, 상기 Vth(NTr_1)는 제 1 NMOS 스위칭소자(nTr_1)의 문턱전압을 나타낸다.
상기 제 2 수학식에서 알 수 있듯이, 상기 구동전원(Vddp)의 전압이 상기 문턱전압의 합(입력 스위칭소자(nTr_in)의 문턱전압과 상기 제 1 NMOS 스위칭소자(nTr_1)의 문턱전압의 합)보다 크거나 같으면, 상기 스위치 제어부(204)는 접지전압(VSS)을 턴-온신호로서 출력한다.
상기 제 2 수학식을 만족하는 구동전원(Vddp)의 전압이 상기 제 1 노드(n1)에 공급되면, 상기 제 1 인버터(441)는 로우 상태의 신호(접지전압(VSS))를 출력하여 제 2 인버터(442)에 공급한다. 그러면, 상기 제 2 인버터(442)는 상기 로우 상태의 신호에 응답하여 하이 상태의 신호(구동전원(Vddp))를 출력하여 제 3 인버터(443)에 공급한다. 그러면, 상기 제 3 인버터(443)는 상기 하이 상태의 신호에 응답하여 로우 상태의 신호를 출력한다. 이 로우 상태의 신호가 상술한 턴-온신호이다.
이 턴-온 신호는 상기 스위치(203)의 게이트단자에 공급되어, 상기 스위치(203)를 턴-온시킨다. 그러면, 상기 구동전원 생성부(201)로부터의 구동전원(Vddp)이 상기 턴-온된 스위치(203)를 통해 정류부(202)에 공급된다.
이와 같이, 상기 스위치 제어부(204)는 상기 구동전원(Vddp)의 전압이 상기 문턱전압의 합(기준전압)보다 크거나 같을 때 상기 스위치(203)를 턴-온시키며, 상기 구동전원(Vddp)의 전압이 상기 문턱전압(기준전압)의 합보다 작을 때 상기 스위치(203)를 턴-오프시킨다.
상기 입력 스위칭소자(nTr_in)의 문턱전압과 상기 제 1 NNOS 스위칭소자의 문턱전압을 조절함으로써, 상기 정류부(202)에 공급될 구동전원(Vddp)의 크기를 제어할 수 있다.
한편, 타이밍 제어부(402)의 제 4 PMOS 스위칭소자(pTr_4)는 상기 구동전원(Vddp)이 일정값 이상으로 상승되지 않았을 때, 턴-온되어 상기 구동전원(Vddp)을 제 2 노드(n2)에 공급한다.
이때, 상기 제 2 노드(n2)는 제 4 커패시터(C4)에 의해서 서서히 충전된다. 이 충전된 제 2 노드(n2)에 게이트단자가 접속된 제 4 및 제 5 NMOS 스위칭소자(nTr_5)가 턴-온된다. 이 턴-온된 제 4 및 제 5 NMOS 스위칭소자(nTr_5)를 통해, 접지전압(VSS)이 상기 제 2 노드(n2)에 공급된다.
이때, 상기 제 2 노드(n2)는 제 7 NMOS 스위칭소자(nTr_7)에 의해 접지전압(VSS)으로 방전되지 않고, 상기 제7 NMOS 스위칭소자(nTr_7)의문턱전압으로 유지된다.
이 상태에서, 상기 구동전원(Vddp)이 서서히 증가하게 되어 일정값에 이르게 되면, 상기 제 2 노드(n2)에 게이트단자가 접속된 제 5 내지 제 9 PMOS 스위칭소자(pTr_5, pTr_6, pTr_7, pTr_8, pTr_9)가 모두 턴-온된다.
이때, 상기 턴-온된 제 5 내지 제 9 PMOS 스위칭소자(pTr_5, pTr_6, pTr_7, pTr_8, pTr_9)이 저항 역할을 하며, 이 스위칭소자들과 제 3 커패시터(C3)에 의해 결정되는 시정수에 의해 상기 제 1 노드(n1)의 전압값이 제 1 인버터(441)에 공급되는 시간이 결정된다.
상기 스위칭소자들(pTr_5, pTr_6, pTr_7, pTr_8, pTr_9)의 수를 및 커패시터(C3)의 용량을 조절함으로써, 상기 출력 시간을 조절할 수있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에따른 태그 칩에는 다음과 같은 효과가 있다.
본 발명의 실시예에 따른 태그 칩은 구동전원 생성부와 정류부간에 설치된 스위치 및 상기 스위치를 제어하는 스위치 제어부를 포함한다.
본 발명의 실시예에 따른 태그 칩은 상기 구동전원 생성부로부터 생성되는 구동전원이 일정수준으로 승압되었을 때 스위치를 턴-온시킴으로써 안정적인 구동전원을 공급할 수 있다.

Claims (22)

  1. 안테나를 통해 반송파를 공급받아 구동전원을 생성하는 전원생성부
    상기 구동전원 생성부로부터의 구동전원을 스위치를 통해 공급받고, 이 구동전원을 정류하여 구동회로부에 공급하는 정류부 및,
    상기 구동전원 생성부로부터의 구동전원과 미리 설정된 기준전압과의 크기를 비교하고, 이 비교결과에 따라 상기 스위치의 온/오프를제어하는 스위치 제어부를 포함하여구성됨을 특징으로 하는 태그칩.
  2. 제 1 항에 있어서,
    상기 반송파는 상기 구동회로부의동작에 필요한 전력신호 및 데이터 신호를 포함함을 특징으로 하는 태그 칩.
  3. 제 1 항에 있어서,
    상기 구동전원 생성부는 상기 반송파에 포함된 전력신호를 승압하여 상기 구동전원을 발생시키는 승압회로를 포함함을 특징으로 하는 태그 칩.
  4. 제 3 항에 있어서,
    상기 승압회로는 쇼트키 다이오드로구성된 펌핑회로인 것을 특징으로 하는 태그칩.
  5. 제 1 항에 있어서,
    상기 구동전원 생성부로부터의 구동전원이 일정 크기를 초과하지 않도록 제어하는 리미터를 더 포함함을 특징으로 하는 태그 칩.
  6. 제 1 항에 있어서,
    상기 정류부로 정전기가 유입되는것을 차단하기 위한 정전기 방지회로를 더 포함함을 특징으로 하는 태그 칩.
  7. 제 1 항에 있어서,
    상기 전원발생부로부터의 구동전원을 저장하기 위한 커패시터를 더 포함함을 특징으로 하는 태그 칩.
  8. 제 1 항에 있어서,
    상기 정류부로부터 정류된 구동전원을 저장하기 위한 커패시터를 더 포함함을 특징으로 하는 태그 칩.
  9. 제 1 항에 있어서,
    상기 구동회로부는,
    상기 반송파에 포함된 데이터 신호를 복원하기 위한 복조기
    클럭펄스를 발생하는 클럭발생부
    상기 복조기로부터의 데이터 신호 및 상기 클럭발생부로부터의 클럭펄스를 공급받아 상기 데이터 신호를 판독하고, 이 판독된 결과에 따라 명령을 수행하는 제어부
    상기 제어부의 제어에 따라 리더기로 데이터를 전송하는 데이터 전송부
    상기 정류부로부터 구동전원이 공급될 때마다 리셋신호를 발생시키고, 이 리셋신호를 상기 제어부에 공급함으로써 상기 제어부의 레지스터를 초기화시키는 파워-온-리셋부를 포함함을 특징으로 하는 태그 칩.
  10. 제 9 항에 있어서,
    상기 데이터 신호를 저장하기 위한 저장부를 더 포함함을 특징으로 하는 태그 칩.
  11. 제 10 항에 있어서,
    상기 저장부는EEPROM(electrically erasable and programmable read only memory)인 것을 특징으로 하는 태그 칩.
  12. 제 1 항에 있어서,
    상기 스위치 제어부는
    상기 구동전원이 상기 기준전압보다크거나 같을 경우 상기 스위치를 턴-온시 키며 그리고,
    상기 구동전원이 상기 기준전압보다작을 경우 상기 스위치를 턴-오프시키는 것을 특징으로 하는 태그 칩.
  13. 제 1 항에 있어서,
    스위치 제어부는,
    구동전원의 크기를 감지하여 이 구동전원이 일정 크기를 유지할 때에만 턴-온신호를 출력하는 레벨검출부 및,
    상기 레벨검출부로부터 출력되는 턴-온신호의 출력타이밍을 제어하는 타이밍 제어부를 포함함을 특징으로 하는 태그 칩.
  14. 제 13 항에 있어서,
    상기 레벨검출부는,
    상기 구동전원 생성부로부터의 구동전원이 입력되는 드레인단자와, 제 1 노드에 함께 연결된 게이트단자 및 소스단자를 갖는 입력 NMOS 스위칭소자
    상기 제 1 노드에 접속되며, 상기 구동전원 및 접지전압을 공급받는 제 1 인버터
    상기 제 1 인버터의 출력단자에 접속되며, 상기 구동전원 및 접지전압을 공급받는 제 2 인버터
    상기 제 2 인버터의 출력단자에 접속되며, 상기 구동전원 및 접지전압을 공 급받는 제 3 인버터 및,
    상기 제 1 노드와 상기 접지전압을 공급하는 접지단자간에 접속된 커패시터를 포함함을 특징으로 하는 태그 칩.
  15. 제 14 항에 있어서,
    상기 제 1 인버터는,
    상기 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 접지전압을 출력하여 상기 제 2 인버터에 공급하는 제 1 NMOS 스위칭소자 및,
    상기 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기구동전원을 출력하여 제 2 인버터에 공급하는 제 2 PMOS 스위칭소자를 포함함을 특징으로 하는 태그 칩.
  16. 제 15 항에 있어서,
    상기 기준전압의 크기는 상기 입력 스위칭소자의 문턱전압과 상기 제 1 NMOS 스위칭소자의 문턱전압의 합에 해당하는 크기인 것을 특징으로 하는 태그 칩.
  17. 제 15 항에 있어서,
    상기 제 2 인버터는,
    상기 제 1 인버터로부터의 출력의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 접지전압을 출력하여 상기 제 3 인버터에 공급하는 제 1 NMOS 스위칭소자 및,
    상기 제 1 인버터로부터의 출력의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 구동전원을 출력하여 제 3 인버터에 공급하는 제 2 PMOS 스위칭소자를 포함함을 특징으로 하는 태그 칩.
  18. 제 17 항에 있어서,
    상기 제 3 인버터는,
    상기 제 2 인버터로부터의 출력의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 접지전압을 출력하여 상기 스위치에 공급하는 제 1 NMOS 스위칭소자 및,
    상기 제 1 인버터로부터의 출력의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 구동전원을 출력하여 상기 스위치에 공급하는 제 2 PMOS 스위칭소자를 포함함을 특징으로 하는 태그 칩.
  19. 제 18 항에 있어서,
    상기 제 3 인버터의 출력단자가 상기 스위치의 게이트단자에 접속되며, 상기 스위치소자는 PMOS 스위칭소자인 것을 특징으로 하는 태그 칩.
  20. 제 14 항에 있어서,
    상기 타이밍 제어부는,
    상기 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 구동전원을 제 2 노드에 공급하는 제 4 PMOS 스위칭소자
    상기 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기구동전원을 상기 제 1 노드에 공급하는 제 5 내지 제 9 PMOS 스위칭소자
    상기 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기제 2 노드를 접지전압으로 방전시키는 제 4 및 제 5 NMOS 스위칭소자
    상기 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기구동전원 생성부로부터의 구동전원을 상기 제 2 노드에 공급하는 제 6 NMOS 스위칭소자
    상기 제 2 노드에 자신의 문턱전압을 공급하는 제 7 NMOS 스위칭소자 및,
    상기 제 2 노드와 상기 구동전원이 공급되는 단자 사이에 접속된 제 2 커패시터를 포함함을 특징으로 하는 태그 칩.
  21. 안테나를 통해 반송파를 공급받아 구동전원을 생성하는 구동전원 생성부와, 상기 구동전원 생성부로부터의 구동전원을 정류하여 구동회로부에 공급하는 정류부를 포함하는 태그 칩의 구동방법에 있어서,
    상기 구동전원 생성부로부터의 구동전원과 미리 설정된 기준전압과의 크기를 비교하는 단계 및,
    이 비교결과에 따라 상기 구동전원을 상기 정류부에 공급할지의 여부를 판단하는 단계를 포함하여 이루어짐을 특징으로 하는 태그칩의 구동방법.
  22. 제 21 항에 있어서,
    상기 구동전원이 기준전압보다 크거나 같을 경우, 상기 구동전원을 상기 정류부에 공급하며 그리고,
    상기 구동전원이 기준전압보다 작을경우, 상기 구동전원을 상기 정류부에 공급하지 않는 것을 특징으로 하는 태그칩의 구동방법.
KR1020060069287A 2006-07-24 2006-07-24 태그 칩 및 이의 구동방법 KR100874983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060069287A KR100874983B1 (ko) 2006-07-24 2006-07-24 태그 칩 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060069287A KR100874983B1 (ko) 2006-07-24 2006-07-24 태그 칩 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20080009544A true KR20080009544A (ko) 2008-01-29
KR100874983B1 KR100874983B1 (ko) 2008-12-19

Family

ID=39221924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069287A KR100874983B1 (ko) 2006-07-24 2006-07-24 태그 칩 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR100874983B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966996B1 (ko) * 2008-06-09 2010-06-30 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
KR100979992B1 (ko) * 2008-05-14 2010-09-03 (주) 파루 인쇄 ｒｆｉｄ 태그 회로 및 이 회로에 따라 롤 대 롤인쇄방법을 이용한 ｒｆｉｄ 태그 제조 방법
KR101010097B1 (ko) * 2008-12-29 2011-01-24 주식회사 하이닉스반도체 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그
KR101031414B1 (ko) * 2009-11-25 2011-04-26 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
KR101065335B1 (ko) * 2009-04-30 2011-09-16 주식회사 하이닉스반도체 Ｒｆｉｄ 태그
KR101139491B1 (ko) * 2010-09-08 2012-05-02 에스케이하이닉스 주식회사 Ｒｆｉｄ 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979992B1 (ko) * 2008-05-14 2010-09-03 (주) 파루 인쇄 ｒｆｉｄ 태그 회로 및 이 회로에 따라 롤 대 롤인쇄방법을 이용한 ｒｆｉｄ 태그 제조 방법
KR100966996B1 (ko) * 2008-06-09 2010-06-30 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
KR101010097B1 (ko) * 2008-12-29 2011-01-24 주식회사 하이닉스반도체 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그
KR101065335B1 (ko) * 2009-04-30 2011-09-16 주식회사 하이닉스반도체 Ｒｆｉｄ 태그
KR101031414B1 (ko) * 2009-11-25 2011-04-26 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
KR101139491B1 (ko) * 2010-09-08 2012-05-02 에스케이하이닉스 주식회사 Ｒｆｉｄ 장치

Also Published As

Publication number Publication date
KR100874983B1 (ko) 2008-12-19

Similar Documents

Publication Publication Date Title
US8319611B2 (en) Radio frequency indentification tag
US7561866B2 (en) RFID tags with power rectifiers that have bias
US7681060B2 (en) Semiconductor integrated circuit device and IC card equipped with the same having transistor switch for disconnecting contact power during contactless mode
EP0596124B2 (en) Data carrier
EP1607900B1 (en) Rectifier circuit and radio communication device
JP4238265B2 (ja) 半導体集積回路、及びこれを搭載した非接触型情報システム
JP4750530B2 (ja) 半導体集積回路装置及びそれを用いた非接触電子装置
US6525362B2 (en) IC chip for contactless IC card
KR100700849B1 (ko) 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법
KR100874983B1 (ko) 태그 칩 및 이의 구동방법
JP2007518339A (ja) 無線周波数認識及び通信素子
KR20070076071A (ko) 비접촉식 카드 그리고 비접촉식 카드시스템
US20090127934A1 (en) Emergency capacitor for a contactless device
JP2001125653A (ja) 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法
CN110533124B (zh) 旗标保持电路以及旗标保持方法
US20080212346A1 (en) Antenna impedance modulation method
US20110121944A1 (en) Radio frequency identification device
KR101939239B1 (ko) Ｒｆｉｄ 통신용 포락선 검출기
US20090128354A1 (en) Power supply for providing an internal power supply voltage
JPH10162108A (ja) データ記憶体
US20100277281A1 (en) Rfid tag and method for driving the same
JP2001286080A (ja) 受電回路、無線通信装置及び無線通信システム
KR100762257B1 (ko) 태그 칩을 위한 태리 길이 판독장치 및 방법
JP2005222278A (ja) 非接触ｉｃ媒体用インレットおよび非接触ｉｃ媒体ならびにそれを用いた通信システム
KR101218280B1 (ko) Ｒｆｉｄ 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee