KR20080007050A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20080007050A
KR20080007050A KR1020060066608A KR20060066608A KR20080007050A KR 20080007050 A KR20080007050 A KR 20080007050A KR 1020060066608 A KR1020060066608 A KR 1020060066608A KR 20060066608 A KR20060066608 A KR 20060066608A KR 20080007050 A KR20080007050 A KR 20080007050A
Authority
KR
South Korea
Prior art keywords
silicon
doped
protective film
partial region
passivation layer
Prior art date
Application number
KR1020060066608A
Other languages
English (en)
Inventor
이종무
박규호
김현하
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060066608A priority Critical patent/KR20080007050A/ko
Publication of KR20080007050A publication Critical patent/KR20080007050A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것이다. 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면기판, 전면기판 상에 형성된 스캔전극 및 서스테인 전극, 스캔전극 및 서스테인 전극을 덮도록 형성된 유전체층 및 유전체층 상에 형성된 보호막을 포함하며, 보호막은 산화마그네슘(MgO)을 주성분으로 하고, 상기 보호막의 두께 중 일부 영역에 실리콘(Si)이 도핑되는 것을 특징으로 한다.
보호막, 산화마그네슘, 실리콘

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1 은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도이다.
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 보호막에서의 이차 전자 방출을 나타내는 도이다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 중 전면 패널의 단면도이다.
도 4는 도 3에 도시된 보호막에 도핑된 실리콘 도핑 함유량을 나타낸 도이다.
도 5 는 본 발명의 다른 일 실시예에 따른 플라즈마 디스플레이 패널 중 전면 패널의 단면도이다.
도 6은 도 5에 도시된 보호막에 도핑된 실리콘 도핑 함유량을 나타낸 도이다.
(도면의 주요부분에 대한 부호의 설명)
101: 전면기판 102: 스캔 전극
103: 서스테인 전극 104: 유전체 층
105: 보호막
본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 방전 셀을 이루는 것으로, 각 방전 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논(Xe)을 함유하는 불활성 가스가 충진되어 있다. 이러한 방전 셀들이 복수개가 모여 하나의 픽셀(Pixel)을 이룬다. 예컨대 적색(Red, R) 방전 셀, 녹색(Green, G) 방전 셀, 청색(Blue, B) 방전 셀이 모여 하나의 픽셀을 이루는 것이다.
그리고 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
이러한 플라즈마 디스플레이 패널에는 복수의 전극들, 예컨대 스캔 전극(Y), 서스테인 전극(Z), 어드레스 전극(X)이 형성되고, 이러한 복수의 전극들에 소정의 구동 전압이 공급되어 방전이 발생됨으로써 영상이 구현된다.
여기서, 전면 패널에 증착되는 보호막은 통상적으로 MgO가 이용되며, 높은 이차 전자 방출 계수 값을 가지고, 가시광선 영역에 대한 높은 투과도를 갖는다. 또한, 방전 시 나타나는 이온에 의한 스퍼터링(Sputtering)효과를 최소화할 수 있는 내마모성이 우수하여 플라즈마 디스플레이 패널에서 유전체 층을 보호하는 데 사용된다.
그러나, 보호막은 수분(H2O)에 취약하여 패널 수명을 줄이며, 특히 방전 특성이 급격히 저하되는 단점을 가지고 있다. 또한, 어드레스 기간의 지터(Jitter) 값, 즉, 어드레스 방전 시 발생하는 방전지연시간을 갖게 됨으로써, 고품위의 화질을 구현할 수 없는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 어드레스 기간의 지터값을 줄일 수 있으면서 동시에 높은 이차 전자 방출 계수 값을 갖는 플라즈마 디스플레이 패널을 제공하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 전면기판, 상기 전면기판 상에 형성된 스캔전극 및 서스테인 전극, 상기 스캔전극 및 상기 서스테인 전극을 덮도록 형성된 유전체층 및 상기 유전 체층 상에 형성된 보호막을 포함하며, 상기 보호막은 산화마그네슘(MgO)을 주성분으로 하고, 상기 보호막의 두께 중 일부 영역에 실리콘(Si)이 도핑되는 것을 특징으로 한다.
또한, 실리콘이 도핑되는 일부영역은 상기 보호막의 두께 중 대략 1/3 내지 1/4 인 것이 바람직하다.
또한, 일부영역에 도핑되는 실리콘은 대략 400~900 ppm 정도의 함량을 갖는 것이 바람직하다.
또한, 실리콘이 도핑되는 일부영역은 상기 유전체층의 계면에 접하는 상기 보호막의 하단부인 것이 바람직하다.
또한, 실리콘이 도핑되는 일부영역은 상기 보호막의 두께 중 중앙부인 것이 바람직하다.
또한, 실리콘이 도핑되는 일부영역은 방전공간에 접하는 상기 보호막의 상단부인 것이 바람직하다.
또한, 보호막 상단부의 표면에 Al2O3, TiO2, Ta2O3 중 적어도 어느 하나가 더 첨가되는 것이 바람직하다.
또한, 보호막은 화학적 기상증착(CVD), 이-빔(E-beam), 이온 플레이팅(Ion-plating), 스퍼터링(Sputtering), 액상법 중 어느 하나의 공정에 의해 형성되는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 플라즈 마 디스플레이 패널은 전면기판, 상기 전면기판 상에 형성된 스캔전극 및 서스테인 전극, 상기 스캔전극 및 상기 서스테인 전극을 덮도록 형성된 유전체층 및 상기 유전체층 상에 산화마그네슘(MgO)을 주성분으로 하고, 실리콘(Si)이 균일하게 도핑되어 형성된 보호막을 포함하며, 상기 보호막은 상기 실리콘(Si)이 균일하게 도핑된 영역의 실리콘(Si) 도핑농도보다 더 높은 실리콘(Si) 도핑농도를 갖는 일부영역을 갖는 것이 바람직하다.
또한, 일부영역에 도핑된 실리콘(Si)의 함량은 보호막에 균일하게 도핑된 실리콘(Si)의 함량보다 대략 2~3배 높은 것을 특징으로 하는 플라즈마 디스플레이 패널.
또한, 일부영역은 상기 보호막의 두께 중 대략 1/3 내지 1/4 인 것이 바람직하다.
또한, 보호막에 균일하게 도핑되는 실리콘은 대략 100~400 ppm 정도의 함량을 갖는 것이 바람직하다.
또한, 일부영역에 도핑되는 실리콘은 대략 400~900 ppm 정도의 함량을 갖는 것이 바람직하다.
또한, 일부영역은 상기 유전체층의 계면에 접하는 상기 보호막의 하단부인 것이 바람직하다.
또한, 일부영역은 상기 보호막의 두께 중 중앙부인 것이 바람직하다.
또한, 일부영역은 방전공간에 접하는 상기 보호막의 상단부인 것이 바람직하다.
또한, 보호막 상단부의 표면에 Al2O3, TiO2, Ta2O3 중 적어도 어느 하나가 더 첨가되는 것이 바람직하다.
또한, 보호막은 화학적 기상증착(CVD), 이-빔(E-beam), 이온 플레이팅(Ion-plating), 스퍼터링(Sputtering), 액상법 중 어느 하나의 공정에 의해 형성되는 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하, 도 1 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대해서 설명한다.
도 1 은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도이다.
도 1 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시 면인 전면 기판(101)에 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 형성된 전면 패널(100) 및 배면을 이루는 후면 기판(111) 상에 전술한 스캔 전극(102, Y) 및 서스테인 전극(103, Z)과 교차되도록 복수의 어드레스 전극(113, X)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 나란하게 결합된다.
전면 패널(100)은 하나의 방전 공간, 즉 방전 셀에서 상호 방전시키고 방전 셀의 발광을 유지하기 위한 스캔 전극(102, Y) 및 서스테인 전극(103, Z), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102, Y) 및 서스테인 전극(103, Z)이 쌍을 이뤄 포함된다. 스캔 전극(102, Y) 및 서스테인 전극(103, Z)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체 층(104)에 의해 덮혀지고, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)에 실리콘을 도핑하여 증착한 보호막(105)이 형성된다. 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 중 보호막(105)에 대한 보다 자세한 사항은 후술하기로 한다.
후면 패널(110)은 복수개의 방전 공간 즉, 방전 셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113, X)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(210)의 상측면에는 어드레스 방전 시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113, X)과 형광체(114) 사이에는 어드레스 전극(113, X)을 보호하기 위한 하부 유전체 층(115)이 형성된다.
여기 도 1에서는 본 발명이 적용될 수 있는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 1의 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 1에서는 스캔 전극(102, Y)과 서스테인 전극(103, Z)은 각각 투명 전극(a)과 버스 전극(b)으로 이 루어지는 것만을 도시하고 있지만, 이와는 다르게 스캔 전극(102, Y)과 서스테인 전극(103, Z) 중 적어도 하나 이상은 버스 전극(b)만으로 이루어지거나 또는 투명 전극(a)만으로 이루어지는 것도 가능한 것이다.
또한, 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 전면 패널(100)에 포함되고, 어드레스 전극(113, X)은 후면 패널(110)에 포함되는 것만을 도시하고 설명하고 있지만, 전면 패널(100)에 모든 전극들이 형성되거나 또는 스캔 전극(102, Y), 서스테인 전극(103, Z), 어드레스 전극(113, X) 중 적어도 어느 하나의 전극이 격벽(112) 상에 형성되는 것도 가능한 것이다.
이러한 도 1의 내용을 고려할 때, 본 발명이 적용될 수 있는 플라즈마 디스플레이 패널은 구동 전압을 공급하기 위한 스캔 전극(102, Y), 서스테인 전극(103, Z) 및 어드레스 전극(113, X)이 형성된 것이고, 그 이외의 조건은 무방한 것이다
여기서, 전면패널(100)에 형성된 보호막(105)의 이차 전자 방출 계수를 높이고, 지터(Jitter)를 줄이기 위하여 도핑기술이 사용되고 있는 데, 도 2를 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 보호막에서의 이차 전자 방출을 나타내는 도이다.
도 2 에 도시된 바와 같이, 보호막(105)의 주성분인 산화마그네슘(MgO)에 실리콘(Si)을 미량 도핑할 경우 전도대역(Ec)와 가전자대역(Ev)사이에 도너레벨(Donor level)이 형성되어 이차 전자 방출이 촉진된다. 즉, 보호막(105) 내의 도너레벨(Donor level)에 존재하는 전자는 가전자(Ev)에 존재하는 전자보다 가스 이 온의 바닥상태로 천이 될 때 더 많은 에너지를 방출하게 된다. 따라서, 도너레벨(Donor level)에 존재하는 전자가 가스 이온의 바닥상태로 천이되어 가스 이온을 중화시킴과 동시에 이 천이 에너지에 의해 더 많은 이차 전자들이 보호막으로부터 방출된다.
또한, 실리콘(Si)이 산화마그네슘(MgO)에 미량 첨가됨으로써, 산화마그네슘(MgO)의 결정에서 산소(O)가 빈(Oxygen vacancy) 결함(F center)과 불순물에 의해 떨어지는 보호막의 이차 전자 방출 효율을 보상하는 역할을 한다.
다시 말하면, 진공증착 등에 의해 보호막이 형성되는 경우에 공정 중 필연적으로 수반되는 결정결함들과 소스물질로부터 유입되는 불순물 즉, 칼슘, 철, 알루미늄, 니켈, 나트륨 등이 이차전자방출특성을 열화시키는 요인으로 작용하게 된다. 실리콘(Si)은 결정결함들과 불순물로 인하여 열화되는 이차전자방출특성을 상쇄함으로써 어드레스 기간의 지터값을 줄이게 된다.
그러나, 보호막(105)내에서 전체적으로 균일하게 도핑된 실리콘(Si)의 도핑 함유량이 일정 값(대략, 300ppm) 이상으로 커지게 되면 오히려 지터가 증가하는 경향이 있다. 이에 따라, 실리콘(Si)은 지터가 최소화되는 범위 내에서만 보호막에 도핑되는 것이다.
그러나, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 실리콘(Si)의 도핑 함유량을 일정 값(대략, 300ppm)에 한정하지 않고도 지터 값을 줄일 수 있고, 이와 동시에 방전개시전압(Vf)나 방전유지전압(Vs)을 낮출 수 있는 데, 도 3 및 도4를 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 중 전면 패널의 단면도이며, 도 4는 도 3에 도시된 보호막에 도핑된 실리콘 도핑 함유량을 나타낸 도이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 중 보호막(105)은 산화마그네슘(Mgo)을 주성분으로 하고, 보호막(105)의 두께 중 일부영역(105a)에만 실리콘(Si)이 도핑된다. 즉, 실리콘(Si)이 도핑된 영역을 제외한 영역(105b)은 산화마그네슘(MgO)만이 존재한다.
여기서, 실리콘(Si)이 보호막(105)의 일부영역(105a)에 도핑되는 두께는 전체 보호막(105)의 두께 중 대략 1/3 내지 1/4 정도의 영역에만 실리콘(Si)이 도핑되는 것이 바람직하다.
또한, 실리콘(Si)이 도핑되는 일부영역(105a)은 보호막(105)의 상단부, 즉, 방전공간과 보호막(105)이 접하는 영역일 수 있으며(도3(a)), 보호막(105)의 중앙부일 수 있으며(도3(b)), 보호막(105)의 하단부, 즉, 유전체층(104)과 보호막(105)이 접하는 영역(도3(c))일 수도 있다.
여기서, 일부영역(105a)에 도핑된 실리콘(Si)은 대략 400~900 ppm 정도의 함량으로 도핑되는 것이 바람직하다.
즉, 종래에는 지터 값을 줄이기 위한 실리콘 도핑 함유량이 일정 값(대략 300ppm) 범위 이내였으나, 이러한 범위 내에서는 높은 이차 전자 방출 계수 값을 갖는 데는 한계가 있었다.
그러나, 종래에 비해 많은 실리콘(Si)을 보호막(105)의 일부영역(a)에 도핑 함으로써, 종래보다 지터 값을 더 많이 줄일 수 있으며, 높은 이차 전자 방출 계수 값을 갖게 되어 방전개시전압(Vf)나 방전유지전압(Vs)을 낮출 수 있게 되는 것이다.
여기서, 보호막(105)의 상단부(a)의 표면에 Al2O3, TiO2, Ta2O3 등의 산화막을 표면에 1~3nm 정도로 얇게 증착하거나 산화마그네슘(MgO)와 함께 증착함으로써 보호막(105)의 내마모성 및 내흡습성을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 중 보호막은 화학적 기상증착(CVD), 이-빔(E-beam), 이온 플레이팅(Ion-plating), 스퍼터링(Sputtering), 액상법 등의 진공증착법으로 플라즈마 디스플레이 패널 중 전면기판상에 형성될 수 있다.
도 5는 본 발명의 다른 일 실시예에 따른 플라즈마 디스플레이 패널 중 전면 패널의 단면도이며, 도 6은 도 5에 도시된 보호막에 도핑된 실리콘 도핑 함유량을 나타낸 도이다.
도 5 및 도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 중 보호막(105)은 산화마그네슘(Mgo)을 주성분으로 하고, 보호막(105) 전체에 균일하게 실리콘(Si)이 도핑된다. 여기서, 보호막(105) 전체에 균일하게 도핑되는 실리콘(Si)은 대략 100~400 ppm 정도의 함량으로 도핑되는 것이 바람직하다. 이는 어드레스 기간의 지터 값을 줄일 수 있는 최적의 범위이기 때문이다.
여기서, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 보호막(105)의 두께 중 일부영역(105a)에 보호막(105) 전체에 균일하게 도핑되는 실리콘(Si)의 함량보다 대략 2~3배의 함량을 갖는 실리콘(Si)이 도핑된다. 즉, 실리콘(Si)이 전체적으로 균일하게 도핑된 영역(105b)보다 많은 양의 실리콘(Si)이 보호막(105)의 두께 중 일부영역(105a)에 과도핑(heavy doping)되는 것이다.
여기서, 실리콘(Si)이 보호막(105)의 일부영역(105a)에 과도핑되는 두께는 전체 보호막(105)의 두께 중 대략 1/3 내지 1/4 정도의 영역에 실리콘(Si)이 과도핑되는 것이 바람직하다.
또한, 실리콘(Si)이 과도핑되는 일부영역(105a)은 보호막(105)의 상단부, 즉, 방전공간과 보호막(105)이 접하는 영역일 수 있으며(도5(a)), 보호막(105)의 중앙부일 수 있으며(도5(b)), 보호막(105)의 하단부, 즉, 유전체층(104)과 보호막(105)이 접하는 영역(도5(c))일 수도 있다.
여기서, 일부영역(105a)에 과도핑된 실리콘(Si)은 대략 400~900 ppm 정도의 함량으로 도핑되는 것이 바람직하다.
즉, 종래에는 지터 값을 줄이기 위한 실리콘 도핑 함유량이 일정 값(대략 300ppm) 범위 이내였으므로, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 중 보호막(105)은 전체적으로는 이러한 범위내에서 실리콘(Si)을 균일하게 도핑하고, 보호막(105) 의 일부영역(105a)에는 실리콘(Si)을 과도핑하여 지터 값을 최소화시키면서도 높은 이차 전자 방출 계수 값을 갖게 하여 방전개시전압(Vf)나 방전유지전압(Vs)을 낮출 수 있게 되는 것이다.
또한, 보호막(105) 의 일부영역(105a)에 실리콘(Si)의 도핑 함유량을 보호막(105) 전체에 균일하게 도핑되는 실리콘(Si)의 도핑 함유량보다 대략 2~3배의 함량으로 과도핑함으로써 이자 전자 방출 계수 값을 갖게 될 뿐 아니라, MgSiO3 산화막이 얇게 형성될 가능성이 높아져 이 산화막으로 인해서 이온에 의한 스퍼터링(sputtering) 효과에 대한 내마모성이 증진되며, 수분과의 반응도 효율적으로 차단할 수 있다.
여기서, 보호막(105)의 상단부(a)의 표면에 Al2O3, TiO2, Ta2O3 등의 산화막을 표면에 1~3nm 정도로 얇게 증착하거나 산화마그네슘(MgO)와 함께 증착함으로써 보호막(105)의 내마모성 및 내흡습성을 더욱 향상시킬 수 있다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 중 보호막은 화학적 기상증착(CVD), 이-빔(E-beam), 이온 플레이팅(Ion-plating), 스퍼터링(Sputtering), 액상법 등의 진공증착법으로 플라즈마 디스플레이 패널 중 전면기판상에 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 어드레스 기간의 지터 값을 줄일 수 있으며, 높은 이자 전자 방출 계수 값을 갖게 되어 방전전압을 낮출 수 있는 효과가 있다.
또한, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 내마모성 및 내흡습성을 향상시킬 수 있는 효과가 있다.

Claims (18)

  1. 전면기판;
    상기 전면기판 상에 형성된 스캔전극 및 서스테인 전극;
    상기 스캔전극 및 상기 서스테인 전극을 덮도록 형성된 유전체층; 및
    상기 유전체층 상에 형성된 보호막을 포함하며,
    상기 보호막은 산화마그네슘(MgO)을 주성분으로 하고, 상기 보호막의 두께 중 일부 영역에 실리콘(Si)이 도핑되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 실리콘이 도핑되는 일부영역은 상기 보호막의 두께 중 대략 1/3 내지 1/4 인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 일부영역에 도핑되는 실리콘은 대략 400~900 ppm 정도의 함량을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 실리콘이 도핑되는 일부영역은 상기 유전체층의 계면에 접하는 상기 보 호막의 하단부인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 3 항에 있어서,
    상기 실리콘이 도핑되는 일부영역은 상기 보호막의 두께 중 중앙부인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 3 항에 있어서,
    상기 실리콘이 도핑되는 일부영역은 방전공간에 접하는 상기 보호막의 상단부인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 3 항에 있어서,
    상기 보호막 상단부의 표면에 Al2O3, TiO2, Ta2O3 중 적어도 어느 하나가 더 첨가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 보호막은 화학적 기상증착(CVD), 이-빔(E-beam), 이온 플레이팅(Ion-plating), 스퍼터링(Sputtering), 액상법 중 어느 하나의 공정에 의해 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 전면기판;
    상기 전면기판 상에 형성된 스캔전극 및 서스테인 전극;
    상기 스캔전극 및 상기 서스테인 전극을 덮도록 형성된 유전체층; 및
    상기 유전체층 상에 산화마그네슘(MgO)을 주성분으로 하고, 실리콘(Si)이 균일하게 도핑되어 형성된 보호막을 포함하며,
    상기 보호막은 상기 실리콘(Si)이 균일하게 도핑된 영역의 실리콘(Si) 도핑농도보다 더 높은 실리콘(Si) 도핑농도를 갖는 일부영역을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 9 항에 있어서,
    상기 일부영역에 도핑된 상기 실리콘(Si)의 함량은 상기 보호막에 균일하게 도핑된 상기 실리콘(Si)의 함량보다 대략 2~3배 높은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 10 항에 있어서,
    상기 일부영역은 상기 보호막의 두께 중 대략 1/3 내지 1/4 인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 11 항에 있어서,
    상기 보호막에 균일하게 도핑되는 실리콘은 대략 100~400 ppm 정도의 함량을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  13. 제 12 항에 있어서,
    상기 일부영역에 도핑되는 실리콘은 대략 400~900 ppm 정도의 함량을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제 13 항에 있어서,
    상기 일부영역은 상기 유전체층의 계면에 접하는 상기 보호막의 하단부인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  15. 제 13 항에 있어서,
    상기 일부영역은 상기 보호막의 두께 중 중앙부인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  16. 제 13 항에 있어서,
    상기 일부영역은 방전공간에 접하는 상기 보호막의 상단부인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  17. 제 13 항에 있어서,
    상기 보호막 상단부의 표면에 Al2O3, TiO2, Ta2O3 중 적어도 어느 하나가 더 첨가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  18. 제 9 항에 있어서,
    상기 보호막은 화학적 기상증착(CVD), 이-빔(E-beam), 이온 플레이팅(Ion-plating), 스퍼터링(Sputtering), 액상법 중 어느 하나의 공정에 의해 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020060066608A 2006-07-14 2006-07-14 플라즈마 디스플레이 패널 KR20080007050A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060066608A KR20080007050A (ko) 2006-07-14 2006-07-14 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060066608A KR20080007050A (ko) 2006-07-14 2006-07-14 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20080007050A true KR20080007050A (ko) 2008-01-17

Family

ID=39220628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066608A KR20080007050A (ko) 2006-07-14 2006-07-14 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR20080007050A (ko)

Similar Documents

Publication Publication Date Title
KR100724057B1 (ko) 플라즈마 디스플레이 패널
JP4468239B2 (ja) プラズマディスプレイパネル
KR100467437B1 (ko) 플라즈마 디스플레이 패널
US20070170950A1 (en) Plasma display panel and manufacturing method of plasma display panel
JP4543852B2 (ja) プラズマディスプレイパネル
JP2003317631A (ja) プラズマディスプレイパネル
JP4532329B2 (ja) プラズマディスプレイパネル
KR20080007050A (ko) 플라즈마 디스플레이 패널
US7312575B2 (en) Plasma display panel
US20070103076A1 (en) Plasma display panel
JP4736933B2 (ja) プラズマディスプレイパネル
JP2010097857A (ja) プラズマディスプレイパネル
JP2007042654A (ja) プラズマディスプレイパネル
JP2007323922A (ja) プラズマディスプレイパネル
KR100708847B1 (ko) 플라즈마 디스플레이 패널
KR100708848B1 (ko) 플라즈마 디스플레이 패널
US20060038493A1 (en) Plasma display panel
JP4742872B2 (ja) プラズマディスプレイパネル
JP5040245B2 (ja) プラズマディスプレイパネル
KR100692035B1 (ko) 플라즈마 디스플레이 패널
JP2007080608A (ja) プラズマディスプレイパネルの製造方法
KR100626014B1 (ko) 플라즈마 디스플레이 패널
KR20090075137A (ko) 플라즈마 디스플레이 패널
JP2007080607A (ja) プラズマディスプレイパネルの製造方法
KR20070095495A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination