KR20080003641A - Method of forming a semiconductor device - Google Patents

Method of forming a semiconductor device Download PDF

Info

Publication number
KR20080003641A
KR20080003641A KR1020060062120A KR20060062120A KR20080003641A KR 20080003641 A KR20080003641 A KR 20080003641A KR 1020060062120 A KR1020060062120 A KR 1020060062120A KR 20060062120 A KR20060062120 A KR 20060062120A KR 20080003641 A KR20080003641 A KR 20080003641A
Authority
KR
South Korea
Prior art keywords
film
forming
metal
semiconductor substrate
layer
Prior art date
Application number
KR1020060062120A
Other languages
Korean (ko)
Inventor
이은옥
김대용
김현수
정은지
김병희
윤종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060062120A priority Critical patent/KR20080003641A/en
Publication of KR20080003641A publication Critical patent/KR20080003641A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

A method for forming a semiconductor device is provided to prevent a halide precursor from etching a semiconductor substrate by forming a deformed silicon on the semiconductor substrate. A dielectric(110) is formed on a semiconductor substrate(100). The dielectric has an opening unit exposing the semiconductor substrate. The exposed semiconductor substrate is processed by using gas including nitrogen to form a deformed silicon layer. A metal layer(130) is formed on the deformed silicon layer. The deformed silicon layer and a silicon of the semiconductor substrate react to the metal layer to form a metal silicide layer(140). The metal layer is formed by using a halide precursor through CVD(Chemical Vapor Deposition). The metal layer includes titanium. A diffusion preventive layer(150) is formed on the metal silicide layer through CVD. The diffusion preventive layer includes titanium nitride.

Description

반도체 소자의 형성방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}Method of Forming Semiconductor Device {METHOD FOR FORMING SEMICONDUCTOR DEVICE}

도 1a 내지 1d는 본 발명의 일 실시예에 따른 반도체 소자의 형성방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of forming a semiconductor device in accordance with an embodiment of the present invention.

도 2a 및 2b는 본 발명의 다른 실시예에 따른 반도체 소자의 형성방법을 설명하기 위한 단면도이다.2A and 2B are cross-sectional views illustrating a method of forming a semiconductor device in accordance with another embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 반도체 기판 110: 절연막100: semiconductor substrate 110: insulating film

120: 변형된 실리콘막 130: 금속막120: modified silicon film 130: metal film

140: 금속 실리사이드막 150: 확산 방지막140: metal silicide film 150: diffusion barrier film

본 발명은 반도체 소자의 형성방법에 관한 것으로서, 더욱 상세하게는 반도체 소자의 금속 실리사이드막의 형성방법에 관한 것이다.The present invention relates to a method for forming a semiconductor device, and more particularly, to a method for forming a metal silicide film of a semiconductor device.

반도체 기판과 메탈 콘택의 접합에 있어서, 금속 실리사이드막은 낮은 저항의 계면을 제공하는 오믹(ohmic)층의 역할을 수행한다. 상기 금속 실리사이드막은 반도체 기판에 금속막을 증착하고 열처리 공정을 수행하여 형성될 수 있다. 반도체 소자의 집적도가 증가함에 따라, 상기 금속막은 큰 종횡비(aspect ratio)를 갖는 개구부에 형성되므로, 우수한 스텝 커버리지(step coverage)를 갖는 증착 방법이 사용되어야 한다. 물리 기상 증착(Physical Vapor Deposition) 방법은 스텝 커버리지(step coverage) 특성이 불량하기 때문에, 상기 금속막을 형성하는 방법으로 화학 기상 증착(Chemical Vapor Deposition) 방법이 사용되고 있다. In the bonding of the semiconductor substrate and the metal contact, the metal silicide film serves as an ohmic layer that provides a low resistance interface. The metal silicide film may be formed by depositing a metal film on a semiconductor substrate and performing a heat treatment process. As the degree of integration of semiconductor devices increases, the metal film is formed in openings having a large aspect ratio, and therefore a deposition method having excellent step coverage should be used. Since the physical vapor deposition method has poor step coverage characteristics, a chemical vapor deposition method is used as a method of forming the metal film.

예컨대, 염화 티타늄 전구체(TiCl4 precursor)가 수소 가스와 반응하여 화학 기상 증착 방법으로 티타늄막이 형성될 수 있다. 상기 염화 티타늄 전구체(TiCl4 precursor)는 반도체 기판을 부분적으로 식각한다. 이에 따라, 티타늄 실리사이드막의 표면이 불균일해지고, 티타늄 실리사이드막이 과도 성장하여 덩어리 현상(agglomeration)이 발생하거나, 보이드(void)가 생기고 있다. 이러한 현상은 메탈 콘택의 누설 전류를 발생시키고, 저항을 증가시키는 원인이 된다.For example, titanium chloride precursor (TiCl 4 precursor) may react with hydrogen gas to form a titanium film by chemical vapor deposition. The titanium chloride precursor (TiCl 4 precursors) partially etch the semiconductor substrate. As a result, the surface of the titanium silicide film is uneven, and the titanium silicide film is excessively grown to cause agglomeration or voids. This phenomenon causes leakage current of the metal contact and causes resistance to increase.

본 발명의 목적은 균일한 표면을 갖는 반도체 소자의 금속 실리사이드막의 형성방법을 제공하는 것이다.An object of the present invention is to provide a method for forming a metal silicide film of a semiconductor device having a uniform surface.

본 발명의 일 실시예에 따른 반도체 소자의 형성방법은 반도체 기판 상에 상기 반도체 기판을 노출하는 개구부를 갖는 절연막을 형성하는 것, 질소를 포함하는 가스를 이용하여 상기 노출된 반도체 기판을 처리하여 변형 실리콘막을 형성하는 것, 상기 변형 실리콘막 상에 금속막을 형성하는 것 그리고 상기 변형 실리콘막과 상기 반도체 기판의 실리콘이 상기 금속막과 반응하여 금속 실리사이드막을 형성하는 것을 포함한다.A method of forming a semiconductor device according to an embodiment of the present invention is to form an insulating film having an opening that exposes the semiconductor substrate on a semiconductor substrate, and to modify the exposed semiconductor substrate by using a gas containing nitrogen. Forming a silicon film, forming a metal film on the strained silicon film, and forming a metal silicide film by reacting the strained silicon film and silicon of the semiconductor substrate with the metal film.

상기 변형 실리콘막을 형성하는 것은 질소 플라즈마 처리에 의하여 상기 노출된 반도체 기판을 비정질화하거나 실리콘이 과다 함유된 실리콘 질화막을 형성하는 것을 포함할 수 있다.Forming the strained silicon film may include forming an amorphous silicon nitride film containing amorphous silicon or an exposed semiconductor substrate by a nitrogen plasma treatment.

상기 금속막을 형성하는 것은 할로겐화물 전구체를 이용하여 화학 기상 증착 방법으로 형성하는 것을 포함할 수 있다. 상기 금속막은 티타늄을 포함할 수 있다.Forming the metal film may include forming by a chemical vapor deposition method using a halide precursor. The metal film may include titanium.

상기 변형 실리콘막과 상기 금속막 그리고 상기 금속 실리사이드막을 형성하는 것은 동일한 공정 챔버에서 수행될 수 있다.Forming the strained silicon film, the metal film, and the metal silicide film may be performed in the same process chamber.

상기 반도체 소자의 형성방법은 상기 금속 실리사이드막 상에 화학 기상 증착 방법으로 확산방지막을 형성하는 것을 더 포함할 수 있다. 상기 확산방지막은 티타늄 나이트라이드를 포함할 수 있다.The method of forming the semiconductor device may further include forming a diffusion barrier layer on the metal silicide layer by a chemical vapor deposition method. The diffusion barrier layer may include titanium nitride.

상기 변형 실리콘막과 상기 금속막과 상기 금속 실리사이드막과 그리고 상기 확산방지막을 형성하는 것은 동일한 공정 챔버에서 수행될 수 있다.Forming the strained silicon film, the metal film, the metal silicide film, and the diffusion barrier film may be performed in the same process chamber.

이하, 본 발명의 실시예에 따른 반도체 소자의 형성방법을 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, a method of forming a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. The invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art.

도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것 이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.In the drawings, the thicknesses of layers and regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Like numbers refer to like elements throughout.

도 1a 내지 1d는 본 발명의 일 실시예에 따른 반도체 소자의 형성방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of forming a semiconductor device in accordance with an embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(100) 상에 상기 반도체 기판(100)을 노출하는 개구부를 갖는 절연막(110)이 형성된다. 상기 절연막(110)은 실리콘 산화막일 수 있다. 상기 절연막(110)은 화학 기상 증착(chemical vapor deposition) 방법 또는 스핀 온 글래스(spin on glass) 방법으로 형성될 수 있다. 상기 개구부에 노출된 반도체 기판(100) 상에 암모니아(NH3) 가스 또는 질소(N2) 가스를 이용하여 플라즈마 처리를 한다.Referring to FIG. 1A, an insulating layer 110 having an opening exposing the semiconductor substrate 100 is formed on the semiconductor substrate 100. The insulating layer 110 may be a silicon oxide layer. The insulating layer 110 may be formed by a chemical vapor deposition method or a spin on glass method. Plasma treatment is performed on the semiconductor substrate 100 exposed to the opening by using ammonia (NH 3 ) gas or nitrogen (N 2 ) gas.

상기 플라즈마 처리로 인하여 변형된 실리콘막(120)이 형성된다. 상기 변형된 실리콘막(120)은 실리콘이 과다 함유된 실리콘 질화막일 수 있다. 상기 변형된 실리콘막(120)은 질소를 포함하는 가스에 의하여 결정구조가 비정질화된 실리콘막일 수 있다. 상기 비정질화된 실리콘막은 실리사이드 공정에서 반응을 촉진시키며, 면(sheet) 저항 또는 접촉 저항을 낮추는 역할을 수행한다.The silicon film 120 deformed by the plasma treatment is formed. The modified silicon film 120 may be a silicon nitride film containing excessive silicon. The modified silicon film 120 may be a silicon film in which a crystal structure is amorphous by a gas containing nitrogen. The amorphous silicon film promotes the reaction in the silicide process and serves to lower sheet resistance or contact resistance.

도 1b를 참조하면, 상기 변형된 실리콘막(120) 상에 금속막(130)이 형성된다. 상기 금속막(130)은 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), 코발트(Co), 텅스 텐(W) 또는 니켈(Ni)을 포함할 수 있다. 상기 금속막(130)은 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition) 방법으로 형성될 수 있다. 상기 금속막(130)은 할로겐화물 전구체(halide precursor)를 이용하여 형성된다. 상기 할로겐화물 전구체로는 염화 티타늄 전구체, 브롬화 티타늄 전구체 또는 요오드화 티타늄 전구체 등이 있다.Referring to FIG. 1B, a metal film 130 is formed on the strained silicon film 120. The metal layer 130 may include titanium (Ti), tantalum (Ta), molybdenum (Mo), cobalt (Co), tungsten (W), or nickel (Ni). The metal layer 130 may be formed by plasma enhanced chemical vapor deposition. The metal layer 130 is formed using a halide precursor. The halide precursor includes a titanium chloride precursor, a titanium bromide precursor or a titanium iodide precursor.

예컨대, 염화 티타늄 전구체(TiCl4 precursor)를 수소 가스와 반응시켜 티타늄막이 형성될 수 있다. 상기 염화 티타늄 전구체는 플라즈마에 의하여 활성화되고, 반도체 기판으로 이동하게 된다. 상기 변형된 실리콘막(120)은 상기 염화 티타늄 전구체에 의해 반도체 기판이 식각되는 것을 방지한다.For example, a titanium film may be formed by reacting a titanium chloride precursor (TiCl 4 precursor) with hydrogen gas. The titanium chloride precursor is activated by the plasma, and moved to the semiconductor substrate. The modified silicon film 120 prevents the semiconductor substrate from being etched by the titanium chloride precursor.

도 1c를 참조하면, 열처리 공정을 수행하여 상기 반도체 기판(100) 상에 금속 실리사이드막(140)이 형성된다. 상기 금속 실리사이드막(140)은 상기 반도체 기판(100)과 상기 변형된 실리콘막(120)이 상기 금속막(130)과 반응하여 형성된다. 상기 금속 실리사이드막(140)은 티타늄 실리사이드막(TiSix)일 수 있다. 상기 금속 실리사이드막(140)은 상기 반도체 기판(100)과 후속 공정에서 형성되는 메탈 콘택(미도시)과의 낮은 저항을 갖는 계면을 제공한다. 상기 금속 실리사이드막(140)은 상기 변형 실리콘막(120)과 상기 금속막(130)이 형성되는 챔버(chamber)와 동일한 챔버에서 형성될 수 있다. 상기 금속 실리사이드막(140)은 상기 플라즈마 화학 기상 증착 방법으로 상기 금속막(130)이 형성되면서 동시에 형성될 수 있다. 상기 금속막(130)은 고온 공정에서 형성되기 때문이다. 한편, 상기 금속 실리사이드 막(140)은 후속 열처리 공정을 수행하여 형성될 수도 있다.Referring to FIG. 1C, a metal silicide layer 140 is formed on the semiconductor substrate 100 by performing a heat treatment process. The metal silicide layer 140 is formed by the semiconductor substrate 100 and the modified silicon layer 120 reacting with the metal layer 130. The metal silicide layer 140 may be a titanium silicide layer (TiSi x ). The metal silicide layer 140 provides an interface having a low resistance between the semiconductor substrate 100 and a metal contact (not shown) formed in a subsequent process. The metal silicide layer 140 may be formed in the same chamber as the chamber in which the strained silicon layer 120 and the metal layer 130 are formed. The metal silicide layer 140 may be formed at the same time as the metal layer 130 is formed by the plasma chemical vapor deposition method. This is because the metal film 130 is formed at a high temperature process. Meanwhile, the metal silicide layer 140 may be formed by performing a subsequent heat treatment process.

상기 금속 실리사이드막(140)은 균일한 표면을 갖을 수 있으며, 금속 실리사이드가 과도하게 성장하여 발생하는 덩어리 현상(agglomeration)이나 보이드(void)가 발생하지 않을 수 있다. 이는 상기 금속막(130)을 형성하기 전에, 상기 변형된 실리콘막(120)이 형성되기 때문이다.The metal silicide layer 140 may have a uniform surface, and may not generate agglomeration or voids caused by excessive growth of the metal silicide. This is because the strained silicon film 120 is formed before the metal film 130 is formed.

도 1d를 참조하면, 상기 금속 실리사이드막(140) 상에 확산 방지막(150)이 형성된다. 상기 확산 방지막(150)은 후속 공정에서 형성되는 메탈 콘택(미도시)의 금속 물질이 상기 절연막(110)으로 확산되는 것을 방지하는 역할을 수행한다. 상기 확산 방지막(150)은 티타늄 나이트라이드(TiN)를 포함할 수 있다. 상기 확산 방지막(150)은 상기 변형된 실리콘막(120)과 상기 금속막(130) 그리고 상기 금속 실리사이드막(140)이 형성되는 챔버와 동일한 챔버에서 형성될 수 있다.Referring to FIG. 1D, a diffusion barrier 150 is formed on the metal silicide layer 140. The diffusion barrier 150 serves to prevent a metal material of a metal contact (not shown) formed in a subsequent process from being diffused into the insulating layer 110. The diffusion barrier 150 may include titanium nitride (TiN). The diffusion barrier 150 may be formed in the same chamber in which the modified silicon film 120, the metal film 130, and the metal silicide film 140 are formed.

도 2a 및 2d는 본 발명의 다른 실시예에 따른 반도체 소자의 형성방법을 설명하기 위한 단면도이다.2A and 2D are cross-sectional views illustrating a method of forming a semiconductor device in accordance with another embodiment of the present invention.

도 2a를 참조하면, 상기 금속 실리사이드막(140)이 형성된 후, 상기 변형된 실리콘막(120) 또는 상기 반도체 기판(100)과 반응하지 않은 상기 금속막(130)을 제거한다. 상기 제거 공정은 금속 식각제를 이용한 습식 식각 공정을 포함할 수 있다. 예컨대, 실리콘과 반응하지 않은 티타늄은 수산화 암모늄(NH4OH) 또는 과산화수소(H2O2)에 의하여 제거될 수 있다.Referring to FIG. 2A, after the metal silicide layer 140 is formed, the metal layer 130 which does not react with the deformed silicon layer 120 or the semiconductor substrate 100 is removed. The removal process may include a wet etching process using a metal etchant. For example, titanium not reacted with silicon may be removed by ammonium hydroxide (NH 4 OH) or hydrogen peroxide (H 2 O 2 ).

도 2b를 참조하면, 상기 금속 실리사이드막(140) 상에 확산 방지막(150)이 형성된다. 상기 확산 방지막(150)은 상기 금속막(130)이 제거되어 종횡비(aspect ratio)가 감소한 개구부에 형성되므로, 비교적 용이하게 형성될 수 있다. 한편, 후속 공정에서 형성되는 메탈 콘택(미도시)이 종횡비(aspect ratio)가 감소한 상기 개구부에 용이하게 형성될 수 있고, 메탈 콘택(미도시)의 저항이 감소될 수 있다.Referring to FIG. 2B, a diffusion barrier 150 is formed on the metal silicide layer 140. The diffusion barrier 150 is formed in the opening having the aspect ratio reduced by removing the metal layer 130, and thus may be relatively easily formed. Meanwhile, a metal contact (not shown) formed in a subsequent process may be easily formed in the opening having an reduced aspect ratio, and the resistance of the metal contact (not shown) may be reduced.

본 발명의 실시 예에 따르면, 반도체 기판 상에 변형된 실리콘막이 형성된다. 상기 변형된 실리콘막에 의해 할로겐화물 전구체가 반도체 기판을 식각하는 것을 방지할 수 있다. 이에 따라, 금속 실리사이드막은 균일한 표면을 갖으며, 실리사이드가 과도 성장하여 발생하는 덩어리 현상과 보이드(void)가 발생하지 않는다.According to an embodiment of the present invention, a strained silicon film is formed on a semiconductor substrate. The modified silicon film may prevent the halide precursor from etching the semiconductor substrate. Accordingly, the metal silicide film has a uniform surface, and no lumps and voids caused by excessive growth of the silicide are generated.

Claims (8)

반도체 기판 상에 상기 반도체 기판을 노출하는 개구부를 갖는 절연막을 형성하는 것;Forming an insulating film having an opening that exposes the semiconductor substrate on the semiconductor substrate; 질소를 포함하는 가스를 이용하여 상기 노출된 반도체 기판을 처리하여 변형 실리콘막을 형성하는 것;Treating the exposed semiconductor substrate using a gas containing nitrogen to form a strained silicon film; 상기 변형 실리콘막 상에 금속막을 형성하는 것; 그리고Forming a metal film on the strained silicon film; And 상기 변형 실리콘막과 상기 반도체 기판의 실리콘이 상기 금속막과 반응하여 금속 실리사이드막을 형성하는 것을 포함하는 반도체 소자의 형성방법.And forming the metal silicide film by reacting the strained silicon film and the silicon of the semiconductor substrate with the metal film. 청구항 1에 있어서,The method according to claim 1, 상기 변형 실리콘막을 형성하는 것은 질소 플라즈마 처리에 의하여 상기 노출된 반도체 기판을 비정질화하거나 실리콘이 과다 함유된 실리콘 질화막을 형성하는 것을 포함하는 반도체 소자의 형성방법.Forming the strained silicon film includes forming a silicon nitride film containing amorphous silicon or an excess of silicon by nitrogen plasma treatment. 청구항 1에 있어서,The method according to claim 1, 상기 금속막을 형성하는 것은 할로겐화물 전구체를 이용하여 화학 기상 증착 방법으로 형성하는 것을 포함하는 반도체 소자의 형성방법.Forming the metal film comprises forming by chemical vapor deposition using a halide precursor. 청구항 1에 있어서,The method according to claim 1, 상기 변형 실리콘막과 상기 금속막 그리고 상기 금속 실리사이드막을 형성하는 것은 동일한 공정 챔버에서 수행되는 것을 포함하는 반도체 소자의 형성방법.And forming the strained silicon film, the metal film, and the metal silicide film are performed in the same process chamber. 청구항 1에 있어서,The method according to claim 1, 상기 금속막은 티타늄을 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.And the metal film comprises titanium. 청구항 1에 있어서,The method according to claim 1, 상기 금속 실리사이드막 상에 화학 기상 증착 방법으로 확산방지막을 형성하는 것을 더 포함하는 반도체 소자의 형성방법.And forming a diffusion barrier on the metal silicide layer by chemical vapor deposition. 청구항 6에 있어서,The method according to claim 6, 상기 확산방지막은 티타늄 나이트라이드를 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.The diffusion barrier layer is a method of forming a semiconductor device comprising titanium nitride. 청구항 6에 있어서,The method according to claim 6, 상기 변형 실리콘막과 상기 금속막과 상기 금속 실리사이드막과 그리고 상기 확산방지막을 형성하는 것은 동일한 공정 챔버에서 수행되는 것을 포함하는 반도체 소자의 형성방법.Forming the strained silicon film, the metal film, the metal silicide film, and the diffusion barrier film in a same process chamber.
KR1020060062120A 2006-07-03 2006-07-03 Method of forming a semiconductor device KR20080003641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060062120A KR20080003641A (en) 2006-07-03 2006-07-03 Method of forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062120A KR20080003641A (en) 2006-07-03 2006-07-03 Method of forming a semiconductor device

Publications (1)

Publication Number Publication Date
KR20080003641A true KR20080003641A (en) 2008-01-08

Family

ID=39214769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062120A KR20080003641A (en) 2006-07-03 2006-07-03 Method of forming a semiconductor device

Country Status (1)

Country Link
KR (1) KR20080003641A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552179B2 (en) 2019-10-02 2023-01-10 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552179B2 (en) 2019-10-02 2023-01-10 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP4653949B2 (en) Semiconductor device manufacturing method and semiconductor device
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
KR20030027392A (en) Method for forming a titanium silicide thin film
US7172967B2 (en) Methods for forming cobalt layers including introducing vaporized cobalt precursors and methods for manufacturing semiconductor devices using the same
KR100477816B1 (en) Method for forming titanium silicide contact of semiconductor device
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
KR20080003641A (en) Method of forming a semiconductor device
US7666762B2 (en) Method for fabricating semiconductor device
JPH10144625A (en) Method for manufacturing semiconductor device
JP2004179605A (en) Aluminum metallic wiring forming method
KR20070121343A (en) Method of forming a semiconductor device
KR0161889B1 (en) Formation method of wiring in semiconductor device
KR101019710B1 (en) Method of manufacturing semiconductor device
KR100639201B1 (en) Titanium Silicide Formation Method of Semiconductor Device
KR100609049B1 (en) Metal wiring formation method of semiconductor device
US20080029912A1 (en) Tisin layer on semiconductor device
US6531394B1 (en) Method for forming gate electrode of semiconductor device
KR100750194B1 (en) Method of forming ohmic contact film and method of forming metal wiring of semiconductor device using same
JP2006179645A (en) Semiconductor device and its manufacturing method
KR100743632B1 (en) Manufacturing method of semiconductor device
KR100524921B1 (en) Manufacturing method of barrier layer for semiconductor device
KR100670744B1 (en) Method for forming silicide film of semiconductor device
KR100604671B1 (en) Method of forming metal conductive lines in semiconductor devices
JP2007019205A (en) Semiconductor device and its manufacturing method
KR100693878B1 (en) Semiconductor device having low resistance and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060703

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid