KR20080003044A - 정전기 방전 보호 소자 - Google Patents
정전기 방전 보호 소자 Download PDFInfo
- Publication number
- KR20080003044A KR20080003044A KR1020060061573A KR20060061573A KR20080003044A KR 20080003044 A KR20080003044 A KR 20080003044A KR 1020060061573 A KR1020060061573 A KR 1020060061573A KR 20060061573 A KR20060061573 A KR 20060061573A KR 20080003044 A KR20080003044 A KR 20080003044A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- input
- type
- bipolar transistor
- output pad
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 정전기 전류로부터 내부 회로를 보호하는 정전기 방전 보호 소자에 관하여 개시한다. 개시된 본 발명은 P형 반도체 기판, 기판의 표면 내에 소정 영역에 선택적으로 형성된 N형 웰, 웰의 표면 내부에 순차적으로 형성되는 제 1 내지 제 3 확산 영역, 제 3 확산 영역과 인접하여 웰의 표면 외부에 순차적으로 형성되는 제 4 내지 제 6 확산 영역, 제 4 확산 영역과 입출력 패드 사이에 연결되어 입출력 패드로 유입된 정전기 전류를 제4 확산 영역을 통해 기판으로 유입하는 제 1 구동부, 및 제 6 확산 영역과 그라운드 사이에 연결되어 기판으로 유입된 정전기 전류의 전압 강하를 증대시키는 제 2 구동부를 포함하여 구성되는 것을 특징으로 한다.
Description
도 1은 정전기 방전 보호 소자로 사용된 종래의 LVTSCR 구조를 나타내는 단면도.
도 2는 도 1에 대응되는 등가 회로도.
도 3은 정전기 방전 보호 소자로 사용된 본 발명에 따른 LVTSCR 구조를 나타내는 단면도.
도 4는 도 3에 대응되는 등가 회로도.
도 5는 도 1과 도 3의 LVTSCR의 동작 촉발 전압과 전류를 시뮬레이션을 통해 비교한 도면.
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 정전기 전류로부터 내부 회로를 보호하는 정전기 방전 보호 소자에 관한 것이다.
정전기 방전(electrostatic discharge : ESD)은 상호 절연되어 있던 물체가 접촉할 때 양 물체간의 매우 큰 전압차에 따른 전류가 순간적으로 흐르는 현상을 일컫는다.
이러한 ESD 전류로 인한 고전압이 반도체 장치로 유입될 경우 내부 회로가 파괴될 수 있으므로, 대부분의 반도체 장치는 이러한 손상으로부터 내부 회로를 보호하기 위해 패드와 내부 회로 사이에 ESD 보호 회로를 구비한다.
한편, 반도체 장치의 고집적화가 진행됨에 따라 트랜지스터의 게이트 절연막 두께의 감소와 더불어 배선의 폭도 감소되어 반도체 장치의 내부 회로는 ESD 전류로 인해 더욱 쉽게 손상을 받을 수 있다.
즉, 트랜지스터의 게이트 절연막 두께가 감소하면, 게이트 절연막을 파괴하는 전압의 레벨이 낮아지므로, 게이트 절연막을 손상시킬 수 있는 전압 레벨까지 도달하는 시간이 짧아진다.
그러므로, 종래의 방법에 따른 정전기 방전 보호 회로를 사용할 경우, 정전기 방전 보호 회로가 동작하기 이전 게이트 절연막을 손상시키는 전압 레벨에 도달하여 트랜지스터의 게이트 절연막이 파괴될 수 있다.
따라서, 정전기 전류에 대해 빠르게 동작하는 정전기 방전 보호 소자가 요구된다.
도 1은 정전기 방전 보호 소자로 사용된 종래의 LVTSCR 구조를 나타내는 단면도이며, 도 2는 도 1에 대응되는 등가 회로도이다.
도 1을 참조하면, 정전기 방전 보호 소자로 사용된 종래의 LVTSCR 구조는, 반도체 기판(10)의 소정 영역에 선택적으로 형성된 N웰 영역(20)과, N웰 영역(20) 내에 형성된 제 1 및 제 2 확산 영역(21)(22)과, 반도체 기판(10) 상의 소정 영역에 게이트 절연막(32)을 사이에 두고 형성된 게이트 전극(34)과, 게이트 전극(34) 양측 아래의 반도체 기판(10)에 형성된 제 3 및 제 4 확산 영역(23)(24)과, 제 5 확산 영역(25)이 제 4 확산 영역(24)과 접하는 소자분리막(26)을 감싸는 형태로 형성된 구조이다.
여기서, 반도체 기판(10)은 P웰 기판이고, 제 1, 제 3 및 제 4 확산 영역(21)(23)(24)은 N형 불순물로 도핑된 N+ 접합영역이고, 제 2, 제 5 확산 영역(22)(25)은 P형 불순물로 도핑된 P+ 접합영역이다.
그리고, N형 불순물의 제 3 확산 영역(23)은 N웰(20)과 기판(10)의 경계부에 형성되고, 제 1 및 제 2 확산 영역(21)(22)은 입출력 패드(INPUT)에 연결되며, 게이트 전극(34)과 제 4 및 제 5 확산 영역(24)(25)은 그라운드(GND)에 연결된다.
이어서, 정전기 방전 보호 소자로 사용된 종래의 LVTSCR 동작을 살펴보면, 입출력 패드(INPUT)에 정전기 전류가 발생하면, 수평한(lateral) 형태의 NPN형 바이폴라 트랜지스터(T1)가 트리거링(triggering) 되어 전류가 흐르고, 이에 의해 수직한(vertical) 형태의 PNP형 바이폴라 트랜지스터(T2)의 트리거링이 유도된다.
그리고, 두 개의 바이폴라 트랜지스터(T1, T2)는 모두 턴-온 된 이후에도 서로 상호 작용하여 입출력 패드(INPUT)를 통해 LVTSCR로 들어온 정전기 전류를 그라운드(GND)로 방전시켜 내부 회로를 보호하게 된다.
이처럼, LVTSCR은 접합 영역이 N웰과 P웰로 되어 있어 기생 접합 캐패시턴스가 작으며, 두 개의 바이폴라 트랜지스터(T1, T2)가 P-N-P-N으로 동작함으로 작은 면적에서도 큰 정전기 전류를 방전시킬 수 있다.
그러나, 앞서 설명한 바와 같이, 반도체 소자의 고집적화가 진행됨에 따라 더욱 낮은 트리거링 전압을 갖는 정전기 방전 보호 소자에 대한 요구가 더욱 증대되고 있다.
따라서, 본 발명의 목적은, 트리거링 전압을 낮추어 동작 속도가 개선된 LVTSCR을 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 캐패시턴스 증가를 방지함으로써 고속 동작에 적합한 정전기 방전 보호 소자를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 정전기 방전 보호 소자는, P형 반도체 기판; 상기 기판의 표면 내에 소정 영역에 선택적으로 형성된 N형 웰; 상기 웰의 표면 내부에 순차적으로 형성되는 제 1 내지 제 3 확산 영역; 상기 제 3 확산 영역과 인접하여 상기 웰의 표면 외부에 순차적으로 형성되는 제 4 내지 제 6 확산 영역; 상기 제 4 확산 영역과 입출력 패드 사이에 연결되어 상기 입출력 패드로 유입된 정전기 전류를 상기 제 4 확산 영역을 통해 상기 기판으로 유입하는 제 1 구동부; 및 상기 제 6 확산 영역과 그라운드 사이에 연결되어 상기 기판으로 유입된 상기 정전기 전류의 전압 강하를 증대시키는 제 2 구동부;를 포함하여 구성되는 것을 특징으로 한다.
바람직하게는, 상기 제 1 확산 영역과 상기 제 3 확산 영역 및 상기 제 5 확산 영역은 N형 불순물이고, 상기 제 2 확산 영역과 상기 제 4 확산 영역 및 상지 제 6 확산 영역은 P형 불순물로 형성된다.
바람직하게는, 상기 제 3 확산 영역은 상기 웰과 상기 기판의 경계부에 형성된다.
상기 제 1 및 제 2 확산 영역은 입출력 패드에 연결되고, 상기 제 5 확산 영역은 그라운드에 연결되는 것이 바람직하다.
상기 제 1 구동부는 직렬로 연결된 복수 개의 다이오드를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 구동부는 각각의 상기 다이오드의 애노드가 상기 입출력 패드를 향하고, 캐소드가 상기 기판을 향하여 연결된다.
상기 제 1 구동부는 동작 전압이 적어도 반도체 장치의 동작 전압이 높도록 상기 다이오드 수를 조절하는 것이 바람직하다.
상기 제 2 구동부는 상기 제 6 확산 영역과 상기 그라운드 사이에 연결된 저항을 포함하여 구성됨을 특징으로 한다.
상기 정전기 방전 보호 소자는 상기 N형 웰을 콜렉터로 하고 상기 P형 기판을 베이스로 하며 상기 N형 불순물의 상기 제 5 확산 영역을 에미터로 하는 NPN형 바이폴라 트랜지스터와, 상기 P형 불순물의 상기 제 2 확산 영역을 에미터로 하고 상기 N형 웰을 베이스로 하며 상기 P형 기판을 콜렉터로 하는 PNP형 바이폴라 트랜지스터가 상호 래치를 이루는 것을 특징으로 한다.
상기 제 1 구동부는 상기 입출력 패드로부터 유입되는 상기 정전기 전류를 상기 NPN형 바이폴라 트랜지스터의 베이스와 상기 PNP형 바이폴라 트랜지스터의 콜렉터의 공통 노드로 전달하는 것이 바람직하다.
본 발명의 목적을 달성하기 위한 본 발명의 또 다른 정전기 방전 보호 소자는 입출력 패드와 그라운드 사이에 직렬로 연결된 제 1 저항과 제 1 바이폴라 트랜지스터를 포함하고 상기 입출력 패드로 유입되는 정전기 전류에 의해 구동되어 상기 정전기 전류를 상기 그라운드로 방전시키는 제 1 방전부; 상기 제 1 방전부와 병렬되게 상기 입출력 패드와 상기 그라운드 사이에 연결되며, 상기 제 1 바이폴라 트랜지스터와 래치를 이룬 제 2 바이폴라 트랜지스터와 제 2 저항을 포함하고, 상기 제 1 바이폴라 트랜지스터의 구동에 상응하여 구동되어 상기 정전기 전류를 상기 그라운드로 방전시키는 제 2 방전부; 상기 입출력 패드와 상기 제 1 바이폴라 트랜지스터의 베이스에 연결되며, 상기 입출력 패드로 유입되는 상기 정전기 전류를 상기 제 1 바이폴라 트랜지스터의 베이스와 상기 제 2 바이폴라 트랜지스터의 콜렉터의 공통 단자로 인가하는 제 1 구동부; 및 상기 제 2 저항과 상기 그라운드 사이에 연결된 제 3 저항을 포함하고 상기 공통 단자로 인가되는 상기 정전기 전류에 의한 전압 강하를 증대시키는 제 2 구동부;를 포함하는 것을 특징으로 한다.
상기 제 1 구동부는 직렬로 연결된 복수 개의 다이오드를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 구동부는 각각의 상기 다이오드의 애노드가 상기 입출력 패드를 향하고, 캐소드가 상기 공통 노드를 향하여 연결된다.
상기 제 1 구동부는 동작 전압이 적어도 반도체 장치의 동작 전압이 높도록 상기 다이오드 수를 조절하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 설명하기로 한다.
도 3은 정전기 방전 보호 소자로 사용된 본 발명에 따른 LVTSCR 구조를 나타내는 단면도이고, 도 4는 도 3에 대응되는 등가 회로도이다.
도 3을 참조하면, 정전기 방전 보호 소자로 사용된 본 발명의 LVTSCR는, 종래 LVTSCR(도1)의 구성에 더하여 트리거링 전압을 낮추기 위해, 제 1 구동부(400) 및 제 2 구동부(500)를 포함하여 구성된다.
보다 상세히 살펴보면, 도 3에 따른 본 발명의 LVTSCR은, 반도체 기판(100)의 소정 영역에 선택적으로 N웰 영역(200)이 형성된다. 그리고, N웰 영역(200) 내에 순차적으로 제 1 및 제 2 확산 영역(210)(220)이 형성되며, N웰 영역(200)과 반도체 기판(100)의 경계부에 제 3 확산 영역(230)이 형성되고, N웰 영역(200) 외부에 제 4 및 제 5 확산 영역(240)(250)이 형성된다. 그리고, 제 5 확산 영역(250)과 접하는 소자분리막(270)을 감싸는 형태로 제 6 확산 영역(260)이 형성된다.
여기서, 반도체 기판(100)은 P웰 기판이고, 제 1, 제 3, 및 제 5 확산 영역(220)(230)(250)은 N형 불순물로 도핑된 N+ 접합영역이고, 제 2, 제 4, 및 제 6 확산 영역(220)(240)(260)은 P형 불순물로 도핑된 P+ 접합영역이다.
그리고, 제 1 및 제 2 불순물 영역(210)(220)은 입출력 패드(INPUT)에 연결되고, 제 5 및 제 6 불순물 영역(250)(260)은 그라운드(GND)에 연결된다.
상술한 바와 같이, 본 발명에 따른 LVTSCR은 애노드(anode)에 해당하는 P형 불순물로 도핑된 제 2 확산 영역(220), N형 웰(200), P형 기판(100)과, 캐소드(cathode)에 해당하는 N형 불순물로 도핑된 제 5 확산 영역(250)으로 구성된 PNPN 구조로 되어 있다.
이와 더불어, 본 발명에 따른 LVTSCR은 동작 전압이 종래의 LVTSCR(도1)에서 제 3 확산 영역(23)과 P형 기판(10)으로 이루어진 NP 접합의 애벌런치 브레이크다운 전압(avalanche breakdown voltage)에 의존하지 않도록 하기 위해, P형 불순물의 제 4 확산 영역(240)을 추가하고, 제 4 확산 영역(240)과 입출력 패드(INPUT) 사이에 직렬로 연결된 복수 개의 다이오드를 포함하는 제 1 구동부(400)를 설치한다. 이와 더불어, 제 6 확산 영역(260)과 그라운드(GND) 사이에 외부 저항 Rext를 포함하는 제 2 구동부(500)를 설치한다.
여기서, 제 1 구동부(400)를 구성하는 직렬로 연결된 복수 개의 다이오드는 그 각각의 애노드(anode)가 입출력 패드(INPUT)를 향하여 연결되고, 캐소드(cathode)가 제 4 확산 영역(240)을 향하여 연결된다.
그리고, 제 1 구동부(400)는 반도체 장치의 동작 전압보다 높은 전압에서 동작하도록 구성됨이 바람직하다. 따라서, 제 1 구동부(400)를 구성하는 다이오드의 수는 적어도 반도체 장치의 동작 전압보다 높은 동작 전압을 얻을 수 있도록 조절되어야 한다.
예를 들어, 반도체 장치의 동작 전압이 1.8V인 경우, 제 1 구동부(400)의 동작 전압은 1.8V보다 높아야하므로 제 1 구동부(400)는 3개 이상(0.7V * 3 = 2.1V)의 다이오드로 구성되어야 한다. 즉, 제 1 구동부(400)의 동작 전압은 다이오드의 동작 전압(약 0.7V)에 다이오드 수를 곱한 전압이 된다.
또한, 상기와 같이 복수 개의 다이오드가 직렬로 입출력 패드(INPUT)와 연결됨으로써 입출력 패드(INPUT)의 접합 캐패시턴스는 종래에 비해 증가되지 않으므로 고속동작에 유리하다.
도 3과 도 4를 참조하여, 정전기 방전 보호 소자로 사용된 본 발명에 따른 LVTSCR의 동작을 살펴보면, 입출력 패드(INPUT)에 정전기 전류가 발생하면, LVTSCR이 동작하기 이전, 입출력 패드(INPUT)와 제 4 확산 영역(240)에 직렬로 연결된 복수 개의 다이오드로 이루어진 제 1 구동부(500)가 먼저 동작하여, 정전기 전류를 기판으로 유입시켜 P형 기판(100)의 전위를 높인다. 이는 순방향 다이오드의 동작 전압(약 0.7V)이 LVTSCR의 동작 전압(약 9.0V)에 비해 매우 낮기 때문이다.
P형 기판(100)으로 유입된 정전기 전류 I는, P형 기판(100)의 기판 저항 Rsub과 외부 저항 Rext에 의해 I * (Rsub + Rext)에 해당하는 전압 강하를 발생시킨다.
이 전압 강하는 N웰(200)과 P형 기판(100) 및 제 5 확산 영역(250)으로 형성되는 NPN형 바이폴라 접합 트랜지스터(bipolar junction transister: BJT)(T1)의 베이스(base;B)와 에미터(emitter;E) 영역에 그대로 걸리고, 베이스(B)-에미터(E) 사이 전압이 순방향 다이오드의 동작 전압만큼 걸리게 되는 순간 NPN형 BJT(T1)를 동작시킨다.
NPN형 BJT(T1)가 트리거링 되어 전류 I의 흐름이 발생하면, 이 전류 I가 PNP형 BJT(T2)의 베이스(base)에 해당하는 N웰(200)로 흘러들어가 웰 저항 Rnwell에 의해 I*Rnwell에 해당하는 전위차를 발생시킨다.
이 전위차가 PNP형 BJT(T2)의 에미터(E)와 특정 값(0.7V) 이상으로 차이가 나게 되면, PNP형 BJT(T2)가 턴온되어 전류가 흐르게 된다.
PNP형 BJT(T2)를 통해 흐르는 전류는 P형 기판(100)의 전위를 다시 높여주게 되어 NPN형 BJT(T1)의 전류 증가를 유도하게 되므로, NPN형 BJT(T1)과 PNP형 BJT(2) 사이에 P-N-P-N 래치(latch)가 발생되면서 LVTSCR 소자가 동작하게 된다.
따라서, 입출력 패드(INPUT)를 통해 LVTSCR로 들어온 정전기 전류를 그라운드(GND)로 방전시켜 내부 회로를 보호하게 된다.
이와 같이, 본 발명의 LVTSCR은, 종래의 LVTSCR(도 1)에서 NP 접합의 애벌랜치 브래이크다운 전압보다 높은 전압에서 접합 브래이크다운이 발생하면서 ESD 전류 I가 N형 웰(120)을 거쳐 P형 기판(110)으로 흘러들어가서 P형 불순물 확산 영역(140)을 통해 그라운드(GND) 방출되던 것과는 달리, 추가된 P형 불순물의 제 4 확산 영역(240) 통해 ESD 전류를 바로 P형 기판(210)으로 주입함으로써 NP 접합의 애벌랜치 브레이크다운 전압보다 낮은 전압에서 NPN형 BJT(T1)의 동작을 촉발시하므로써 ESD 전류로부터 내부 회로를 효과적으로 보호할 수 있다.
도 5는 도 1과 도 3의 LVTSCR의 동작 촉발 전압과 전류를 시뮬레이션을 통해 비교한 도면으로, 사용된 시뮬레이션은 TLP(transmission line pulse)곡선 시뮬레이션이다.
도 5를 참조하면, 그래프 A는 종래 기술에 따른 LVTSCR(도 1)의 전류-전압 특성을 나타내며, 이에 따른 동작 전압은 약 9V이다. 그리고, 그래프 B와 그래프 C는 본 발명의 LVTSCR(도 3)로 그래프 B는 외부 저항 Rext 값을 1옴(Ω)으로 하고 그래프 C는 외부 저항 Rext 값을 10옴(Ω)으로 하였을 때의 전류-전압 특성을 나타내며, 이에 따른 동작 전압은 각각 약 5.4V 내지 5.8V로 낮음을 알 수 있다.
또한, 본 발명의 LVTSCR에 있어서, 제 2 구동부, 즉, 외부 저항 Rext 이 클수록 LVTSCR의 동작 전압이 낮아짐을 알 수 있다.
따라서, 본 발명에 의하면, 트리거링 전압을 낮추어 동작 속도가 개선된 LVTSCR을 정전기 방전 보호 소자로 제공하는 효과가 있다.
또한, 본 발명에 의하면, 캐패시턴스 증가를 방지함으로써 고속 동작에 효율적인 정전기 방전 보호 소자를 제공하는 효과가 있다.
Claims (14)
- P형 반도체 기판;상기 기판의 표면 내에 소정 영역에 선택적으로 형성된 N형 웰;상기 웰의 표면 내부에 순차적으로 형성되는 제 1 내지 제 3 확산 영역;상기 제 3 확산 영역과 인접하여 상기 웰의 표면 외부에 순차적으로 형성되는 제 4 내지 제 6 확산 영역;상기 제 4 확산 영역과 입출력 패드 사이에 연결되어 상기 입출력 패드로 유입된 정전기 전류를 상기 제 4 확산 영역을 통해 상기 기판으로 유입하는 제 1 구동부; 및상기 제 6 확산 영역과 그라운드 사이에 연결되어 상기 기판으로 유입된 상기 정전기 전류의 전압 강하를 증대시키는 제 2 구동부;를 포함하여 구성되는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 제 1 확산 영역과 상기 제 3 확산 영역 및 상기 제 5 확산 영역은 N형 불순물이고, 상기 제 2 확산 영역과 상기 제 4 확산 영역 및 상지 제 6 확산 영역은 P형 불순물임을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 제 3 확산 영역은 상기 웰과 상기 기판의 경계부에 형성되는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 제 1 및 제 2 확산 영역은 입출력 패드에 연결되고, 상기 제 5 확산 영역은 그라운드에 연결되는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 제 1 구동부는 직렬로 연결된 복수 개의 다이오드를 포함하는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 5 항에 있어서,상기 제 1 구동부는 각각의 상기 다이오드의 애노드가 상기 입출력 패드를 향하고, 캐소드가 상기 기판을 향하여 연결되는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 5 항에 있어서,상기 제 1 구동부는 동작 전압이 적어도 반도체 장치의 동작 전압이 높도록 상기 다이오드 수를 조절하는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 제 2 구동부는 상기 제 6 확산 영역과 상기 그라운드 사이에 연결된 저항을 포함하여 구성됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 정전기 방전 보호 소자는상기 N형 웰을 콜렉터로 하고 상기 P형 기판을 베이스로 하며 상기 N형 불순물의 상기 제 5 확산 영역을 에미터로 하는 NPN형 바이폴라 트랜지스터와, 상기 P형 불순물의 상기 제 2 확산 영역을 에미터로 하고 상기 N형 웰을 베이스로 하며 상기 P형 기판을 콜렉터로 하는 PNP형 바이폴라 트랜지스터가 상호 래치를 이루는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항 및 제 9 항에 있어서,상기 제 1 구동부는 상기 입출력 패드로부터 유입되는 상기 정전기 전류를 상기 NPN형 바이폴라 트랜지스터의 베이스와 상기 PNP형 바이폴라 트랜지스터의 콜렉터의 공통 노드로 전달하는 것을 특징으로 하는 정전기 방전 보호 소자.
- 입출력 패드와 그라운드 사이에 직렬로 연결된 제 1 저항과 제 1 바이폴라 트랜지스터를 포함하고 상기 입출력 패드로 유입되는 정전기 전류에 의해 구동되어 상기 정전기 전류를 상기 그라운드로 방전시키는 제 1 방전부;상기 제 1 방전부와 병렬되게 상기 입출력 패드와 상기 그라운드 사이에 연결되며, 상기 제 1 바이폴라 트랜지스터와 래치를 이룬 제 2 바이폴라 트랜지스터와 제 2 저항을 포함하고, 상기 제 1 바이폴라 트랜지스터의 구동에 상응하여 구동되어 상기 정전기 전류를 상기 그라운드로 방전시키는 제 2 방전부;상기 입출력 패드와 상기 제 1 바이폴라 트랜지스터의 베이스에 연결되며, 상기 입출력 패드로 유입되는 상기 정전기 전류를 상기 제 1 바이폴라 트랜지스터의 베이스와 상기 제 2 바이폴라 트랜지스터의 콜렉터의 공통 단자로 인가하는 제 1 구동부; 및상기 제 2 저항과 상기 그라운드 사이에 연결된 제 3 저항을 포함하고 상기 공통 단자로 인가되는 상기 정전기 전류에 의한 전압 강하를 증대시키는 제 2 구동부;를 포함하는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 11 항에 있어서,상기 제 1 구동부는 직렬로 연결된 복수 개의 다이오드를 포함하는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 12 항에 있어서,상기 제 1 구동부는 각각의 상기 다이오드의 애노드가 상기 입출력 패드를 향하고, 캐소드가 상기 공통 노드를 향하여 연결되는 것을 특징으로 하는 정전기 방전 보호 소자.
- 제 12 항에 있어서,상기 제 1 구동부는 동작 전압이 적어도 반도체 장치의 동작 전압이 높도록 상기 다이오드 수를 조절하는 것을 특징으로 하는 정전기 방전 보호 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061573A KR20080003044A (ko) | 2006-06-30 | 2006-06-30 | 정전기 방전 보호 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061573A KR20080003044A (ko) | 2006-06-30 | 2006-06-30 | 정전기 방전 보호 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080003044A true KR20080003044A (ko) | 2008-01-07 |
Family
ID=39214460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060061573A KR20080003044A (ko) | 2006-06-30 | 2006-06-30 | 정전기 방전 보호 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080003044A (ko) |
-
2006
- 2006-06-30 KR KR1020060061573A patent/KR20080003044A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| US7696580B2 (en) | Diode and applications thereof | |
| US6858901B2 (en) | ESD protection circuit with high substrate-triggering efficiency | |
| US7834378B2 (en) | SCR controlled by the power bias | |
| US5717559A (en) | Input/output protection device for use in semiconductor device | |
| US7098510B2 (en) | Multifinger-type electrostatic discharge protection element | |
| US8456785B2 (en) | Semiconductor ESD device and method | |
| KR100971215B1 (ko) | Ｅｓｐ 보호 회로 | |
| US8638533B2 (en) | Semiconductor device | |
| CN1855494A (zh) | 用于半导体装置的具有scr结构的esd保护电路 | |
| KR101315990B1 (ko) | 정전기 방전 보호 장치 | |
| US20140167099A1 (en) | Integrated circuit including silicon controlled rectifier | |
| US9461032B1 (en) | Bipolar ESD protection device with integrated negative strike diode | |
| US20130321963A1 (en) | Esd protection circuit | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| KR100679943B1 (ko) | 낮은 촉발전압에서 동작이 가능한 실리콘제어정류기구조의 정전기방전 보호 회로 | |
| KR100750588B1 (ko) | 정전기 방전 보호회로 | |
| US10381340B2 (en) | Electrostatic discharge protection with integrated diode | |
| JP2004319696A (ja) | 半導体装置 | |
| US8080832B1 (en) | Semiconductor device for electrostatic discharge protection | |
| US10181466B2 (en) | Electrostatic discharge protection apparatus and applications thereof | |
| KR100783641B1 (ko) | 트리거 전압을 낮춘 실리콘 제어 정류기 | |
| CN111725204B (zh) | 一种具有双向scr结构的esd保护器件 | |
| US20050002141A1 (en) | Electrostatic discharge protection circuit | |
| KR101349998B1 (ko) | 정전기 방전 보호 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |