KR20080002393A - Over driving circuit for liquid crystal display device - Google Patents

Over driving circuit for liquid crystal display device Download PDF

Info

Publication number
KR20080002393A
KR20080002393A KR1020060061205A KR20060061205A KR20080002393A KR 20080002393 A KR20080002393 A KR 20080002393A KR 1020060061205 A KR1020060061205 A KR 1020060061205A KR 20060061205 A KR20060061205 A KR 20060061205A KR 20080002393 A KR20080002393 A KR 20080002393A
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
differentiator
pulse
adder
Prior art date
Application number
KR1020060061205A
Other languages
Korean (ko)
Other versions
KR101254991B1 (en
Inventor
이태현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060061205A priority Critical patent/KR101254991B1/en
Publication of KR20080002393A publication Critical patent/KR20080002393A/en
Application granted granted Critical
Publication of KR101254991B1 publication Critical patent/KR101254991B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/08—Limiting rate of change of amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Software Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

An over driving circuit for an LCD(Liquid Crystal Display) device is provided to simplify peripheral circuit of an over driving circuit by executing over driving using gate pulses. An over driving circuit for an LCD(Liquid Crystal Display) device includes a differentiator(31), a clipper(32), an adder(33), and a gate pulse generator. The differentiator differentiates gate-out enable signals and generates positive/negative pulse trains. The clipper generates positive pulse trains by clipping the negative pulse train among bidirectional pulse trains from the differentiator. The adder adds gate high voltages and the positive pulse train. The gate pulse generator switches the signal outputted from the adder for every gate pulse period and outputs modulated gate pulses.

Description

액정표시장치의 오버드라이빙 회로{OVER DRIVING CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE}OVER DRIVING CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래 기술에 의한 픽셀 구동방식을 나타낸 설명도.1 is an explanatory diagram showing a pixel driving method according to the prior art;

도 2의 (a)는 게이트신호의 파형도.2A is a waveform diagram of a gate signal.

도 2의 (b)는 오버 드라이빙이 적용되지 않은 데이터 신호의 파형도.2B is a waveform diagram of a data signal to which overdriving is not applied.

도 2의 (c)는 오버 드라이빙된 데이터 신호의 파형도.2C is a waveform diagram of an overdriven data signal.

도 3은 본 발명에 의한 액정표시장치의 오버드라이빙 회로의 블록도.3 is a block diagram of an overdriving circuit of a liquid crystal display according to the present invention;

도 4의 (a)-(e)는 제3도 각부의 파형도.(A)-(e) is a waveform diagram of each part of FIG.

도 5의 (a),(b)는 본 발명에 의해 변조된 게이트펄스의 파형도. 5 (a) and 5 (b) are waveform diagrams of gate pulses modulated by the present invention.

도 6의 (a),(6b)는 도3에서 미분기의 상세 회로도.6 (a) and 6b are detailed circuit diagrams of the differentiator in FIG.

도 7은 도 3에서 클리퍼의 상세 회로도.FIG. 7 is a detailed circuit diagram of the clipper in FIG. 3. FIG.

도 8은 도 3에서 가산기의 상세 회로도. 8 is a detailed circuit diagram of the adder in FIG.

***도면의 주요 부분에 대한 부호의 설명*** *** Description of the symbols for the main parts of the drawings ***

31 : 미분기 32 : 클리퍼31: Differentiation 32: Clipper

33 : 가산기33: adder

본 발명은 액정표시장치에서 오버드라이빙을 수행하는 기술에 관한 것으로, 특히 데이터 오버드라이빙을 수행하는 대신 변조된 게이트 펄스를 생성한 후 이를 이용하여 게이트 오버드라이빙을 수행하는데 적당하도록 한 액정표시장치의 오버드라이빙 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for performing overdriving in a liquid crystal display, and more particularly, to generate a modulated gate pulse instead of performing data overdriving and then to overwrite the liquid crystal display using the same. It relates to a driving circuit.

일반적으로, 액정표시장치(LCD)는 경량, 박형, 저소비 전력구동 등의 특징으로 인하여 그 응용범위가 사무자동화 기기, 오디오/비디오기기 등으로 점차 확대되고 있는 추세에 있다. In general, liquid crystal display (LCD) has a trend that the application range is gradually expanded to office automation equipment, audio / video equipment, etc. due to features such as light weight, thin, low power consumption.

이와 같은 액정표시장치는 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널과, 상기 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부와, 상기 액정 패널의 각 데이터 라인에 상기 데이터 신호를 공급하는 데이터 구동부를 포함하여 구성된다. Such a liquid crystal display device includes a liquid crystal panel driven by a data signal and a gate on signal to display an image, a gate driver supplying a gate on signal to each gate line of the liquid crystal panel, and a data line of each liquid crystal panel. And a data driver for supplying the data signal.

또한, 상기 액정셀 각각에는 스토리지 캐패시터가 형성되는데, 이는 그 액정셀의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀의 화소전극과 공통전극 사이에 형성되어 액정셀의 전압을 일정하게 유지시키는 역할을 수행한다. In addition, a storage capacitor is formed in each of the liquid crystal cells, which is formed between the pixel electrode and the front gate line of the liquid crystal cell or between the pixel electrode and the common electrode of the liquid crystal cell to maintain a constant voltage of the liquid crystal cell. Play a role.

액정패널의 게이트라인에 순차적으로 턴온신호를 인가하면 그 때마다 해당 라인의 화소전극에 데이터 신호가 인가되어 영상이 표시된다. When the turn-on signal is sequentially applied to the gate line of the liquid crystal panel, a data signal is applied to the pixel electrode of the corresponding line to display an image.

그런데, 상기 액정패널에 표시되는 영상이 정지영상일 경우 하나의 프레임으로 이루어지며, 동영상일 경우 다수개의 순차적인 정지영상으로 표현하게 되므로 여러 프레임으로 이루어지게 된다.However, when the image displayed on the liquid crystal panel is a still image, it is composed of one frame, and in the case of a video, the image is represented by a plurality of sequential still images.

그리고, 상기 표시되는 영상이 동영상일 경우 상기 액정은 상기 각 프레임에 해당하는 데이터 신호의 크기만큼 연속적으로 변화하게 된다. 예를 들어, 다섯 개의 프레임으로 이루어진 하나의 동영상을 액정패널상에 표현하기 위해서는 각 프레임의 데이터 신호가 각각 다른 크기를 가지고 있으므로 각 액정이 각 프레임에 해당하는 데이터 신호의 크기만큼 연속적으로 변화하게 된다.When the displayed image is a moving image, the liquid crystal continuously changes by the size of the data signal corresponding to each frame. For example, in order to represent a moving picture of five frames on the liquid crystal panel, since each data signal has a different size, each liquid crystal continuously changes by the size of the data signal corresponding to each frame. .

한편, 상기 각 프레임의 데이터 신호의 크기는 액정층에서 계조 전압의 크기로 표현되어 상기 액정층이 액정분자의 방향을 변화시키게 되는데, 상기 액정 분자는 유전이방성을 갖고 있기 때문에, 액정분자의 장축방향이 변화하면 유전율이 변화하고, 상기 유전율의 변화에 의해 액정층에 걸리는 계조 전압이 변화하게 되며, 상기 계조 전압의 변화에 의해 액정층의 액정분자의 응답속도가 현저하게 떨어진다.On the other hand, the magnitude of the data signal of each frame is represented by the magnitude of the gradation voltage in the liquid crystal layer so that the liquid crystal layer changes the direction of the liquid crystal molecules. Since the liquid crystal molecules have dielectric anisotropy, the liquid crystal molecules have a long axis direction. When the change is made, the dielectric constant is changed, and the gray voltage applied to the liquid crystal layer is changed by the change of the dielectric constant, and the response speed of the liquid crystal molecules of the liquid crystal layer is remarkably decreased by the change of the gray voltage.

즉, 상기 액정에 인가되는 계조 전압에서 높은 계조 전압으로 또는 그 반대로 바뀌는 경우, 현재 프레임 데이터 신호의 계조 전압은 이전 프레임 데이터 신호의 계조 전압의 영향을 받기 때문에 바로 원하는 계조 전압에 도달하지 못하고, 상기 데이터 신호가 수 프레임 경과된 후에야 비로서 정상 계조 전압에 도달하게 된다.That is, when the gradation voltage applied to the liquid crystal is changed from the gradation voltage to the high gradation voltage or vice versa, the gradation voltage of the current frame data signal is not affected by the gradation voltage of the previous frame data signal and thus does not reach the desired gradation voltage. Only after a few frames has elapsed has the data signal reached a normal gradation voltage.

예를 들어, 두 개의 연속하는 프레임으로 이루어진 하나의 동영상을 표현하는 경우, 상기 액정은 첫 번째 프레임의 영상에 해당하는 계조 전압의 크기로 변화된 상태를 유지하고 있다가, 두 번째 프레임의 영상에 해당하는 계조전압의 크기로 바로 변화하여야 하는데, 상기와 같은 요인으로 인하여 상기 액정분자의 응답속도가 떨어지게 되면, 상기 액정은 두 번째 프레임의 영상에 해당하는 계조전압의 크기를 한 프레임 시간내에서 표현하지 못하게 된다.For example, in the case of expressing one video composed of two consecutive frames, the liquid crystal maintains the state of being changed to the magnitude of the gray voltage corresponding to the image of the first frame, and then corresponds to the image of the second frame. If the response speed of the liquid crystal molecules decreases due to the above factors, the liquid crystal does not express the magnitude of the gray voltage corresponding to the image of the second frame within one frame time. I can't.

이와 같은 현상은 액정표시패널 상에서 두 번째 프레임의 영상에 이전 시간의 첫 번째 프레임의 영상이 흐릿하게 겹쳐지는 잔상으로서 표현될 수 있다. Such a phenomenon may be expressed as an afterimage in which the image of the first frame of the previous time is blurred on the liquid crystal display panel.

따라서, 상기 계조 전압을 설정하는 데이터 신호를 정상값보다 더 높은 값으로 오버 드라이빙(over driving) 함으로써 상기 액정분자의 응답속도를 개선하는 방법이 활발히 연구되고 있다.Therefore, a method of improving the response speed of the liquid crystal molecules by overdriving the data signal for setting the gray scale voltage to a higher value than the normal value has been actively studied.

도 1은 종래 기술에 의한 데이터 오버 드라이빙 회로에서의 픽셀 구동방식을 나타낸 것이다. 즉, 1 픽셀을 표시하기 위해서는 디스플레이 정보를 가지고 있는 데이터 신호와 특정 수평라인의 TFT를 구동하기 위한 게이트 신호가 필요한데, 도 1은 이 신호들을 나타낸 것이다. 1 illustrates a pixel driving method in a data overdriving circuit according to the prior art. That is, in order to display one pixel, a data signal having display information and a gate signal for driving a TFT of a specific horizontal line are required. FIG. 1 shows these signals.

종래의 데이터 오버 드라이빙 회로에서는 상기 설명에서와 같이 LC(Liquid Crystal)의 응답 특성을 개선하기 위하여 디스플레이 정보를 포함하는 데이터 신호에 대한 초기 구동전압을 도 2에서와 같이 높게(Low Gray에서 High Gray로 변환시) 인가하거나 낮게(High Gray에서 Low Gray로 변환시) 인가하는 방식을 사용하였다.In the conventional data overdriving circuit, in order to improve the response characteristics of the liquid crystal (LC) as described above, the initial driving voltage for the data signal including the display information is increased as shown in FIG. In case of conversion) or low (in case of conversion from High Gray to Low Gray), a method of applying was used.

그런데, 종래 기술에 의한 데이터 오버 드라이빙 회로를 구현하기 위해서는, 룩업 테이블을 저장하기 위한 메모리(예: EEPROM)와 프리 프레임(Pre Frame)의 정보를 저장하기 위한 에스디램(SDRAM)을 구비해야 하므로 이에 따른 비용이 많이 추가되는 문제점이 있었다. However, in order to implement the data overdriving circuit according to the related art, a memory (eg, EEPROM) for storing a lookup table and an SDRAM (SDRAM) for storing information of a pre frame must be provided. There was a problem that the cost is added a lot.

또한, 타이밍 콘트롤러 설계시 데이터 압축/신장(Compress/Decompress), 오버 드라이빙 회로(ODC) 관련 데이터 처리 등을 고려하여 설계해야 하므로, 이에 의해 타이밍 콘트롤러의 단가가 상승되는 문제점이 있었다. 이밖에 주변회로의 구성이 복잡해지고 룩업테이블을 튜닝하는데 어려움이 있는 등의 문제점이 있었다.In addition, the timing controller design has to be designed in consideration of data compression / decompress, data processing related to an overdriving circuit (ODC), etc., thereby increasing the cost of the timing controller. In addition, there are problems such as complicated configuration of peripheral circuits and difficulty in tuning lookup tables.

따라서, 본 발명의 목적은 게이트 온 구동전압을 순간적으로 높게 인가하여 액정의 반응속도를 빠르게 하는 오버 드라이빙 회로를 제공함에 있다. Accordingly, it is an object of the present invention to provide an overdriving circuit which increases the reaction speed of a liquid crystal by applying a gate-on driving voltage momentarily high.

상기와 같은 목적을 달성하기 위한 본 발명은, 게이트 아웃 인에이블신호를 미분하여 정극성 및 부극성의 펄스열을 발생하는 미분기와; 상기 미분기로부터 입력되는 양방향의 펄스열 중 부극성의 펄스열을 클리핑하여 정극성의 펄스열을 출력하는 클리퍼와; 게이트 하이 전압과 상기 정극성의 펄스열을 가산하는 가산기와; 상기 가산기에서 출력되는 신호를 게이트 펄스 주기로 스위칭하여 변조된 형태의 게이트 펄스를 출력하는 게이트펄스 출력부로 구성함을 특징으로 한다.The present invention for achieving the above object comprises: a differentiator for differentiating a gate out enable signal to generate a positive and negative pulse train; A clipper for outputting a positive pulse string by clipping a negative pulse string among bidirectional pulse strings input from the differentiator; An adder for adding a gate high voltage and the positive pulse train; And a gate pulse output unit configured to output a modulated gate pulse by switching a signal output from the adder at a gate pulse period.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 액정표시장치의 오버드라이빙 회로의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 구형파 형태의 게이트 아웃 인에이블신호를 미분하여 정극성 및 부극성의 펄스열을 발생하는 미분기(31)와; 상기 미분기(31)에서 출력되는 양방향의 펄스열 중 부극성의 펄스열을 클리핑하여 정극성의 펄스열을 출력하는 클리퍼(32)와; 게이트 하이 전압과 상기 정극성의 펄스열을 입력받아 이들을 가산처리하는 가산기(33)를 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 4 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.FIG. 3 is a block diagram showing an embodiment of an overdriving circuit of a liquid crystal display according to the present invention. As shown therein, a square wave-type gate out enable signal is differentiated to generate positive and negative pulse trains. A differentiator 31; A clipper 32 which outputs a positive pulse string by clipping a negative pulse string among bidirectional pulse strings output from the differentiator 31; An adder 33 which receives the gate high voltage and the positive pulse train and adds them to the gate high voltage is included, and will be described in detail with reference to FIGS. 4 to 8 attached to the operation of the present invention.

먼저, 미분기(31)는 도 4의 (a)와 같은 구형파 형태의 게이트 아웃 인에이블신호(GOE)를 미분처리하여 도 4의 (b)와 같은 정극성 및 부극성의 펄스열(GOE')을 발생한다.First, the differentiator 31 differentially processes a gate-out enable signal GOE having a square wave shape as shown in FIG. 4A to obtain a positive and negative pulse train GOE 'as shown in FIG. 4B. Occurs.

도 6의 (a)는 상기 미분기(31)를 콘덴서와 저항을 이용하여 구현한 예를 나타낸 것이다. 즉, 입력단자(IN)가 콘덴서(C61)를 통해 출력단자(OUT)에 접속되고, 그 접속점이 저항(R61)을 통해 접지단자에 접속된 구조로 미분기(31)가 구현되었다. 6A illustrates an example in which the differentiator 31 is implemented using a capacitor and a resistor. That is, the differentiator 31 is implemented in a structure in which the input terminal IN is connected to the output terminal OUT through the capacitor C61, and the connection point thereof is connected to the ground terminal through the resistor R61.

도 6의 (b)는 상기 미분기(31)를 콘덴서 및 저항, 연산증폭기를 이용하여 구현한 예를 나타낸 것이다. 즉, 입력단자(IN)가 콘덴서(C62)를 통해 비반전입력단자가 접지단자에 접속된 연산증폭기(OP61)의 반전입력단자에 접속됨과 아울러 그 접속점이 저항(R62)을 통해 그 연산증폭기(OP61)의 출력단자(OUT)에 접속된 구조로 상기 미분기(31)가 구현되었다. 6B illustrates an example in which the differentiator 31 is implemented using a capacitor, a resistor, and an operational amplifier. That is, the input terminal IN is connected to the inverting input terminal of the operational amplifier OP61 in which the non-inverting input terminal is connected to the ground terminal through the capacitor C62, and the connection point thereof is connected to the operational amplifier (R62). The differentiator 31 is implemented with a structure connected to the output terminal OUT of the OP61.

그리고, 클리퍼(32)는 상기 미분기(31)에서 출력되는 양방향의 펄스열(GOE')을 입력받아 부극성의 펄스열을 클리핑하여 도 4의 (c)와 같이 정극성의 펄스열(Positive GOE')을 출력한다.The clipper 32 receives the bidirectional pulse train GOE ′ output from the differentiator 31 and clips the negative pulse train to output a positive pulse train as shown in FIG. 4C. do.

도 7은 상기 클리퍼(32)를 다이오드와 저항을 이용하여 구현한 예를 나타낸 것이다. 즉, 입력단자(IN)가 다이오드(D61)를 통해 출력단자(OUT)에 접속되고, 그 접속점이 저항(R71)을 통해 접지단자에 접속된 구조로 클리퍼(32)가 구현되었다. 7 illustrates an example in which the clipper 32 is implemented using a diode and a resistor. That is, the clipper 32 has a structure in which the input terminal IN is connected to the output terminal OUT through the diode D61, and the connection point thereof is connected to the ground terminal through the resistor R71.

그리고, 가산기(33)에서는 일측 입력단자로 도 4의 (d)와 같은 소정 레벨의 직류전압인 게이트 하이 전압(VGH)을 입력받고, 타측의 입력단자로는 상기 도 4의 (c)와 같은 정극성의 펄스열(Positive GOE')을 입력받아 이들을 가산처리한다. 이에 따라, 상기 가산기(33)의 출력단자에 도 4의 (e)와 같이 게이트 하이 전압의 신호에 정극성의 펄스열(Positive GOE')이 얹혀진 형태의 신호가 출력된다.In addition, the adder 33 receives a gate high voltage VGH, which is a DC voltage of a predetermined level, as shown in FIG. 4D as one input terminal, and as an input terminal of the other side as shown in FIG. It receives positive pulse train (Positive GOE ') and adds them. Accordingly, as shown in FIG. 4E, the output terminal of the adder 33 outputs a signal in which a positive pulse train 'Positive GOE' is placed on the signal of the gate high voltage.

도 8은 상기 가산기(33)를 저항과 연산증폭기를 이용하여 구현한 예를 나타낸 것이다. 즉, 두 입력단자(V1),(V2)가 각각의 저항(R81),(R82)을 각기 통해 비반전입력단자가 접지단자에 접속된 연산증폭기(OP81)의 반전입력단자에 접속됨과 아울러 그 접속점이 저항(R82)을 통해 그 연산증폭기(OP81)의 출력단자(OUT)에 접속된 구조로 상기 가산기(33)가 구현되었다. 8 illustrates an example in which the adder 33 is implemented using a resistor and an operational amplifier. That is, the two input terminals V1 and V2 are connected to the inverting input terminal of the operational amplifier OP81 connected to the ground terminal through the respective resistors R81 and R82, respectively. The adder 33 is implemented in such a manner that a connection point is connected to the output terminal OUT of the operational amplifier OP81 through a resistor R82.

한편, 게이트 구동부에서 상기 도 4의 (e)와 같은 신호를 게이트 펄스 주기로 스위칭하게 되고, 이에 따라 게이트 라인에 도 5의 (a)와 같이 변조된 형태의 게이트 펄스가 출력되고, 이에 의해 해당 영상 데이터가 오버 드라이빙 된다. Meanwhile, the gate driver switches the signal as shown in (e) of FIG. 4 at a gate pulse period, thereby outputting a gate pulse of a modulated form as shown in FIG. Data is overdried.

참고로, 도 5의 (b)는 상기 도 5의 (c)와 같은 임펄스 트레인 대신 방형파 트레인을 사용한 경우 최종적으로 출력되는 변조된 게이트 펄스를 나타낸 것이다.For reference, FIG. 5B illustrates a modulated gate pulse that is finally output when the square wave train is used instead of the impulse train as shown in FIG. 5C.

이상에서 상세히 설명한 바와 같이 본 발명은 데이터 오버드라이빙을 수행하는 대신, 게이트 펄스를 변조하고 이를 이용하여 오버 드라이빙을 수행 함으로써, 오버 드라이빙을 위한 에스디램과 같은 메모리가 불필요하여 원가가 절감되는 효과가 있다. 또한, 타이밍 콘트롤러에서 오버 드라이빙 관련 데이터 처리가 불필요 하므로 타이밍 콘트롤러의 설계가 용이해지고, 오버 드라이빙 회로 주변의 회로가 단순화되는 등의 효과가 있다. As described in detail above, in the present invention, instead of performing data overdriving, by modulating a gate pulse and performing overdriving using the same, a memory such as an SDRAM for overdriving is unnecessary, thereby reducing costs. . In addition, since the overdrive-related data processing is unnecessary in the timing controller, the timing controller can be easily designed, and circuits around the overdriving circuit can be simplified.

Claims (5)

게이트 아웃 인에이블신호를 미분하여 정극성 및 부극성의 펄스열을 발생하는 미분기와;A differentiator for differentiating the gate out enable signal to generate positive and negative pulse trains; 상기 미분기로부터 입력되는 양방향의 펄스열 중 부극성의 펄스열을 클리핑하여 정극성의 펄스열을 출력하는 클리퍼와;A clipper for outputting a positive pulse string by clipping a negative pulse string among bidirectional pulse strings input from the differentiator; 게이트 하이 전압과 상기 정극성의 펄스열을 가산하는 가산기와;An adder for adding a gate high voltage and the positive pulse train; 상기 가산기에서 출력되는 신호를 게이트 펄스 주기로 스위칭하여 변조된 형태의 게이트 펄스를 출력하는 게이트펄스 출력부를 포함하여 구성한 것을 특징으로 하는 액정표시장치의 오버드라이빙 회로.And a gate pulse output unit configured to switch a signal output from the adder at a gate pulse period to output a modulated gate pulse. 제1항에 있어서, 미분기는 입력단자가 콘덴서를 통해 출력단자에 접속되고, 그 접속점이 저항을 통해 접지단자에 접속되어 구성된 것을 특징으로 하는 액정표시장치의 오버드라이빙 회로.The overdriving circuit according to claim 1, wherein the differentiator is configured such that an input terminal is connected to an output terminal through a capacitor, and a connection point thereof is connected to a ground terminal through a resistor. 제1항에 있어서, 미분기는 입력단자가 콘덴서를 통해 비반전입력단자가 접지단자에 접속된 연산증폭기의 반전입력단자에 접속됨과 아울러, 그 접속점이 저항을 통해 그 연산증폭기의 출력단자에 접속되어 구성된 것을 특징으로 하는 액정표시장치의 오버드라이빙 회로.The differential power supply according to claim 1, wherein the differentiator has an input terminal connected to an inverting input terminal of an operational amplifier in which a non-inverting input terminal is connected to a ground terminal through a capacitor, and the connection point is connected to an output terminal of the operational amplifier through a resistor. And an overdriving circuit of a liquid crystal display device. 제1항에 있어서, 클리퍼는 입력단자가 다이오드를 통해 출력단자에 접속되고, 그 접속점이 저항을 통해 접지단자에 접속되어 구성된 것을 특징으로 하는 액정표시장치의 오버드라이빙 회로.The overdriving circuit of a liquid crystal display device according to claim 1, wherein the clipper is configured such that an input terminal is connected to an output terminal through a diode, and a connection point thereof is connected to a ground terminal through a resistor. 제1항에 있어서, 가산기는 두 입력단자가 제1,2저항을 각기 통해 비반전입력단자가 접지단자에 접속된 연산증폭기의 반전입력단자에 접속됨과 아울러, 그 접속점이 제3저항을 통해 그 연산증폭기의 출력단자에 접속되어 구성된 것을 특징으로 하는 액정표시장치의 오버드라이빙 회로.2. The adder of claim 1, wherein the adder is connected to the inverting input terminal of the operational amplifier in which the two inverting terminals respectively have the first and second resistors, and the non-inverting input terminal is connected to the ground terminal. An overdriving circuit for a liquid crystal display device, characterized in that it is connected to the output terminal of the operational amplifier.
KR1020060061205A 2006-06-30 2006-06-30 Over driving circuit for liquid crystal display device KR101254991B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061205A KR101254991B1 (en) 2006-06-30 2006-06-30 Over driving circuit for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061205A KR101254991B1 (en) 2006-06-30 2006-06-30 Over driving circuit for liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20080002393A true KR20080002393A (en) 2008-01-04
KR101254991B1 KR101254991B1 (en) 2013-04-17

Family

ID=39214183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061205A KR101254991B1 (en) 2006-06-30 2006-06-30 Over driving circuit for liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101254991B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9430984B2 (en) 2014-04-15 2016-08-30 Boe Technology Group Co., Ltd. Display panel driving circuit, driving method thereof, and display device
CN110474520B (en) * 2016-09-18 2021-03-23 珠海格力电器股份有限公司 Pulse modulation circuit and method for triggering thyristor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06110414A (en) * 1992-09-30 1994-04-22 Toshiba Lighting & Technol Corp Liquid crystal driving circuit
AU2003281791A1 (en) * 2002-07-29 2004-02-23 Koninklijke Philips Electronics N.V. Method and circuit for driving a liquid crystal display
KR20040058580A (en) * 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method of dirving the same
KR101074382B1 (en) * 2004-07-23 2011-10-17 엘지디스플레이 주식회사 A driving circuit for a liquid crystal display device and a method for driving the same

Also Published As

Publication number Publication date
KR101254991B1 (en) 2013-04-17

Similar Documents

Publication Publication Date Title
TWI352322B (en) Drive apparatus for bistable displayer and method
KR101469468B1 (en) LCD and drive method thereof
JP3722812B2 (en) Capacitive load driving circuit and driving method
US8289312B2 (en) Liquid crystal display device
KR101361083B1 (en) Data driving apparatus, liquid crystal display comprising the same and method for driving of liquid crystal display
US7330066B2 (en) Reference voltage generation circuit that generates gamma voltages for liquid crystal displays
JP5319897B2 (en) Display device, driving device and driving method thereof
JP2001242818A (en) Display device, portable electronics and driving method for the same device
KR900016936A (en) Driving device for driving matrix LCD device
KR101489651B1 (en) Liquid crystal display and driving method of the same
KR20200017608A (en) Display device and method of driving the same
KR101254991B1 (en) Over driving circuit for liquid crystal display device
KR101907385B1 (en) Liquid crystal display device and method driving of the same
KR101621553B1 (en) Liquid crystal display and driving method thereof
JP2006523857A (en) Active matrix display and drive control method
JP3318666B2 (en) Liquid crystal display
KR101245912B1 (en) Gate drive circuit of LCD
KR101407295B1 (en) Apparatus and Method of Driving Liquid Crystal Display
KR20080022932A (en) Power module for liquid crystal display, liquid crystal display having this and driving method thereof
KR100517468B1 (en) Liquid crystal display device
JP2008109616A (en) Voltage conversion device having non-linear gain and changeable gain polarity
KR101097585B1 (en) Voltage Generating Circuit For Liquid Crystal Display And Liquid Crystal Display Using The Same
KR20080046987A (en) Display apparatus
KR101222977B1 (en) Appratus and method for driving LCD
KR100994229B1 (en) Liquid crystal display apparatus and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee