KR20080001795A - 액정표시장치용 어레이기판 및 그 제조방법 - Google Patents
액정표시장치용 어레이기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080001795A KR20080001795A KR1020060060146A KR20060060146A KR20080001795A KR 20080001795 A KR20080001795 A KR 20080001795A KR 1020060060146 A KR1020060060146 A KR 1020060060146A KR 20060060146 A KR20060060146 A KR 20060060146A KR 20080001795 A KR20080001795 A KR 20080001795A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- display area
- plural
- data
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 62
- 239000011241 protective layer Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 239000004744 fabric Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치의 데이터 링크 배선 및/또는 게이트 링크 배선에 러빙 방향과 동일한 방향성을 갖는 다수의 배열패턴을 포함하는 액정표시장치용 어레이기판에 관한 것이다.
본 발명과 같이 데이터 링크 배선 및/또는 게이트 링크 배선에 다수의 배열패턴을 형성함으로써, 링크 공정에서 러빙포가 훼손되는 것을 방지할 수 있고 또한 원활한 러빙 공정에 의해 고품질의 화상 구현이 가능하다.
러빙, ITO 패턴, 게이트 링크 배선, 데이터 링크 배선
Description
도 1은 종래기술에 따른 액정표시장치용 어레이기판의 평면도.
도 2는 도 1의 절단선 II-II 선을 따라 절단한 부분의 사시도.
도 3은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 단면도.
도 4는 도 3의 절단선 IV-IV 선을 따라 절단한 부분의 사시도.
도 5는 도 3의 절단선 V-V 선을 따라 절단한 부분의 사시도.
<도면의 주요부분에 대한 간단한 설명>
110 : 절연기판 120 : 게이트 배선
122 : 게이트 링크 배선 126 : 제 2 배열패턴
130 : 데이터 배선 132 : 데이터 링크 배선
136 : 제 1 배열패턴
본 발명은 액정표시장치 관한 것으로, 특히 데이터 링크 배선 또는 게이트 링크 배선 상부에 러빙 방향과 일치되게 정렬된 투명 전극층을 형성하여 러빙포의 훼손을 방지하고 고품질의 화상 구현이 가능한 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
도 1은 종래 액정표시장치의 어레이기판에 대한 평면도이다.
액정표시장치는 어레이기판(10)과 컬러필터기판(미도시)이 합착되고, 상기 어레이기판과 상기 컬러필터기판 사이에 개재되는 액정층(미도시)으로 이루어진다.
도시된 바와 같이, 상기 어레이기판(10)은 표시영역(DA)과 비표시영역(NDA)을 포함하는 제 1 기판(20)과, 상기 제 1 기판(20)의 표시영역(DA)에 형성되는 다 수의 게이트 배선(30)과 다수의 데이터 배선(40) 등을 포함한다. 자세히 설명하면, 상기 제 1 기판(20)의 일 방향을 따라 상기 다수의 게이트 배선(30)이 형성되고, 상기 다수의 게이트 배선(30)과 교차하는 상기 다수의 데이터 배선(40)이 형성된다. 상기 다수의 게이트 배선(30)과 상기 다수의 데이터 배선(40)은 상기 제 1 기판(20)의 표시영역(DR)에 다수의 화소영역(P)을 정의한다.
또한 도시되어 있지 않으나, 상기 다수의 화소영역(P) 각각에는 상기 게이트 배선(30) 및 상기 데이터 배선(40)과 연결되고, 스위칭 소자로 기능하는 박막트랜지스터가 형성되어 있다. 상기 박막트랜지스터는 상기 게이트 배선(30)에서 연장되는 게이트 전극과, 상기 게이트 전극 상부의 게이트 절연막과, 상기 게이트 절연막 상부의 반도체층과, 상기 반도체층 상부의 소소전극 및 드레인전극과, 상기 소스전극 및 드레인 전극 상부의 보호층으로 구성된다. 상기 보호층은 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀이 형성되어 있고, 상기 보호층 상부에는 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하는 투명한 화소전극이 형성되어 있다.
상기 다수의 게이트 배선(30) 각각은 상기 비표시영역(NDR)에서 사선으로 연장되어 게이트 링크 배선(32)을 형성하며, 상기 게이트 링크 배선(32)의 일 끝단은 게이트 패드(34)에 연결된다. 도시하지는 않았으나, 상기 게이트 패드(34)는 게이트 구동 회로와 연결되며, 상기 게이트 구동 회로로부터 상기 게이트 배선(30)을 따라 신호가 인가된다. 하나의 게이트 구동 회로에 다수의 게이트 배선(30)이 연결되며, 따라서 상기 게이트 링크 배선(32)은 상기 게이트 배선(30)으로부터 사선으로 기울어져 상기 게이트 구동 회로로 집결된다.
또한 상기 다수의 데이터 배선(40) 각각은 상기 비표시영역(NDR)으로 연장되어 데이터 링크 배선(42)을 형성하며, 상기 데이터 링크 배선(42)의 일 끝단은 데이터 패드(44)에 연결된다. 도시하지 않았으나, 상기 데이터 패드(44)는 외부의 데이터 구동 회로와 연결되며, 상기 데이터 구동 회로로부터 상기 데이터 링크 배선(42)을 따라 신호가 인가된다. 상기 게이트 링크 배선(32)과 마찬가지로, 상기 데이터 링크 배선(42)도 상기 데이터 배선(40)으로부터 경사지게 연장된다.
또한 도시하지 않았으나, 상기 컬러필터기판에는 상기 다수의 화소영역(P)에 대응하여 적, 녹, 청색의 컬러필터층이 형성되어 있고, 상기 컬러필터층 상부로 공통전극이 형성된다. 상기 공통전극의 상부와 상기 화소전극의 상부에는 각각 배향막이 기판 전면에 걸쳐 형성되고, 상기 배향막 사이에 상기 액정층이 형성된다.
상기 액정층의 액정분자가 일방향으로 배열을 갖도록 하기 위하여, 상기 제 1 및 제 2 배향막을 러빙포를 이용하여 러빙하는 공정이 진행된다.
도 2는 도 1의 절단선 II-II를 따라 절단한 부분의 사시도로, 데이터 링크 배선을 나타내고 있다.
상기 기판(20) 상부에 게이트 절연막(22)이 형성되어 있고, 상기 게이트 절연막(22) 위로 패턴된 상기 다수의 데이터 링크 배선(42)이 형성된다. 상기 데이터 배선(도 1의 42)과 동일한 물질로, 동일한 층에 형성된다. 상기 다수의 데이터 링크 배선(42) 중에서 이웃하는 제 1 데이터 링크 배선(42a)과 제 2 데이터 링크 배선(42b)을 보면, 상기 제 1 데이터 링크 배선(42a)이 상기 데이터 배선(도 1의 40)과 이루는 각(θ1)이 상기 제 2 데이터 링크 배선(42b)이 상기 데이터 배선(도 1의 40)과 이루어는 각(θ2)에 비하여 작게 형성된다. 따라서, 상기 제 1 및 제 2 데이터 링크 배선(42a, 42b)이 상기 데이터 패드(44)에 가까워질수록, 그 사이 간격이 작아진다.
상기 다수의 데이터 링크 배선(24) 상부로는 보호층(24)이 형성되며, 또한 상기 보호층(24) 상부에는 액정의 배향을 위한 배향막(미도시)이 형성된다. 상기 보호층(24)과 상기 배향막(미도시)은 상기 데이터 링크 배선(42)에 의하여 단차를 가지며 형성된다. 상기 단차에 의해 이웃하는 데이터 링크 배선(42) 사이에는 상기 데이터 배선(도 1의 40)의 방향과 경사진 골이 형성된다.
상기 배향막(미도시) 상부로 상술한 바와 같이, 액정 배열을 위한 러빙이 이루어지게 된다. 그런데, 상기 데이터 배선(도 1의 40)의 방향과 같은 방향으로 러빙 공정이 진행되는 경우, 상기 데이터 링크 배선(42) 사이의 골 때문에 러빙포가 훼손되게 된다. 상기 러빙포는 미세한 솔로 이루어지는데, 상기 골(60)의 단차에 걸려 상기 러빙포의 훼손이 발생하게 되며 부정확한 액정 배열을 초래한다.
도시되어 있지 않으나, 상기 게이트 링크 배선(도 1의 32)은 상기 게이트 배선(32)과 동일한 물질로, 동일한 층에 형성되는 게이트 링크 패턴과, 상기 게이트 링크 패턴 상부의 게이트 절연막과, 상기 절연막 상부의 보호층으로 이루어지며, 상기 보호층 상부로는 액정의 배열을 위한 배향막이 형성되어 있기 때문에, 러빙 공정이 게이트 배선(도 1의 32)의 방향을 따라 진행되는 경우에 상술한 바와 같은 문제점이 발생하게 된다.
상기와 같은 종래 기술의 문제를 해결하기 위해 제안된 본 발명은, 데이터 링크 배선 및/또는 게이트 링크 배선에 러빙 방향과 일치되도록 투명 전극 패턴이 형성된 액정표시장치용 어레이기판를 제공하고자 한다.
이에 의하면, 상기 데이터 링크 배선 또는 게이트 링크 배선이 형성된 부분에 러빙 공정이 진행되는 경우에 있어, 러빙포의 훼손을 방지하게 되어 고품질의 화상 구현이 가능하다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명은 표시영역과 상기 표시영역 둘레의 비표시영역이 정의된 기판과; 상기 표시영역에 형성되는 다수의 게이트 배선과; 상기 다수의 게이트 배선과 교차하여 상기 표시영역에 다수의 화소영역을 정의하는 다수의 데이터 배선과; 상기 다수의 화소영역 각각에 형성되며, 상기 다수의 게이트 배선과 상기 다수의 데이터 배선에 연결되는 다수의 박막트랜지스터와; 상기 다수의 박막트랜지스터에 연결되며, 상기 다수의 화소영역에 형성되는 화소전극과; 상기 다수의 데이터 배선과 연결되며, 상기 비표시영역에 형성되는 다수의 데이터 링크 배선과; 상기 다수의 데이터 링크 배선이 형성된 비표시영역에 형성되는 다수의 제 1 배열패턴과; 상기 다수의 제 1 배열패턴이 형성된 상기 기판을 덮는 배향막을 포함하고, 상기 다수의 제 1 배열패턴 사이의 공간들은 제 1 방향과 평행한 일직선을 이루며 형성되고, 상기 제 1 방향은 상기 배향막의 러빙 방향과 동일한 것을 특징으로 하는 액정표시장치용 어레이기판을 제공한다.
상기 비표시영역의 기판과 상기 데이터 링크 배선 사이에 형성되는 게이트 절연막과; 상기 데이터 링크 배선 상부의 보호층을 더욱 포함하는 것을 특징으로 하며, 또한 상기 다수의 제 1 배열패턴은 상기 보호층 상부에 형성되는 것을 특징으로 한다.
상기 다수의 제 1 배열패턴은 상기 화소전극과 동일층에, 동일물질로 형성되는 것을 특징으로 하며, 상기 다수의 데이터 링크 배선은 상기 다수의 데이터 배선으로부터 연장되는 것을 특징으로 한다.
상기 다수의 박막트랜지스터 각각은, 상기 게이트 배선으로부터 상기 화소영역으로 연장되는 게이트 전극과; 상기 게이트 전극 상부에 형성되는 게이트 절연막과; 상기 게이트 절연막 상부에 형성되는 반도체층과; 상기 반도체층 상부에 형성되는 소스 전극 및 드레인 전극과; 상기 드레인 전극의 일부를 노출하는 드레인 콘 택홀을 갖는 보호층을 포함하는 것을 특징으로 하며, 상기 화소전극은 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 연결되는 것을 특징으로 한다.
상기 다수의 게이트 배선과 연결되며, 상기 비표시영역에 형성되는 다수의 게이트 링크 배선과; 상기 게이트 링크 배선이 형성된 비표시영역에 형성되는 다수의 제 2 배열패턴을 포함하고, 상기 다수의 제 2 배열패턴 사이의 공간들은 상기 제 1 방향과 평행한 일직선을 이루며 형성되는 것을 특징으로 한다.
또한 상기 게이트 링크 배선 상부의 게이트 절연막과; 상기 게이트 절연막 상부의 보호층을 더욱 포함하는 것을 특징으로 한다.
상기 다수의 제 2 배열패턴은 상기 보호층 상부에 형성되는 것을 특징으로 하며, 상기 다수의 제 2 배열패턴은 상기 화소전극과 동일층에 동일물질로 형성되는 것을 특징으로 한다.
또한, 상기 다수의 게이트 링크 배선은 상기 다수의 게이트 배선으로부터 연장되는 것을 특징으로 한다.
본 발명은 다른 관점에서, 기판 상에 표시영역과 상기 표시영역 둘레의 비표시영역을 정의하는 단계와; 상기 표시영역에 다수의 게이트 배선을 형성하는 단계와; 상기 다수의 게이트 배선과 교차하여 상기 표시영역에 다수의 화소영역을 정의하는 다수의 데이터 배선과, 상기 비표시영역에 상기 다수의 데이터 배선과 연결되는 다수의 데이터 링크 배선을 형성하는 단계와; 상기 다수의 화소영역에, 상기 다수의 게이트 배선 및 상기 다수의 데이터 배선과 연결되는 다수의 박막트랜지스터 를 형성하는 단계와; 상기 다수의 화소영역에, 상기 다수의 박막트랜지스터와 연결되는 다수의 화소전극을 형성하는 단계와; 상기 다수의 데이터 링크 배선이 형성된 비표시영역에, 그 사이의 공간들이 제 1 방향과 평행한 일직선을 이루는 다수의 제 1 배열패턴을 형성하는 단계와; 상기 다수의 제 1 배열패턴이 형성된 상기 기판을 덮는 배향막을 형성하는 단계와; 상기 제 1 방향으로 배향막을 러빙하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법을 제공한다.
상기 비표시영역에 상기 기판과 상기 데이터 링크 배선 사이에 게이트 절연막을 형성하는 단계와; 상기 데이터 링크 배선 상부에 보호층을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 다수의 제 1 배열패턴은 상기 화소전극과 동시에 형성하는 것을 특징으로 한다.
상기 비표시영역에, 상기 다수의 게이트 배선으로부터 연장되는 다수의 게이트 링크 배선을 형성하는 단계와; 상기 게이트 링크 배선이 형성된 비표시영역에, 그 사이의 공간들이 제 1 방향과 평행한 일직선을 이루는 다수의 제 2 배열패턴을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 게이트 링크 배선 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 보호층을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 다수의 제 2 배열패턴은 상기 화소전극과 동시에 형성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 평면도이다.
도시한 바와 같이, 본 발명의 액정표시장치용 어레이기판(100)은 절연기판(110) 상에 다수의 게이트 배선(120)과 다수의 데이터 배선(130)이 교차하며 형성되어 있다. 상기 절연기판(110)에는 표시영역(DR)과 상기 표시영역 주변의 비표시영역(NDR)이 정의되어 있으며, 상기 다수의 게이트 배선(120)고 상기 다수의 데이터 배선(130)에 의해 정의되는 다수의 화소영역(P)이 상기 표시영역(DR)에 형성되어 있다.
도시하지는 않았으나, 상기 다수의 화소영역(P) 각각에는 상기 게이트 배선(120)과 상기 데이터 배선(130)에 연결되어 있는 박막트랜지스터가 형성되어 있다. 상기 박막트랜지스터는 상기 게이트 배선(120)과 상기 데이터 배선(130)에 의해 작동된다. 또한 상기 다수의 화소영역(P) 각각에는, 상기 박막트랜지스터와 연결되어 있는 투명한 화소전극이 형성된다. 상기 화소전극은 인듐-틴-옥사이드(indium-tin-oxide, ITO), 인듐-징크-옥사이드(indium-zinc-oxide, IZO) 등으로 이루어진다. 상기 데이터 배선(130)을 통해 인가되는 화상신호가 상기 박막트랜지스터의 작동으로, 상기 화소전극에 전달된다.
상기 비표시영역(NDR)에는 상기 다수의 게이트 배선(120)과 연결되어 있는 다수의 게이트 링크 배선(122)이 형성되어 있고, 상기 다수의 게이트 링크 배선(122) 각각은 게이트 패드(124)에 연결된다. 상기 게이트 패드(124)는 외부의 게이트 구동이회로(미도시)와 연결되어 있어, 상기 게이트 링크 배선(122), 상기 게이트 배선(120)을 통해 상기 박막트랜지스터(미도시)로 전압을 인가하게 된다.
도시하지 않았으나, 상기 박막트랜지스터는 상기 게이트 배선(132)으로부터 상기 화소영역으로 연장되어 있는 게이트 전극과, 상기 게이트 전극을 덮는 게이트 절연막과, 상기 게이트 절연막 상부의 반도체층과, 상기 반도체층 상부에서 서로 이격하는 소스 전극 및 드레인 전극과, 상기 드레인 전극의 일부분을 노출시키는 드레인 콘택홀이 형성되어 있는 보호층으로 이루어진다. 또한 상기 화소전극은 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉한다.
본 발명은 상기 데이터 링크 배선(132) 주변에 다수의 제 1 배열패턴(136)이 형성되는 것을 특징으로 한다. 상기 다수의 제 1 배열패턴(136)은 서로 이격되어 형성되고, 이웃하는 제 1 배열패턴(126) 사이에 공간이 형성된다. 상기 다수의 제 1 배열패턴(126) 사이의 공간들은 일직선을 이루고, 또한 상기 공간들은 제 1 방향을 따라 형성되어 있다. 상기 다수의 제 1 배열패턴(136) 상부로는 배향막(미도시)이 형성되며, 상기 배향막(미도시)에 일정한 방향성을 가미하기 위한 러빙이 이루어진다. 여기서 상기 다수의 제 1 배열패턴(136) 사이의 공간들에 의하여 형성되는 제 1 방향은 상기 러빙 방향과 일치한다.
또한 본 발명은 상기 게이트 링크 배선(122) 주변에 다수의 제 2 배열패턴(126)이 형성되는 것을 특징으로 한다. 상기 다수의 제 2 배열패턴(126)은 이격되어 형성되고, 이웃하는 제 2 배열패턴(126) 사이에 공간이 형성된다. 상기 다수의 제 2 배열패턴(126) 사이의 공간들은 일직선을 이루고, 또한 상기 공간들은 상기한 제 1 방향을 따라 형성되어 있다. 상기 다수의 제 2 배열패턴(126) 상부로는 배향막이 형성되며, 상기 배향막에 일정한 방향성을 가미하기 위한 러빙이 이루어진다. 여기서 상기 다수의 제 2 배열패턴(126) 사이의 공간들에 의하여 형성되는 제 1 방향은 상기 러빙 방향과 일치한다.
즉, 상기 제 1 배열패턴(136) 사이의 공간들에 의해 형성되는 직선의 방향과, 상기 제 2 배열패턴(126) 사이의 공간들에 의해 형성되는 직선의 방향은 동일하며, 더욱이 러빙 방향과 일치한다.
도 4는 도 3의 절단선 IV-IV 선을 따라 절단한 부분에 대한 사시도이로, 데이터 링크 배선 부근에 형성되어 있는 제 1 배열패턴을 나타낸다.
도시한 바와 같이, 상기 절연기판(110)의 비표시영역(도 3의 NDR)에 게이트 절연막(112), 데이터 링크 배선(132), 보호층(114)이 순차적으로 형성되어 있다.
상기 게이트 절연막(112)은 상기 절연기판(110)을 덮으며 형성되어 있고, 상기 게이트 절연막(112) 상부에 상기 다수의 데이터 배선(도 3의 130)으로부터 연장된 다수의 데이터 링크 배선(132)이 서로 이격하여 형성된다. 상기 다수의 데이터 링크 배선(132)은 상기 다수의 데이터 배선(도 3의 130)과 동일공정으로 형성되며, 동일층에 동일한 물질로 이루어진다.
상기 다수의 데이터 링크 배선(132)은 상기 다수의 데이터 배선(도 3의 130)과 경사지게 연장되며, 상기 다수의 데이터 링크 배선(132)은 상기 데이터 배선(도 3의 130)과 이루는 각(θ3, θ4)을 달리한다. 따라서 상기 다수의 데이터 배선(도 3의 130)으로부터 멀어질수록, 이격 간격이 좁아진다. 상기 다수의 데이터 링크 배선(132)의 일 끝단은 상기 데이터 패드(도 3의 134)와 연결되어 있다. 상기 데이터 링크 배선(132) 상부로 보호층(114)이 형성된다. 상기 보호층(114) 하부에는 상기 다수의 데이터 링크 배선(132)이 형성되고, 또한 상기 보호층(114)은 산화실리콘(silicon oxide) 또는 질화 실리콘(silicon nitride) 등의 무기절연물질로 이루어지고, 상기 보호층(114)은 상기 다수의 데이터 링크 배선(132)을 따라 단차를 갖게 된다.
또한 상기 보호층(114) 상부에는 다수의 제 1 배열패턴(136)이 형성되어 있다. 상기 다수의 제 1 배열패턴(136)은 상기 화소전극과 동일한 공정에서, 동일물질로 이루어진다. 즉, 상기 다수의 제 1 배열패턴(136)은 ITO 등의 투명 금속층이다.
상기 다수의 제 1 배열패턴(136)은 서로 이격하여 형성되기 때문에, 다수의 제 1 내지 제 4 공간(A, B, C, D)을 형성한다. 여기서, 상기 제 1 및 제 2 공간(A, B)은 제 1 직선(L1)을 이루고, 또한 상기 제 3 및 제 4 공간(C, D)은 제 2 직선(L2) 상에 놓여진다. 상기 제 1 및 제 2 공간(A, B)에 의해 형성되는 직선(L1)과, 상기 제 3 및 제 4 공간(C, D)에 의해 형성되는 직선(L2)은 서로 평행하며, 이는 러빙 방향과 동일하다.
상기 다수의 제 1 배열 패턴(136) 상부에는 배향막(미도시)이 형성되고 상기 배향막(미도시)이 일정한 방향성을 갖게 하기 위하여, 러빙포(미도시)를 이용하여 일정한 방향으로 러빙이 이루어진다. 상술한 바와 같이, 상기 러빙 방향과 동일한 방향으로 배열되는 공간들을 형성하는 다수의 제 1 배열패턴에 의해 러빙포의 훼손을 방지할 수 있다.
도 5는 도 3의 절단선 V-V 선을 따라 절단한 부분의 사시도로, 게이트 링크 배선이 형성된 부분을 나타낸다.
도시된 바와 같이, 상기 절연기판(110) 상에 상기 게이트 링크 배선(122), 상기 게이트 절연막(112), 상기 보호층(114)이 순차적으로 형성되어 있다. 상기 게이트 링크 배선(122)은 상기 다수의 게이트 배선(도 3의 120)으로부터 상기 비표시영역(도 3의 NDR)으로 연장되어 형성된다. 상기 다수의 게이트 링크 배선(122)과 상기 다수의 게이트 배선(도 3의 120)이 이루는 각(θ5, θ6)이 다르게 형성되기 때문에, 상기 다수의 게이트 링크 배선(120) 사이의 거리는 상기 게이트 배선(도 3의 120)으로부터 멀어질수록 좁아진다. 상기 게이트 링크 배선(122) 위로 상기 게이트 절연막(112)이 형성된다. 상기 게이트 절연막(112)은 상기 게이트 링크 배선(122) 상부에 형성되어 있기 때문에, 상기 게이트 절연막(112)은 단차를 갖게 된다. 또한 상기 게이트 절연막(112) 상부에 보호층(114)이 형성되며, 상기 보호층(114) 역시 단차를 갖게 된다.
상기 보호층(114) 상부에는 상기 다수의 제 2 배열패턴(136)이 서로 이격되어 형성되어 있다. 여기서, 상기 다수의 제 2 배열패턴 사이에는 제 5 내지 제 8 공간(A', B', C', D')이 형성되며, 상기 제 5 및 제 6 공간(A', B')은 제 3 직선(L3)을 따라 형성된다. 또한 상기 제 7 및 제 8 공간(C', D')은 제 4 직선(L4) 을 따라 형성되며, 상기 제 3 및 제 4 직선(L3, L4)은 서로 평행하고, 러빙 방향과 일치하게 된다.
즉, 상기 제 3 및 4 직선(L3, L4)은 상기 게이트 링크 배선(122)의 형성 방향과는 수직하게 되며, 이는 상기 제 1 배열패턴(도 4의 136)에 있어서의 제 1 및 제 2 직선(도 4의 L1, L2)과 같은 방향을 갖게 된다.
도시하지 않았으나, 상기 다수의 제 2 배열패턴(122) 상부로는 배향막이 형성된다.
본 발명의 실시에 따르면 데이터 링크 배선이나 게이트 링크 배선이 형성된 영역을 러빙하는 공정에서 생길 수 있는 러빙포의 훼손을 방지할 수 있게 된다. 상술한 바와 같이, 상기 데이터 링크 배선 및/또는 게이트 링크 배선이 형성된 영역에 일정한 방향성을 갖도록 다수의 배열패턴을 형성함으로써, 러빙포의 훼손을 방지하고 또한 고품질의 화상 구현이 가능하도록 한다.
본 발명의 실시예에서, 상기 다수의 제 1 및 제 2 배열패턴이 상기 데이터 배선의 형성 방향과 평행하도록 구성되는 것을 기술하고 있으나, 이에 한정하는 것은 아니다. 즉, 러빙 방향에 따라 상기 다수의 제 1 및 제 2 배열패턴이 형성하는 방향성도 변한다. 일례로 러빙 방향이 기판의 대각선 방향이라면 상기 다수의 제 1 및 제 2 배열패턴 역시 기판의 대각선 방향에 따라 형성되도록 할 수 있다.
본 발명에 따른 액정표시장치용 어레이기판에 의하면, 종래 데이터 링크 배선이나 게이트 링크 배선이 사선 방향으로 형성됨으로서 러빙 공정에서 러빙포가 훼손되는 것을 막고, 원할한 러빙 공정에 의해 고품질의 화상을 구현하는 효과를 갖는다.
즉, 데이터 링크 배선 및/또는 게이트 링크 배선 상부에 일정한 방향을 형성하는 다수의 배열패턴을 형성함으로써, 러빙 공정을 원활하게 하고 이에 의하여 고품질의 화상 구현이 가능하다.
Claims (18)
- 표시영역과 상기 표시영역 둘레의 비표시영역이 정의된 기판과;상기 표시영역에 형성되는 다수의 게이트 배선과;상기 다수의 게이트 배선과 교차하여 상기 표시영역에 다수의 화소영역을 정의하는 다수의 데이터 배선과;상기 다수의 화소영역 각각에 형성되며, 상기 다수의 게이트 배선과 상기 다수의 데이터 배선에 연결되는 다수의 박막트랜지스터와;상기 다수의 박막트랜지스터에 연결되며, 상기 다수의 화소영역에 형성되는 화소전극과;상기 다수의 데이터 배선과 연결되며, 상기 비표시영역에 형성되는 다수의 데이터 링크 배선과;상기 다수의 데이터 링크 배선이 형성된 비표시영역에 형성되는 다수의 제 1 배열패턴과;상기 다수의 제 1 배열패턴이 형성된 상기 기판을 덮는 배향막을 포함하고,상기 다수의 제 1 배열패턴 사이의 공간들은 제 1 방향과 평행한 일직선을 이루며 형성되고, 상기 제 1 방향은 상기 배향막의 러빙 방향과 동일한 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 비표시영역의 기판과 상기 데이터 링크 배선 사이에 형성되는 게이트 절연막과;상기 데이터 링크 배선 상부의 보호층을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 2 항에 있어서,상기 다수의 제 1 배열패턴은 상기 보호층 상부에 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 다수의 제 1 배열패턴은 상기 화소전극과 동일층에, 동일물질로 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 다수의 데이터 링크 배선은 상기 다수의 데이터 배선으로부터 연장되는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 다수의 박막트랜지스터 각각은,상기 게이트 배선으로부터 상기 화소영역으로 연장되는 게이트 전극과;상기 게이트 전극 상부에 형성되는 게이트 절연막과;상기 게이트 절연막 상부에 형성되는 반도체층과;상기 반도체층 상부에 형성되는 소스 전극 및 드레인 전극과;상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 갖는 보호층을 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 6 항에 있어서,상기 화소전극은 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 연결되는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 다수의 게이트 배선과 연결되며, 상기 비표시영역에 형성되는 다수의 게이트 링크 배선과;상기 게이트 링크 배선이 형성된 비표시영역에 형성되는 다수의 제 2 배열패턴을 포함하고,상기 다수의 제 2 배열패턴 사이의 공간들은 상기 제 1 방향과 평행한 일직선을 이루며 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 8 항에 있어서,상기 게이트 링크 배선 상부의 게이트 절연막과;상기 게이트 절연막 상부의 보호층을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 9항에 있어서,상기 다수의 제 2 배열패턴은 상기 보호층 상부에 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 8 항에 있어서,상기 다수의 제 2 배열패턴은 상기 화소전극과 동일층에 동일물질로 형성되 는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 제 8 항에 있어서,상기 다수의 게이트 링크 배선은 상기 다수의 게이트 배선으로부터 연장되는 것을 특징으로 하는 액정표시장치용 어레이기판.
- 기판 상에 표시영역과 상기 표시영역 둘레의 비표시영역을 정의하는 단계와;상기 표시영역에 다수의 게이트 배선을 형성하는 단계와;상기 다수의 게이트 배선과 교차하여 상기 표시영역에 다수의 화소영역을 정의하는 다수의 데이터 배선과, 상기 비표시영역에 상기 다수의 데이터 배선과 연결되는 다수의 데이터 링크 배선을 형성하는 단계와;상기 다수의 화소영역에, 상기 다수의 게이트 배선 및 상기 다수의 데이터 배선과 연결되는 다수의 박막트랜지스터를 형성하는 단계와;상기 다수의 화소영역에, 상기 다수의 박막트랜지스터와 연결되는 다수의 화소전극을 형성하는 단계와;상기 다수의 데이터 링크 배선이 형성된 비표시영역에, 그 사이의 공간들이 제 1 방향과 평행한 일직선을 이루는 다수의 제 1 배열패턴을 형성하는 단계와;상기 다수의 제 1 배열패턴이 형성된 상기 기판을 덮는 배향막을 형성하는 단계와;상기 제 1 방향으로 배향막을 러빙하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법.
- 제 13 항에 있어서,상기 비표시영역에 상기 기판과 상기 데이터 링크 배선 사이에 게이트 절연막을 형성하는 단계와;상기 데이터 링크 배선 상부에 보호층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
- 제 13 항에 있어서,상기 다수의 제 1 배열패턴은 상기 화소전극과 동시에 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
- 제 13 항에 있어서,상기 비표시영역에, 상기 다수의 게이트 배선으로부터 연장되는 다수의 게이트 링크 배선을 형성하는 단계와;상기 게이트 링크 배선이 형성된 비표시영역에, 그 사이의 공간들이 제 1 방향과 평행한 일직선을 이루는 다수의 제 2 배열패턴을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
- 제 16항에 있어서,상기 게이트 링크 배선 상부에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상부에 보호층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
- 제 16 항에 있어서,상기 다수의 제 2 배열패턴은 상기 화소전극과 동시에 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060146A KR101253242B1 (ko) | 2006-06-30 | 2006-06-30 | 액정표시장치용 어레이기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060146A KR101253242B1 (ko) | 2006-06-30 | 2006-06-30 | 액정표시장치용 어레이기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080001795A true KR20080001795A (ko) | 2008-01-04 |
| KR101253242B1 KR101253242B1 (ko) | 2013-04-16 |
Family
ID=39213689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060060146A KR101253242B1 (ko) | 2006-06-30 | 2006-06-30 | 액정표시장치용 어레이기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101253242B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101420150B1 (ko) * | 2012-06-28 | 2014-07-16 | 하이디스 테크놀로지 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101535818B1 (ko) * | 2008-04-08 | 2015-07-10 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308490B1 (ko) * | 1993-07-31 | 2001-11-30 | 구본준, 론 위라하디락사 | 액정표시소자 |
| JP4317705B2 (ja) * | 2003-04-24 | 2009-08-19 | シャープ株式会社 | 液晶表示装置 |
-
2006
- 2006-06-30 KR KR1020060060146A patent/KR101253242B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101535818B1 (ko) * | 2008-04-08 | 2015-07-10 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| KR101420150B1 (ko) * | 2012-06-28 | 2014-07-16 | 하이디스 테크놀로지 주식회사 | 액정표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101253242B1 (ko) | 2013-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100920344B1 (ko) | 액정 표시 장치용 박막 트랜지스터 표시판 | |
| KR100927503B1 (ko) | 액정 장치 및 전자기기 | |
| US20080136980A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
| KR100612995B1 (ko) | 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판 | |
| US7884912B2 (en) | Liquid crystal display device | |
| JP4606103B2 (ja) | 液晶表示装置 | |
| KR100840313B1 (ko) | 광시야각 액정 표시 장치 및 그 기판 | |
| KR101593099B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US20160282690A1 (en) | Liquid crystal display device and related manufacturing method | |
| US9599855B2 (en) | Liquid crystal display | |
| KR20110105612A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101253242B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| US8797488B2 (en) | Liquid crystal display device | |
| KR101878481B1 (ko) | 칼라 필터 층을 포함하는 고 투과율 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100386458B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100630878B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| JP2011013450A (ja) | 液晶表示装置及びその製造方法 | |
| KR100247273B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100350641B1 (ko) | 수직 배향 액정 표시 장치 및 그 제조 방법 | |
| KR101593103B1 (ko) | 액정표시장치 | |
| KR20170083693A (ko) | 표시 장치 및 그 제조 방법 | |
| KR101797758B1 (ko) | 프린지 수평 전계형 액정 표시장치 및 그 제조 방법 | |
| KR100422501B1 (ko) | 수직 배향 액정 표시 장치 | |
| KR100816331B1 (ko) | 수직 배향형 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 7 |