KR20080001274A - Method for etching the hard mask in semiconductor memory device - Google Patents

Method for etching the hard mask in semiconductor memory device Download PDF

Info

Publication number
KR20080001274A
KR20080001274A KR1020060059593A KR20060059593A KR20080001274A KR 20080001274 A KR20080001274 A KR 20080001274A KR 1020060059593 A KR1020060059593 A KR 1020060059593A KR 20060059593 A KR20060059593 A KR 20060059593A KR 20080001274 A KR20080001274 A KR 20080001274A
Authority
KR
South Korea
Prior art keywords
hard mask
etching
soc
pattern
memory device
Prior art date
Application number
KR1020060059593A
Other languages
Korean (ko)
Inventor
이인노
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059593A priority Critical patent/KR20080001274A/en
Publication of KR20080001274A publication Critical patent/KR20080001274A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

A hard mask etching method of a semiconductor memory device is provided to easily form a stable hard mask pattern by using nitrogen and oxygen gases when patterning the hard mask pattern using an SOC(Spin On Coating) polymer layer. An SOC polymer layer(102) and a hard mask(103) are sequentially deposited on a substrate(100) having an etch target layer(101). A photoresist pattern is formed on the hard mask. A hard mask is etched by using a first etching process. A hard mask pattern is then formed by etching the SOC polymer layer using hydrogen and oxygen gases.

Description

반도체 메모리 소자의 하드 마스크 식각 방법{Method for etching the hard mask in semiconductor memory device}Method for etching the hard mask in semiconductor memory device

도 1은 종래 기술에 따른 하드 마스크 식각 공정시 문제점을 설명하기 위한 소자의 SEM 사진이다.1 is a SEM photograph of a device for explaining a problem in a hard mask etching process according to the prior art.

도 2 내지 도 4는 본 발명에 따른 반도체 메모리 소자의 하드 마스크 식각 방법을 설명하기 위한 소자의 단면도이다.2 to 4 are cross-sectional views of devices for explaining a hard mask etching method of a semiconductor memory device according to the present invention.

본 발명은 반도체 메모리 소자의 하드 마스크 식각 방법에 관한 것으로, 특히 SOC 폴리머를 이용하여 형성한 하드 마스크막을 식각하는 반도체 메모리 소자의 하드 마스크 식각 방법에 관한 것이다.The present invention relates to a hard mask etching method of a semiconductor memory device, and more particularly, to a hard mask etching method of a semiconductor memory device for etching a hard mask film formed by using an SOC polymer.

일반적으로 하드마스크 패턴은 대상물 상에 원하는 패턴을 형성을 위해 사용되고 있다. 하드마스크 패턴을 사용하는 경우 기존의 포토레지스트막 패턴(photoresist pattern)을 마스크 패턴으로 사용하는 경우보다 더욱 양호한 프로 파일의 확보가 가능하며 또한, 선폭(critical dimension)의 재현성이 우수하다는 장점이 있다. 따라서, 제품의 신뢰도를 증가시킬 수 있다.Generally, a hard mask pattern is used to form a desired pattern on an object. In the case of using a hard mask pattern, a better profile can be obtained than in the case of using a conventional photoresist pattern as a mask pattern, and the reproducibility of a critical dimension is excellent. Therefore, the reliability of the product can be increased.

하드 마스크 패턴을 SOC(Spin on coating) 폴리머로 형성할 경우, 식각할 물질 상에 SOC 폴리머막을 증착한 후, 포토 레지스트 패턴을 형성하여 SOC 폴리머막을 식각하여 하드 마스크 패턴을 형성한다. 도 1을 참조하면, 식각 공정시 질소와 산소 가스를 사용하는데 산소 가스에 의해 패턴의 사이드월의 로스가 심하게 발생하여 70nm이하의 작은 사이즈에서는 패턴이 쓰러지거나 심하게 뒤틀리는 현상이 발생한다. 이러한 현상으로 인하여 패턴의 디포메이션(deformation)이 발생하게 되고, 이로 인하여 트랜지스터의 문턱 전압 변화, 전도체의 선저항 증가 및 브릿지(bridge) 현상이 발생하게 된다.When the hard mask pattern is formed of a spin on coating (SOC) polymer, a SOC polymer film is deposited on the material to be etched, and then a photoresist pattern is formed to etch the SOC polymer film to form a hard mask pattern. Referring to FIG. 1, in the etching process, nitrogen and oxygen gas are used, and the loss of sidewalls of the pattern is severely generated by oxygen gas, and the pattern collapses or is severely distorted at a small size of 70 nm or less. Due to this phenomenon, deformation of the pattern occurs, which causes a change in the threshold voltage of the transistor, an increase in the line resistance of the conductor, and a bridge phenomenon.

본 발명이 이루고자 하는 기술적 과제는 SOC 폴리머막을 이용하여 하드 마스크 패턴을 형성할 시 패턴 식각 공정시 사용되는 가스를 질소와 수소를 이용하여 안정적인 하드 마스크 패턴을 형성하는 반도체 메모리 소자의 하드 마스크 식각 방법을 제공하는 데 있다.An object of the present invention is to provide a hard mask etching method of a semiconductor memory device which forms a stable hard mask pattern using nitrogen and hydrogen as a gas used in a pattern etching process when forming a hard mask pattern using an SOC polymer film. To provide.

본 발명의 일실시 예에 따른 반도체 메모리 소자의 하드 마스크 식각 방법은 식각 대상층이 형성된 반도체 기판의 전체 구조 상에 SOC 폴리막, 멀티 펑션 하드 마스크막을 순차적으로 증착하는 단계와, 상기 멀티 펑션 하드 마스크막 상에 포토 리지스트 패턴을 형성하는 단계와, 제 1 식각 공정을 실시하여 상기 멀티 펑션 하드 마스크막을 식각하는 단계, 및 수소가스와 질소 가스를 이용한 제2 식각 공정을 실시하여 상기 SOC 폴리막을 식각하여 하드 마스크 패턴을 형성하는 단계를 포함한다.In one embodiment, a hard mask etching method of a semiconductor memory device includes sequentially depositing an SOC poly film and a multi-function hard mask film on an entire structure of a semiconductor substrate on which an etching target layer is formed, and the multi-function hard mask film. Forming the photoresist pattern on the substrate, performing a first etching process to etch the multi-function hard mask layer, and performing a second etching process using hydrogen gas and nitrogen gas to etch the SOC poly film. Forming a hard mask pattern.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. It is provided to inform you.

도 2 내지 도 4는 본 발명의 일실시 예에 따른 반도체 메모리 소자의 하드 마스크 식각 방법을 설명하기 위한 소자의 단면도이다.2 to 4 are cross-sectional views of devices for explaining a hard mask etching method of a semiconductor memory device according to an embodiment of the present invention.

도 2를 참조하면, 식각 대상층(101)이 형성된 반도체 기판(100) 상에 SOC 폴리막(102)과 멀티 펑션 하드 마스크층(103)을 순차적으로 형성한다. 멀티 펑션 하드 마스크층(103)은 후속 사진 식각 공정시 반사 방지막으로 사용된다.Referring to FIG. 2, the SOC poly film 102 and the multi-function hard mask layer 103 are sequentially formed on the semiconductor substrate 100 on which the etching target layer 101 is formed. The multi function hard mask layer 103 is used as an antireflection film in a subsequent photolithography process.

그 후, 멀티 펑션 하드 마스크층(103)에 포토 레지스트 패턴(104)을 형성한다.Thereafter, the photoresist pattern 104 is formed on the multi-function hard mask layer 103.

도 3을 참조하면, 포토 레지스트 패턴(104)을 마스크로 사용하는 식각 공정을 실시하여 펑션 하드 마스크층(103)을 부분 식각한다.Referring to FIG. 3, an etching process using the photoresist pattern 104 as a mask is performed to partially etch the function hard mask layer 103.

도 4를 참조하면, 식각 공정을 실시하여 SOC 폴리막(102)을 식각하여 하드 마스크 패턴을 형성한다. 이때 식각 공정은 H2 와 N2 가스를 이용하여 실시한다. N2 가스는 사이드월 쪽을 패시베이션(passivation)시켜 등방식각에 의한 어택을 방지한다. H2 는 산소가스보다 식각 속도는 느리지만 식각 공정시 높은 압력을 사용하여 식각 속도를 높일 수 있다. 또한 식각 공정시 과량의 폴리머 부산물이 발생하여 패턴의 측벽을 충분히 보호할 수 있다. 식각 공정은 300~1500W의 소스 파워를 이용하여 실시하는 것이 바람직하다. 또한 300~1500W의 소스 파워를 이용하여 실시하는 것이 바람직하다.Referring to FIG. 4, the SOC poly film 102 is etched to form a hard mask pattern by performing an etching process. At this time, the etching process is performed using H 2 and N 2 gas. N 2 gas is passivated on the sidewall side to prevent attack by equiangular angle. Although H 2 has a slower etching rate than oxygen gas, the etching rate may be increased by using a high pressure during the etching process. In addition, excess polymer by-products may be generated during the etching process to sufficiently protect the sidewalls of the pattern. The etching process is preferably carried out using a source power of 300 ~ 1500W. Moreover, it is preferable to carry out using the source power of 300-1500W.

도 5는 본 발명의 일실시 예에 따른 하드마스크 패턴의 SEM 사진이다.5 is an SEM photograph of a hard mask pattern according to an embodiment of the present invention.

도 5를 참조하면 종래의 하드 마스크 패턴(도1 참조) 보다 안정적인 패턴 모양을 형성하고 있음을 알 수 있다.Referring to FIG. 5, it can be seen that a more stable pattern shape is formed than a conventional hard mask pattern (see FIG. 1).

본 발명은 SOC 폴리막 대신 TLR(triple layer resist)막을 하드 마스크막으로 사용하는 방법에도 적용 가능하다.The present invention is also applicable to a method using a TLR (triple layer resist) film as a hard mask film instead of an SOC poly film.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명의 일실시 예에 따르면, SOC 폴리머막을 이용하여 하드 마스크 패턴을 형성할 시 패턴 식각 공정시 사용되는 가스를 질소와 수소를 이용하여 안정적인 하드 마스크 패턴을 형성할 수 있다.According to an embodiment of the present invention, when the hard mask pattern is formed using the SOC polymer layer, a stable hard mask pattern may be formed using nitrogen and hydrogen as the gas used in the pattern etching process.

Claims (4)

식각 대상층이 형성된 반도체 기판의 전체 구조 상에 SOC 폴리막, 하드 마스크막을 순차적으로 증착하는 단계;Sequentially depositing an SOC poly film and a hard mask film on the entire structure of the semiconductor substrate on which the etching target layer is formed; 상기 하드 마스크막 상에 포토 리지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the hard mask layer; 제 1 식각 공정을 실시하여 상기 하드 마스크막을 식각하는 단계; 및Etching the hard mask layer by performing a first etching process; And 수소가스와 질소 가스를 이용한 제2 식각 공정을 실시하여 상기 SOC 폴리막을 식각하여 하드 마스크 패턴을 형성하는 단계를 포함하는 반도체 메모리 소자의 하드 마스크 식각 방법.And etching the SOC poly film to form a hard mask pattern by performing a second etching process using hydrogen gas and nitrogen gas to form a hard mask pattern. 제 1 항에 있어서,The method of claim 1, 상기 제 2 식각 공정은 100~200mTorr의 압력에서 실시하는 반도체 메모리 소자의 하드 마스크 식각 방법.The second etching process is a hard mask etching method of a semiconductor memory device performed at a pressure of 100 ~ 200mTorr. 제 1 항에 있어서,The method of claim 1, 상기 제 2 식각 공정은 300~1500W의 소스 파워를 이용하여 실시하는 반도체 메모리 소자의 하드 마스크 식각 방법.The second etching process is a hard mask etching method of a semiconductor memory device performed using a source power of 300 ~ 1500W. 제 1 항에 있어서,The method of claim 1, 상기 SOC 폴리머막 대신 TLR(triple layer resist)막을 사용하여 실시하는 반도체 메모리 소자의 하드 마스크 식각 방법.A hard mask etching method of a semiconductor memory device using a TLR (triple layer resist) film instead of the SOC polymer film.
KR1020060059593A 2006-06-29 2006-06-29 Method for etching the hard mask in semiconductor memory device KR20080001274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059593A KR20080001274A (en) 2006-06-29 2006-06-29 Method for etching the hard mask in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059593A KR20080001274A (en) 2006-06-29 2006-06-29 Method for etching the hard mask in semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20080001274A true KR20080001274A (en) 2008-01-03

Family

ID=39213316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059593A KR20080001274A (en) 2006-06-29 2006-06-29 Method for etching the hard mask in semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20080001274A (en)

Similar Documents

Publication Publication Date Title
US20080233730A1 (en) Method for fabricating semiconductor device
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
CN101471236A (en) Method for fabricating semiconductor device
US20090047789A1 (en) Method for fabricating semiconductor device
KR100780606B1 (en) Method for fabricating semiconductor device
US20090061635A1 (en) Method for forming micro-patterns
KR100875653B1 (en) Method of forming fine pattern of semiconductor device
KR20080001274A (en) Method for etching the hard mask in semiconductor memory device
KR20060104397A (en) Method for forming pattern of semiconductor device
KR20080040128A (en) Method for forming pattern in semiconductor device
US20080233490A1 (en) Mask rework method
KR20090045754A (en) Method for forming pattern in semiconductor device using hardmask
KR20060122578A (en) Method for forming hard mask in semiconductor memory device
KR100906642B1 (en) Method for fabricating gate electrode in semiconductor device
KR20090067608A (en) Method for forming pattern in semiconductor device
KR101016334B1 (en) Method of forming gate electrode in semiconductor device
KR100376978B1 (en) A method for forming a contact hole of a semiconductor device
KR20060011021A (en) Method for fabricating semiconductor device
KR20090038151A (en) Method for fabricating contact hole in semiconductor device
KR101359796B1 (en) Method of Forming Pattern of Semiconductor Device
KR100761362B1 (en) Method for forming pattern in semiconductor device
KR20090116156A (en) Method for forming contact hole of semiconductor device
KR20030002051A (en) A forming method of contact hole
KR20090017110A (en) Method for forming fine pattern in semiconductor device
KR20070069816A (en) Method for fabricating the same of semiconductor device with key box

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination