KR20070119899A - Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same - Google Patents

Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same Download PDF

Info

Publication number
KR20070119899A
KR20070119899A KR1020060054441A KR20060054441A KR20070119899A KR 20070119899 A KR20070119899 A KR 20070119899A KR 1020060054441 A KR1020060054441 A KR 1020060054441A KR 20060054441 A KR20060054441 A KR 20060054441A KR 20070119899 A KR20070119899 A KR 20070119899A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
forming
layer
gate electrode
Prior art date
Application number
KR1020060054441A
Other languages
Korean (ko)
Inventor
차승환
채기성
이보현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060054441A priority Critical patent/KR20070119899A/en
Publication of KR20070119899A publication Critical patent/KR20070119899A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

A thin film transistor, a fabrication method thereof, an LCD using the same, and a fabrication method thereof are provided to improve mobility of carriers and remove a need for an additional process for crystallization by using a nanowire for a semiconductor layer. A gate electrode(111) is formed on a predetermined portion on a substrate(110). A gate dielectric layer(112) is formed on the entire substrate including the gate electrode. A semiconductor layer(120) is formed on the gate electrode on the gate dielectric layer, and is formed of a nano material. A fixing plate(121) is formed at a central portion on the semiconductor layer. A source electrode(130) and a drain electrode(131) are formed at a predetermined interval at both sides of the semiconductor layer. The nano material is one of a nanowire, a nanocable, and a nanotube.

Description

박막 트랜지스터 및 이의 제조방법, 이를 이용한 액정표시장치 및 이의 제조방법{TFT, Method For Manufacturing of The Same, Liquid Crystal Display Using The Same and Method For Manufacturing of The Same}Thin film transistor and method for manufacturing same, liquid crystal display using same and method for manufacturing same {TFT, Method For Manufacturing of The Same, Liquid Crystal Display Using The Same and Method For Manufacturing of The Same}

도 1은 일반적인 액정표시장치를 나타내는 평면도1 is a plan view showing a general liquid crystal display device

도 2a 내지 도 2f는 종래의 액정표시장치의 제조방법을 나타낸 공정단면도2A through 2F are cross-sectional views illustrating a method of manufacturing a conventional liquid crystal display device.

도 3은 본 발명의 액정표시장치를 나타내는 평면도3 is a plan view showing a liquid crystal display device of the present invention.

도 4는 본 발명의 액정표시장치를 나타내는 단면도4 is a cross-sectional view showing a liquid crystal display device of the present invention.

도 5a 내지 도 5h는 본 발명의 액정표시장치를 제조하는 공정 단면도5A to 5H are cross-sectional views illustrating a process of manufacturing the liquid crystal display device of the present invention.

<도면의 주요 부분에 대한 명칭><Name of main part of drawing>

41, 110 : 기판 42, 111 : 게이트 전극41, 110: substrate 42, 111: gate electrode

43, 112 : 게이트 절연막 44a, 120 : 반도체층43, 112: gate insulating film 44a, 120: semiconductor layer

121 : 고정판 46, 130 : 소스 전극121: fixed plate 46, 130: source electrode

47, 131 : 드레인 전극47, 131: drain electrode

본 발명은 박막 트랜지스터, 이의 제조방법, 이를 이용한 액정표시장치 및 이의 제조방법에 관한 것이다.The present invention relates to a thin film transistor, a method for manufacturing the same, a liquid crystal display using the same and a method for manufacturing the same.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이 하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a monitor of a television and a computer for receiving and displaying broadcast signals.

일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.A general liquid crystal display device may be largely divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates bonded to each other with a predetermined space; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.Here, the first glass substrate (TFT array substrate) has a plurality of gate lines arranged in one direction at regular intervals, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing a gate line and a data line, and a plurality of thin film transistors switched by signals of the gate line to transfer the signal of the data line to each pixel electrode. Is formed.

그리고, 제 2 유리 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.In the second glass substrate (color filter array substrate), a light shielding layer for blocking light in portions other than the pixel region, an R, G, and B color filter layer for expressing color colors are common to implement an image. An electrode is formed.

이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.The first and second substrates are bonded to each other by a seal material having a predetermined space by a spacer and having a liquid crystal injection hole to inject liquid crystal between the two substrates.

한편, 상기 박막트랜지스터는 활성층으로 반도체막을 이용한다. 상기 반도체막은 비정질 실리콘 또는 결정성 실리콘으로 형성된다. 저온에서 기상 퇴적법으로 비교적 용이하게 제조될 수 있고 따라서 양산에 적합한 비정질 실리콘으로 형성된 반도체막을 가장 널리 사용했다. In the meantime, the thin film transistor uses a semiconductor film as an active layer. The semiconductor film is formed of amorphous silicon or crystalline silicon. The semiconductor film formed of amorphous silicon, which can be produced relatively easily by vapor deposition at low temperature and is suitable for mass production, was most widely used.

그러나 상기 결정성 실리콘으로 형성된 반도체막을 포함하는 박막트랜지스터는 고속 동작을 실현하도록 큰 전류에 대한 충분한 구동능력을 가지며, LCD의 주변 구동 회로가 동일 기판상에서 표시부와 일체로 형성될 수 있게 한다. 이러한 이유들 때문에, 결정성 실리콘을 포함하는 박막트랜지스터가 오늘날 주목을 받고 있다.However, the thin film transistor including the semiconductor film formed of the crystalline silicon has sufficient driving capability for a large current to realize high speed operation, and allows the peripheral driving circuit of the LCD to be formed integrally with the display portion on the same substrate. For these reasons, thin film transistors containing crystalline silicon are attracting attention today.

도 1은 일반적인 액정표시장치를 나타낸 평면도이다.1 is a plan view illustrating a general liquid crystal display device.

도 1에 도시한 바와 같이, 하부 기판(10)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(11)이 배열되고, 상기 게이트 라인(11)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(12)이 배열된다.As shown in FIG. 1, a plurality of gate lines 11 are arranged in one direction at regular intervals to define the pixel region P on the lower substrate 10, and are perpendicular to the gate lines 11. The plurality of data lines 12 are arranged at regular intervals in the direction.

그리고 상기 게이트 라인(11)과 데이터 라인(12)이 교차되어 정의된 각 화소영역(P)에는 매트릭스 형태로 형성되는 화소전극(16)과, 상기 게이트 라인(11)의 신호에 의해 스위칭되어 상기 데이터 라인(12)의 신호를 상기 각 화소전극(16)에 전달하는 복수개의 박막트랜지스터가 형성된다.Each pixel region P defined by crossing the gate line 11 and the data line 12 is switched by a pixel electrode 16 formed in a matrix form and a signal of the gate line 11, A plurality of thin film transistors for transmitting a signal of the data line 12 to the pixel electrodes 16 are formed.

여기서, 상기 박막 트랜지스터는 상기 게이트 라인(11)으로부터 돌출되어 형성되는 게이트 전극(13)과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과, 상기 게이트 전극(13) 상측의 게이트 절연막위에 형성되는 반도체층(14)과, 상기 데이터 라인(12)으로부터 돌출되어 형성되는 소오스 전극(15a)과, 상기 소오스 전극(15a)에 일정한 간격을 갖고 형성되는 드레인 전극(15b)을 포함하여 구성되어 있다.Here, the thin film transistor is formed on the gate electrode 13 protruding from the gate line 11, the gate insulating film (not shown) formed on the front surface, and the gate insulating film above the gate electrode 13. And a source electrode 15a formed to protrude from the data line 12, and a drain electrode 15b formed at regular intervals on the source electrode 15a. .

여기서, 상기 드레인 전극(15b)은 상기 콘택홀(17)을 통해 상기 화소전극(16)과 전기적으로 연결되어 있다.The drain electrode 15b is electrically connected to the pixel electrode 16 through the contact hole 17.

한편, 상기와 같이 구성된 하부 기판(10)은 일정한 공간을 갖고 상부 기판(도시되지 않음)과 합착된다.Meanwhile, the lower substrate 10 configured as described above has a predetermined space and is bonded to the upper substrate (not shown).

여기서, 상기 상부 기판에는 하부 기판(10)에 형성된 화소영역(P)과 각각 대응되는 개구부를 가지며 광 차단 역할을 수행하는 블랙 매트릭스(black matrix)층과, 칼라 색상을 구현하기 위한 적/녹/청(R/G/B) 컬러 필터층 및 상기 화소전극(반사전극)(16)과 함께 액정을 구동시키는 공통전극을 포함하여 구성되어 있다.In this case, the upper substrate has an opening corresponding to the pixel region P formed in the lower substrate 10, and serves as a light blocking layer, and a red / green / color for implementing color. In addition to the blue (R / G / B) color filter layer and the pixel electrode (reflection electrode) 16, a common electrode for driving a liquid crystal is included.

이와 같은 하부 기판(10)과 상부 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착된 두 기판 사이에 액정이 주 입된다.The lower substrate 10 and the upper substrate as described above have liquid crystals injected between two substrates having a predetermined space by spacers and bonded by a seal material having a liquid crystal injection hole.

이하, 첨부된 도면을 참고하여 종래의 액정표시장치의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional liquid crystal display device will be described with reference to the accompanying drawings.

도 2a 내지 도 2f는 종래의 액정표시장치의 제조방법을 나타낸 공정단면도이다.2A through 2F are cross-sectional views illustrating a method of manufacturing a conventional liquid crystal display device.

도 2a에 도시한 바와 같이, 투명한 유리 기판(41)상에 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al 합금 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000Å의 두께로 금속막을 증착한다.As shown in FIG. 2A, the sputtering method is selected from a metal made of Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al alloy, or the like on the transparent glass substrate 41. Thereby depositing a metal film at a thickness of 200 to 4000 kPa.

이어, 상기 금속막을 포토 및 식각 공정을 통해 선택적으로 에칭하여 상기 유리 기판(41)상에 게이트 전극(42)을 형성한다.Subsequently, the metal film is selectively etched through a photo and etching process to form a gate electrode 42 on the glass substrate 41.

여기서, 상기 게이트 전극(42)이 양극산화 가능한 금속일 경우에는 힐락(hillock) 방지를 위해 게이트 전극(42)을 양극 산화할 수 있다.Here, when the gate electrode 42 is a metal capable of anodizing, the gate electrode 42 may be anodized to prevent hillock.

도 2b에 도시한 바와 같이, 상기 게이트 전극(42)을 포함한 유리 기판(41)의 전면에 실리콘 질화막 또는 실리콘 산화막으로 이루어진 게이트 절연막(43)을 형성한다.As shown in FIG. 2B, a gate insulating film 43 made of a silicon nitride film or a silicon oxide film is formed on the entire surface of the glass substrate 41 including the gate electrode 42.

이어, 상기 게이트 절연막(43)상에 비정질 실리콘층(a-Si layer)(44)과 오믹 콘택층(n+)(45)을 차례로 형성한다.Subsequently, an amorphous silicon layer (a-Si layer) 44 and an ohmic contact layer (n +) 45 are sequentially formed on the gate insulating layer 43.

한편, 상기 비정질 실리콘층(44)을 결정화할 수도 있다.Meanwhile, the amorphous silicon layer 44 may be crystallized.

도 2c에 도시한 바와 같이, 포토 및 식각 공정을 통해 상기 오믹 콘택층(45) 및 비정실 실리콘층(44)을 선택적으로 제거하여 액티브층(44a)을 형성한다.As shown in FIG. 2C, the ohmic contact layer 45 and the amorphous silicon layer 44 are selectively removed through photo and etching processes to form the active layer 44a.

여기서, 상기 액티브층(44a)은 상기 게이트 전극(42)과 대응되면서 상기 게이트 전극(42)을 감싸고 형성되어 있다.Here, the active layer 44a is formed to cover the gate electrode 42 and surround the gate electrode 42.

도 2d에 도시한 바와 같이, 상기 유리 기판(41)의 전면에 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 제거하여 전기적으로 분리된 소오스 전극(46)과 드레인 전극(47)을 형성한다.As shown in FIG. 2D, a metal film is deposited on the entire surface of the glass substrate 41, and the source film 46 and the drain electrode 47 are electrically separated by selectively removing the metal film through a photo and etching process. To form.

여기서, 상기 소오스 전극(46)과 드레인 전극(47)을 형성하기 위해 상기 금속막을 식각하는 공정은 습식 식각(wet etch) 공정을 사용하고 있다.Here, the etching of the metal film to form the source electrode 46 and the drain electrode 47 uses a wet etch process.

또한, 상기 소오스 전극(46) 및 드레인 전극(47)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 도전성 금속막을 사용한다.In addition, the source electrode 46 and the drain electrode 47 use a conductive metal film such as aluminum (Al), chromium (Cr), or molybdenum (Mo).

그리고 상기 소오스 전극(46) 및 드레인 전극(47) 사이에 노출된 오믹 콘택층(45)을 건식 식각을 이용하여 선택적으로 제거하여 분리한다.The ohmic contact layer 45 exposed between the source electrode 46 and the drain electrode 47 is selectively removed by dry etching.

여기서, 상기 오믹 콘택층(45)을 제거할 때 그 하부의 액티브층(44a)도 소정 두께만큼 제거된다. 즉, 상기 오믹 콘택층(45)을 제거할 때 상기 액티브층(44a)에 데미지(damage)가 가해진다.In this case, when the ohmic contact layer 45 is removed, the active layer 44a beneath it is also removed by a predetermined thickness. That is, when the ohmic contact layer 45 is removed, damage is applied to the active layer 44a.

도 2e에 도시한 바와 같이, 상기 소오스 전극(46) 및 드레인 전극(47)을 포함한 유리 기판(41)의 전면에 보호막(48)을 형성하고, 상기 드레인 전극(47)의 표면이 소정부분 노출되도록 상기 보호막(48)을 선택적으로 제거하여 콘택홀(49)을 형성한다.As shown in FIG. 2E, a protective film 48 is formed on the entire surface of the glass substrate 41 including the source electrode 46 and the drain electrode 47, and the surface of the drain electrode 47 is exposed to a predetermined portion. The protective layer 48 is selectively removed to form the contact hole 49.

도 2f에 도시한 바와 같이, 상기 콘택홀(49)을 포함한 유리 기판(41)의 전면에 투명한 금속막을 증착한 후, 포토 및 식각 공정을 통해 상기 금속막을 선택적으 로 제거하여 상기 콘택홀을 통해 상기 드레인 전극(47)과 전기적으로 연결되는 화소전극(50)을 형성한다.As shown in FIG. 2F, a transparent metal film is deposited on the entire surface of the glass substrate 41 including the contact hole 49, and then selectively removed through the contact hole by a photo and etching process. The pixel electrode 50 is electrically connected to the drain electrode 47.

또한, 상기 액티브층(44a)으로 결정상을 갖는 폴리 실리콘을 사용하는 경우 폴리 실리콘 박막 트랜지스터를 제조할 수 있다.In addition, when polysilicon having a crystal phase is used as the active layer 44a, a polysilicon thin film transistor may be manufactured.

그러나 종래 기술에 의한 비정질 실리콘 박막 트랜지스터와 폴리 실리콘 박막 트랜지스터로 이루어진 액정표시장치는 다음과 같은 문제점이 있다.However, the liquid crystal display including the amorphous silicon thin film transistor and the polysilicon thin film transistor according to the prior art has the following problems.

즉, 상기 비정질 실리콘 박막 트랜지스터의 경우 캐리어 이동도(mobility)가 낮기 때문에 빠른 동작 특성을 요하는 구동 회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다. That is, the amorphous silicon thin film transistor is not suitable for forming a transistor element of a driving circuit requiring fast operating characteristics because of low carrier mobility.

또한, 상기 폴리 실리콘 박막 트랜지스터의 경우 비정질 실리콘 박막 트랜지스터에 비해 캐리어의 이동도(mobility)가 10배에서 100배정도 더 높아, 기판 위에 구동회로를 만들 수 있으므로, 고해상도 패널의 스위칭소자로 유리하다. 그러나 기판에 폴리 실리콘 박막을 형성하기 위해서는 먼저 비정질 실리콘 박막을 저온 CVD공정을 통해 형성하고, 여기에 레이저 광선을 조사하는 등의 결정화를 위한 부가 공정이 필요하다는 문제가 있다.In addition, in the case of the polysilicon thin film transistor, the mobility of the carrier is 10 to 100 times higher than that of the amorphous silicon thin film transistor, so that a driving circuit may be formed on the substrate, which is advantageous as a switching device of a high resolution panel. However, in order to form a polysilicon thin film on a substrate, there is a problem in that an amorphous silicon thin film is first formed through a low temperature CVD process and an additional process for crystallization such as irradiating a laser beam is required.

본 발명은 상기와 같고 종래의 문제를 해결하기 위한 것으로 캐리어의 이동도를 높이면서 결정화를 위한 부가 공정을 필요로 하지 않는 박막 트랜지스터 및 이의 제조방법 그리고 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the conventional problems as described above, and to provide a thin film transistor, a manufacturing method thereof and a liquid crystal display device and a manufacturing method thereof, which does not require an additional process for crystallization while increasing the mobility of the carrier. There is this.

상기와 같은 목적에 따른 본 발명에 의한 박막 트랜지스터는 기판, 상기 기판 상부 소정의 부위에 형성된 게이트 전극, 상기 게이트 전극을 포함한 기판 전면에 형성된 게이트 절연막, 상기 게이트 전극 상부에 형성되며 나노 물질로 이루어진 반도체층, 상기 반도체층 상부의 중앙 부위에 형성된 고정판 및 상기 반도체층 양측에 일정한 간격을 갖고 형성된 소스 전극과 드레인 전극을 포함하여 이루어짐에 그 특징이 있다.The thin film transistor according to the present invention according to the above object is a substrate, a gate electrode formed on a predetermined portion of the substrate, a gate insulating film formed on the front surface of the substrate including the gate electrode, a semiconductor formed on the gate electrode and made of a nanomaterial And a source plate and a drain electrode formed at regular intervals on both sides of the layer, a fixed plate formed at a central portion of the semiconductor layer, and both sides of the semiconductor layer.

상기와 같은 목적에 따른 본 발명에 대한 액정표시장치는 기판, 상기 기판 상부 소정의 부위에 형성된 게이트 전극, 상기 게이트 전극을 포함한 기판 전면에 형성된 게이트 절연막, 상기 게이트 절연막 상의 게이트 전극 상부에 형성되며 나노물질로 이루어진 반도체층, 상기 반도체층 양측에 일정한 간격을 갖고 형성된 소스 전극과 드레인 전극, 상기 반도체층, 소스 전극, 드레인 전극을 포함한 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막 및 상기 콘택홀을 통해 상기 드레인 전극과 접하며 보호막의 상부에 형성된 화소전극을 포함하여 이루어짐에 그 특징이 있다.The liquid crystal display according to the present invention according to the above object is a substrate, a gate electrode formed on a predetermined portion of the substrate, a gate insulating film formed on the entire surface of the substrate including the gate electrode, formed on the gate electrode on the gate insulating film nano A protective layer having a semiconductor layer made of a material, a source electrode and a drain electrode formed at regular intervals on both sides of the semiconductor layer, and a substrate including the semiconductor layer, the source electrode, and the drain electrode, and having a contact hole on the drain electrode. And a pixel electrode contacting the drain electrode through the contact hole and formed on the passivation layer.

상기와 같은 목적에 따른 본 발명에 의한 박막 트랜지스터의 제조 방법은 기판 상부 소정의 부위에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상의 게이트 전극 상부에 나노 물질로 구성된 반도체층를 형성하는 단계, 상기 반도체층 상부의 중앙 부분에 고정판을 형성하는 단계 및 상기 반도체층 양측에 일정한 간격을 갖는 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, a method of manufacturing a thin film transistor includes forming a gate electrode on a predetermined portion of a substrate, forming a gate insulating film on the entire surface of the substrate including the gate electrode, and a gate electrode on the gate insulating film. Forming a semiconductor layer formed of a nanomaterial on the upper surface, forming a fixing plate on a central portion of the upper portion of the semiconductor layer, and forming source and drain electrodes having a predetermined interval on both sides of the semiconductor layer; do.

상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조 방법은 기판 상부 소정의 부위에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상의 게이트 전극 상부에 나노와이어로 구성된 반도체층를 형성하는 단계, 상기 반도체층 위에 감광성 고분자층을 형성하는 단계, 상기 감광성 고분자층 상에 마스크를 위치시켜 상기 마스크를 이용하여 상기 감광성 고분자층을 패터닝하여 상기 반도체층 중앙 부위에 대응되는 부위에 고정판을 형성하는 단계,상기 나노와이어 양측에 일정한 간격을 갖는 소스 전극과 드레인 전극을 형성하는 단계, 상기 반도체층, 소스 전극, 드레인 전극을 포함한 기판 전면에 보호막을 형성하는 단계, 상기 보호막에서 드레인 전극 상부에 해당하는 부위 중 일부에 콘택홀을 형성하는 단계, 상기 콘택홀이 형성된 부분의 드레인 전극 상부와 그 주변의 보호막 상부에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, including forming a gate electrode on a predetermined portion of a substrate, forming a gate insulating film on the entire surface of the substrate including the gate electrode, and forming a gate on the gate insulating film. Forming a semiconductor layer formed of nanowires on an electrode, forming a photosensitive polymer layer on the semiconductor layer, placing a mask on the photosensitive polymer layer, and patterning the photosensitive polymer layer using the mask to form the semiconductor layer Forming a fixing plate at a portion corresponding to a central portion, forming a source electrode and a drain electrode having a predetermined interval on both sides of the nanowire, and forming a protective film on the entire surface of the substrate including the semiconductor layer, the source electrode, and the drain electrode Step, the upper portion of the drain electrode in the protective film The method may include forming a contact hole in a portion of the portion, and forming a pixel electrode on an upper portion of the drain electrode of the portion where the contact hole is formed and an upper portion of the passivation layer.

도 3, 도 4는 본 발명의 일 실시예로서, 도 3은 본 발명에 의한 액정표시장치를 나타낸 평면도이고, 도 4는 도 3의 I-I'선에 따른 액정표시장치를 나타낸 단면도이다.3 and 4 illustrate one embodiment of the present invention. FIG. 3 is a plan view showing a liquid crystal display device according to the present invention, and FIG. 4 is a cross-sectional view showing a liquid crystal display device taken along line II ′ of FIG. 3.

본 발명에 의한 박막 트랜지스터는 도 3, 도 4에 도시된 바와 같이, 투명한 재질의 유리 기판(110), 상기 기판(110) 상부 소정의 부위에 형성된 게이트 전극(111), 상기 게이트 전극(111)을 포함한 기판(110) 전면에 형성된 게이트 절연막(112), 상기 게이트 절연막(112) 상의 게이트 전극(111) 상부에 형성되며 나노와 이어로 이루어진 반도체층(120), 상기 반도체층(120) 양측에 일정한 간격을 갖는 소스 전극(130)과 드레인 전극(131) 및 상기 반도체층(120)과 상기 소스/드레인 전극(130,131) 사이의 반도체층(120)상에 형성된 고정판(121)을 포함하여 구성되어 있다.As shown in FIGS. 3 and 4, the thin film transistor according to the present invention includes a glass substrate 110 of a transparent material, a gate electrode 111 formed on a predetermined portion of the substrate 110, and the gate electrode 111. A gate insulating layer 112 formed on the entire surface of the substrate 110, including a semiconductor layer 120 formed on the gate electrode 111 on the gate insulating layer 112 and formed of nanowires, on both sides of the semiconductor layer 120. And a fixing plate 121 formed on the semiconductor layer 120 between the source electrode 130 and the drain electrode 131 having a predetermined interval and between the semiconductor layer 120 and the source / drain electrodes 130 and 131. have.

이어, 상기와 같은 목적에 따른 본 발명의 액정표시장치는 도 3, 도 4에 도시된 바와 같이 상기 반도체층(120), 상기 소스/드레인 전극(130,131)을 포함한 기판(110) 전면에 형성되며 상기 드레인 전극(131) 상부에 콘택홀(141)을 구비한 보호막(140) 및 상기 콘택홀(141)을 통해 상기 드레인 전극(131)과 접하며 보호막(140)의 상부에 형성된 화소전극(142)을 더 포함하여 구성되어 있다.Subsequently, the liquid crystal display of the present invention according to the above object is formed on the entire surface of the substrate 110 including the semiconductor layer 120 and the source / drain electrodes 130 and 131 as shown in FIGS. 3 and 4. The passivation layer 140 including the contact hole 141 on the drain electrode 131 and the pixel electrode 142 formed on the passivation layer 140 in contact with the drain electrode 131 through the contact hole 141. It is configured to include more.

이하, 첨부된 도면을 참조하여 본 발명의 액정표시장치의 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a manufacturing method of the liquid crystal display device of the present invention will be described in detail with reference to the accompanying drawings.

도 5a 내지 도 5h는 본 발명 액정표시장치의 실시예를 나타낸 단면도이다.5A to 5H are cross-sectional views showing an embodiment of the liquid crystal display of the present invention.

본 발명의 액정표시장치의 제조방법은 먼저, 도 5a와 같이, 투명한 재질의 유리기판(110) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착하고 패터닝하여 게이트 배선(도시하지 않음) 및 상기 게이트 배선에서 분기 되는 게이트 전극(111)을 형성한다. First, the manufacturing method of the liquid crystal display device of the present invention, as shown in Figure 5a, on a transparent glass substrate 110, copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), chromium ( A low resistance metal material such as Cr) is deposited and patterned in at least one or more layers to form a gate wiring (not shown) and a gate electrode 111 branching from the gate wiring.

또한 상기 게이트 전극(111)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(112)을 형성한다. 다음으로 상기 게이트 절연막(112) 상의 게이트 전극(111) 상부에 외부에서 Zn 금속 을 입자화 시키고, 상기 입자화된 Zn 입자를 공기중, 대기압에서 산화시켜 표면에 형성시킨 원기둥 모양의 ZnO 나노와이어로 이루어진 반도체층(120)을 이후 형성될 소스와 드레인의 방향으로 형성시킨다. In addition, an insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface including the gate electrode 111 to form a gate insulating layer 112. Next, a Zn metal nanoparticle is formed on the surface of the gate electrode 111 on the gate insulating layer 112, and Zn metal is formed on the surface by oxidizing the granulated Zn particles in air and at atmospheric pressure. The semiconductor layer 120 is formed in the direction of the source and drain to be formed later.

여기서 상기 나노와이어는 기판(110) 상에 다양한 방법으로 형성될 수 있다. 즉, 그 일 예로, 레이저 유도화 열전사법(Laser Induced Thermal Imaging Method, 이하, "LITI 법"이라 함)이 있다. The nanowires may be formed on the substrate 110 in various ways. That is, for example, there is a laser induced thermal imaging method (hereinafter referred to as "LITI method").

먼저, 본 발명에 있어, LITI법에 따라 나노입자를 갖는 활성층들을 형성하는 방법은 도너(Donor) 시트를 이용한다. 이 도너 시트는 필름에 상기 나노 와이어를 그 길이방향에 평행하게 배열시켜 전사층을 형성한다. 상기 필름은 기재가 되는 베이스 필름과, 광열전환층(Light to Heat Conversion Layer, LTHC Layer,)을 포함한다. 상기 베이스 필름은 폴리 올레핀계 수지가 사용될 수 있다. First, in the present invention, a method of forming active layers having nanoparticles according to the LITI method uses a donor sheet. This donor sheet arranges the said nanowire in the film parallel to the longitudinal direction, and forms a transfer layer. The film includes a base film serving as a substrate and a light to heat conversion layer (LTHC layer). The base film may be a polyolefin resin.

그리고, 상기 광열전환층은 아크릴에 탄소를 교반하여 상기 베이스 필름에 코팅할 수 있는 데, 반드시 이에 한정되는 것은 아니며, 레이저의 빛을 열로 전환시켜 전사층에 열을 가해, 전사층을 전사하거나, 레이저의 ablation 현상을 유발하도록 할 수 있는 것이면 어떠한 것이라도 무방하다. In addition, the light-to-heat conversion layer may be coated on the base film by stirring carbon in acryl, but is not necessarily limited thereto, and converts the light of the laser into heat to apply heat to the transfer layer to transfer the transfer layer, Anything that can cause the ablation of the laser can be used.

상기 도너 시트를 상기 기판(110)에 안착시키고, 서로 라미네이팅하여 가접합한다. 그 상태로, 패턴을 형성할 소정 부위에 레이저 빔을 조사하고, 상기 도너 시트와 상기 기판(110)을 분리시키면, 상기 기판(110)상에 나노와이어가 형성된다.The donor sheet is seated on the substrate 110 and laminated to each other to be temporarily bonded. In this state, when a laser beam is irradiated to a predetermined portion to form a pattern and the donor sheet and the substrate 110 are separated, nanowires are formed on the substrate 110.

도 5b와 같이, 상기 반도체층(120)을 포함한 상기 게이트 절연막(112) 상의 기판(110) 전면에 네거티브(negative) 타입의 감광성 고분자층(121a)를 증착한다. 여기서 상기 감광성 고분자란 빛의 작용에 의해 화학적 또는 물리적으로 변화하는 고분자 중에서, 특히 빛에 의하여 다리걸침반응이나 불용화(不溶化)를 일으키는 기능성 고분자를 말하는 것으로 포토아크릴(photoacryl) 등을 사용할 수 있다. As illustrated in FIG. 5B, a negative photosensitive polymer layer 121a is deposited on the entire surface of the substrate 110 on the gate insulating layer 112 including the semiconductor layer 120. Here, the photosensitive polymer refers to a functional polymer that causes a bridging reaction or insolubilization by light, among polymers that are chemically or physically changed by the action of light. Photoacryl may be used.

상기 고정판(121) 형성을 위한 포토 공정 단계에서 상기 나노와이어로 이루어진 반도체층(120) 위에 네거티브(negative) 타입의 상기 감광성 고분자층(121a)을 형성하는 것은 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며 포지티브(positive) 타입의 감광성 고분자층을 형성하는 것도 가능하다. 다만, 포지티브 타입을 사용하는 경우 광이 노출된 부위가 없어지고, 광이 노출되지 않은 부위가 남겨 지는바 이를 고려하여 마스크의 패턴이 네거티브 타입을 사용하는 경우와 비교하여 반대로 되어야 한다.Forming the negative type photosensitive polymer layer 121a on the semiconductor layer 120 made of the nanowires in the photo process step for forming the fixing plate 121 will be described in detail. As an example, the present invention is not limited to the above embodiment, and it is also possible to form a positive type photosensitive polymer layer. However, when the positive type is used, the part where the light is not exposed disappears and the part where the light is not exposed is considered. Therefore, the mask pattern should be reversed compared to the case where the negative type is used.

도 5c와 같이, 상기 고정판이 형성될 부위를 개구부로 하고, 그 외의 부위를 크롬 박막을 입혀서 만든 마스크(150)를 노광 장비인 스테퍼(stepper)에 넣고 UV, x-선 파장 등의 광(151)을 상기 감광성 고분자층(121a)에 선택적으로 조사하여 노광한다. 이때 상기 마스크(150)의 개구부를 통해 상기 감광성 고분자층(121a)에 조사된 빛은 고정판이 형성될 부위에 도달하고, 크롬 박막이 입혀진 부분은 빛이 통과하지 못한다.As shown in FIG. 5C, a portion of the fixing plate is formed as an opening portion, and a mask 150 made by coating a chromium thin film is placed in a stepper, which is an exposure equipment, such as UV and x-ray wavelengths. ) Is selectively exposed to the photosensitive polymer layer 121a for exposure. At this time, the light irradiated to the photosensitive polymer layer 121a through the opening of the mask 150 reaches a portion where the fixing plate is to be formed, and the portion where the chromium thin film is coated does not pass.

도 5d와 같이, 상기 선택적으로 노광된 감광성 고분자층(121a)을 현상액으로 현상(develope)을 하여 고정판(121)을 형성한다. As shown in FIG. 5D, the selectively exposed photosensitive polymer layer 121a is developed with a developer to form the fixing plate 121.

여기서, 상기 감광성 고분자층(121a)은 네거티브 타입이므로 빛을 받은 부분은 남겨 지고 빛을 받지 않은 부분은 제거되도록 한다. Here, since the photosensitive polymer layer 121a is a negative type, a portion that receives light is left and a portion that does not receive light is removed.

도 5e와 같이, 상기 고정판(121), 반도체층(120)을 포함한 게이트 절연막(112) 상의 기판 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-우라늄(MoW) 등의 저저항 금속 물질 중 어느 하나를 스퍼터링(sputtering) 방법으로 증착하고 포토식각공정을 적용하여 패터닝함으로써 상기 반도체층(120)의 양측단에 일정간격만큼 이격되는 소스/드레인 전극(130,131)을 형성한다. As shown in FIG. 5E, copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), and chromium (Cu) are formed on the entire surface of the substrate on the gate insulating layer 112 including the fixing plate 121 and the semiconductor layer 120. The semiconductor layer 120 is formed by depositing any one of low-resistance metal materials such as Cr), titanium (Ti), tantalum (Ta), and molybdenum-uranium (MoW) by a sputtering method and applying a photoetch process. Source / drain electrodes 130 and 131 are spaced apart from each other by a predetermined distance at both ends.

도 5f와 같이, 상기 고정판(121), 소스/드레인 전극(130,131)을 포함한 게이트 절연막(112) 상의 기판(110)의 전면에 무기재료인 SiNx, SiO2를 화학기상증착 방법으로 증착하거나 또는 유기재료인 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin)를 도포하여 보호막(140)을 형성한다.As illustrated in FIG. 5F, inorganic materials SiNx and SiO 2 are deposited on the entire surface of the substrate 110 on the gate insulating layer 112 including the fixing plate 121 and the source / drain electrodes 130 and 131 by chemical vapor deposition or organic vapor deposition. BCB (Benzocyclobutene) and acrylic resin (acryl resin) is applied to form a protective film 140.

도 5g와 같이, 상기 드레인 전극(131)의 표면이 소정부분 노출되도록 상기 보호막(140) 을 선택적으로 식각하여 콘택홀(141)을 형성한다. As illustrated in FIG. 5G, the protective layer 140 is selectively etched to expose a portion of the drain electrode 131 to form a contact hole 141.

도 5h와 같이, 상기 드레인 전극(131)의 표면이 소정부분 노출되도록 상기 콘택홀(141)이 형성된 부분의 드레인 전극(131) 상부와 그 주변의 보호막(140) 상부에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 증착하고 패터닝하여 상기 콘택홀(141)을 통해 상기 드레인 전극(131)에 콘택되도록 화소영역에 화소전극(142)을 형성한다.As shown in FIG. 5H, indium tin oxide (ITO) is disposed on the upper portion of the drain electrode 131 of the portion where the contact hole 141 is formed and the protective layer 140 around the drain electrode 131 so that the surface of the drain electrode 131 is exposed to a predetermined portion. Alternatively, an indium zinc oxide (IZO) or the like is deposited and patterned to form a pixel electrode 142 in the pixel region to be in contact with the drain electrode 131 through the contact hole 141.

이상으로, 기판(110)의 소정 부위에 게이트 전극(111), 게이트 절연막(112), 반도체층(120), 고정판(121), 소스/드레인 전극(130,131), 보호막(140), 화소전 극(142)의 적층막으로 구성되는 액정표시장치가 완성된다.The gate electrode 111, the gate insulating film 112, the semiconductor layer 120, the fixing plate 121, the source / drain electrodes 130 and 131, the passivation layer 140, and the pixel electrode are disposed on a predetermined portion of the substrate 110. A liquid crystal display device composed of the laminated film of 142 is completed.

본 발명의 상기 고정판(121)을 형성하는 단계에서 고정판(121)은 반도체층(120)의 중간 위치에 형성하여 상기 반도체층(120)과 상기 소스/드레인 전극(130,131) 간의 접촉에 있어서 문제가 일어나지 않도록 해야 한다. 상기 고정판(121)이 상기 반도체층(120)의 한쪽 끝으로 치우치는 경우에는 반도체층(120)과 소스 전극(130) 또는 드레인 전극(131)과의 접촉이 이루어지지 않는 문제가 발생할 수 있기 때문이다. 따라서 고정판(121)은 반도체층의 중간 위치에 형성함이 바람직하다.In the forming of the fixing plate 121 of the present invention, the fixing plate 121 is formed at an intermediate position of the semiconductor layer 120 so that there is a problem in contact between the semiconductor layer 120 and the source / drain electrodes 130 and 131. It should not happen. This is because when the fixing plate 121 is biased toward one end of the semiconductor layer 120, the contact between the semiconductor layer 120 and the source electrode 130 or the drain electrode 131 may not occur. . Therefore, the fixing plate 121 is preferably formed at an intermediate position of the semiconductor layer.

상기 고정판(121)의 길이는 반도체층(120)의 길이보다 짧아야 반도체층(120)과 소스/드레인 전극(130,131)과의 접촉에 문제가 발생하지 않는다. 또한 고정판(121)의 길이는 적어도 소스 전극(130)과 드레인 전극(131)의 간격보다는 커야 한다. 이는 소스/드레인 전극(130,131)을 식각하는 공정에 있어서 에치 스토퍼(etch stopper)의 역할을 하여 반도체층(120)을 보호하기 위함이다.The length of the fixing plate 121 should be shorter than the length of the semiconductor layer 120 so that the contact between the semiconductor layer 120 and the source / drain electrodes 130 and 131 does not occur. In addition, the length of the fixing plate 121 should be at least greater than the distance between the source electrode 130 and the drain electrode 131. This is to protect the semiconductor layer 120 by acting as an etch stopper in the process of etching the source / drain electrodes 130 and 131.

상기에서는 반도체층으로 사용되는 나노와이어가 ZnO나노와이어를 사용하는 것으로 한정하여 설명하였으나, 이에 한정하지 않고, Si나노와이어, GaN나노와이어, Ge나노와이어, InP나노와이어에도 적용되는 등 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.In the above description, the nanowires used as semiconductor layers are limited to ZnO nanowires. However, the present invention is not limited thereto and may be applied to Si nanowires, GaN nanowires, Ge nanowires, and InP nanowires. It is possible that the various embodiments of the technical idea belong to the protection scope of the present invention.

또한, 상기에서는 반도체층으로 나노와이어를 사용하는 것으로 한정하여 설명하였으나, 이에 한정하지 않고 나노케이블(nanocable), 탄소나노튜브(carbon nanotube) 등의 나노물질에도 적용되는 등 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.In addition, the above description has been made with limited use of nanowires as semiconductor layers, but various modifications are possible, including but not limited to nanomaterials such as nanocables and carbon nanotubes. Of course, all the various embodiments of the technical idea belong to the protection scope of the present invention.

상기 탄소나노튜브는 6각형 고리로 연결된 탄소들이 긴 대롱 모양을 이루는 지름 1나노미터(1나노미터는 10억분의 1m) 크기의 미세한 분자이다. 탄소원자가 3개씩 결합해 벌집 모양의 구조를 갖게 된 탄소평면이 도르르 말려서 튜브모양이 됐다고 해서 붙여진 이름이다. 인장력이 강철보다 1백배 강하고 유연성이 뛰어난 미래형 신소재다. 속이 비어있어 가볍고, 전기도 구리만큼 잘 통하며, 열전도도 다이아몬드만큼이나 좋은 것으로 알려져 있다. 탄소나노튜브는 그 튜브의 지름이 얼마나 되느냐에 따라 도체가 되기도 하고 반도체가 되는 성질이 있음이 밝혀지면서 차세대 반도체 물질로 각광을 받고 있다.The carbon nanotubes are fine molecules having a diameter of 1 nanometer (one nanometer is one billionth of a meter) in which carbons connected by hexagonal rings form a long shape. The carbon plane, which has three carbon atoms bonded together and has a honeycomb structure, is rolled up to form a tube. It is a futuristic new material with 100 times stronger tensile strength than steel and excellent flexibility. It is known to be hollow, lightweight, electricity is as good as copper, and thermal conductivity is as good as diamond. Carbon nanotubes are attracting attention as the next generation of semiconductor materials as it turns out to be conductors and semiconductors depending on the diameter of the tube.

상기 나노케이블은 나노크기의 동축케이블 모양으로 선로의 단면을 보면 동심원 형태로 되어 있다. 상기 발명에 적용할 경우 내부는 반도체로 되어 있어 소스 전극과 드레인 전극을 연결하는 채널(channel)을 형성하고, 외부는 부도체로 되어있어 별도의 절연막(insulator)을 형성할 필요가 없다는 장점을 가지고 있다.The nano cable is in the shape of a nano-sized coaxial cable, and the cross section of the line is concentric. According to the present invention, since the inside is made of a semiconductor to form a channel connecting the source electrode and the drain electrode, and the outside is made of an insulator, which does not require the formation of a separate insulator. .

한 편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is a technology that the various permutations, modifications and changes that can be made within the scope without departing from the spirit of the present invention It will be apparent to those of ordinary skill in the art.

상기한 바와 같은 본 발명에 의한 박막 트랜지스터 및 이의 제조방법, 이를 이용한 액정표시장치 및 이의 제조방법은 다음과 같은 효과가 있다.As described above, the thin film transistor according to the present invention, a manufacturing method thereof, a liquid crystal display using the same, and a manufacturing method thereof have the following effects.

첫째, 반도체층으로 나노와이어를 사용함으로써 비정질 실리콘 박막 트랜지스터에 비해 캐리어 이동도(mobility)를 증가시킬 수 있고, 폴리 실리콘 박막 트랜지스터처럼 결정화를 위한 부가 공정을 요하지 않는다.First, by using nanowires as a semiconductor layer, carrier mobility can be increased as compared to an amorphous silicon thin film transistor, and it does not require an additional process for crystallization like a polysilicon thin film transistor.

둘째, 반도체층으로 사용한 나노와이어 위에 상기 고정판을 형성시킴으로써 후속공정에 의해 나노와이어의 위치가 변경되거나 게이트 절연막으로부터 떨어지는 등의 문제점를 해결하여 나노와이어의 접합성을 향상시킬 수 있다.Second, by forming the fixing plate on the nanowires used as the semiconductor layer, it is possible to improve the bonding property of the nanowires by solving a problem such as the position of the nanowires being changed or falling from the gate insulating film by a subsequent process.

셋째, 반도체층으로 사용한 나노와이어 위에 상기 고정판을 형성시킴으로써 외부의 오염이나 소스, 드레인 에칭(etching)과 같은 후속 공정에서 에천트(etchant)에 의해 나노와이어에 악영향을 주는 문제점을 해결하는 효과가 있다.Third, by forming the fixing plate on the nanowire used as the semiconductor layer, there is an effect of solving the problem of adversely affecting the nanowire by an etchant in a subsequent process such as external contamination, source, or drain etching. .

Claims (13)

기판;Board; 상기 기판 상부 소정의 부위에 형성된 게이트 전극;A gate electrode formed on a predetermined portion of the substrate; 상기 게이트 전극을 포함한 기판 전면에 형성된 게이트 절연막;A gate insulating film formed on an entire surface of the substrate including the gate electrode; 상기 게이트 절연막 상의 게이트 전극 상부에 형성되며 나노 물질로 이루어진 반도체층; A semiconductor layer formed on the gate electrode on the gate insulating layer and made of a nanomaterial; 상기 반도체층 상부의 중앙 부위에 형성된 고정판; 및A fixing plate formed at a central portion of the upper portion of the semiconductor layer; And 상기 반도체층 양측에 일정한 간격을 갖고 형성된 소스 전극과 드레인 전극을 포함하여 구성됨을 특징으로 하는 박막 트랜지스터.The thin film transistor comprising a source electrode and a drain electrode formed at regular intervals on both sides of the semiconductor layer. 제 1 항에 있어서, The method of claim 1, 상기 나노 물질은 나노와이어, 나노케이블 및 나노튜브 중 어느 하나로 이루어진 것을 특징으로 하는 박막 트랜지스터.The nanomaterial is a thin film transistor, characterized in that made of any one of nanowires, nano cables and nanotubes. 제 1 항에 있어서,The method of claim 1, 상기 고정판의 길이는 소스/드레인 전극의 간격보다 크고, 나노와이어의 길이보다 작은 것을 특징으로 하는 박막 트랜지스터.The length of the fixing plate is greater than the distance between the source / drain electrode, the thin film transistor, characterized in that less than the length of the nanowires. 기판;Board; 상기 기판 상부 소정의 부위에 형성된 게이트 전극;A gate electrode formed on a predetermined portion of the substrate; 상기 게이트 전극을 포함한 기판 전면에 형성된 게이트 절연막;A gate insulating film formed on an entire surface of the substrate including the gate electrode; 상기 게이트 절연막 상의 게이트 전극 상부에 형성되며 나노물질로 이루어진 반도체층;A semiconductor layer formed on the gate electrode on the gate insulating layer and made of a nanomaterial; 상기 반도체층 양측에 일정한 간격을 갖고 형성된 소스 전극과 드레인 전극;Source and drain electrodes formed at regular intervals on both sides of the semiconductor layer; 상기 반도체층, 소스 전극, 드레인 전극을 포함한 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막; 및A passivation layer formed on an entire surface of the substrate including the semiconductor layer, the source electrode, and the drain electrode, and having a contact hole on the drain electrode; And 상기 콘택홀을 통해 상기 드레인 전극과 접하며 보호막의 상부에 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.And a pixel electrode in contact with the drain electrode through the contact hole and formed on the passivation layer. 제 4 항에 있어서, The method of claim 4, wherein 상기 나노 물질은 나노와이어, 나노케이블 및 나노튜브 중 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치.The nanomaterial is made of any one of nanowires, nano cables and nanotubes. 기판 상부 소정의 부위에 게이트 전극을 형성하는 단계;Forming a gate electrode on a predetermined portion of the substrate; 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the substrate including the gate electrode; 상기 게이트 절연막 상의 게이트 전극 상부에 나노 물질로 구성된 반도체층를 형성하는 단계;Forming a semiconductor layer formed of a nanomaterial on the gate electrode on the gate insulating layer; 상기 반도체층 상부의 중앙 부분에 고정판을 형성하는 단계; 및Forming a fixing plate on a central portion of the upper portion of the semiconductor layer; And 상기 반도체층 양측에 일정한 간격을 갖는 소스 전극과 드레인 전극을 형성 하는 단계를 포함하여 이루어짐을 특징으로 하는 박막 트랜지스터의 제조 방법.And forming a source electrode and a drain electrode having a predetermined interval on both sides of the semiconductor layer. 제 6 항에 있어서,The method of claim 6, 상기 나노 물질은 나노와이어, 나노케이블 및 나노튜브 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The nanomaterial is a method of manufacturing a thin film transistor, characterized in that formed using any one of nanowires, nano cables and nanotubes. 제 6 항에 있어서, The method of claim 6, 상기 고정판은 상기 반도체층을 포함한 기판의 전면에 감광성 고분자층을 형성하는 단계; 및Forming the photosensitive polymer layer on the front surface of the substrate including the semiconductor layer; And 상기 감광성 고분자층을 노광 및 현상하여 패터닝하는 단계로 이루어짐을 특징으로 하는 박막트랜지스터의 제조방법.And patterning the photosensitive polymer layer by exposing and developing the photosensitive polymer layer. 제 8 항에 있어서, The method of claim 8, 상기 감광성 고분자층은 포토 아크릴막을 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.The photosensitive polymer layer is a method of manufacturing a thin film transistor, characterized in that using a photo acrylic film. 기판 상부 소정의 부위에 게이트 전극을 형성하는 단계;Forming a gate electrode on a predetermined portion of the substrate; 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the substrate including the gate electrode; 상기 게이트 절연막 상의 게이트 전극 상부에 나노 물질로 이루어진 반도체층를 형성하는 단계;Forming a semiconductor layer made of a nanomaterial on the gate electrode on the gate insulating film; 상기 반도체층 상부의 중앙 부분에 고정판을 형성하는 단계;Forming a fixing plate on a central portion of the upper portion of the semiconductor layer; 상기 반도체층 양측에 일정한 간격을 갖는 소스 전극과 드레인 전극을 형성하는 단계;Forming source and drain electrodes at regular intervals on both sides of the semiconductor layer; 상기 반도체층, 소스 전극, 드레인 전극을 포함한 기판 전면에 보호막을 형성하는 단계;Forming a protective film on an entire surface of the substrate including the semiconductor layer, the source electrode, and the drain electrode; 상기 보호막에서 드레인 전극 상부에 해당하는 부위 중 일부에 컨택홀을 형성하는 단계;Forming a contact hole in a portion of the passivation layer corresponding to an upper portion of the drain electrode; 상기 콘택홀이 형성된 부분의 드레인 전극 상부와 그 주변의 보호막 상부에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조 방법.And forming a pixel electrode on an upper portion of the drain electrode of the portion where the contact hole is formed and an upper portion of the protective layer around the drain electrode. 제 10 항에 있어서,The method of claim 10, 상기 나노 물질은 나노와이어, 나노케이블 및 나노튜브 중 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.The nanomaterial is a method of manufacturing a liquid crystal display device, characterized in that consisting of any one of nanowires, nano cables and nanotubes. 제 10 항에 있어서, 상기 고정판은The method of claim 10, wherein the fixing plate 상기 반도체층을 포함한 기판의 전면에 감광성 고분자층을 형성하는 단계; 및Forming a photosensitive polymer layer on an entire surface of the substrate including the semiconductor layer; And 상기 감광성 고분자층을 노광 및 현상하여 패터닝하는 단계로 이루어짐을 특징으로 하는 액정표시장치의 제조방법.Exposing and developing the photosensitive polymer layer to pattern the liquid crystal display device. 제 12 항에 있어서, The method of claim 12, 상기 감광성 고분자층은 포토 아크릴막을 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.The photosensitive polymer layer is a manufacturing method of the liquid crystal display device, characterized in that using a photo acrylic film.
KR1020060054441A 2006-06-16 2006-06-16 Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same KR20070119899A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060054441A KR20070119899A (en) 2006-06-16 2006-06-16 Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060054441A KR20070119899A (en) 2006-06-16 2006-06-16 Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same

Publications (1)

Publication Number Publication Date
KR20070119899A true KR20070119899A (en) 2007-12-21

Family

ID=39137958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054441A KR20070119899A (en) 2006-06-16 2006-06-16 Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same

Country Status (1)

Country Link
KR (1) KR20070119899A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015338B1 (en) * 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 Method of manufacturing thin film transistor
KR101368495B1 (en) * 2009-03-31 2014-02-27 코오롱인더스트리 주식회사 Transparent electronde and conducting laminates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015338B1 (en) * 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 Method of manufacturing thin film transistor
US8420457B2 (en) 2008-03-13 2013-04-16 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
KR101368495B1 (en) * 2009-03-31 2014-02-27 코오롱인더스트리 주식회사 Transparent electronde and conducting laminates

Similar Documents

Publication Publication Date Title
KR101145146B1 (en) TFT and method of fabricating of the same
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
KR101747391B1 (en) Array substrate for liquid crystal display device and methode of fabricating the same
US8791459B2 (en) Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate
JP2007294851A (en) Array substrate for liquid crystal display utilizing organic semiconductor substance, and its manufacturing method
JP2008003598A (en) Electrophoretic display device and manufacturing method thereof
US20110177639A1 (en) Method for manufacturing a thin film transistor array panel
KR20120065854A (en) Method of fabricating oxide thin film transistor
KR20160110631A (en) Polarizer, method of manufacturing the polarizer and display panel having the polarizer
KR101308437B1 (en) Method for manufacturing of liquid crystal display
KR101243791B1 (en) Liquid Crystal Display and Method For Manufacturing of The Same
KR101545923B1 (en) Oxide thin film transistor and method of fabricating the same
KR102174962B1 (en) Array substrate and methode of fabricating the same
KR20080111231A (en) Organic thin film transistor and method for fabricating the same, and flat panel display device using the organic thin film transistor
KR101274684B1 (en) Liquid Crystal Display and Method For Manufacturing of The Same
KR101717648B1 (en) Display device and method for fabricating the same
KR20100035888A (en) Thin film transistor and method for manufacturing the same
KR20070119899A (en) Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same
KR20080002575A (en) Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same
KR20110061419A (en) Method of fabricating oxide thin film transistor
KR20130025269A (en) Oxide thin film transistor and method for fabricating the same
KR20080000253A (en) Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same
KR20120075110A (en) Method of fabricating oxide thin film transistor
KR101182305B1 (en) A method for fabricating the same
KR101287210B1 (en) TFT, Method For Manufacturing of The Same, Liquid Crystal Display Using The Same and Method For Manufacturing of The Same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination