KR20070119850A - 질화막 형성 방법 - Google Patents

질화막 형성 방법 Download PDF

Info

Publication number
KR20070119850A
KR20070119850A KR1020060054308A KR20060054308A KR20070119850A KR 20070119850 A KR20070119850 A KR 20070119850A KR 1020060054308 A KR1020060054308 A KR 1020060054308A KR 20060054308 A KR20060054308 A KR 20060054308A KR 20070119850 A KR20070119850 A KR 20070119850A
Authority
KR
South Korea
Prior art keywords
gas
nitrogen
substrate
purge
nitride film
Prior art date
Application number
KR1020060054308A
Other languages
English (en)
Other versions
KR101301683B1 (ko
Inventor
이진호
한영기
곽재찬
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39137919&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20070119850(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020060054308A priority Critical patent/KR101301683B1/ko
Publication of KR20070119850A publication Critical patent/KR20070119850A/ko
Application granted granted Critical
Publication of KR101301683B1 publication Critical patent/KR101301683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 질화막 형성 방법에 관한 것으로, 상기 가스 분사 수단을 통해 상기 기판에 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스를 공급하여 상기 기판의 표면에 흡착시키는 단계와, 상기 기판 상에 흡착되지 않은 상기 Si함유 원료가스를 퍼지하는 단계와, 상기 가스 분사 수단을 통해 상기 기판에 N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 공급하여 상기 기판 표면에 흡착된 상기 Si함유 원료가스를 질화시켜 질화막을 형성하는 단계와, 상기 Si함유 원료가스와 반응하지 않은 상기 질소 함유 반응가스를 퍼지하는 단계를 포함하는 질화막 형성 방법을 제공한다. 이를 통해 350도 이하의 저온에서 질화막을 형성할 수 있고, ALD 공정으로 인해 스텝 커버리지 특성이 우수하여 미세패턴을 갖는 하부 구조물의 단차를 따라 균일한 두께의 질화막을 형성할 수 있다.
ALD, 질화막, Si함유 원료가스, 질소 함유 반응가스

Description

질화막 형성 방법{Method of forming nitride}
도 1은 본 발명의 제 1 실시예에 따른 실리콘 질화막 형성 방법을 설명하기 위한 공정 순서.
도 2는 제 1 실시예에 따른 실리콘 질화막 형성 방법을 설명하기 위한 단면 개념도.
도 3은 제 1 실시예에 따른 실리콘 질화막 증착 장비의 단면도.
도 4는 본 발명의 제 2 실시예에 따른 공정 순서도.
도 5는 제 2 실시예에 따른 질화막 증착 장비의 단면도.
도 6은 본 발명의 변형예에 따른 질화막 형성 방법을 설명하기 위한 공정 순서도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 반도체 기판 120 : 질화막
210, 310 : 챔버 220, 320 : 기판 안착 수단
230 : 원료 공급수단 330 : 원료 분사 수단
본 발명은 질화막 형성 방법에 관한 것으로, 특히, SiH4, Si2H6, Si3H8, TEOS(tetraethylorthosilicate), DCS(dichlorosilane), HCD(hexachlorosilane), TriDMAS(Tri-dimethylaminosilane) 및 TSA(trisilylamine) 중 어느 하나의 실리콘 원료 가스와, 질소 함유 반응 가스를 사용하는 ALD 공정을 통해 제작된 실리콘 질화막 형성 방법에 관한 것이다.
최근 들어 반도체 소자의 선폭이 미세화(100nm 이하)되고, 반도체 기판의 대형화 및 박막 적층의 미세화 및 다층화에 따라 넓은 면적에 균일한 질화막의 도포와 높은 스텝 커버리지(step coverage) 특성이 요구되고 있다.
하지만 종래의 질화막 제작 방법으로는 이러한 요구를 충족시켜주지 못하는 문제가 발생하였다. 즉, 종래의 화학 기상 증착법(chemical vapor depositon : CVD)의 경우 소정의 공정 챔버에 질화막이 형성될 기판을 안착시키고, 기판 반입 과정에서 유입된 챔버 내부의 불순물을 배기한다. 이후, 공정 챔버를 500 내지 800도의 온도로 유지한 상태에서 Si함유 원료가스와 질소 함유 반응가스를 동시에 챔버에 인입시켜 이둘의 반응을 통해 실리콘 질화막이 기판상에 성장되도록 한다.
이와 같이 종래의 질화막의 경우 500도 이상의 고온에서 막의 증착이 수행되 기 때문에 질화막 하부의 패턴들에 필요 이상의 열(열적 스트레스)이 가해지는 문제가 있다. 이러한 열적 스트레스에 의해 하부 패턴의 막질이 손상을 받는 문제가 발생한다. 또한, 챔버 내에서 반응하는 Si 함유 원료 가스와 질소 함유 반응 가스간의 반응 정도를 제어하기 힘들어 질화막의 두께를 균일하게 증착하기 어려운 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 SiH4, Si2H6, Si3H8, TEOS(tetraethylorthosilicate), DCS(dichlorosilane), HCD(hexachlorosilane), TriDMAS(Tri-dimethylaminosilane) 및 TSA(trisilylamine) 중 어느 하나의 실리콘 함유 원료 가스와 질소 함유 반응 가스를 사용하는 ALD 공정을 통해 저온에서 실리콘 질화막을 증착하여 하부 패턴의 열적 스트레스를 방지할 수 있고, 균일한 두께와 우수한 스텝 커버리지 특성을 갖는 질화막 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 기판에 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스를 공급하여 상기 기판의 표면에 흡착시키는 단계와, 상기 기판 상에 흡착되지 않은 상기 Si함유 원료가스를 퍼지하 는 단계와, 상기 기판에 N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 공급하여 상기 기판 표면에 흡착된 상기 Si함유 원료가스를 질화시켜 질화막을 형성하는 단계 및 상기 Si함유 원료가스와 반응하지 않은 상기 질소 함유 반응가스를 퍼지하는 단계를 포함하는 질화막 형성 방법을 제공한다.
여기서, 상기 Si함유 원료가스 공급 단계와, 상기 Si함유 원료가스 퍼지 단계와, 상기 질소 함유 반응가스 공급 단계와, 상기 질소 함유 반응가스 퍼지 단계를 일 사이클로 하여 상기 사이클을 복수번 수행하는 것이 바람직하다.
또한, 본 발명에 따른 일정한 반응공간을 형성하며, 내부에 기판 안치 수단을 구비하는 챔버와 상기 챔버의 내부에 구비되어 상기 기판 안치 수단의 상부에서 가스를 분사하며 회전가능하게 형성되는 복수의 가스 분사 수단을 포함하는 질화막 형성장치를 이용한 질화막 형성방법에 있어서, 회전하는 상기 복수의 가스 분사 수단을 통해 상기 Si함유 원료가스와 상기 질소 함유 반응가스와 상기 퍼지가스를 연속적으로 동시에 공급하되, 제 1 가스 분사 수단을 통해 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스를 공급하여 기판의 표면에 흡착시키고, 상기 제 1 가스 분사 수단과 인접한 복수의 제 2 가스 분사 수단을 통해 퍼지가스를 공급하여 상기 기판상에 흡착되지 않은 상기 Si함유 원료가스를 퍼지하며, 제 3 가스 분사 수단을 통해 N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 공급하여 상기 기판 표면에 흡착된 상기 Si함유 원료가스를 질화시켜 질화막을 형성하며, 상기 제 3 가스 분사 수단과 인접한 복수의 상기 제 2 가스 분사수단을 통해 퍼지 가스를 공급하여 상기 Si함유 원료가스와 반응하지 않은 상기 질소 함유 반응가스를 퍼지가스를 공급하여 퍼지하는 질화막 형성 방법을 제공한다.
이때, 상기 Si함유 원료 가스, 상기 질소 함유 반응 가스 및 상기 퍼지가스를 연속적으로 동시에 공급한 이후, 상기 복수의 가스 분사 수단을 통해 순차적으로 상기 Si함유 원료가스 공급 단계와, 상기 Si함유 원료가스 퍼지 단계와, 상기 질소 함유 반응가스 공급 단계와, 상기 질소 함유 반응가스 퍼지 단계를 일 사이클로 하는 공정을 더 포함하는 것이 바람직하다.
상기의 Si함유 원료가스, 상기 질소 함유 반응가스 및 상기 퍼지가스를 연속적으로 동시에 공급하는 공정과, 적어도 한번 이상의 일 사이클을 수행하는 공정을 교번적으로 수행하는 것이 바람직하다.
상기 질소 함유 반응가스는 활성화하여 공급하는 것이 효과적이다.
상기 질화막은 100 내지 350도의 온도에서 형성되는 것이 효과적이다.
상기 Si함유 원료가스가 상기 기판 상에 분사되는 시간보다 상기 질소 함유 반응가스가 상기 기판 상에 분사되는 시간을 길게하는 것이 효과적이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제 공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 실리콘 질화막 형성 방법을 설명하기 위한 공정 순서도이고, 도 2는 제 1 실시예에 따른 실리콘 질화막 형성 방법을 설명하기 위한 단면 개념도이고, 도 3은 제 1 실시예에 따른 실리콘 질화막 증착 장비의 단면도이다.
도 1 내지 도 3을 참조하면, 반도체 기판(110)을 챔버(210) 내부의 기판 안착 수단(220) 상에 안착시킨다. 원료 공급 수단(230)을 통해 SiH4, Si2H6, Si3H8, TEOS(tetraethylorthosilicate), DCS(dichlorosilane), HCD(hexachlorosilane), TriDMAS(Tri-dimethylaminosilane) 및 TSA(trisilylamine) 중 적어도 어느 하나를 포함하는 Si 함유 원료가스를 공급하고, 이를 퍼지한 다음 N2, N2O, NH3 및 NF3 중 적어도 어느 하나의 질소 함유 반응가스를 공급하고 이를 퍼지하여 단원자층의 질화막(120)을 형성하되 이를 하나의 사이클로 하여 복수번 반복하여 목표로 하는 두께의 실리콘 질화막(120; SiNx)을 형성한다.
먼저, 상술한 공정을 진행하는 장비에 관해 간략히 설명하면 다음과 같다.
도 3에 도시된 바와 같이 소정의 반응 공간을 갖는 챔버(210)와, 상기 챔버(210)의 반응 공간 내측에 마련되어 기판(110)이 안착되는 기판 안착 수단(220)과, 상기 기판(110)에 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어 도 어느 하나를 포함하는 Si함유 원료가스, 퍼지가스 및 N2, N2O, NH3 및 NF3 중 적어도 어느 하나의 질소 함유 반응가스를 공급하는 원료 공급 수단(230)과, 각기 Si 함유 원료가스, 질소 함유 반응 가스 및 퍼지 가스가 저장된 제 1 내지 제 3 원료 저장 수단(240, 250, 260)을 포함한다. 상기의 퍼지 가스로 비활성 가스를 사용하되, 본 실시예에서는 Ar을 사용하는 것이 바람직하다.
또한, 상기 챔버(210) 내부를 배기하는 배기 수단(270)을 포함한다.
또한, 이에 한정되지 않고, 도시되지는 않았지만, 상기 챔버(210) 내부를 진공으로 하는 진공 펌프와, 상기 챔버(210) 내부의 기판을 가열하는 가열 수단 및 냉각 수단을 더 포함할 수도 있다. 또한, 챔버(210) 내부에 공급되는 가스를 활성화 시키기 위해 챔버(210) 내측에 플라즈마를 발생시키는 플라즈마 발생장치가 마련될 수도 있다. 물론 이에 한정되지 않고, 원격 플라즈마 장치가 마련되어 원료 공급 수단(230)을 통해 활성화된 반응 가스를 챔버(210)에 공급할 수도 있다.
상기 챔버(210)의 일측에는 기판(110)의 로딩과 언로딩을 위한 개폐부(미도시)가 마련된다. 상기의 기판 안착 수단(220)은 기판(110)을 진공 흡착하거나, 전자기적 특성을 이용하여 기판(110)을 고정할 수도 있다. 또한, 상기 기판 안착 수단(220)은 승강 부재(미도시)가 마련되어 상하 운동을 할 수도 있으며, 그 일부에는 기판(110)의 로딩과 언로딩시 사용되는 리프트 핀(미도시)이 마련될 수도 있다.
원료 공급 수단(230)은 샤워 헤드 형태로 제작될 수도 있고, 인젝트 형태로 제작될 수도 있다. 또한, 원료 공급 수단(230)은 복수의 부재로 제작되어 각기 서 로 다른 가스를 챔버(210) 내에 분사할 수도 있으며, 단일 부재로 제작되어 단일 가스를 챔버(210) 내에 분사할 수도 있다.
하기에서는 상술한 증착 장치를 이용하여 본 실시예에 따른 실리콘 질화막 형성 방법을 도 1의 공정 순서도와 도 2의 개념도를 기초로 하여 설명한다.
챔버(210) 내부의 기판 안착 수단(220) 상에 기판(110)을 안착시킨 다음 챔버(210) 내부의 온도가 100 내지 350도가 되도록 하고, 내부 압력이 10-6 내지10-2torr가 유지 되도록 한다.
이후, 원료 공급 수단(230)을 통해 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si 함유 원료가스를 챔버(210) 내부에 공급하여 도 2의 (a)에 도시된 바와 같이 기판(110) 표면에 Si함유 원료가스를 흡착시킨다. 이후, Si함유 원료가스의 공급을 차단하고, 퍼지 가스를 챔버(210) 내에 공급하여 도 2의 (b)에 도시된 바와 같이 챔버(210) 내에 잔류하는 Si함유 원료가스를 외부로 배기한다. 퍼지 가스의 공급을 차단하고, 질소 함유 반응가스를 챔버(210) 내에 공급한다. 이를 통해 도 2의 (c)에 도시된 바와 같이 기판(110) 표면에 흡착된 Si함유 원료가스와 질소 함유 반응가스가 반응하여 기판(110) 표면에 실리콘 질화막(120)이 형성된다. 질소 함유 반응가스의 공급을 차단하고 퍼지 가스를 공급하여 도 2의 (d)에 도시된 바와 같이 반응가스를 외부로 배기하여 기판(110) 표면에 원자층 단위의 실리콘 질화막(120)을 형성한다. 상술한 바와 같이 Si함유 원료가스의 공급, 제 1 퍼지 가스 공급, 질소 함유 반응가스 공급 및 제 2 퍼지 가스의 공급을 하나의 사이클로 하고, 이러한 사이클을 복수번 반복진행하여 목표로 하는 두께의 실리콘 질화막을 형성할 수 있다.
상기에서 질소 함유 반응가스의 공급시 실리콘의 질화 정도에 따라 상기 챔버(210) 내부에 플라즈마를 발생시켜 반응성을 높일 수도 있다. 이때, ICP 또는 CCP 타입의 플라즈마를 챔버 내부에 인가하는 것이 바람직하다. 그리고, 질소 함유 반응가스와 기판(110) 표면에 흡착된 Si함유 원료가스와의 반응성을 향상시키기 위해 질소 함유 반응가스 공급 시간이 상기 Si함유 원료가스 공급 시간에 비해 1.5 내지 3배 이상 긴 것이 바람직하다. 이를 통해 충분한 질화가 이루어져 양질의 실리콘 질화막(120)이 형성될 수 있다.
상술한 바와 같이 본 실시예에서는 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스와, N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스 이용하여 실리콘 질화막을 제조하되, ALD 공정을 통해 500도 이하, 예를 들면, 100 내지 350도의 저온에서 질화막(120)을 증착할 수 있다. 이를 통해 종래의 고온에서 질화막을 증착함으로 인해 하부 구조물에 열적 부담을 주었던 문제를 해결할 수 있다. 그리고, ALD 공정의 높은 스텝 커버리지 특성에 따라 하부 구조의 패턴의 단차를 따라 균일한 두께의 실리콘 질화막을 형성할 수 있게 된다.
본 발명은 상술한 바와 같이 Si함유 원료가스, 퍼지가스, 질소 함유 반응 가스 및 퍼지 가스를 순차적으로 공급하여 실리콘 질화막을 형성할 수 있지만, 질화 막의 증착 속도 향상을 위해 2장 이상의 기판이 안착되는 배치(batch) 타입의 ALD 장치를 이용하되 복수의 공정 가스를 연속 공급하는 연속 ALD 공정을 실시하여 질화막을 형성할 수도 있다. 하기에서는 연속 ALD 공정을 통해 질화막을 형성하는 본 발명의 제 2 실시예에 따른 박막 증착 방법을 설명한다. 후술되는 설명중 상술한 실시예와 중복되는 설명은 생략한다. 그리고 후술되는 기술적 내용은 상술한 실시예에 적용될 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 공정 순서도이고, 도 5는 제 2 실시예에 따른 질화막 증착 장비의 단면도이다.
도 4 및 도 5를 참조하면, 본 실시예에 따른 실리콘 질화막 형성 방법은 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스, 퍼지 가스 및 N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 기판(110)상에 연속적으로 공급하여 목표로 하는 두께의 질화막을 형성한다.
이러한 연속 ALD 공정을 위한 ALD증착 장비에 관해 도 5를 참조하여 설명하면 다음과 같다.
도면에 도시된 바와 같이 본 실시예에 따른 증착 장치는 챔버(310)와, 복수의 기판(110)이 안착되는 기판 안착 수단(320)과, 가스 분사 수단(331)에 접속되어 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 실리콘 원료, 퍼지 가스 및 N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 각기 공급하는 복수의 분사부(332)를 포함하는 원료 분사 수단(330)과, 상기 원료 분사 수단(330)에 각기 Si함유 원료가스, 퍼지 가스 및 질소 함유 반응가스를 공급하기 위한 제 1 내지 제 3 원료 저장 수단(340, 350, 360)을 포함한다.
여기서, 상기 기판 안착 수단(320) 상에는 적어도 2개 이상의 기판(110)이 안착될 수 있다. 이를 위해 상기 기판 안착 수단(320)은 소정의 회전부재(미도시)를 통해 회전할 수도 있고, 상하 운동을 할 수 있을 뿐만 아니라 복수의 리프트 핀을 포함할 수도 있다.
원료 분사 수단(330)은 가스 분사 수단(331)을 포함하고, 가스 분사 수단(331)은 그 일부가 챔버(310)의 외측으로 돌출되어 소정의 회전 부재(미도시)와 접속되어 회전하는 것이 바람직하다. 그리고 챔버(310) 내측으로 연장된 가스 분사 수단(331)에는 4개의 분사부(332)가 마련되어 Si함유 원료가스, 퍼지가스, 질소 함유 반응가스 및 퍼지가스를 각기 분사한다.
그리고 제 1 내지 제 3 원료 저장 수단(340, 350, 360)은 상기 가스 분사 수단(331)을 통해 분사부(332)에 Si함유 원료가스, 퍼지 가스, 질소 함유 반응가스 및 퍼지 가스를 각기 공급한다.
이때, Si함유 원료가스가 기판(110) 상에 분사되는 시간보다 질소 함유 반응 가스가 기판(110) 상에 분사되는 시간을 길게하여 충분한 질화를 일으킬 수 있는 반응 시간을 주도록 하기 위해 상기 분사부의 배치를 다양하게 조절할 수 있다.
상술한 장치를 이용한 본 실시예에 따른 질화막 형성 방법을 설명한다.
장치 내부로 복수의 기판(110)을 로딩시켜 기판 안착 수단(320) 상에 복수의 기판(110)을 안착시킨다. 연속 ALD 공정을 통해 질화막을 형성한다. 이때, 연속 ALD 공정은 먼저 챔버(310) 내부의 진공으로 하고, 온도를 100 내지 350도 범위로 유지한다. 이후, 원료 분사 수단(330)의 가스 분사 수단(331)을 회전시키고, 이와 접속된 4개의 분사부(332) 각각을 통해 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스와, 퍼지 가스와, N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스와, 퍼지 가스를 연속 분사한다.
이때, 상기 가스 분사 수단(331)이 일 방향으로 회전하고 있기 때문에 이에 접속된 분사부(332)도 회전하게 된다. 따라서, Si함유 원료가스를 분사하는 첫번째 분사부가 복수의 기판(110) 상부 영역을 지나면서 기판(110) 표면에 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스를 흡착시킨다. 연속하여 퍼지가스를 분사하는 두번째 분사부가 지나면서 흡착되지 않은 Si함유 원료가스를 퍼지한다. 계속하여 질소 함유 반응가스를 분사하는 세번째 분사부가 지나면서 기판(110) 표면에 흡착된 Si함유 원료가스와 N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 반응시켜 실리콘 질화막을 형성하고, 연속하여 퍼지 가스를 분사하는 네번째 분사부가 지나면서 미반응된 질소 함유 반응가스를 퍼지한다. 이를 소정시간 실시하여 목표로 하는 두께의 실리콘 질화막이 형성된다.
이때, 상기 질소 함유 반응가스 분사시 별도의 플라즈마를 인가하여 질소 함유 반응가스를 활성화시켜 상기 Si 함유 원료가스와의 반응성을 향상시킬 수도 있다.
또한 본 발명은 상술한 제 1 및 제 2 실시예에 따른 질화막 형성 방법이 교번으로 수행하여 질화막을 형성할 수 있다. 즉, 처음에는 Si함유 원료가스/퍼지가스/질소 함유 반응가스/퍼지가스를 일 사이클로 하는 공정을 수행하다가 이후, 이들을 연속적으로 공급하여 질화막을 형성할 수 있고, 이와 반대의 경우도 가능하고, 상기 사이클과 연속 공정을 순차적으로 복수번 교대로 수행할 수도 있다. 이때, 상기 제 2 실시예의 장비를 사용할 경우, 상기 사이클 공정시 상기 분사부 모두에서 동일한 원료가 분사될 수도 있다.
도 6은 본 발명의 변형예에 따른 질화막 형성 방법을 설명하기 위한 공정 순서도이다.
도 6을 참조하면, 가스 분사부(332)를 이용하여 Si함유 원료가스를 공급하여 기판 표면에 Si 함유 원료가스를 흡착시킨 다음 퍼지 가스를 공급하여 흡착되지 않은 Si함유 원료가스를 제거한다. 질소 함유 반응 가스를 공급하여 기판 표면에 흡착된 Si함유 원료가스와 반응시켜 질화막을 형성하고, 퍼지가스를 공급하여 반응하지 않은 질소 함유 반응 가스를 제거한다. 이와 같이 Si함유 원료가스 공급과 퍼지 그리고, 질소 함유 반응 가스의 공급과 퍼지를 하나의 싸이클로 하여 이를 적어도 한번 수행한다. 즉, 순차적 가스 공급을 통한 순차적 ALD공정을 통해 질화막을 형 성한다. 이후, 복수의 가스 분사부(332)에 각기 Si함유 원료가스, 퍼지가스, 질소 함유 반응 가스 및 퍼지가스를 동시에 연속적으로 공급하여 기판상에 질화막을 형성할 수 있다. 즉, 연속적 가스 공급을 통한 연속적 ALD 공정을 통해 질화막을 형성한다. 이러한 순차적 ALD공정과 연속적 ALD공정을 도면에 도시된 바와 같이 교번적으로 적어도 한번 수행하여 질화막을 형성하는 것이 바람직하다.
상술한 질화막 형성 방법은 다양한 반도체 소자를 제조하기 위한 방법에 적용될 수 있다. 예를 들어 질화막은 박막 트랜지스터의 게이트 전극의 측벽면 보호를 위한 스페이서로 사용될 수 있고, 하부 박막 특히 금속성 막의 산화를 방지하기 위한 산화 방지막으로도 사용될 수 있다. 물론 상기 질화막은 절연성막으로 반도체 소자를 구성하는 막중 절연특성의 막에 사용될 수 있다.
상술한 바와 같이 본 발명은 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스와, N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 이용한 ALD를 통해 350도 이하의 저온에서 질화막을 형성하여 하부 패턴의 열적 스트레스를 줄일 수 있다.
또한, ALD 공정으로 인해 스텝 커버리지 특성이 우수하여 미세패턴을 갖는 하부 구조물의 단차를 따라 균일한 두께의 질화막을 형성할 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.

Claims (8)

  1. 기판에 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스를 공급하여 상기 기판의 표면에 흡착시키는 단계;
    상기 기판 상에 흡착되지 않은 상기 Si함유 원료가스를 퍼지하는 단계;
    상기 기판에 N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 공급하여 상기 기판 표면에 흡착된 상기 Si함유 원료가스를 질화시켜 질화막을 형성하는 단계; 및
    상기 Si함유 원료가스와 반응하지 않은 상기 질소 함유 반응가스를 퍼지하는 단계를 포함하는 질화막 형성 방법.
  2. 청구항 1에 있어서,
    상기 Si함유 원료가스 공급 단계와, 상기 Si함유 원료가스 퍼지 단계와, 상기 질소 함유 반응가스 공급 단계와, 상기 질소 함유 반응가스 퍼지 단계를 일 사이클로 하여 상기 사이클을 복수번 수행하는 질화막 형성 방법.
  3. 일정한 반응공간을 형성하며, 내부에 기판 안치 수단을 구비하는 챔버와 상기 챔버의 내부에 구비되어 상기 기판 안치 수단의 상부에서 가스를 분사하며 회전가능하게 형성되는 복수의 가스 분사 수단을 포함하는 질화막 형성장치를 이용한 질화막 형성방법에 있어서,
    회전하는 상기 복수의 가스 분사 수단을 통해 상기 Si함유 원료가스와 상기 질소 함유 반응가스와 상기 퍼지가스를 연속적으로 동시에 공급하되,
    제 1 가스 분사 수단을 통해 SiH4, Si2H6, Si3H8, TEOS, DCS, HCD, TriDMAS 및 TSA 중 적어도 어느 하나를 포함하는 Si함유 원료가스를 공급하여 기판의 표면에 흡착시키고,
    상기 제 1 가스 분사 수단과 인접한 복수의 제 2 가스 분사 수단을 통해 퍼지가스를 공급하여 상기 기판상에 흡착되지 않은 상기 Si함유 원료가스를 퍼지하며,
    제 3 가스 분사 수단을 통해 N2, N2O, NH3 및 NF3 중 적어도 어느 하나를 포함하는 질소 함유 반응가스를 공급하여 상기 기판 표면에 흡착된 상기 Si함유 원료가스를 질화시켜 질화막을 형성하며,
    상기 제 3 가스 분사 수단과 인접한 복수의 상기 제 2 가스 분사수단을 통해 퍼지 가스를 공급하여 상기 Si함유 원료가스와 반응하지 않은 상기 질소 함유 반응가스를 퍼지가스를 공급하여 퍼지하는 질화막 형성 방법.
  4. 청구항 3에 있어서,
    상기 Si함유 원료 가스, 상기 질소 함유 반응 가스 및 상기 퍼지가스를 연속적으로 동시에 공급한 이후,
    상기 복수의 가스 분사 수단을 통해 순차적으로 상기 Si함유 원료가스 공급 단계와, 상기 Si함유 원료가스 퍼지 단계와, 상기 질소 함유 반응가스 공급 단계와, 상기 질소 함유 반응가스 퍼지 단계를 일 사이클로 하는 공정을 더 포함하는 질화막 형성 방법.
  5. 청구항 4에 있어서,
    상기 Si함유 원료가스, 상기 질소 함유 반응가스 및 상기 퍼지가스를 연속적으로 동시에 공급하는 공정과, 적어도 한번 이상의 일 사이클을 수행하는 공정을 교번적으로 수행하는 질화막 형성 방법.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 질소 함유 반응가스는 활성화하여 공급하는 질화막 형성 방법.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 질화막은 100 내지 350도의 온도에서 형성되는 질화막 형성 방법.
  8. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 Si함유 원료가스가 상기 기판 상에 분사되는 시간보다 상기 질소 함유 반응가스가 상기 기판 상에 분사되는 시간을 길게하는 질화막 형성 방법.
KR1020060054308A 2006-06-16 2006-06-16 질화막 형성 방법 KR101301683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060054308A KR101301683B1 (ko) 2006-06-16 2006-06-16 질화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060054308A KR101301683B1 (ko) 2006-06-16 2006-06-16 질화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20070119850A true KR20070119850A (ko) 2007-12-21
KR101301683B1 KR101301683B1 (ko) 2013-08-29

Family

ID=39137919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054308A KR101301683B1 (ko) 2006-06-16 2006-06-16 질화막 형성 방법

Country Status (1)

Country Link
KR (1) KR101301683B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358863B1 (ko) * 2007-12-28 2014-02-06 주성엔지니어링(주) 박막 형성 장치 및 이를 이용한 박막 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385947B1 (ko) * 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
KR20050097679A (ko) * 2004-04-02 2005-10-10 주식회사 아이피에스 Ｎ－ｈ 원소 화합물을 이용한 박막증착방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358863B1 (ko) * 2007-12-28 2014-02-06 주성엔지니어링(주) 박막 형성 장치 및 이를 이용한 박막 형성 방법

Also Published As

Publication number Publication date
KR101301683B1 (ko) 2013-08-29

Similar Documents

Publication Publication Date Title
KR100520902B1 (ko) 알루미늄 화합물을 이용한 박막증착방법
KR101454603B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
US6933245B2 (en) Method of forming a thin film with a low hydrogen content on a semiconductor device
US9334567B2 (en) Method for manufacturing semiconductor device, method for processing substrate and substrate processing apparatus
JP4506677B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR101523219B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독 가능한 기록 매체
KR101396253B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR20070099913A (ko) 산화막 형성 방법 및 산화막 증착 장치
US20100124621A1 (en) Method of Forming Insulation Film by Modified PEALD
JP2006049809A (ja) 成膜方法、成膜装置及び記憶媒体
TW201900919A (zh) 矽氮化膜之成膜方法及成膜裝置
US20130101752A1 (en) Method for depositing cyclic thin film
KR100758758B1 (ko) 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법
KR20190061877A (ko) 박막 증착 방법
KR20070076955A (ko) 박막 형성 방법
KR101968966B1 (ko) 실리콘 질화막의 증착 방법 및 상기 실리콘 질화막의 증착 장치
KR101216381B1 (ko) 박막 형성 방법
KR100653705B1 (ko) 원자층증착법을 이용한 박막 형성방법
KR101361673B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101301683B1 (ko) 질화막 형성 방법
KR100604089B1 (ko) Ｉｎ-ｓｉｔｕ 박막증착방법
KR20050002525A (ko) 반도체 소자의 확산방지막 제조방법
KR100508755B1 (ko) 균일한 두께의 박막을 형성하기 위한 방법 및 이를 위한장치
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR20010036268A (ko) 원자층 증착법을 이용한 금속 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Invalidation trial for patent
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20131128

Effective date: 20140610