KR20070113413A - 박막트랜지스터의 제조 방법 - Google Patents
박막트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20070113413A KR20070113413A KR1020060046226A KR20060046226A KR20070113413A KR 20070113413 A KR20070113413 A KR 20070113413A KR 1020060046226 A KR1020060046226 A KR 1020060046226A KR 20060046226 A KR20060046226 A KR 20060046226A KR 20070113413 A KR20070113413 A KR 20070113413A
- Authority
- KR
- South Korea
- Prior art keywords
- laser beam
- silicon layer
- amorphous silicon
- substrate
- incident
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 39
- 238000002425 crystallisation Methods 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000003287 optical effect Effects 0.000 claims abstract description 18
- 230000008025 crystallization Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims 1
- 238000007711 solidification Methods 0.000 abstract description 2
- 230000008023 solidification Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터의 제조 방법에 관한 것으로, 보다 자세하게는 SLS 결정화 공정시 비정질 실리콘층에 입사하는 레이저빔의 광축이 기판의 법선에 대해 경사지게 하여, 균일도가 향상된 박막트랜지스터의 제조 방법에 관한 것이다.
본 발명은 기판을 제공하고, 상기 기판 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 SLS 결정화법을 이용하여 다결정 실리콘층을 결정화하고, 상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 것을 포함하며, 상기 결정화 공정시 상기 레이저빔 광축의 입사각을 0도 초과, 5도 이하로 하는 것을 특징으로 하는 박막트랜지스터의 제조 방법에 관한 것이다.
박막트랜지스터, SLS 결정화법, 입사각
Description
도 1a 및 도 1b는 통상적인 SLS 결정화 방식을 나타낸 단면도이다.
도 1c는 통상적인 SLS 결정화 방식을 나타낸 평면도이다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 박막트랜지스터의 제조 방법을 순차적으로 나타낸 단면도들이다.
<도면부호에 대한 간단한 설명>
200 : 기판 210 : 버퍼층
220a : 비정질 실리콘층 220 : 반도체층
230 : 마스크 패턴 240 : 층간절연막
본 발명은 박막트랜지스터의 제조 방법에 관한 것으로, 보다 자세하게는 SLS 결정화 공정시 비정질 실리콘층에 입사하는 레이저빔의 광축이 기판의 법선에 대해 경사지게 하여, 균일도가 향상된 박막트랜지스터의 제조 방법에 관한 것이다.
평판표시장치(Flat Panel Display Device)는 경량 및 박형 등의 특성으로 인해, 음극선관 표시장치(Cathode-ray Tube Display Device)를 대체하는 표시장치로 서 사용되고 있다. 이러한 평판표시장치의 대표적인 예로서 액정표시장치(Liquid Crystal Display Device; LCD)와 유기전계발광표시장치(Organic Light Emitting Diode; OLED)가 있다. 이 중, 유기전계발광표시장치는 액정표시장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트(Back Light)를 필요로 하지 않아 초박형으로 구현할 수 이는 장점이 있다.
이와 같은 유기전계발광표시장치는 유기박막에 음극(Cathode)과 양극(Anode)을 통하여 주입된 전자(Electron)와 정공(Hole)이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한 표시장치이다.
상기 유기전계발광표시장치는 구동 방법에 따라 수동 구동(Passive matrix) 방식과 능동 구동(Active matrix) 방식으로 나뉘는데, 능동 구동 방식은 박막트랜지스터(Thin Film Transistor; TFT)를 사용하는 회로를 가진다. 상기 수동 구동 방식은 그 표시 영역이 양극과 음극에 의하여 단순히 매트릭스 형태의 소자로 구성되어 있어 제조가 용이하다는 장점이 있다. 그러나, 해상도, 구동 전압의 상승, 재료 수명의 저하 등의 문제로 인하여 저해상도 및 소형 디스플레이의 응용분야로 제한된다. 상기 능동 구동 방식은 표시 영역이 각 화소마다 박막트랜지스터를 장착함으로써, 각 화소마다 일정한 전류를 공급함에 따라 안정적인 휘도를 나타낼 수 있다. 또한 전력소모가 적어, 고해상도 및 대형디스플레이를 구현할 수 있는 중요한 역할을 한다.
상기 박막트랜지스터는 일반적으로 소오스 영역, 드레인 영역 및 채널 영역 을 포함하는 반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함한다. 상기 반도체층은 다결정 실리콘(polycrystalline silicon; poly-si) 또는 비정질 실리콘(amorphous silicon; a-si)으로 형성할 수 있으나, 상기 다결정 실리콘의 전자이동도가 비정질 실리콘의 그것보다 높아 현재는 다결정 실리콘을 주로 적용하고 있다.
상기 다결정 실리콘으로 이루어진 반도체층을 형성하는 것은 기판 상에 비정질 실리콘층을 형성하고 이를 결정화함으로써 수행되는데, 상기 결정화 방법에는 레이저를 이용한 결정화법이 있다. 이러한 레이저를 이용한 결정화법은 30 내지 200ns의 짧은 시간에 레이저빔을 온(on)시켜 비정질 실리콘을 순간적으로 용융시키고, 상기 용융된 실리콘이 냉각되면서 결정화되는 방법이다. 이러한 레이저를 이용한 결정화법은 기판에 미치는 열적 영향이 비교적 적고, 우수한 결정성을 갖는 반도체층을 형성할 수 있는 장점이 있다.
상기 레이저를 이용한 결정화법은 일반적으로 엑시머 레이저 어닐링(Excimer Laser Annealing; 이하 ELA) 결정화법과 순차측면고상(Sequential Lateral Solidification; 이하 SLS) 결정화법으로 나뉘는데, 이중 SLS 결정화법은 통상적으로 비정질 실리콘층에 레이저빔을 2회 이상 중첩 조사하여 결정립 실리콘을 측면 성장시킴으로써 결정화하는 방법이다. 이를 이용하여 제조한 다결정 실리콘 결정립은 한 방향으로 길쭉한 원주형 모양을 가지는 것을 특징으로 한다.
도 1a 내지 도 1c는 통상의 SLS 결정화 방법을 나타낸다.
도 1a를 참조하면, 기판(100) 상에 버퍼층(110)과 비정질 실리콘층(120)을 형성한 후, 레이저빔이 투과하는 영역과 투과하지 못하는 영역을 포함하는 마스크 패턴(130)을 통하여 레이저빔을 상기 비정질 실리콘층(120)에 1차 레이저 조사한다. 상기 마스크 패턴(130)에 의해 투과되어진 레이저빔은 상기 비정질 실리콘층(120)을 용융시키게 된다.
상기 1차 레이저 조사가 끝난 후 냉각이 시작되면, 상기 마스크 패턴(130)에 의해 레이저빔이 투과하지 못하여 용융되지 않은 비정질 실리콘과 용융된 실리콘의 경계면에서 우선적으로 결정화가 일어난다. 상기 냉각은 용융된 실리콘의 중앙부 방향으로 진행되므로, 상기 결정화로 형성되는 다결정 실리콘의 결정립은 용융된 실리콘층이 완전히 응고될 때까지 측면 성장이 일어나게 된다. 그러므로 상기 다결정 실리콘의 결정립은 한 방향으로 길쭉한 원주형 형태를 가지게 된다. 상기 다결정 실리콘의 결정립은 인접하여 성장하는 결정립 사이에 결정립 성장 방향으로 "세컨더리 결정립계(140)"를 형성하며, 상기 용융된 실리콘층의 중앙부에서 서로 마주보면 성장한 결정립 사이에 결정립 성장 방향과 수직 방향으로 "프라이머리 결정립계(150)"를 형성하게 된다.
다음으로, 도 1c에 도시된 바와 같이, 상기 레이저빔을 1차 레이저 조사한 후 마스크를 이동시켜 상기 비정질 실리콘과 이미 결정화된 다결정 실리콘층의 일부가 노출되도록 중첩하여 2차 레이저 조사한다. 상기 2차 레이저 조사에 의해 상기 비정질 실리콘 및 다결정 실리콘이 용융되고, 이후 냉각이 되면서 마스크 패턴에 의해 용융되지 않은 형성된 다결정 실리콘의 결정립에 실리콘 원자가 부착되어 결정립의 길이가 증가하게 된다.
상기 SLS 결정화 방법은 상기의 과정을 계속함으로써, 원하는 결정립 크기를 가지는 다결정 실리콘층을 형성할 수 있다.
그러나, 상기 SLS 결정화 공정은 레이저빔이 비정질 실리콘층에 수직으로 입사하게 되므로, 상기 비정질 실리콘층의 일부에서 반사된 레이저빔은 입사하는 레이저빔과 같은 경로를 가지게 된다. 상기 반사된 레이저빔은 입사하는 레이저빔과의 충돌하거나, 또는 조사되는 레이저빔 광학계의 렌즈등에 의해 재반사되어 상기 비정질 실리콘층으로 재입사하게 된다. 그러므로, 상기 반사된 레이저빔은 입사하는 레이저빔을 불균일하게 만들거나, 상기 비정질 실리콘층의 일부를 재결정화 시킴으로써, 박막트랜지스터의 특성 편차를 유발하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, SLS 결정화 공정시 레이저빔이 비정질 실리콘층에 경사지게 입사하도록 하여, 균일도가 향상된 박막트랜지스터의 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판을 제공하고, 상기 기판 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 SLS 결정화법을 이용하여 다결정 실리콘층을 결정화하고, 상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 것을 포함하며, 상기 결정화 공정시 상기 레이저빔 광축의 입사각을 0도 초과, 5도 이하로 하는 것을 특징으로 하는 박막트랜지스터의 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조함 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
(실시 예)
도 2a 및 도 2b는 본 발명의 실시 예에 따른 박막트랜지스터의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 2a를 참조하면, 유리나 합성 수지, 스테인레스 스틸 등의 재질로 형성된 기판(200) 상에 버퍼층(210)을 한 후, 상기 버퍼층 상에 비정질 실리콘층(220a)을 형성한 후, 상기 비정질 실리콘층(220a)에 레이저빔을 조사하는 SLS 결정화법을 사용하여 다결정 실리콘(미도시)으로 결정화한다.
이때, 상기 기판에 입사하는 레이저빔의 광축(a)은 0도를 제외한 5도 이하의 입사각(θ)을 가지도록 한다. 상기 입사각이 0도이면 상기 레이저빔이 수직하게 입사되어, 종래 기술과 마찬가지로 상기 비정질 실리콘층에서 반사된 레이저빔은 레이저빔의 광학계에서 반사되어 상기 비정질 실리콘층에 재입사되거나, 상기 입사하는 레이저빔과 충돌하여 다결정 실리콘의 불균일을 유발하게 된다. 따라서, 입사하는 레이저빔의 광축(a)은 0도를 초과하는 입사각을 가져야 한다. 또한, 상기 입사각(θ)이 5도를 초과하게되면, 상기 SLS 결정화 공정시 사용되는 마스크 패턴(230)의 모서리 부에서 발생하는 회절 및 굴절에 의해 상기 레이저빔이 조사되는 면적이 원래 조사되어야 할 면적보다 크거나, 작아지며, 또한 기판에 조사되는 레이저빔의 에너지 밀도가 각 영역마다 달라지는 문제점이 발생하게 된다.
상기 입사한 레이저빔은 도 2b에 도시된 바와 같이, 상기 비정질 실리콘층의 표면에서 일부 반사되며, 상기 반사된 레이저빔의 광축(a`)은 반사각(θ`)을 가지게 된다. 상기 반사각(θ`)은 빛의 일반적인 성질에 의해 입사각(θ)과 같은 각도를 가지지만, 기판의 법선(b)을 기준으로 반대 방향을 가지게 된다. 따라서, 상기 반사된 레이저빔은 입사하는 레이저빔과 충돌이 감소되며, 상기 반사된 레이저빔이 레이저빔의 광학계에 의해 재반사되어 상기 비정질 실리콘층으로 재입사하는 것이 최소화하게 된다.
상기 입사각(θ)은 상기 기판에 입사하는 레이저빔의 조사 각도를 조정하는 광학계를 배치하여 광축(a)을 조절하거나, 또는 상기 입사하는 레이저빔에 대해 상기 기판을 회전시켜 형성할 수 있다. 또한, 상기 입사하는 레이저빔과 기판(200)을 모두 조절하여 형성할 수도 있다.
다음으로, 도 2c에 도시된 바와 같이, 상기 다결정 실리콘층을 패터닝하여 반도체층(220)을 형성하고, 상기 반도체층(220)을 포함하는 기판(200) 상부에 게이트 절연막(240)을 적층한다. 이때, 상기 게이트 절연막(240)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 그 적층구조를 사용하여 형성될 수 있다.
계속해서, 상기 게이트 절연막(240) 상부에 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일 층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 다중으로 적층된 게이트 전극용 금속층(미도시)이 형성 된다. 상기 게이트 전극용 금속층을 사진식각공정으로 식각하여 상기 반도체층(220)과 대응되는 일정 영역에 게이트 전극(238)을 형성한다. 상기 일정영역은 후속공정에서 형성되는 채널 영역(224)에 대응되는 영역이다.
이어서, 상기 게이트 전극(238)을 마스크로 사용하여 도전형의 불순물을 도핑하여 소오스/드레인 영역(222)을 형성한다. 상기 소오스/드레인 영역(222)의 사이에 위치한 불순물이 도핑되지 않은 영역은 채널 영역(224)으로 작용한다. 그러나, 상기 도핑 공정은 게이트 전극(238)이 형성되기 전에 포토레지스트를 형성하여 진행할 수도 있다.
다음으로 상기 게이트 전극(238)을 포함하는 기판(200) 상에 층간 절연막(250)을 형성하고, 상기 층간 절연막(250) 및 게이트 절연막(240)을 사진 식각하여 소오스/드레인 영역(222)의 일부를 노출시키는 콘택홀(242)을 형성한다.
이어서, 상기 콘택홀(242)을 포함한 층간 절연막(250) 상부에 도전 물질을 적층한 후, 상기 도전 물질을 패터닝하여 콘택홀(242)을 통해 소오스/드레인 영역(222)에 연결되는 소오스/드레인 전극(252)을 형성한다. 상기 도전 물질로는 몰리텅스텐(MoW) 또는 알루미늄-네오디뮴(Al-Nd) 등이 사용될 수 있다.
전술한 본 발명의 바람직한 실시 예에 따른 박막트랜지스터는 SLS 결정화 공정시 상기 비정질 실리콘에 입사하는 레이저빔을 경사지게 하여, 상기 비정질 실리콘의 일부 표면에서 반사된 레이저빔이 입사하는 레이저빔과 다른 경로를 갖도록 한다. 상기와 같이 함으로써, 상기 반사된 레이저빔과 입사하는 레이저빔의 충돌을 감소시켜 비정질 실리콘층에 입사하는 레이저빔의 불균일을 감소시킬수 있다. 또 한, 상기 반사된 레이저빔이 레이저빔의 광학계에서 반사되어 상기 비정질 실리콘으로 재입사되는 것을 최소화 할 수 있다. 상기와 같은 상기 반사된 레이저빔에 의해 발생하던 다결정 실리콘의 불균일이 최소화 시킴으로써, 균일도가 향상된 박막트랜지스터를 제조할 수 있게 된다.
따라서, 본 발명은 비정질 실리콘층에 입사하는 레이저빔의 광축이 소정의 입사각을 가지게 하여, 상기 비정질 실리콘층의 일부 표면에서 반사된 레이저빔이 재입사되는 것을 최소화함으로써, 박막트랜지스터의 균일도를 향상시키는 효과가 있다.
Claims (5)
- 기판을 제공하고,상기 기판 상에 비정질 실리콘층을 형성하고,상기 비정질 실리콘층을 SLS 결정화법을 이용하여 다결정 실리콘층을 결정화하고,상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 것을 포함하며,상기 결정화 공정시 상기 레이저빔 광축의 입사각을 0도 초과, 5도 이하로 하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 기판에 대해 입사하는 레이저빔의 광축을 경사지게 하여 입사각을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 입사하는 레이저빔의 광축에 대해 기판을 경사지게 하여 입사각을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 입사하는 레이저빔의 광축 및 기판을 모두 경사지게 하여 입사각을 형 성하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 비정질 실리콘층 형성 전 또는 후에 게이트 전극을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060046226A KR100825385B1 (ko) | 2006-05-23 | 2006-05-23 | 박막트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060046226A KR100825385B1 (ko) | 2006-05-23 | 2006-05-23 | 박막트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070113413A true KR20070113413A (ko) | 2007-11-29 |
| KR100825385B1 KR100825385B1 (ko) | 2008-04-29 |
Family
ID=39091227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060046226A KR100825385B1 (ko) | 2006-05-23 | 2006-05-23 | 박막트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100825385B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100544142B1 (ko) * | 2004-05-20 | 2006-01-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치 |
-
2006
- 2006-05-23 KR KR1020060046226A patent/KR100825385B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100825385B1 (ko) | 2008-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US7759051B2 (en) | Laser mask and method of crystallization using the same | |
| US8421080B2 (en) | Thin-film transistor array device, organic EL display device, and method of manufacturing thin-film transistor array device | |
| US8106409B2 (en) | Thin film transistor array panel | |
| US8076187B2 (en) | Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same | |
| US20130149819A1 (en) | Thin film transistors, method of fabricating the same, and organic light-emitting diode device using the same | |
| US7651928B2 (en) | Method for crystallizing a semiconductor thin film | |
| US7456428B2 (en) | Manufacturing method of semiconductor film and image display device | |
| US20070212860A1 (en) | Method for crystallizing a semiconductor thin film | |
| US7541615B2 (en) | Display device including thin film transistors | |
| US7723167B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
| KR20010066253A (ko) | 박막트랜지스터의 반도체층 형성방법 | |
| US8089071B2 (en) | Thin film semiconductor device having crystal grain boundaries cyclically traversing a channel part and method for manufacturing same | |
| US7838397B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| KR100825385B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100807559B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| KR100786293B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
| KR100796600B1 (ko) | 박막트랜지스터의 제조 방법 | |
| JP2008243843A (ja) | 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置 | |
| JP2010245257A (ja) | 半導体装置及びその製造方法 | |
| KR20080014499A (ko) | 유기전계발광표시장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |