KR20070112055A - 비디오 데이터 제어회로, 이 비디오 데이터 제어회로의구동방법, 및 이 비디오 데이터 제어회로를 구비하는표시장치 및 전자기기 - Google Patents

비디오 데이터 제어회로, 이 비디오 데이터 제어회로의구동방법, 및 이 비디오 데이터 제어회로를 구비하는표시장치 및 전자기기 Download PDF

Info

Publication number
KR20070112055A
KR20070112055A KR1020070048706A KR20070048706A KR20070112055A KR 20070112055 A KR20070112055 A KR 20070112055A KR 1020070048706 A KR1020070048706 A KR 1020070048706A KR 20070048706 A KR20070048706 A KR 20070048706A KR 20070112055 A KR20070112055 A KR 20070112055A
Authority
KR
South Korea
Prior art keywords
video data
line memory
memory
control circuit
frame memory
Prior art date
Application number
KR1020070048706A
Other languages
English (en)
Inventor
마사미 엔도
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070112055A publication Critical patent/KR20070112055A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

소정의 디지털 계조로 표현하는 디지털 비디오 데이터로 변환할 때, 종횡의 표시 화상의 변환을 행하는 데 있어서, 프레임 메모리에 대한 액세스수의 증가, 나아가서는 소비전력의 증가를 초래하는 일 없이, 표시 패널에 양호한 표시를 행하는 비디오 데이터 제어회로를 제공하는 것을 과제로 한다. 소정의 디지털 계조로 표현하는 디지털 비디오 데이터로 변환하기 전에 비디오 데이터 제어회로에 마련된 비디오 데이터 격납부의 라인 메모리에 일단 데이터를 보유한다. 예를 들어, 제1 디지털 비디오 데이터를 이 라인 메모리에 제1 순서로 기입하고, 제1 순서와는 다른 제2 순서로 제2 디지털 비디오 데이터로서 이 라인 메모리로부터 판독하고, 포맷 변환부로 출력한다.
비디오 데이터 제어회로, 비디오 데이터 격납부, 포맷 변환부, 라인 메모리, 프레임 메모리

Description

비디오 데이터 제어회로, 이 비디오 데이터 제어회로의 구동방법, 및 이 비디오 데이터 제어회로를 구비하는 표시장치 및 전자기기{Video data control circuit, drive method thereof, and display device and electronic device having the video data control circuit}
도 1은 본 발명의 실시형태에 대하여 설명하는 도면.
도 2는 본 발명의 실시형태에 대하여 설명하는 도면.
도 3은 본 발명의 실시형태에 대하여 설명하는 도면.
도 4는 본 발명의 실시형태에 대하여 설명하는 도면.
도 5는 본 발명의 실시형태에 대하여 설명하는 도면.
도 6은 본 발명의 실시형태에 대하여 설명하는 도면.
도 7은 본 발명의 실시형태에 대하여 설명하는 도면.
도 8은 본 발명의 실시형태에 대하여 설명하는 도면.
도 9는 본 발명의 실시형태에 대하여 설명하는 도면.
도 10은 본 발명의 실시형태에 대하여 설명하는 도면.
도 11은 본 발명의 실시형태에 대하여 설명하는 도면.
도 12는 본 발명의 실시예에 대하여 설명하는 도면.
도 13은 본 발명의 실시예에 대하여 설명하는 도면.
도 14는 본 발명의 실시예에 대하여 설명하는 도면.
도 15는 본 발명의 실시예에 대하여 설명하는 도면.
도 16은 본 발명의 실시예에 대하여 설명하는 도면.
도 17은 본 발명의 실시예에 대하여 설명하는 도면.
도 18은 종래 예에 대하여 설명하는 블록도.
도 19는 종래 예에 대하여 설명하는 블록도.
도 20은 종래 예에 대하여 설명하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
100: 비디오 데이터 제어회로 101: 비디오 데이터 격납부
102: 포맷 변환부 103: 비디오 데이터 기입부
104A, 104B: 셀렉터 105, 106: 라인 메모리
107: 비디오 데이터 판독부 108: 비디오 데이터 포맷 변환부
109A, 109B: 셀렉터 110, 111:프레임 메모리
112: 표시 제어부 113: 표시 패널
114: 메모리 제어부
본 발명은 비디오 데이터 제어회로에 관한 것이다. 또한, 본 발명은 비디오 데이터 제어회로의 구동방법에 관한 것이다. 특히, 화소마다 스위칭 소자를 마련 한 액티브 매트릭스 구동 방식의 표시장치에 있어서, 화소에 입력되는 화상 신호를 제어 및 기억하기 위한 비디오 데이터 제어회로에 관한 것이다. 특히, 각 화소가 명(明) 상태에 있는 기간 또는 각 화소를 구성하는 서브 화소의 명 상태로 되어 있는 면적을 제어함으로써 계조를 표현하기 위한 비디오 데이터 제어회로에 관한 것이다. 또한, 본 발명의 비디오 데이터 제어회로를 구비하는 표시장치 및 이 비디오 데이터 제어회로를 구비하는 표시장치를 표시부에 구비하는 전자기기에 관한 것이다.
근년, 유리 기판 등의 절연체 위에 반도체 박막을 형성한 발광 소자를 사용한 표시장치, 특히 TFT(박막트랜지스터: Thin Film Transistor)를 사용한 액티브 매트릭스형 표시장치의 보급이 현저하게 되고 있다. TFT를 사용한 액티브 매트릭스형 표시장치는, 화소가 매트릭스 형상으로 배치된 화소부에 수십만∼수백만의 TFT를 가지고 있고, 각 화소의 전하를 제어하여, 화상의 표시를 행하고 있다.
액티브 매트릭스형 표시장치에서는, 계조 표시 방식으로서 아날로그 계조 표시 방식(이하, 아날로그 계조라고 한다)과, 디지털 계조 표시 방식(디지털 계조라고 한다)이 알려져 있다. 액티브 매트릭스형 표시장치에서의 디지털 계조에는 면적 계조 방식과 시간 계조 방식이 있다.
시간 계조 방식 및 면적 계조 방식으로 표시를 행하는 표시장치에서는, 입력되는 디지털 비디오 데이터(또는 디지털 영상 신호, 이하, 비디오 데이터라고도 한다)를 시간 계조용 또는 면적 계조용으로 포맷 변환하고, 포맷 변환한 디지털 비디오 데이터를 적절한 타이밍으로 표시 패널에 공급하기 위한 비디오 데이터 제어회 로(패널 컨트롤러라고도 한다)가 필요하다. 일례로서, 시간 계조 방식의 표시장치의 비디오 데이터 제어회로의 구성을 도 18에 나타낸다(예를 들어, 일본국 공개특허공고 2004-163919호 공보 참조).
도 18의 비디오 데이터 제어회로에서, 비디오 데이터는 비디오 데이터 제어회로(1800)에 입력된다. 비디오 데이터 제어회로(1800)는 입력되는 비디오 데이터를 시간 계조용으로 포맷 변환하는 포맷 변환부(1801)와, 포맷 변환부(1801)에서 포맷 변환된 비디오 데이터를 기억하는 제1 프레임 메모리(1802) 및 제2 프레임 메모리(1803)와, 제1 프레임 메모리(1802) 및 제2 프레임 메모리(1803)에 기억한 비디오 데이터를 판독하여 표시 패널(1804)로 송신하는 표시 제어부(1805)를 구비하고 있다. 포맷 변환부(1801) 및 표시 제어부(1805)는, 셀렉터(1806) 및 셀렉터(1807)를 통하여 제1 프레임 메모리(1802) 및 제2 프레임 메모리(1803)에 접속되어 있다. 또한, 포맷 변환부(1801)와 표시 제어부(1805)는 동기(同期)하여 동작 가능하도록 서로 접속된다.
도 18의 비디오 데이터 제어회로(1800)는, 어느 프레임 기간에서는 포맷 변환부(1801)에서 변환한 비디오 데이터를 제1 프레임 메모리(1802)에 기입함과 동시에, 제2 프레임 메모리(1803)에 격납된 포맷 변환이 끝난 비디오 데이터를 표시 제어부(1805)로 판독하여 표시 패널(1804)로 보내고, 다음의 프레임 기간에서는 역으로 제2 프레임 메모리(1803)에 비디오 데이터의 기입을 행함과 동시에, 제1 프레임 메모리(1802)로부터 비디오 데이터의 판독을 행하여 표시 패널(1804)로 송신하고, 이들 동작을 교대로 반복한다. 즉, 제1 프레임 메모리(1802) 및 제2 프레임 메모 리(1803)는 프레임마다 교대로 역할을 전환하여 사용되고 있다. 제1 프레임 메모리(1802) 및 제2 프레임 메모리(1803)로서는 저렴하고 또한 대용량인 SRAM이 적합하게 사용된다.
시간 계조 방식이나 면적 계조 방식으로 표시를 행할 때에는, 비디오 데이터 제어회로에서, 상기한 바와 같이 표시 패널에 입력되는 디지털 비디오 데이터를 소정의 포맷으로 포맷 변환할 필요가 있었다.
또 한편으로는, 근년 디지털 비디오 데이터에 의한 표시 패널의 표시를 행할 때에, 다양한 표시를 행할 수 있도록 하는 것이 요구되고 있다. 예를 들어, 표시하는 화상의 종(縱) 표시와 횡(橫) 표시의 변환(이하, 종횡 변환이라고 한다)을 순식간에 정확하게 행하는 사양(仕樣)인 것이 요구되고 있다.
그러나, 소정의 포맷으로 포맷 변환된 디지털 비디오 데이터를 재차 종횡 변환하기 위해, 표시 패널에 입력하는 디지털 비디오 데이터를 재배열하는 것은, 프레임 메모리에 격납된 비디오 데이터의 판독이 복잡하게 되어 있다. 따라서, 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가, 및 액세스 시간의 지체의 한 요인이 되고 있었다.
도 19를 사용하여, 포맷 변환된 디지털 비디오 데이터에서의 종횡 변환의 문제점에 대하여 설명한다. 아래에 설명하는 도 19에 있어서는, 구체적으로 설명하기 위하여 표시 패널로서 6행 5열의 매트릭스 형상의 표시 패널을 사용하고, 6행 5열의 표시 패널에 입력되는 비디오 데이터의 종횡 변환하는 예에 대하여 설명한다. 또한 이하 설명하는 도 19 및 도 20에서는, 구체적으로 설명하기 위하여 6행 5열의 매트릭스 형상의 표시 패널에 입력되는 디지털 비디오 데이터로서 2 비트의 디지털 비디오 데이터를 사용하고, 표시 패널에 표시하는 화상으로서 알파벳의 "T"를 표시하는 예를 사용하여 설명한다.
도 19(A)는 표시 패널에 입력되는 디지털 비디오 데이터를 시리얼로 배열한 것을 모식화한 것이다. 도 19(A)에서, 각 블록은 각 화소에 입력될 비디오 데이터를 나타낸다. 도 19(A)에서, 블록(1901)에 붙인 해칭(hatching)은 2 비트의 디지털 비디오 데이터에서 (1, 0)에 대응한다. 또한, 블록(1902)에 붙인 해칭은 2 비트의 디지털 비디오 데이터에서 (0, 1)에 대응한다. 또한, 블록(1903)에 나타내는 공백은 2 비트의 디지털 비디오 데이터에서 (0, 0)에 대응한다. 또한, 도 19(A)에 붙인 숫자의 승순(昇順), 즉, 도 19(A)에 붙인 화살표 방향으로 디지털 비디오 데이터는 비디오 데이터 제어회로에 입력되는 것으로 하여 설명한다.
또한, 본 명세서에서는, 비디오 데이터(0, 1)는 제1 비트가 "1"인 데이터, 제2 비트가 "0"인 데이터에 상당하는 것으로 하여 설명한다.
또한, 도 19(B)에서는, 도 19(A)에 나타내는 시리얼로 배열한 디지털 비디오 데이터가 6행 5열의 매트릭스 형상의 표시 패널의 각 화소에 표시된 화상의 모식도에 대하여 나타낸다. 도 19(B)에서, 수직 방향으로 게이트 드라이버(1904), 수평 방향으로 소스 드라이버(1905)를 가지는 구성이다. 도 19(B)에 나타내는 화상을 표시할 때, 도 19(B)의 각 화소에서는, 1 프레임 기간에서, 도 19(C)에 나타내는 바와 같이 2 비트의 디지털 비디오 데이터가 입력되어 있는 것이 된다. 또한, 시 간 계조 방식에서는, 1 프레임 기간에서, 제1 서브프레임에 2 비트의 디지털 비디오 데이터 중, 제1 비트 또는 제2 비트 중 어느 하나에 대응하는 발광 소자의 점등 또는 비점등을 선택하고, 제2 서브프레임에 2 비트의 디지털 비디오 데이터 중, 제1 비트 또는 제2 비트 중 다른 하나에 대응하는 발광 소자의 점등 또는 비점등을 선택하는 것으로 된다.
즉, 디지털 비디오 데이터가 6행렬 5열행의 표시 패널의 소스 드라이버 및 게이트 드라이버에 도 19(B)에 나타내는 화살표 순으로 디지털 비디오 데이터가 입력되어 구동함으로써, 통상의 표시가 가능하게 된다.
그런데, 도 19(A)에 나타내는 비디오 데이터를 종횡 변환, 즉, 90° 왼쪽 방향으로 표시 패널을 회전시킨 5행 6열의 표시 패널에서 표시시킬 때에는, 도 20(A)에 나타내는 바와 같이 데이터를 그대로 화소에 입력하면, 실제로 표시시키고자 하는 화상과는 다른 표시를 행하게 된다. 따라서, 화소에 입력되는 비디오 데이터를 재배열하여, 표시 패널에서의 표시를 행할 필요가 있었다. 예를 들어, 아날로그 계조로 표시를 행하는 액정 표시장치에서는, 소스 드라이버의 주사 방향을 전환함으로써, 종횡 변환한 표시를 행하는 것이 가능하게 되어 있었다.
또한, 시간 계조 방식 등의 디지털 계조 방식을 사용한 경우에는, 서브프레임 표시를 행하기 위해 1 프레임 기간에서의 표시 데이터를 다수의 표시 데이터로 포맷 변환하여 표시 패널로 출력할 필요가 있다. 따라서, 도 19(A)에 나타내는 비디오 데이터를 종횡 변환, 즉, 90° 왼쪽 방향으로 표시 패널을 회전시킨 5행 6열의 표시 패널에서 표시시킬 때에는, 도 20(B)에 나타내는 바와 같이 화소의 일부, 또한, 화소에 입력되는 디지털 비디오 데이터를 마스크하여, 실제 표시시킨 화상보다 작은 화상으로 표시시켜 표시 패널에 입력되는 비디오 데이터를 재배열하지 않고, 표시를 하고 있었다.
도 20(B)에 나타내는 바와 같이 표시 패널의 표시부에 마스크를 하여 표시를 행하는 경우, 표시를 행하지 않는 화소나, 표시를 행하지 않는 비디오 데이터 분의 비디오 데이터를 재배열함으로써 표시를 행하는 것도 생각할 수 있다. 구체적으로는, 포맷 변환부의 프레임 메모리에서 격납된 디지털 비디오 데이터를 종횡 변환, 즉, 90° 왼쪽 방향으로 표시 패널을 회전시킨 5행 6열의 표시 패널에서 표시를 행할 때에는, 도 20(C)에 나타내는 표시를 행하도록 디지털 비디오 데이터를 재배열하여 표시 패널에, 도 20(C)에 나타내는 화살표 순으로 화소에 디지털 비디오 데이터가 출력될 필요가 있다. 도 20(C)에서 표시 패널의 배치는, 수평 방향으로 게이트 드라이버(2004), 수직 방향으로 소스 드라이버(2005)를 가지는 구성이다. 도 20(C)에 나타내는 화상을 표시할 때, 도 20(C)의 각 화소에서는, 1 프레임 기간에서, 도 20(D)에 나타내는 2 비트의 디지털 비디오 데이터가 입력되어 있게 된다. 또한, 시간 계조 방식에서는, 1 프레임 기간에서, 제1 서브프레임에 2 비트의 디지털 비디오 데이터 중, 제1 비트 또는 제2 비트 중 어느 하나에 대응하는 발광 소자의 점등 또는 비점등을 선택하고, 제2 프레임에 2 비트의 디지털 비디오 데이터 중, 제1 비트 또는 제2 비트의 다른 하나에 대응하는 발광 소자의 점등 또는 비점등을 선택하게 된다.
그러나, 도 18에 나타내는 비디오 데이터 제어회로에서, 프레임 메모리 내에 격납되어 있는 데이터는, 소정의 디지털 계조, 예를 들어, 시간 계조 방식이라면, 다수의 서브프레임을 함께 1 프레임분 격납시키고 있다. 그리고, 횡 표시용의 비디오 데이터를 종 표시용의 비디오 데이터로서 판독을 행하기 위해서는, 격납된 데이터의 판독 순서를 변경할 필요가 있었다. 따라서, 액세스하는 프레임 메모리의 행 레코더 및 열 디코더에의 액세스가 복잡하게 되기 때문에, 프레임 메모리에의 액세스가 빈번하게 되어, 액세스 시간의 지체를 초래하고, 또한, 소비전력의 증가의 원인이 되고 있었다.
또한, 여기에서는 2 비트의 예에 대하여 나타내었지만, 실제로 표시장치에서 사용되는 디지털 비디오 데이터는 더욱 다(多)비트의 비디오 데이터를 취급하기 때문에, 액세스 시간 지체 및 소비전력의 증가는 현격하게 된다.
상기한 바와 같이, 종래의 비디오 데이터 제어회로나 이 비디오 데이터 제어회로를 구비하는 표시장치에서는, 표시 패널에 표시시키는 화상의 종횡 변환을 행할 때 프레임 메모리에 보유된 비디오 데이터를 판독할 때에, 액세스하는 메모리의 행 레코더 및 열 디코더에의 액세스가 복잡화함으로써 액세스 회수가 증가하고, 소비전력이 증가하고 있었다.
또한, 표시 패널에 표시시키는 화상의 종횡 변환을 행할 때 프레임 메모리에 격납하기 위한 비디오 데이터를 판독하는 데에 걸리는 시간이 증가하기 때문에, 표시 패널에서의 양호한 표시를 행하는 것이 어려웠다.
그래서, 본 발명에서는, 상기한 모든 문제를 감안하여, 소정의 디지털 계조로 표현하는 디지털 비디오 데이터로 변환할 때, 종횡의 표시 화상의 변환을 행하 는데 있어서, 프레임 메모리에 대한 액세스수의 증가, 나아가서는 소비전력의 증가를 초래하는 일 없이, 표시 패널에 양호한 표시를 행하는 것을 과제로 한 비디오 데이터 제어회로 및 이 비디오 데이터 제어회로를 구비하는 표시장치를 제공하는 것을 과제로 한다.
상기한 모든 문제를 해결하기 위해, 본 발명은 소정의 디지털 계조로 표현하는 디지털 비디오 데이터로 변환하기 전에 비디오 데이터 제어회로에 마련된 비디오 데이터 격납부의 라인 메모리에 일단 데이터를 보유하는 구성을 가지는 것을 특징으로 한다. 그리고, 라인 메모리에 보유하는 디지털 비디오 데이터는 제1 순서로 이 라인 메모리에 기입되고, 제1 순서와는 다른 제2 순서로 이 라인 메모리로부터 판독된 제2 디지털 비디오 데이터를 비디오 데이터 제어 회로에 마련된 포맷 변환부로 출력하는 것을 특징으로 한다. 또한, 본 발명은 이 비디오 데이터 제어회로를 구비하는 표시장치, 및 이 표시장치를 구비하는 전자기기를 포함한다. 이하, 본 발명의 구체적인 구성에 대하여 나타낸다.
본 발명의 비디오 데이터 제어회로의 하나는, 입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하는 비디오 데이터 격납부와, 입력되는 상기 제2 비디오 데이터를 소정의 디지털 계조로 표시하기 위해 비디오 데이터로 포맷 변환하는 포맷 변환부를 가지고, 상기 비디오 데이터 격납부는 제1 라인 메모리 및 제2 라인 메모리를 가지고, 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 제1 순서로 상기 제1 비디오 데이터를 기입하고, 제1 순서와는 다른 제 2 순서로, 기 입된 상기 제1 비디오 데이터를 판독함으로써, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력하는 것이다.
또한, 본 발명의 다른 구성의 비디오 데이터 제어회로의 하나는, 입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하는 비디오 데이터 격납부와, 입력되는 상기 제2 비디오 데이터를, 1 프레임 기간이 n(n은 2 이상의 자연수)개의 서브프레임 기간으로 분할되고, 상기 n개의 서브프레임 기간 각각에서, 다수의 화소 각각의 점등 또는 비점등을 선택함으로써 계조를 표현시키기 위한 비디오 데이터로 포맷 변환하는 포맷 변환부를 가지고, 상기 비디오 데이터 격납부는 제1 라인 메모리 및 제2 라인 메모리를 가지고, 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 제1 순서로 상기 제1 비디오 데이터를 기입하고, 제1 순서와는 다른 제2 순서로, 기입된 상기 제1 비디오 데이터를 판독함으로써, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력하는 것이다.
또한, 본 발명에서, 상기 제1 비디오 데이터 및 상기 제2 비디오 데이터는, 다(多)비트의 디지털 비디오 데이터이어도 좋다.
또한, 본 발명에서, 상기 제1 및 제2 라인 메모리는 휘발성 메모리이어도 좋다.
또한, 본 발명의 표시장치의 하나는, 다수의 화소를 가지는 표시 패널과, 입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하는 비디오 데이터 격납부와, 입력되는 상기 제2 비디오 데이터를 소정의 디지털 계조로 표시하기 위한 제3 비디오 데이터로 포맷 변환하는 포맷 변환부를 포함하고, 상기 표시 패널에 상기 제3 비디오 데이터를 공급하는 비디오 데이터 제어회로를 가지고, 상기 비디오 데이터 격납부는 제1 라인 메모리 및 제2 라인 메모리를 가지고, 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 제1 순서로 상기 제1 비디오 데이터를 기입하고, 제1 순서와는 다른 제2 순서로, 기입된 상기 제1 비디오 데이터를 판독함으로써, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력하는 것이다.
또한, 다른 구성의 본 발명의 하나는, 다수의 화소를 가지는 표시 패널과, 입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하는 비디오 데이터 격납부와, 입력되는 상기 제2 비디오 데이터를, 1 프레임 기간이 n(n은 2 이상의 자연수)개의 서브프레임 기간으로 분할되고, 상기 n개의 서브프레임 기간 각각에서, 다수의 화소 각각의 점등 또는 비점등을 선택함으로써 계조를 표현시키기 위한 제3 비디오 데이터로 포맷 변환하는 포맷 변환부를 포함하고, 상기 표시 패널에 상기 제3 비디오 데이터를 공급하는 비디오 데이터 제어회로를 가지고, 상기 비디오 데이터 격납부는 제1 라인 메모리 및 제2 라인 메모리를 가지고, 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 제1 순서로 상기 제1 비디오 데이터를 기입하고, 제1 순서와는 다른 제2 순서로, 기입된 상기 제1 비디오 데이터를 판독함으로써, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력하는 것이다.
또한, 본 발명에서, 상기 제1 내지 제3 비디오 데이터는 다(多)비트의 디지 털 비디오 데이터이어도 좋다.
또한, 본 발명에서, 상기 제1 및 제2 라인 메모리는 휘발성 메모리이어도 좋다.
또한, 본 발명의 표시장치에는, 유기 발광 소자(OLED)로 대표되는 발광 소자를 각 화소에 구비한 표시장치 외에, 액정 표시장치, DMD(Digital Micromirror Device), PDP(Plasma Display Panel), FED(Field Emission Display), 게이트 라인과 소스 라인에 입력되는 신호에 의해 표시를 행하는 표시장치가 그의 범주에 포함된다.
또한, 본 명세서에서 발광 소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자를 그의 범주에 포함하고 있다. 구체적으로는, OLED(Organic Light Emitting Diode)나, 무기 EL(Electro luminescence)이나, FED(Field Emission Display)에 사용되고 있는 MIM형의 전자원(電子源) 소자(전자 방출 소자) 등이 포함된다.
또한, 표시장치는, 발광 소자가 봉지(封止)된 상태에 있는 패널과, 이 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다. 또한, 표시장치는 액정 소자가 봉지된 상태에 있는 패널과, 이 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 발명의 표시장치에서, 각 화소에 사용되는 트랜지스터로서 다결정 반도체, 미(微)결정 반도체(세미아모르퍼스 반도체를 포함한다), 아모르퍼스 반도체를 사용한 박막트랜지스터를 사용할 수 있지만, 본 발명의 발광장치에 사용되는 트랜지스터는 박막트랜지스터에 한정되지 않는다. 단결정 실리콘을 사용하여 형성 된 트랜지스터이어도 좋고, SOI를 사용한 트랜지스터이어도 좋다. 또한, 유기 반도체를 사용한 트랜지스터이어도 좋고, 카본 나노 튜브를 사용한 트랜지스터이어도 좋고, 산화아연을 사용한 트랜지스터이어도 좋다. 또한, 본 발명의 발광장치의 화소에 마련된 트랜지스터는 싱글 게이트 구조를 가지고 있어도 좋고, 더블 게이트 구조나 그 이상의 게이트를 가지는 멀티게이트 구조이어도 좋다.
본 발명에 의해, 비디오 데이터의 포맷 변환을 행하기 위한 비디오 데이터 제어회로 및 이 비디오 데이터 제어회로를 구비하는 표시장치에서, 포맷 변환부의 프레임 메모리에 격납된 비디오 데이터의 판독을 효율 좋게 행할 수 있기 때문에, 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가, 및 액세스 시간의 지체를 방지할 수 있다. 즉, 비디오 데이터 제어회로의 저소비전력화, 및 액세스 속도의 고속화를 행할 수 있다.
또한, 본 발명에서는, 비디오 데이터의 포맷 변환을 행하기 위한 비디오 데이터 제어회로 및 이 비디오 데이터 제어회로를 구비하는 표시장치에서, 제1 라인 메모리 및 제2 라인 메모리를 가지는 구성으로 함으로써, 포맷 변환부에 입력하기 위한 비디오 데이터를 지연시켜, 제1 프레임 메모리 및 제2 프레임 메모리에 기입할 때의 타이밍에 마진을 가지게 할 수 있다.
또한, 본 발명에서는, 제1 라인 메모리 및 제2 라인 메모리에 격납된 비디오 데이터의 기입 처리 및 판독 처리, 및 제1 프레임 메모리 및 제2 프레임 메모리에 격납된 비디오 데이터의 기입 처리 및 판독 처리를 순차적으로 처리하는 파이프라인 처리를 행함으로써, 효율 좋게 비디오 데이터의 포맷을 실제로 표시시키는 포맷 으로 변환시킨다.
이하에, 본 발명의 실시형태를 도면에 의거하여 설명한다. 그러나, 본 발명은 많은 다른 양태로 실시하는 것이 가능하고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그의 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자이면 용이하게 이해할 수 있을 것이다. 따라서, 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 실시형태를 설명하기 위한 모든 도면에서 동일 부분 또는 동일한 기능을 가지는 부분에는 동일한 부호를 붙이고, 그의 반복 설명은 생략한다.
[실시형태 1]
도 1에 본 실시형태의 비디오 데이터 제어회로의 블록도를 나타내고, 이하 상세하게 설명한다. 또한, 본 발명에서 비디오 데이터 제어회로란, 입력되는 디지털 비디오 데이터를 소정의 디지털 계조로 표시시키기 위한 포맷으로 변환하여, 표시장치로 출력하는 기능을 가지는 것을 말한다. 또한, 본 발명에서 표시장치란, 상기한 비디오 데이터 제어회로에 더하여, 액정 소자나 EL 소자나 FED로 사용하는 소자 등의 자기발광형의 표시소자를 포함하는 다수의 화소를 가지는 표시 패널을 구비하는 구성의 것을 말한다. 또한, 기판 위에 다수의 화소 외에, 그들 화소를 구동시키는 주변 구동회로가 형성된 표시 패널 본체이어도 좋다. 또한, 가요성 프린트 회로(FPC)나 프린트 배선 기반(PWB)이 부착된 것도 포함하여도 좋다.
도 1에 본 발명의 비디오 데이터 제어회로의 기본 구성을 나타낸다. 도 1에 나타내는 비디오 데이터 제어회로(100)는 비디오 데이터 격납부(101)와 포맷 변환 부(102)를 가진다. 비디오 데이터 격납부(101)는 비디오 데이터 기입부(103), 셀렉터(104A), 셀렉터(104B), 제1 라인 메모리(105), 제2 라인 메모리(106), 비디오 데이터 판독부(107)를 가진다. 또한, 포맷 변환부(102)는 비디오 데이터 포맷 변환부(108), 셀렉터(109A), 셀렉터(19B), 제1 프레임 메모리(110), 제2 프레임 메모리(111), 표시 제어부(112)를 가진다. 또한, 비디오 데이터 제어회로(100)의 표시 제어부(112)로부터 출력되는 비디오 데이터는 표시 패널(113)에 공급된다. 또한, 비디오 데이터 제어회로(100)는 비디오 데이터 격납부(101)의 비디오 데이터 판독부(107) 및 포맷 변환부(102)의 표시 제어부(112)에 접속되고, 표시 패널(113)에서 종횡 변환의 표시 전환에 대응하여 비디오 데이터 제어회로로부터 출력하는 비디오 데이터의 포맷을 전환하는 메모리 제어부(114)를 가진다.
도 1의 비디오 데이터 격납부(101)에서, 비디오 데이터 기입부(103)에 입력되는 제1 비디오 데이터를 셀렉터(104A) 또는 셀렉터(104B)를 통하여 제1 라인 메모리(105) 또는 제2 라인 메모리(106)에 제1 순서로 기입하고, 셀렉터(104A) 또는 셀렉터(104B)를 통하여 비디오 데이터 판독부(107)에 제2 순서로 판독된다. 비디오 데이터 격납부(101)의 비디오 데이터 판독부(107)로부터 출력된 제2 비디오 데이터는 비디오 데이터 포맷 변환부(108)에 입력되고, 소정의 디지털 계조로 표현하기 위한 포맷으로 비디오 데이터가 변환되고, 셀렉터(109A) 또는 셀렉터(109B)를 통하여 프레임마다의 비디오 데이터가 제1 프레임 메모리(110) 또는 제2 프레임 메모리(111)에 격납된다. 제1 프레임 메모리(110) 또는 제2 프레임 메모리(111)에 격납된 비디오 데이터는 표시 제어부(112)에 의해 판독되고, 제3 비디오 데이터로 서 표시 패널(113)로 출력된다. 또한, 비디오 데이터 제어회로(100)에서는, 비디오 데이터 격납부(101)의 비디오 데이터 판독부(107) 및 포맷 변환부의 표시 제어부를 제어하여, 표시 패널의 종횡 변환 등의 제어에 의해 출력하는 신호의 포맷을 전환하는 메모리 제어부(114)에 의해 셀렉터(104A) 및 셀렉터(104B)와 셀렉터(109A) 및 셀렉터(109B)를 제어하고 있다.
도 1에서, 비디오 데이터 격납부(101)의 비디오 데이터 판독부(107)는 셀렉터(104A) 및 셀렉터(104B)를 제어함으로써(도 1의 점선 화살표를 참조), 비디오 데이터 기입부(103)로부터 입력되는 제1 비디오 데이터를 제1 라인 메모리(105) 또는 제2 라인 메모리(106)에의 비디오 데이터 기입부(103)로부터 입력되는 제1 비디오 데이터의 기입을 제어한다. 또한, 제1 비디오 데이터를 제1 라인 메모리(105) 또는 제2 라인 메모리(106) 중 어느 한쪽의 소정의 어드레스에 기입되어 있을 때, 제1 라인 메모리(105) 또는 제2 라인 메모리(106) 중의 어느 다른 쪽에 격납된 제2 비디오 데이터는 셀렉터(104A) 및 셀렉터(104B)를 제어함으로써 비디오 데이터 판독부(107)에 판독된다.
또한, 도 1에서, 포맷 변환부(102)의 표시 제어부(112)는 셀렉터(109A) 및 셀렉터(109B)를 제어함으로써(도 1의 점선 화살표를 참조), 비디오 데이터 포맷 변환부(108)를 통하여 포맷 변환된 비디오 데이터를 프레임마다 전환하여, 제1 프레임 메모리(110) 또는 제2 프레임 메모리(111)에의 포맷 변환된 비디오 데이터의 기입을 제어한다. 또한, 포맷 변환된 비디오 데이터를 제1 프레임 메모리(110) 또는 제2 프레임 메모리(111) 중의 어느 한쪽에 기입하고 있을 때, 제1 프레임 메모 리(110) 또는 제2 프레임 메모리(111) 중의 어느 다른 쪽에 격납된 제3 비디오 데이터는 셀렉터(109A) 및 셀렉터(109B)를 제어함으로써 표시 제어부(112)에 판독된다.
또한, 셀렉터(104A) 및 셀렉터(104B)를 제어하는 비디오 데이터 판독부(107) 및 셀렉터(109A) 및 셀렉터(109B)를 제어하는 표시 제어부(112)는 비디오 데이터 제어회로(100)에 마련된 메모리 제어부(114)에 의해 제어된다. 메모리 제어부(114)는 표시 패널(113)에서의 종횡 변환에 대응하여 제1 라인 메모리(105) 및 제2 라인 메모리(106), 또는 제1 프레임 메모리(110) 및 제2 프레임 메모리(111)에 격납되는 비디오 데이터의 기입이나 판독을 제어한다.
또한, 본 발명에서는, 제1 라인 메모리(105) 또는 제2 라인 메모리(106)에 격납되는 제1 비디오 데이터는 제1 라인 메모리(105) 또는 제2 라인 메모리(106)에의 데이터 입출력용 버스 폭에 의존하여 순차로 격납되고, 판독되는 것으로서 설명한다. 제1 라인 메모리(105) 또는 제2 라인 메모리(106)에 제1 순서로 기입되고, 제2 순서로 판독됨으로써 재배열된 비디오 데이터를 본 명세서에서는 제2 비디오 데이터라고 한다. 또한, 제1 프레임 메모리(110) 또는 제2 프레임 메모리(111)에 격납되는 포맷 변환 후의 제2 비디오 데이터는 제1 프레임 메모리(110) 또는 제2 프레임 메모리(111)에의 데이터 입출력용 버스 폭에 의존하여 순차로 격납되고, 판독되는 것으로서 설명한다. 제1 프레임 메모리(110) 또는 제2 프레임 메모리(111)에 일단 격납되고 판독됨으로써, 소정의 디지털 계조이며, 또한 표시 패널(113)에서 종횡 변환하여 표시할 수 있도록 변환된 비디오 데이터를 본 명세서에서는 제3 비디오 데이터라고 한다.
다음에, 도 2를 사용하여 본 발명의 비디오 데이터 제어회로의 구성에 대하여 설명한다. 도 2에서는, 도 1에서 설명한 구성에 대하여, 제1 라인 메모리(105) 또는 제2 라인 메모리(106)에의 데이터 입출력용의 데이터 버스 폭(201), 제1 프레임 메모리(110) 또는 제2 프레임 메모리(111)에의 데이터 입출력용의 데이터 버스 폭(202), 제1 비디오 데이터(203), 제2 비디오 데이터(204), 제3 비디오 데이터(205)의 입출력에 대하여 나타내고 있다.
본 발명은, 제1 라인 메모리(105) 및 제2 라인 메모리(106)의 데이터 입출력용의 데이터 버스 폭(201)과, 제1 프레임 메모리(110) 및 제2 프레임 메모리(111)의 데이터 입출력용의 데이터 버스 폭(202)을 같은 버스 폭의 구성으로 하는 것이다. 이하, 본 발명에서의 제1 라인 메모리(105) 또는 제2 라인 메모리(106)에서의 제1 비디오 데이터의 기입 및 제2 비디오 데이터의 판독에 대하여 구체적인 예를 사용하여 도 3, 도 4, 도 5에서 설명한다. 또한, 도 3, 도 4, 도 5의 예는, 데이터 입출력용 버스 폭(이하, 데이터 버스 폭이라고 한다)이 2개, 입력되는 제1 비디오 데이터는 2 비트의 비디오 데이터인 예를 설명한다. 또한, 도 3 내지 도 5에서 설명하는 제1 및 제2 라인 메모리, 제1 및 제2 프레임 메모리 등의 구성은 도 1, 도 2에서 설명한 제1 및 제2 라인 메모리, 제1 및 제2 프레임 메모리와 같은 구성이다.
먼저, 도 1의 비디오 데이터 격납부(101)의 비디오 데이터 기입부(103)에서는, 도 3(A)에 나타내는 바와 같이 표시 패널에서 표시를 행하는 제1 비디오 데이 터(203)가 입력되어 있다. 또한, 제1 비디오 데이터는 표시 패널에서 종 표시로 알파벳 "T"의 표시를 행하기 위한 비디오 데이터이다.
먼저, 도 3(B)에 나타내는 바와 같이, 제1 라인 메모리(105) 또는 제2 라인 메모리(106)의 데이터 버스 폭분의 비디오 데이터, 즉, 도 3(A)의 표시 패널의 2행분(제1 행, 제2 행)의 비디오 데이터를 제1 라인 메모리(105)에 기입한다(스텝 1). 제1 라인 메모리(105)에의 기입은 표시 패널(113)의 제1 행 및 제2 행의 비디오 데이터를 제1 열로부터 제2 열, 제3 열의 순으로 기입해 간다.
또한, 제1 라인 메모리(105) 및 제2 라인 메모리(106)에서의 비디오 데이터의 격납에 대하여 설명하기 위하여, 제1 라인 메모리(105) 및 제2 라인 메모리(106)의 어드레스를 행 방향으로서 "x 방향", 열 방향으로서 "y 방향", 깊이 방향으로서 "z 방향"으로 한다. 즉, 도 3(B)의 제1 라인 메모리에의 비디오 데이터의 기입은 제1 행, 제2 행의 비디오 데이터가 x 방향으로 행해지고, 제1 열 내지 제5 열의 비디오 데이터가 y 방향으로 행해지고, 제1 비트 및 제2 비트의 비디오 데이터는 z 방향으로 순차로 행해지는 것이다. 또한, 본 명세서에서는, 제1 라인 메모리, 제2 라인 메모리, 제1 프레임 메모리, 및 제2 프레임 메모리는 도 6에 나타내는 바와 같이 x 방향 및 y 방향으로 나타내는 방향을 어드레스 방향, 또한, z 방향을 데이터 버스 폭 방향으로 하여 이하에 설명한다. 또한, 어드레스 방향인 x 방향 및 y 방향은 설명을 위해 호칭한 것이고, 특정의 장소, 방향을 가리키는 것은 아니라는 것을 부기한다. 또한, 도 6의 데이터 버스 폭은 입력되는 비디오 데이터의 비트수에 대응하는 것이 바람직하고, 본 실시형태에서 설명하는 2 비트의 비디 오 데이터가 각 메모리에 입력되는 경우에는, 2개의 데이터 버스 폭인 것이 바람직하다. 또한, 본 발명은, 메모리의 처리 속도에 따라서는, p 비트(p는 자연수)의 비디오 데이터의 입력에 대하여 2p개의 데이터 버스 폭이거나, 0.5p개의 데이터 버스 폭으로 하는 구성도 취할 수 있다. 그러나, 메모리의 대형화를 고려하면 비디오 데이터의 비트수와 같은 수의 데이터 버스 폭이 바람직하다.
도 3(B)의 스텝 1을 바꾸어 말하면, 제1 비디오 데이터의 비트수에 대응하는 제1 라인 메모리(105) 또는 제2 라인 메모리(106)의 버스 폭분의 비디오 데이터가 제1 라인 메모리의 z 방향으로 순차로 기입되고, 표시 패널의 2행분(제1 행, 제2 행)의 비디오 데이터가 제1 라인 메모리의 y 방향으로 기입되어 가고, y 방향으로 기입을 끝내면, 표시 패널(113)의 제1 행부터 제2 행의 순으로 제1 라인 메모리의 x 방향으로 기입되어 간다.
또한, 도 3(B)∼도 3(E)에서, 2×5의 블록(도면을 향하여 왼쪽 아래, 도면을 향하여 오른쪽 위)은 제1 비트의 비디오 데이터, 제2 비트의 비디오 데이터를 각각 격납하고 있다.
다음에, 도 3(C)에 나타내는 바와 같이, 제1 비디오 데이터의 비트수에 대응하는 제1 라인 메모리(105) 또는 제2 라인 메모리(106)의 버스 폭분의 비디오 데이터가 제2 라인 메모리의 z 방향으로 순차로 기입되고, 도 3(A)의 표시 패널의 2행분(제3 행, 제4 행)의 비디오 데이터가 제2 라인 메모리의 y 방향으로 기입되어 가고, y 방향으로 기입을 끝내면, 표시 패널(113)의 제3 행부터 제4 행으로 순차로 제1 라인 메모리의 x 방향으로 기입되어 간다. 또한, 제2 라인 메모리에의 기입과 동시에, 스텝 1에서 제1 라인 메모리에 기입된 비디오 데이터를 판독한다. 도 3(C)의 제1 라인 메모리(105)로부터의 비디오 데이터의 판독은, 제1 비디오 데이터의 비트수에 대응하는 제1 라인 메모리(105) 또는 제2 라인 메모리(106)의 버스 폭분의 비디오 데이터가 제1 라인 메모리의 z 방향으로 순차로 판독되고, 제1 행, 제1 열의 비디오 데이터가 기입된 제1 라인 메모리의 어드레스로부터 x 방향으로 판독되어 가고, x 방향으로 판독을 끝내면, 표시 패널(113)의 제1 열로부터 제2 열, 제3 열의 순으로 제1 라인 메모리의 y 방향으로 판독하여 간다(스텝 2).
다음에, 도 3(D)에 나타내는 바와 같이, 제1 비디오 데이터의 비트수에 대응하는 제1 라인 메모리(105) 또는 제2 라인 메모리(106)의 버스 폭분의 비디오 데이터가 제1 라인 메모리의 z 방향으로 순차로 기입되고, 도 3(A)의 표시 패널의 2행분(제5 행, 제6 행)의 비디오 데이터가 제1 라인 메모리의 y 방향으로 기입되어 가고, y 방향으로 기입을 끝내면, 표시 패널(113)의 제5 행부터 제6 행으로 순차로 제1 라인 메모리의 x 방향으로 기입되어 간다. 또한, 제1 라인 메모리에의 기입과 동시에, 스텝 2에서 제2 라인 메모리에 기입된 비디오 데이터를 판독한다. 도 3(D)의 제2 라인 메모리(106)로부터의 비디오 데이터의 판독은, 제1 비디오 데이터의 비트수에 대응하는 제1 라인 메모리(105) 또는 제2 라인 메모리(106)의 버스 폭분의 비디오 데이터가 제2 라인 메모리의 z 방향으로 순차로 판독되고, 제3 행, 제1 열의 비디오 데이터가 기입된 제2 라인 메모리의 어드레스로부터 x 방향으로 판독하여 가고, x 방향으로 판독을 끝내면 표시 패널(113)의 제1 열로부터 제2 열, 제3 열의 순으로 제2 라인 메모리의 y 방향으로 판독하여 간다(스텝 3).
다음에, 도 3(E)에 나타내는 바와 같이, 스텝 3에서 제1 라인 메모리에 기입된 비디오 데이터를 판독한다. 도 3(E)의 제1 라인 메모리(105)로부터의 비디오 데이터의 판독은, 제1 비디오 데이터의 비트수에 대응하는 제1 라인 메모리(105) 또는 제2 라인 메모리(106)의 버스 폭분의 비디오 데이터가 제1 라인 메모리의 z 방향으로 순차로 판독되어, 제5 행, 제1 열의 비디오 데이터가 기입된 제1 라인 메모리의 어드레스로부터 x 방향으로 판독하여 가고, x 방향으로 판독을 끝내면 표시 패널(113)의 제1 열로부터 제2 열, 제3 열로 순차로 제1 라인 메모리의 y 방향으로 판독하여 간다(스텝 4).
즉, 상기 도 3(B)∼도 3(E)에 나타낸 예에서는, 제1 라인 메모리 또는 제2 라인 메모리에 대한 기입이 행해지는 방향, 즉, y 방향으로부터 순차로 기입하여 가고, 다음에 x 방향으로 기입해 가는 순서가 본 발명에서의 제1 순서이다. 또한, 이에 반하여, 제1 라인 메모리 또는 제2 라인 메모리에 대한 판독이 행해지는 방향, 즉, x 방향으로부터 순차로 판독해 가고, 다음에 y 방향으로 판독해 가는 순서가 본 발명에서의 제2 순서이다. 본 실시형태에서는, 표시 패널에서의 종횡 변환을 행하기 위해 상기한 바와 같은 제1 순서 및 제2 순서를 취할 수 있지만 이것에 한정되는 것은 아니고, 제1 순서와 제2 순서를 다르게 하여 판독함으로써 본 발명과 같은 효과를 얻을 수 있다고 할 수 있다.
또한, 본 실시형태에서는, 화소가 6행 5열의 표시 패널에 2 비트의 비디오 데이터가 입력되어 표시를 행하는 예를 들어 설명을 하고 있지만, 실제로는 본 발명은 m행 n열(m과 n은 2 이상의 자연수)의 화소를 가지는 표시 패널에 s 비트(s는 자연수)의 비디오 데이터가 입력되어 표시를 행하는 경우에 유용하다는 것을 부기한다. 또한, 제1 라인 메모리 및 제2 라인 메모리의 메모리 용량이나 사용하는 메모리의 어드레스수는 입력되는 제1 비디오 데이터의 크기에 맞추어 적절히 선택하면 좋다.
또한, 제1 비디오 데이터의 제1 라인 메모리(105) 또는 제2 라인 메모리(106)에의 기입 및 판독의 타이밍 차트에 대하여 간단히 설명한다. 도 7에 나타내는 동기 신호(SYNC), 제1 라인 메모리(105)에의 기입 및 판독, 제2 라인 메모리(106)에의 기입 및 판독의 타이밍 차트에 대하여 설명한다.
도 7에 나타내는 바와 같이 동기 신호가 전환함과 동시에, 제1 라인 메모리(105)에의 기입과 제2 라인 메모리(106)에의 판독이, 제1 라인 메모리(105)에의 판독과 제2 라인 메모리(106)에의 기입으로 전환된다. 도 5에 나타내는 바와 같이, 본 실시형태의 비디오 데이터 제어회로는 제1 라인 메모리(105) 또는 제2 라인 메모리(106)가 교대로 기입 또는 판독을 행함으로써, 대용량·고속 동작의 메모리를 필요로 하는 일이 없어지고, 메모리 액세스 타이밍의 마진을 취할 수 있다. 또한, 본 실시형태의 비디오 데이터 제어회로는, 비디오 데이터의 정보량이 증가했다고 하더라도, 대용량의 RAM을 사용하지 않고 고속 동작을 할 수 있고, 제품의 소형화·저제조비용화, 저소비전력화를 실현할 수 있다.
또한, 제1 라인 메모리(105) 및 제2 라인 메모리(106)에 사용하는 메모리로서는, 스태틱형 메모리(SRAM)나 다이나믹형 메모리(DRAM), 강유전체 메모리(FeRAM), EEPROM, 플래시 메모리 등을 들 수 있지만, 이들에 한정되지 않고, 일 반적으로 사용되는 기억소자를 사용할 수 있다. 그러나, DRAM를 사용하는 경우에는, 정기적인 리프레시 기능을 부가할 필요가 있다.
다음에, 도 4를 사용하여, 제1 라인 메모리(105) 및 제2 라인 메모리(106)로부터 판독된 제2 비디오 데이터가 포맷 변환부를 통하여 제1 프레임 메모리 또는 제2 프레임 메모리에 기입될 때의 동작에 대하여, 도 3과 마찬가지로, 계속하여 구체적인 예를 들어 설명한다.
도 3(C), 도 3(D), 도 3(E)의 스텝 2, 스텝 3, 스텝 4에서, 제1 라인 메모리(105) 또는 제2 라인 메모리(106)로부터 판독된 제2 비디오 데이터는 제1 프레임 메모리(110) 및 제2 프레임 메모리(111)에 1 프레임마다의 비디오 데이터로 나누어 격납된다. 도 4에서는, 제1 라인 메모리 또는 제2 라인 메모리에서 제2 비디오 데이터가 판독된 순서로 제1 프레임 메모리 또는 제2 프레임 메모리에의 기입이 행해진다(도 4 중의 제1 판독, 제2 판독, 및 제3 판독). 또한, 제1 프레임 메모리 또는 제2 프레임 메모리에의 기입은, 판독을 하기 쉽도록, 인접하는 어드레스에 기입을 하는 것이 바람직하다.
또한, 다음에 도 4에서 설명한 제1 프레임 메모리 및 제2 프레임 메모리에 기입된 비디오 데이터의 판독에 대하여 설명한다. 도 4에 나타내는 바와 같이 제1 프레임 메모리 또는 제2 프레임 메모리에 격납된 비디오 데이터는 도 5(A)에 나타내는 바와 같이 각 어드레스로부터 판독한다. 그 결과, 제1 프레임 메모리 또는 제2 프레임 메모리에 기입된 비디오 데이터가 판독되고, 각 비트의 표시 패널로 출력되는 제3 비디오 데이터로서 출력할 수 있다. 즉, 시간 계조 방식으로 말하면, 제1 비트의 서브프레임의 비디오 데이터에 대응하는 데이터가 도 5(B)에 나타내는 바와 같이 출력할 수 있다. 또한, 시간 계조 방식으로 말하면, 제2 비트의 서브프레임의 비디오 데이터에 대응하는 데이터가 도 5(C)에 나타내는 바와 같이 출력할 수 있다. 즉, 제3 비디오 데이터로서 소정의 포맷으로 변환되고, 또한 비디오 데이터의 종횡 변환이 이루어진 도 5(B) 및 도 5(C)에 나타낸 바와 같이 비디오 데이터의 출력을 행할 수 있다.
또한, 본 실시형태에서는, 입력되는 비디오 데이터를 종횡 변환하는 예로서, 화소가 6행 5열의 표시 패널을 완쪽 방향으로 90° 회전시킨 패널(화소가 5행 6열인 표시 패널)에 비디오 데이터를 입력하는 예에 대하여 나타내었지만, 본 발명은 이것에 한정되는 것은 아니라는 것을 부기한다. 표시 패널에 입력되는 비디오 데이터를 소정의 디지털 계조로 표현하고, 또한 표시 패널에 표시를 행하기 위해 재배열을 필요로 하는 비디오 데이터 제어회로 및 이 비디오 데이터 제어회로를 구비하는 표시장치라면 적용할 수 있다.
다음에, 본 발명의 구성에서의 제1 라인 메모리 및 제2 라인 메모리, 제1 프레임 메모리 및 제2 프레임 메모리에의 비디오 데이터의 기입의 타이밍에 대하여 설명하고, 본 발명의 장점에 대하여 설명한다.
도 8에 나타내는 타이밍 차트는, 프레임 클록(프레임 CK)과, 제1 비디오 데이터, 제1 프레임 메모리 또는 제2 프레임 메모리에의 기입의 타이밍에 대하여 나타낸 것이다. 본 발명은, 도 8에 나타내는 바와 같이, 비디오 데이터 격납부에 일단 제1 비디오 데이터를 격납하고, 그 후 프레임 메모리에의 기입을 행함으로써, 1 프레임 기간 이상의 마진을 확보할 수 있다. 그 때문에 표시 패널의 대화면화에 따라, 비디오 데이터의 정보량이 증가하고, 판독이나 기입의 고속 동작이 더욱 가능한 비디오 데이터 제어회로가 요구되었을 경우에도, 시간적인 마진을 마련할 수 있다.
또한, 본 발명의 비디오 데이터 격납부 및 비디오 데이터 포맷 변환부를 가지는 구성으로 함으로써, 시간적인 마진을 마련할 수 있다. 그 결과, 각 메모리에서의 비디오 데이터의 기입이나 판독의 처리를 순차로 처리해 감으로써, 처리 속도를 저하시키는 일 없이 행할 수 있다. 즉, 다수의 명령의 처리의 의존관계에 수반하는 처리의 중단인 파이프라인 하자드(pipeline hazard)의 방지와 같은 소위 파이프라인 처리에 의한 처리 속도의 향상을 도모할 수 있다.
또한, 본 발명에 의해, 표시 패널에서 횡 표시와 종 표시 중의 어느 하나의 표시를 행하기 위한 비디오 데이터의 재정렬을 라인 메모리 및 프레임 메모리를 사용하여 행함으로써, 프레임 메모리에서 비디오 데이터를 서브프레임마다 분할했을 때, 프레임 메모리에 격납된 비디오 데이터의 판독을 효율 좋게 행할 수 있기 때문에, 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가 및 액세스 시간의 지체를 방지할 수 있다. 즉, 비디오 데이터 제어회로의 저소비전력화 및 액세스 속도의 고속화를 행할 수 있다.
또한, 본 실시형태는 본 명세서 중의 다른 실시형태 및 실시예의 어떠한 기재와도 자유롭게 조합하여 실시할 수 있다.
[실시형태 2]
본 실시형태에서는, 도 1 및 도 2의 표시 패널(113)의 예에 대하여 도 9를 사용하여 설명한다. 도 9(A)에서, 표시 패널(113)은 매트릭스 형상으로 배치된 다수의 화소(900)로 이루어진 화소부(901)를 가진다. 화소부(901)는 화소(900)마다 박막트랜지스터 등의 스위칭 소자를 배치한 액티브 매트릭스의 구성으로 할 수 있다. 화소(900)의 표시 소자로서 일렉트로 루미네슨스(EL) 소자 등의 발광 소자를 마련하여도 좋고, 액정 소자를 마련하여도 좋다. 화소(900)의 표시 소자로서 발광 소자를 마련하는 경우, 화소(900)는 화상 신호(VD)에 의해 발광 상태(명(明)) 또는 비발광 상태(암(暗))가 선택된다.
또한, 도 9(B)에 나타내는 바와 같이, 화소부(901)가 형성된 기판과 동일 기판 위에 화소부(901)를 구동하는 구동회로를 마련하여도 좋다. 도 9(B)에서 도 9(A)와 같은 부분은 같은 부호를 사용하여 나타내고 설명은 생략한다. 도 9(B)에서는, 구동회로로서 제1 구동회로(903) 및 제2 구동회로(904)를 나타내었다. 또한 이것에 한정되는 것은 아니고, 제1 구동회로(903) 및 제2 구동회로(904) 외에 구동회로를 더 마련하여도 좋다. 구동회로는, 별도의 기판 위에 형성되고 화소부(901)가 형성된 기판 위에 실장되어 있어도 좋다. 또한, 구동회로는, 화소부(901)가 형성된 기판과 동일 기판 위에 화소(900)가 가지는 박막트랜지스터와 동일 공정으로 형성된 박막트랜지스터를 사용하여 형성되어 있어도 좋다. 박막트랜지스터의 채널 형성 영역은 다결정 반도체로 형성되어 있어도 좋고, 비정질 반도체로 형성되어 있어도 좋다.
본 실시형태는 다른 실시형태와 자유롭게 조합하여 실시하는 것이 가능하다. 즉, 본 실시형태에서 설명한 표시 패널을 구비하는 표시장치는 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가 및 액세스 시간의 지체를 막을 수 있다. 즉, 비디오 데이터 제어회로에서의 저소비전력화 및 액세스 속도의 고속화를 얻을 수 할 수 있다.
[실시형태 3]
도 10(A)에, 도 9(A)나 도 9(B)에서 나타낸 화소부(901)의 구성예(이하, 제1 구성이라고 한다)를 나타낸다. 화소부(901)는 다수의 제1 신호선(S1∼Sp)(p는 자연수)과, 다수의 제1 신호선(S1∼Sp)과 교차하도록 마련된 다수의 제2 신호선(G1∼Gq)(q는 자연수)과, 제1 신호선(S1∼Sp)과 제2 신호선(G1∼Gq)의 교차부마다 마련된 화소(1000)를 가진다.
도 10(A)의 화소(1000)의 구성을 도 10(B)에 나타낸다. 도 10(B)에서는, 다수의 제1 신호선(S1∼Sp) 중 1개 Sx(x는 p 이하의 자연수)와, 다수의 제2 신호선(G1∼Gq) 중 1개 Gy(y는 q 이하의 자연수)와의 교차부에 형성된 화소(1000)를 나타낸다. 화소(1000)는 제1 트랜지스터(1001)와, 제2 트랜지스터(1002)와, 용량 소자(1003)와, 발광 소자(1004)를 가진다. 또한, 본 실시형태에서는, 발광 소자(1004)로서, 한 쌍의 전극을 가지고, 이 한 쌍의 전극 사이에 전류가 흐르는 것에 의해 발광하는 소자를 사용한 예를 나타낸다. 또한, 용량 소자(1003)로서, 제2 트랜지스터(1002)의 기생 용량 등을 적극적으로 이용하여도 좋다. 제1 트랜지스 터(1001) 및 제2 트랜지스터(1002)는 n채널형 트랜지스터이어도 좋고, p채널형 트랜지스터이어도 좋다. 화소(1000)를 구성하는 트랜지스터로서, 박막트랜지스터를 사용할 수 있다.
제1 트랜지스터(1001)의 게이트는 제2 신호선(Gy)에 접속되고, 제1 트랜지스터(1001)의 소스와 드레인 중의 한쪽은 제1 신호선(Sx)에 접속되고, 상기 소스와 드레인 중의 다른 한쪽은 제2 트랜지스터(1002)의 게이트 및 용량 소자(1003)의 한쪽 전극에 접속된다. 용량 소자(1003)의 다른쪽 전극은 전위(V3)가 주어지는 단자(1005)에 접속된다. 제2 트랜지스터(1002)의 소스와 드레인 중의 한쪽은 발광 소자(1004)의 한쪽 전극에 접속되고, 상기 소스와 드레인 중의 다른 한쪽은 전위(V2)가 주어지는 단자(1006)에 접속된다. 발광 소자(1004)의 다른쪽 전극은 전위(V1)가 주어지는 단자(1007)에 접속된다.
도 10(A) 및 도 10(B)에 나타낸 화소부(901)의 표시 방법에 대하여 설명한다.
1 프레임 기간 중의 다수의 서브프레임 기간 각각에서, 화소부(901)의 모든 화소(1000)에 화상 신호를 입력한다. 입력되는 화상 신호는 디지털 신호이다. 모든 화소(1000)에 화상 신호를 입력하는 방법에 대하여 이하에 설명한다. 다수의 제2 신호선(G1∼Gq) 중 1개가 선택되어 있는 동안에 다수의 제1 신호선(S1∼Sp) 모두에 화상 신호를 입력한다. 이렇게 하여, 화소부(901)의 1행의 화소에 화상 신호를 입력한다. 다수의 제2 신호선(G1∼Gq)을 순차로 선택하고 같은 동작을 행하여, 화소부(901)의 모든 화소(1000)에 화상 신호를 입력한다.
다수의 제2 신호선(G1∼Gq) 중 1개 Gy가 선택되고, 다수의 제1 신호선(S1∼Sp) 중 1개 Sx로부터 화상 신호가 입력된 화소(1000)의 동작에 대하여 설명한다. 제2 신호선(Gy)이 선택되면, 제1 트랜지스터(1001)가 온(on) 상태가 된다. 트랜지스터의 온 상태란, 소스와 드레인이 도통 상태인 것을 말하고, 트랜지스터의 오프(off) 상태란, 소스와 드레인이 비도통 상태인 것을 말하는 것으로 한다. 제1 트랜지스터(1001)가 온 상태가 되면, 제1 신호선(Sx)에 입력된 화상 신호는 제1 트랜지스터(1001)를 통하여 제2 트랜지스터(1002)의 게이트에 입력된다. 제2 트랜지스터(1002)는 입력된 화상 신호에 따라 온 상태 또는 오프 상태가 선택된다. 제2 트랜지스터(1002)의 온 상태가 선택되면, 제2 트랜지스터(1002)의 드레인 전류가 발광 소자(1004)로 흘러 발광 소자(1004)는 발광한다.
전위(V2)와 전위(V3)는 제2 트랜지스터(1002)가 온 상태가 되었을 때 전위차가 항상 일정하게 되도록 유지된다. 전위(V2)와 전위(V3)를 같은 전위로 하여도 좋다. 전위(V2)와 전위(V3)를 같은 전위로 하는 경우는, 단자(605)와 단자(1006)를 같은 배선에 접속하여도 좋다. 전위(V1)와 전위(V2)는 발광 소자(1004)의 발광이 선택되었을 때 소정의 전위차를 가지도록 설정된다. 이렇게 하여, 발광 소 자(1004)에 전류를 흘려, 발광 소자(1004)를 발광시킨다.
또한, 본 실시형태에서, 트랜지스터가 온(on)으로 하고 있다는 것은, 트랜지스터의 게이트와 소스 사이의 전압이 그의 스레시홀드 전압을 넘고, 소스와 드레인 사이에 전류가 흐르는 상태를 가리키고, 트랜지스터가 오프(off)로 하고 있다는 것은, 트랜지스터의 게이트와 소스 사이의 전압이 그의 스레시홀드 전압보다 낮고, 소스와 드레인 사이에 전류가 흐르지 않는 상태를 가리킨다.
또한, 본 실시형태에서, 1 화소란, 밝기를 제어할 수 있는 요소 하나분을 나타내는 것으로 한다. 따라서, 일 예로서는, 1 화소란, 하나의 색 요소를 나타내는 것으로 하고, 그 색 요소 하나로 밝기를 표현한다. 따라서, 그때는, R(적), G(녹), B(청)의 색 요소로 이루어지는 컬러 표시장치의 경우에는, 화상의 최소 단위는 R의 화소와 G의 화소와 B의 화소와의 3 화소로 구성되는 것으로 한다. 또한, 색 요소는 3색에 한정되는 것은 아니고, 그 이상이어도 좋고, 예를 들어, RGBW(W는 백색)가 있다.
또한, 본 실시형태에서, 접속되어 있다는 것이란, 전기적으로 접속되어 있는 것으로 한다. 따라서, 본 발명이 개시하는 구성에서 소정의 접속 관계에 더하여 그 사이에 전기적인 접속을 가능하게 하는 다른 소자(예를 들어, 스위치나 트랜지스터나 용량 소자나 인덕터나 저항 소자나 다이오드 등)가 배치되어 있어도 좋다.
또한, 본 실시형태에서 표시 소자로서 발광 소자를 예로 하여 설명하였지만, 게이트 라인 및 소스 라인에 의한 구동을 행하는 액티브 매트릭스형 표시장치에서, 표시를 행하는 표시 소자라면 좋다. 예를 들어, EL 소자(유기 EL 소자, 무기 EL 소자 또는 유기물 및 무기물을 포함하는 EL 소자), 전자 방출 소자, 액정 소자, 전자 잉크, 글레이팅 라이트 밸브(GLV: grating light valve), 플라즈마 디스플레이(PDP), 디지털 마이크로 미러 디바이스(DMD), 압전 세라믹 디스플레이, 카본 나노 튜브 등, 전기 자기적 작용에 의해 콘트라스트가 변화하는 표시 매체를 표시 소자로서 적용할 수 있다. 또한, EL 소자를 사용한 표시장치로서는 EL 디스플레이가 있고, 전자 방출 소자를 사용한 표시장치로서는 필드 에미션 디스플레이(FED)나 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있고, 액정 소자를 사용한 표시장치로서는 액정 디스플레이가 있고, 전자 잉크를 사용한 표시장치로서는 전자 페이퍼가 있다.
본 실시형태는 다른 실시형태와 자유롭게 조합하여 실시하는 것이 가능하다. 즉, 본 실시형태에서 설명한 화소부를 구비하는 표시장치는 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가 및 액세스 시간의 지체를 방지할 수 있다. 즉, 비디오 데이터 제어회로의 저소비전력화 및 액세스 속도의 고속화를 얻을 수 있다.
[실시형태 4]
도 11(A)에, 도 9(A)나 도 9(B)로 나타낸 화소부(901)의 구성예를 나타낸다. 도 11(A)에서는, 실시형태 3에서 나타낸 제1 구성과는 다른 예(이하, 제2 구성이라고 한다)를 나타낸다. 화소부(901)는 다수의 제1 신호선(S1∼Sp)(p는 자연수)과, 다수의 제1 신호선(S1∼Sp)과 교차하도록 마련된 다수의 제2 신호선(G1∼Gq)(q는 자 연수)과, 다수의 제3 신호선(R1∼Rq), 및 제1 신호선(S1∼Sp)과 제2 신호선(G1∼Gq) 및 제3 신호선(R1∼Rq)의 교차부마다 마련된 화소(1100)를 가진다.
도 11(A)의 화소(1100)의 구성을 도 11(B)에 나타낸다. 도 11(B)에서는, 다수의 제1 신호선(S1∼Sp) 중 1개 Sx(x는 p 이하의 자연수)와, 다수의 제2 신호선((G1∼Gq) 중 1개 Gy(y는 q 이하의 자연수)와, 다수의 제3 신호선(R1∼Rq) 중 1개 Ry와의 교차부에 형성된 화소(1100)를 나타낸다. 또한, 도 11(B)에 나타내는 구성의 화소에서, 도 10(B)과 같은 부분은 같은 부호를 사용하여 나타내고, 설명은 생략 한다. 도 11(B)에서는, 도 10(B)에서 나타낸 화소(1000)에서, 제3 트랜지스터(1101)를 가지는 점에서 다르다. 제3 트랜지스터(1101)는 n채널형 트랜지스터이어도 p채널형 트랜지스터이어도 좋다. 화소(1100)를 구성하는 트랜지스터로서, 박막트랜지스터를 사용할 수 있다.
제3 트랜지스터(1101)의 게이트는 제3 신호선(Ry)에 접속되고, 제3 트랜지스터(1101)의 소스와 드레인 중의 한쪽은 제2 트랜지스터(1002)의 게이트 및 용량 소자(1003)의 한쪽 전극에 접속되고, 상기 소스와 드레인 중의 다른 한쪽은 전위(V4)가 주어지는 단자(1102)에 접속된다.
도 11(A) 및 도 11(B)에 나타낸 화소부(901)의 표시 방법에 대하여 설명한다.
발광 소자(1004)를 발광시키는 방법은 실시형태 3에서 설명한 방법과 마찬가 지이다. 도 11(A) 및 도 11(B)에서 나타내는 구성의 화소에서는, 제3 신호선(Ry) 및 제3 트랜지스터(1101)를 가짐으로써, 제1 신호선(Sx)으로부터 입력되는 화상 신호에 상관없이, 화소(1100)의 발광 소자(1004)를 비발광으로 할 수 있다는 점에 특징이 있다. 제3 신호선(Ry)에 입력되는 신호에 의해, 화소(1100)의 발광 소자(1004)가 발광하는 시간을 설정할 수 있다. 이렇게 하여, 제2 신호선(G1∼Gq)을 순차로 선택하여 모든 제2 신호선(G1∼Gq)을 선택하는 기간보다 짧은 발광 기간을 설정할 수 있다.
전위(V4)는, 제3 트랜지스터(1101)가 온 상태가 되었을 때 제2 트랜지스터(1002)가 오프 상태가 되도록 설정하면 좋다. 예를 들어, 제3 트랜지스터(1101)가 온 상태가 되었을 때, 전위(V3)와 같은 전위가 되도록 전위(V4)를 설정할 수 있다. 전위(V3)와 전위(V4)를 같은 전위로 함으로써, 용량 소자(1003)에 보유된 전하를 방전하고, 제2 트랜지스터(1002)의 소스와 게이트 사이의 전압을 제로로 하여 제2 트랜지스터(1002)를 오프 상태로 할 수 있다. 또한, 전위(V3)와 전위(V4)를 같은 전위로 하는 경우는, 단자(1005)와 단자(1102)를 같은 배선에 접속하여도 좋다.
또한, 제3 트랜지스터(1101)는 도 11(B)에 나타낸 배치에 한정되는 것은 아니다. 예를 들어, 제2 트랜지스터(1002)와 직렬로 제3 트랜지스터(1101)를 배치하여도 좋다. 이 구성에서는, 제3 신호선(Ry)에 입력되는 신호에 의해 제3 트랜지스 터(1101)을 오프 상태로 함으로써, 발광 소자(1004)에 흐르는 전류를 차단하여, 발광 소자(1004)를 비발광으로 할 수 있다.
도 11(B)에서 나타낸 제3 트랜지스터(1101) 대신에 다이오드를 사용할 수도 있다. 제3 트랜지스터(1101) 대신에 다이오드를 사용한 화소의 구성을 도 11(C)에 나타낸다. 또한, 도 11(C)에서 도 11(B)과 같은 부분은 같은 부호를 사용하여 나타내고 설명은 생략한다. 다이오드(1171)의 한쪽 전극은 제3 신호선(Ry)에 접속되고, 다른 쪽 전극은 제2 트랜지스터(1002)의 게이트 및 용량 소자(1003)의 한쪽 전극에 접속되어 있다.
다이오드(1171)는 한쪽 전극으로부터 다른 쪽 전극에 전류를 흘린다. 제2 트랜지스터(1002)를 p채널형 트랜지스터로 한다. 다이오드(1171)의 한쪽 전극의 전위를 상승시킴으로써, 제2 트랜지스터(1002)의 게이트의 전위를 상승시켜, 제2 트랜지스터(1002)를 오프 상태로 할 수 있다.
도 11(C)에서는, 다이오드(1171)는 제3 신호선(Ry)에 접속된 한쪽 전극으로부터 제2 트랜지스터(1002)의 게이트에 접속된 다른 쪽 전극으로 전류를 흘리게 하고, 제2 트랜지스터(1002)를 p채널형 트랜지스터로 한 구성을 나타내었지만, 이것에 한정되는 것은 아니다. 다이오드(1171)는 제2 트랜지스터(1002)의 게이트에 접속된 다른 쪽 전극으로부터 제3 신호선(Ry)에 접속된 한쪽 전극으로 전류를 흘리게 하고, 제2 트랜지스터(1002)를 n채널형 트랜지스터로 한 구성으로 하여도 좋다. 제2 트랜지스터(1002)가 n채널형 트랜지스터일 때는, 다이오드(1171)의 한쪽 전극 의 전위를 하강시킴으로써, 제2 트랜지스터(1002)의 게이트의 전위를 하강시켜, 제2 트랜지스터(1002)를 오프 상태로 할 수 있다.
다이오드(1171)로서는, 다이오드 접속된 트랜지스터를 사용하여도 좋다. 다이오드 접속된 트랜지스터란, 드레인과 게이트가 접속된 트랜지스터를 나타내는 것으로 한다. 다이오드 접속된 트랜지스터로서는, p채널형 트랜지스터를 사용하여도 좋고, n채널형 트랜지스터를 사용하여도 좋다.
본 실시형태는 다른 실시형태와 자유롭게 조합하여 실시하는 것이 가능하다. 즉, 본 실시형태에서 설명한 화소부를 구비하는 표시장치는 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가 및 액세스 시간의 지체를 막을 수 있다. 즉, 비디오 데이터 제어회로의 저소비전력화 및 액세스 속도의 고속화를 얻을 수 있다.
[실시예 1]
본 실시예에서는, 화소를 실제로 제조한 예에 대하여 설명한다. 도 12(A) 및 도 12(B)는 실시형태 3 내지 실시형태 5에서 설명한 패널의 화소의 단면도이다. 화소에 배치되는 스위칭 소자로서 TFT를 사용하고, 화소에 배치되는 표시 소자로서 발광 소자를 사용한 예를 나타낸다.
도 12(A) 및 도 12(B)에서, 부호 1200은 기판, 1201은 하지막, 1202는 반도체층, 1252는 반도체층, 1203은 제1 절연막, 1204는 게이트 전극, 1254는 전극, 1205는 제2 절연막, 1206은 전극, 1207은 제1 전극, 1208은 제3 절연막, 1209는 발광층, 1210은 제2 전극이다. 부호 1250은 TFT, 1211은 발광 소자, 1251은 용량 소 자이다. 도 12에서는, 화소를 구성하는 소자로서 TFT(1250)와 용량 소자(1251)를 대표로 나타내었다. 도 12(A)의 구성에 대하여 설명한다.
기판(1200)으로서는, 예를 들어, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판, 석영 기판, 세라믹 기판 등을 사용할 수 있다. 또한, 스테인리스 스틸을 포함하는 금속 기판 또는 반도체 기판의 표면에 절연막을 형성한 것을 사용하여도 좋다. 플라스틱 등의 가요성을 가지는 합성 수지로 이루어진 기판을 사용하여도 좋다. 기판(1200)의 표면을 CMP(Chemical Mechanical Polishing)법 등의 연마에 의해 평탄화해 두어도 좋다.
하지막(1201)으로서는, 산화규소나, 질화규소 또는 질화산화규소(SiOxNy 또는 SiNxOy, 단 x＞y) 등의 절연막을 사용할 수 있다. 하지막(1201)에 의해, 기판(1200)에 포함되는 Na 등의 알칼리 금속이나 알칼리토류 금속이 반도체층(1202)으로 확산하여 TFT(1250)의 특성에 악영향을 미치는 것을 막을 수가 있다. 도 12에서는, 하지막(1201)을 단층의 구조로 하고 있지만, 2층 또는 그 이상의 다수 층으로 형성하여도 좋다. 또한, 석영 기판 등, 불순물의 확산이 그다지 문제가 되지 않는 경우는, 하지막(1201)을 반드시 마련할 필요는 없다.
반도체층(1202) 및 반도체층(1252)으로서는, 임의의 형상으로 가공된 결정성 반도체막이나 비정질 반도체막을 사용할 수 있다. 결정성 반도체막은 비정질 반도체막을 결정화하여 얻을 수 있다. 결정화 방법으로서는, 레이저 결정화법, RTA(Rapid Thermal Annealing) 또는 퍼니스 어닐로를 사용하는 열 결정화법, 결정 화를 조장하는 금속 원소를 사용하는 열 결정화법 등을 사용할 수 있다. 반도체층(1202)은 채널 형성 영역과 도전형을 부여하는 불순물 원소가 첨가된 한 쌍의 불순물 영역을 가진다. 또한, 채널 형성 영역과 한 쌍의 불순물 영역 사이에, 상기 한 쌍의 불순물 영역보다 상기 불순물 원소가 저농도로 첨가된 불순물 영역을 가지고 있어도 좋다. 반도체층(1252)에는, 전체에 도전형을 부여하는 불순물 원소가 첨가된 구성으로 할 수 있다.
제1 절연막(1203)으로서는, 산화규소, 질화규소 또는 질화산화규소 등을 사용하여 단층 또는 다수의 막을 적층시켜 형성할 수 있다.
게이트 전극(1204) 및 전극(1254)으로서는, Ta, W, Ti, Mo, Al, Cu, Cr, Nd로부터 선택된 1 종의 원소 또는 이 원소를 다수 포함하는 합금 또는 화합물로 이루어지는 단층 또는 적층 구조를 사용할 수 있다.
TFT(1250)는 반도체층(1202)과, 게이트 전극(1204)과, 반도체층(1202)과 게이트 전극(1204) 사이의 제1 절연막(1203)에 의해 구성된다. 도 12에서는, 화소를 구성하는 TFT로서, 발광 소자(1211)의 제1 전극(1207)에 접속된 TFT(1250)만을 나타냈지만, 다수의 TFT를 가지는 구성으로 하여도 좋다. 또한, 본 실시예에서는, TFT(1250)를 탑 게이트형 트랜지스터로 하여 나타내었지만, 반도체층의 하방에 게이트 전극을 가지는 보텀 게이트형 트랜지스터이어도 좋고, 반도체층의 상하에 게이트 전극을 가지는 듀얼 게이트형 트랜지스터이어도 좋다.
용량 소자(1251)는, 제1 절연막(1203)을 유전체로 하고, 제1 절연막(1203)을 끼우고 대향하는 반도체층(1252)과 전극(1254)을 한 쌍의 전극으로 하여 구성된다. 또한, 도 12에서는, 화소가 가지는 용량 소자로서, 한 쌍의 전극의 한쪽을 TFT(1250)의 반도체층(1202)과 동시에 형성되는 반도체층(1252)으로 하고, 다른 쪽의 전극을 TFT(1250)의 게이트 전극(1204)과 동시에 형성되는 전극(1254)으로 한 예를 나타내었지만, 이 구성에 한정되는 것은 아니다.
제2 절연막(1205)으로서는, 무기 절연막이나 유기 절연막의 단층 또는 적층을 사용할 수 있다. 무기 절연막으로서는, CVD법에 의해 형성된 산화규소막이나, SOG(Spin On Glass)법에 의해 도포된 산화규소막 등을 사용할 수 있고, 유기 절연막으로서는, 폴리이미드, 폴리아미드, BCB(벤조시클로부텐), 아크릴 또는 포지티브형 감광성 유기 수지, 네거티브형 감광성 유기 수지 등의 막을 사용할 수 있다.
또한, 제2 절연막(1205)으로서, 규소(Si)와 산소(O)와의 결합으로 골격 구조가 구성되는 재료를 사용할 수도 있다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들어, 알킬기, 방향족 탄화수소)를 사용할 수 있다. 또한, 치환기로서, 플루오로기를 사용하여도 좋다. 또는, 치환기로서, 적어도 수소를 포함하는 유기기와 플루오로기를 사용하여도 좋다.
전극(1206)으로서는, Al, W, Mo, Ti, Pt, Cu, Ta, Au로부터 선택된 1종의 원소로 된 막이나 이 원소를 다수 포함하는 합금으로 된 막으로 이루어지는 단층 또는 적층 구조를 사용할 수 있다. 또한, 전극(1206)으로서는, 이들 원소 중 1종 또는 다수와 Ni, C, Mn에서 선택된 1종의 원소 또는 이 원소를 다수 포함하는 합금으로 된 막으로 이루어지는 단층 또는 적층 구조를 사용할 수 있다.
제1 전극(1207)과 제2 전극(1210) 중의 한쪽 또는 양쪽 모두를 투명 전극으 로 할 수 있다. 투명 전극으로서는, 산화인듐주석(ITO), 산화아연(ZnO), 산화인듐아연(IZO), 갈륨을 첨가한 산화아연(GZO) 등, 그 외의 투광성 산화물 도전재료를 사용할 수 있다. 투광성 산화물 도전재료로서는, ITO 및 산화규소를 포함하는 산화 인듐 주석(이하, ITSO라고 기재한다)이나, ITO 및 산화티탄을 포함하는 산화 인듐 주석(이하, ITTO라고 기재한다)이나, ITO 및 산화몰리브덴을 포함하는 산화인듐주석(이하, ITMO라고 기재한다)을 사용할 수도 있다. 또한, 투광성 산화물 도전 재료로서, ITO에 티탄, 몰리브덴 또는 갈륨을 첨가한 것이나, 산화규소를 포함하는 산화 인듐에 2∼20 wt%의 산화아연(ZnO)을 혼합한 타겟을 사용하여 형성된 것을 사용하여도 좋다.
제1 전극(1207)과 제2 전극(1210) 중의 다른 쪽은 투광성을 가지지 않는 재료로 형성되어 있어도 좋다. 예를 들어, Li이나 Cs 등의 알칼리 금속, 및 Mg, Ca, Sr 등의 알칼리토류 금속, 이들을 포함하는 합금(Mg:Ag, Al:Li, Mg:In 등), 및 이들 화합물(CaF2, 질화칼슘) 외, Yb이나 Er 등의 희토류 금속을 사용할 수 있다.
제3 절연막(1208)으로서는, 제2 절연막(1205)과 동일한 재료를 사용하여 형성할 수 있다. 제3 절연막(1208)은 제1 전극(1207)의 단부를 덮도록 제1 전극(1207)의 주변에 형성되고, 서로 인접하는 화소들에서 발광층(1209)을 분리하는 기능을 가진다.
발광층(1209는)은 단수 또는 다수의 층으로 구성되어 있다. 다수의 층으로 구성되어 있는 경우, 이들 층은 캐리어 수송 특성의 관점에서 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등으로 분류할 수 있다. 또한 각 층의 경계선은 반드시 명확한 필요는 없고, 서로의 층을 구성하고 있는 재료가 일부 혼합하여, 계면이 불명료하게 되어 있는 경우도 있다. 각 층에는, 유기 재료, 무기 재료를 사용하는 것이 가능하다. 유기 재료로서, 고분자, 중분자, 저분자 중 어느 재료도 사용할 수 있다.
발광 소자(1211)는 발광층(1209)과, 발광층(1209)을 사이에 두고 겹치는 제1 전극(1207) 및 제2 전극(1210)에 의해 구성된다. 제1 전극(1207)과 제2 전극(1210) 중의 한쪽이 양극에 상당하고, 다른 쪽이 음극에 상당한다. 발광 소자(1211)는, 양극과 음극 사이에 스레시홀드 전압보다 큰 전압이 순 바이어스로 인가되면, 양극으로부터 음극으로 전류가 흘러 발광한다.
도 12(B)의 구성에 대하여 설명한다. 또한, 도 12(A)와 같은 부분은 같은 부호를 사용하여 나타내고, 설명은 생략한다.
도 12(B)는, 도 12(A)에서, 제2 절연막(1205)과 제3 절연막(1208) 사이에 절연막(1258)을 가지는 구성이다. 전극(1206)과 제1 전극(1207)은 절연막(1258)에 마련된 콘택트 홀에서 전극(1256)에 의해 접속되어 있다.
절연막(1258)은 제2 절연막(1205)과 동일한 구성으로 할 수 있다. 전극(1256)은 전극(1206)과 동일한 구성으로 할 수 있다.
본 실시예는 상기 실시형태 및 다른 실시예의 기재와 자유롭게 조합하여 실시할 수 있다. 즉, 본 실시예에서 설명한 패널을 구비하는 표시장치는 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가 및 액세스 시간의 지 체를 방지할 수 있다. 즉, 비디오 데이터 제어회로에서의 저소비전력화 및 액세스 속도의 고속화를 얻을 수 있다.
[실시예 2]
본 실시예에서는, 화소가 형성된 기판의 봉지(封止)를 행한 구성에 대하여 도 13을 사용하여 설명한다. 도 13(A)는 화소에 형성된 기판을 봉지함으로써 형성된 패널의 상면도이며, 도 13(B) 및 도 13(C)는 각각 도 13(A)의 A-A＇선에 있어서의 단면도이다. 도 13(B)와 도 13(C)는 다른 방법에 의해 봉지를 행한 예이다.
도 13(A)∼도 13(C)에서, 기판(1301) 위에는, 다수의 화소를 가지는 화소부(1302)가 배치되고, 화소부(1302)를 둘러싸도록 하여 시일(seal)재(1306)가 제공되어 있고, 대향 기판(1307)이 부착되어 있다. 화소의 구조에 대해서는 상기 실시형태나 실시예에서 설명한 구성을 사용할 수 있다.
도 13(B)의 표시 패널에서는, 시일재(1306)를 접착층으로 사용하여 투명한 대향 기판(1321)이 부착되고, 기판(1301), 대향 기판(1321) 및 시일재(1306)에 의해 밀폐 공간(1322)이 형성된다. 대향 기판(1321)에는, 컬러 필터(1320)와 이 컬러 필터를 보호하는 보호막(1323)이 마련된다. 화소부(1302)에 배치된 발광 소자로부터 방출되는 광은 이 컬러 필터(1320)를 통하여 외부로 방출된다. 밀폐 공간(1322)은 불활성 수지 또는 액체 등으로 충전된다. 또한, 밀폐 공간(1322)에 충전하는 수지로서, 흡습재를 분산시킨 투광성 수지를 사용하여도 좋다. 또한, 시일재(1306)와 밀폐 공간(1322)에 충전되는 재료를 동일한 재료로 하여, 대향 기판(1321)의 접착과 화소부(1302)의 봉지를 동시에 행하여도 좋다.
도 13(C)에 나타낸 표시 패널에서는, 시일재(1306)를 접착층으로서 사용하여 대향 기판(1324)이 부착되고, 기판(1301), 시일재(1306) 및 대향 기판(1324)에 의해 밀폐 공간(1308)이 형성된다. 대향 기판(1324)에는 오목부 속에 흡습제(1309)가 미리 제공되고, 상기 밀폐 공간(1308)의 내부에서, 수분이나 산소 등을 흡착하여 청정한 분위기로 유지하고, 발광 소자의 열화(劣化)를 억제하는 역할을 한다. 이 오목부는 망목이 가는 메시(mesh) 형상의 커버재(1310)로 덮여 있다. 커버재(1310)는 공기나 수분은 통과하지만, 흡습제(1309)는 통과하지 않는다. 또한, 밀폐 공간(1308)은 질소 또는 아르곤 등의 희가스로 충전해 두면 좋고, 불활성이라면 수지 또는 액체로 충전하는 것도 가능하다.
기판(1301) 위에는, 화소부(1302) 등에 신호를 전달하기 위한 입력 단자부(1311)가 마련되고, 이 입력 단자부(1311)에는 FPC(Flexible Print Circuit)(1312)를 통하여 영상 신호 등의 신호가 전달된다. 입력 단자부(1311)에서는, 기판(1301) 위에 형성된 배선과 FPC(1312)에 마련된 배선을, 도전체를 분산시킨 수지(이방성 도전 수지 : ACF)를 사용하여 전기적으로 접속하고 있다.
화소부(1302)가 형성된 기판(1301) 위에, 화소부(1302)에 신호를 입력하는 구동회로가 일체로 형성되어 있어도 좋다. 화소부(1302)에 신호를 입력하는 구동회로를 IC 칩으로 형성하고, 기판(1301) 위에 COG(Chip On Glass)로 접속하여도 좋고, IC 칩을 TAB(Tape Auto Bonding)나 프린트 기판을 사용하여 기판(1301) 위에 배치하여도 좋다.
본 실시예는 상기한 실시형태 및 다른 실시예와 조합하여 실시할 수 있다. 즉, 본 실시예에서 설명한 구성을 포함하는 표시장치는 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가 및 액세스 시간의 지체를 방지할 수 있다. 즉, 비디오 데이터 제어회로에서의 저소비전력화 및 액세스 속도의 고속화를 얻을 수 있다.
[실시예 3]
본 실시예에서는, 상기 실시예에서 설명한 발광 소자에 적용할 수 있는 다른 구성을 도 14 및 도 15를 사용하여 설명한다.
일렉트로 루미네슨스(EL)를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지 무기 화합물인지에 따라 구별되고, 일반적으로, 전자(前者)는 유기 EL 소자, 후자는 무기 EL 소자로 불리고 있다.
무기 EL 소자는 그의 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자(前者)는 발광 재료의 입자를 바인더 중에 분산시킨 전계 발광층을 가지고, 후자는 발광 재료의 박막으로 이루어진 전계 발광층을 가지고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또한, 얻어지는 발광의 메커니즘으로서는, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속 이온의 내각(內殼) 전자 천이를 이용하는 국재(局在)형 발광이 있다. 일반적으로, 분산형 무기 EL에서는 도너-억셉터 재결합형 발광이고, 박막형 무기 EL 소자에서는 국재형 발광인 경우가 많다.
본 발명에서 사용할 수 있는 발광 재료는 모체 재료와 발광 중심이 되는 불순물 원소로 구성된다. 함유시키는 불순물 원소를 변화시킴으로써, 다양한 색의 발광을 얻을 수 있다. 발광 재료의 제조 방법으로서는, 고상법이나 액상법(공침법) 등의 다양한 방법을 이용할 수 있다. 또한, 분무 열분해법, 복분해법, 프리커서(precursor)의 열분해 반응에 의한 방법, 역 미셀(micelle)법이나 이들 방법과 고온 소성을 조합한 방법, 동결 건조법 등의 액상법 등도 이용할 수 있다.
고상법은 모체 재료와, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 칭량(稱量)하고, 막자사발로 혼합하고, 전기로에서 가열, 소성을 행하여 반응시켜, 모체 재료에 불순물 원소를 함유시키는 방법이다. 소성 온도는 700∼1500℃가 바람직하다. 온도가 너무 낮은 경우는 고상 반응이 진행되지 않고, 온도가 너무 높은 경우는 모체 재료가 분해되기 때문이다. 또한, 분말 상태로 소성을 행하여도 좋지만, 펠릿(pellet) 상태로 소성을 행하는 것이 바람직하다. 고상법은 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋고 대량 생산에 적합하다.
액상법(공침법)은, 모체 재료 또는 모체 재료를 포함하는 화합물과, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 용액 중에서 반응시키고, 건조시킨 후, 소성을 행하는 방법이다. 발광 재료의 입자가 균일하게 분포하고, 입경이 작고 낮은 소성 온도에서도 반응이 진행될 수 있다.
발광 재료에 사용하는 모체 재료로서는, 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는, 예를 들어, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y2S3), 황화갈륨(Ga2S3), 황화스트론튬(SrS), 황화바륨(BaS) 등 을 사용할 수 있다. 또한, 산화물로서는, 예를 들어, 산화아연(ZnO), 산화 이트륨(Y2O3) 등을 사용할 수 있다. 또한, 질화물로서는, 예를 들어, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또한, 셀렌화 아연(ZnSe), 테룰화 아연(ZnTe) 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4), 등의 3원계 혼정(混晶)이어도 좋다.
국재형 발광의 발광 중심으로서, 망간(Mn), 구리(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오디뮴(Pr) 등을 사용할 수 있다. 또한, 전하 보상으로서, 불소(F), 염소(Cl) 등의 할로겐 원소가 첨가되어 있어도 좋다.
한편, 도너-억셉터 재결합형 발광의 발광 중심으로서, 도너 준위를 형성하는 제1 불순물 원소 및 억셉터 준위를 형성하는 제2 불순물 원소를 포함하는 발광 재료를 사용할 수 있다. 제1 불순물 원소로서는, 예를 들어, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제2 불순물 원소로서는, 예를 들어, 구리(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광 재료를 고상법을 사용하여 합성하는 경우, 모체 재료와, 제1 불순물 원소 또는 제1 불순물 원소를 포함하는 화합물과, 제2 불순물 원소 또는 제2 불순물 원소를 포함하는 화합물을 각각 칭량하고, 막자사발로 혼합한 후, 전기로에서 가열, 소성을 행한다. 모체 재료로서는, 상기한 모체 재료를 사용할 수 있고, 제1 불순물 원소 또는 제1 불순물 원소를 포함하는 화합물로서는, 예를 들어, 불소(F), 염소(Cl), 황화알루미늄(Al2S3) 등을 사용할 수 있고, 제2 불순물 원소 또는 제2 불순물 원소를 포함하는 화합물로서는, 예를 들어, 구리(Cu), 은(Ag), 황화구리(Cu2S), 황화은(Ag2S) 등을 사용할 수 있다. 소성 온도는 700∼1500℃가 바람직하다. 온도가 너무 낮은 경우는 고상 반응이 진행되지 않고, 온도가 너무 높은 경우는 모체 재료가 분해되기 때문이다. 또한, 분말 상태로 소성을 행하여도 좋지만, 펠릿 상태로 소성을 행하는 것이 바람직하다.
또한, 고상 반응을 이용하는 경우의 불순물 원소로서, 제1 불순물 원소와 제2 불순물 원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물 원소가 확산되기 쉽고, 고상 반응이 진행되기 쉬워지기 때문에, 균일한 발광 재료를 얻을 수 있다. 또한, 여분의 불순물 원소가 들어가지 않기 때문에, 순도가 높은 발광 재료를 얻을 수 있다. 제1 불순물 원소와 제2 불순물 원소로 구성되는 화합물로서는, 예를 들어, 염화구리(CuCl), 염화은(AgCl) 등을 사용할 수 있다.
또한, 이들 불순물 원소의 농도는 모체 재료에 대하여 0.01∼10 atom%라면 좋고, 바람직하게는 0.05∼5 atom%의 범위이다.
박막형 무기 EL의 경우, 전계 발광층은 상기 발광 재료를 포함하는 층이고, 저항 가열 증착법, 전자빔 증착(EB 증착)법 등의 진공 증착법, 스퍼터링법 등의 물리 기상 성장법(PVD), 유기 금속 CVD법, 하이드라이드 수송 감압 CVD법 등의 화학 기상 성장법(CVD), 원자 에피탁시(epitaxy)법(ALE) 등을 사용하여 형성할 수 있다.
도 14(A)∼도 14(C)에 발광 소자로서 사용할 수 있는 박막형 무기 EL 소자의 일 예를 나타낸다. 도 14(A)∼도 14(C)에서, 발광 소자는 제1 전극층(50), 전계 발광층(51), 제2 전극층(53)을 포함한다.
도 14(B) 및 도 14(C)에 나타내는 발광 소자는, 도 14(A)의 발광 소자에서, 전극층과 전계 발광층 사이에 절연층을 제공한 구조이다. 도 14(B)에 나타내는 발광 소자는, 제1 전극층(50)과 전계 발광층(52)과의 사이에 절연층(54)을 가지고, 도 14(C)에 나타내는 발광 소자는, 제1 전극층(50)과 전계 발광층(52)과의 사이에 절연층(54a)을 가지고, 제2 전극층(53)과 전계 발광층(52)과의 사이에 절연층(54b)을 가지고 있다. 이와 같이 절연층은 전계 발광층을 협지(挾持)하는 한 쌍의 전극층 중 한쪽의 사이에만 마련하여도 좋고, 양쪽 모두의 사이에 마련하여도 좋다. 또한, 절연층은 단층이어도 좋고 다수 층으로 이루어지는 적층이어도 좋다.
또한, 도 14(B)에서는 제1 전극층(50)에 접하도록 절연층(54)이 마련되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제2 전극층(53)에 접하도록 절연층(54)을 마련하여도 좋다.
분산형 무기 EL의 경우, 입자 형상의 발광 재료를 바인더 중에 분산시키고 막 형상의 전계 발광층을 형성한다. 발광 재료의 제조 방법에 따라, 충분히 소망한 크기의 입자를 얻을 수 없는 경우는, 막자사발 등으로 분쇄 등에 의해 입자 형상으로 가공하면 좋다. 바인더란, 입자 형상의 발광 재료를 분산한 상태로 고정하고, 전계 발광층으로서의 형상으로 유지하기 위한 물질이다. 발광 재료는 바인더에 의해 전계 발광층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL의 경우, 전계 발광층의 형성 방법은, 전계 발광층을 선택적으로 형성할 수 있는 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등), 스핀 코팅법 등의 도포법, 딥핑(dipping)법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특별히 한정되는 것은 아니지만, 바람직하게는, 10∼1000 nm의 범위이다. 또한, 발광 재료 및 바인더를 포함하는 전계 발광층에서, 발광 재료의 비율은 50 wt% 이상 80 wt% 이하로 하면 좋다.
도 15(A)∼도 15(C)에 발광 소자로서 사용할 수 있는 분산형 무기 EL 소자의 일 예를 나타낸다. 도 15(A)의 발광 소자는 제1 전극층(60), 전계 발광층(62), 제2 전극층(63)의 적층 구조를 가지고, 전계 발광층(62) 중에 바인더에 의해 보유된 발광 재료(61)를 포함한다.
본 실시예에 사용할 수 있는 바인더로서는, 절연 재료를 사용할 수 있고, 유기 재료나 무기 재료를 사용할 수 있고, 유기 재료 및 무기 재료의 혼합 재료를 사용하여도 좋다. 유기 절연 재료로서는, 시아노에틸 셀룰로오스계 수지와 같이, 비교적 유전율이 높은 폴리머나, 폴리에틸렌, 폴리프로필렌, 폴리스틸렌계 수지, 실리콘 수지, 에폭시 수지, 불화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족 폴리아미드, 폴리벤즈이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산 수지를 사용하여도 좋다. 또한, 실록산 수지는 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산은 규소(Si)와 산소(O)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들어 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는, 치환기로 서, 적어도 수소를 포함하는 유기기와 플루오로기를 사용하여도 좋다. 또한, 폴리비닐 알코올, 폴리비닐 부티랄 등의 비닐 수지, 페놀 수지, 노볼락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지, 옥사졸 수지(폴리벤조옥사졸) 등의 수지 재료를 사용하여도 좋다. 이들 수지에, 티탄산 바륨(BaTiO3)이나 티탄산 스트론튬(SrTiO3) 등의 고유전율 미립자를 적당히 혼합하여 유전율을 조정할 수도 있다.
바인더에 포함되는 무기 절연 재료로서는, 산화규소(SiOx), 질화규소(SiNx), 산소 및 질소를 포함하는 규소, 질화알루미늄(AlN), 산소 및 질소를 포함하는 알루미늄 또는 산화알루미늄(Al2O3), 산화티탄(TiO2), BaTiO3, SrTiO3, 티탄산 납(PbTiO3), 니오브산 칼륨(KNbO3), 니오브산 납(PbNbO3), 산화탄탈(Ta2O5), 탄탈산 바륨(BaTa2O6), 탄탈산 리튬(LiTaO3), 산화 이트륨(Y2O3), 산화 지르코늄(ZrO2), ZnS, 그 외의 무기 절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기 재료에, 유전율이 높은 무기 재료를 포함시킴으로써(첨가 등에 의해), 발광 재료 및 바인더로 이루어지는 전계 발광층의 유전율을 보다 제어할 수 있고, 유전율을 보다 크게 할 수 있다.
제조 공정에서, 발광 재료는 바인더를 포함하는 용액 중에 분산되지만, 본 실시예에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는, 바인더 재료가 용해하여, 전계 발광층을 형성하는 방법(각종 습식 공정) 및 소망의 막 두께에 적합한 점도의 용액을 제조할 수 있는 것과 같은 용매를 적절히 선택하면 좋다. 유기 용매 등을 사용할 수 있고, 예를 들어, 바인더로서 실록산 수지를 사용하는 경우에는, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트(PGMEA라고도 한다), 3-메톡시-3-메틸-1-부탄올(MMB라고도 한다) 등을 사용할 수 있다.
도 15(B) 및 도 15(C)에 나타내는 발광 소자는 도 15(A)의 발광 소자에서, 전극층과 전계 발광층 사이에 절연층을 제공한 구조이다. 도 15(B)에 나타내는 발광 소자는 제1 전극층(60)과 전계 발광층(62)과의 사이에 절연층(64)을 가지고, 도 15(C)에 나타내는 발광 소자는 제1 전극층(60)과 전계 발광층(62)과의 사이에 절연층(64a)을 가지고, 제2 전극층(63)과 전계 발광층(62)과의 사이에 절연층(64b)을 가지고 있다. 이와 같이 절연층은 전계 발광층을 협지하는 한 쌍의 전극층 중 한쪽의 사이에만 마련하여도 좋고, 양쪽 모두의 사이에 마련하여도 좋다. 또한, 절연층은 단층이어도 좋고, 다수 층으로 이루어지는 적층이어도 좋다.
또한, 도 15(B)에서는 제1 전극층(60)에 접하도록 절연층(64)이 마련되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제2 전극층(63)에 접하도록 절연층(64)을 마련하여도 좋다.
도 14의 절연층(54), 도 15의 절연층(64)과 같은 절연층은 특별히 한정되는 것은 아니지만, 절연 내압이 높고, 치밀한 막질인 것이 바람직하고, 또한, 유전율이 높은 것이 바람직하다. 예를 들어, 산화규소(SiO2), 산화이트륨(Y2O3), 산화티탄(TiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화탄탈(Ta2O5), 티탄산 바 륨(BaTiO3), 티탄산 스트론튬(SrTiO3), 티탄산 납(PbTiO3), 질화규소(Si3N4), 산화지르코늄(ZrO2) 등이나 이들의 혼합막 또는 2종 이상의 적층막을 사용할 수 있다. 이들 절연막은 스파터링, 증착, CVD 등에 의해 성막할 수 있다. 또한, 절연층은 이들 절연 재료의 입자를 바인더 중에 분산하여 성막하여도 좋다. 바인더 재료는 전계 발광층에 포함되는 바인더와 같은 재료, 방법을 이용하여 형성하면 좋다. 막 두께는 특별히 한정되는 것은 아니지만, 바람직하게는 10∼1000 nm의 범위이다.
본 실시예에서 나타내는 발광 소자는 전계 발광층을 협지하는 한 쌍의 전극층 사이에 전압을 인가함으로써 발광이 얻어지지만, 직류 구동과 교류 구동 중의 어느 것에서도 동작할 수 있다.
또한, 본 실시예는 상기 실시형태 및 다른 실시예와 조합하여 실시할 수 있다. 즉, 본 실시예에서 설명한 발광 소자를 구비하는 표시장치는 프레임 메모리에 격납된 비디오 데이터를 비디오 데이터의 판독에 드는 소비전력의 증가 및 액세스 속도의 지체를 막을 수가 있다. 즉, 비디오 데이터 제어회로에서의 저소비전력화 및 액세스 속도의 고속화를 얻을 수 있다.
[실시예 4]
본 발명은 패널에 신호를 입력하는 회로를 실장한 표시 모듈에 적용할 수 있다.
도 16은 패널(1600)과 회로 기판(1604)을 조합한 표시 모듈을 나타내고 있다. 도 16에서는, 회로 기판(1604) 위에 컨트롤러(1605)나 신호 분할 회로(1606) 등이 형성되어 있는 예를 나타내었다. 회로 기판(1604) 위에 형성되는 회로는 이것에 한정되는 것은 아니다. 패널을 제어하는 신호를 생성하는 회로이면 어떠한 회로가 형성되어 있어도 좋다.
회로 기판(1604) 위에 형성된 이들 회로로부터 출력된 신호는 접속 배선(1607)에 의해 패널(1600)에 입력된다.
패널(1600)은 다수의 화소를 가지는 화소부(1601)와, 제1 구동회로(1602)와, 제2 구동회로(1603)를 가진다. 패널(1600)의 구성은 상기 실시형태 및 실시예 등에서 나타낸 구성과 마찬가지로 할 수 있다. 도 16에서는, 화소부(1601)가 형성된 기판과 동일 기판 위에 제1 구동회로(1602) 및 제2 구동회로(1603)가 형성되어 있는 예를 나타내었다. 그러나, 본 발명의 표시 모듈은 이것에 한정되는 것은 아니다. 화소부(1601)가 형성된 기판과 동일 기판 위에 제2 구동회로(1603)만이 형성되고, 제1 구동회로(1602)는 회로 기판 위에 형성되어 있어도 좋다. 제1 구동회로(1602)와 제2 구동회로(1603)의 양쪽 모두가 회로 기판 위에 형성되어 있어도 좋다.
이와 같은 표시 모듈을 내장하여, 다양한 전자기기의 표시부를 형성할 수 있다.
본 실시예는 상기 실시형태 및 다른 실시예와 자유롭게 조합하여 실시할 수 있다. 즉, 본 실시예에서 설명한 표시 모듈을 구비하는 표시장치는 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가 및 액세스 시간의 지체를 막을 수가 있다. 즉, 비디오 데이터 제어회로의 저소비전력화 및 액세스 속도의 고속화를 얻을 수 있다.
[실시예 5]
본 발명은, 다양한 전자기기의 표시부에 비디오 데이터를 입력하는 비디오 데이터 제어회로에 적용할 수 있다. 전자기기로서는, 카메라(비디오 카메라, 디지털 카메라 등), 프로젝터, 헤드 장착형 디스플레이(고글형 디스플레이), 내비게이션 시스템, 카 스테레오, 퍼스널 컴퓨터, 게임 기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기 또는 전자 서적 등), 기록 매체를 구비한 화상 재생장치(구체적으로는 DVD(Digital Versatile Disc) 등의 기록 매체를 재생하고, 그의 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 전자기기의 예를 도 17에 나타낸다.
도 17(A)는 노트형 퍼스널 컴퓨터이고, 본체(1711), 케이스(1712), 표시부(1713), 키보드(1714), 외부 접속 포트(1715), 포인팅 마우스(1716) 등을 포함한다. 본 발명은 표시부(1713)에 적용된다. 본 발명을 이용함으로써, 표시 패널에 비디오 데이터를 입력하는 비디오 데이터 제어회로에서 저소비전력화 및 액세스 속도의 고속화를 행할 수 있다.
도 17(B)는 기록 매체를 구비한 화상 재생장치(구체적으로는 DVD 재생장치)이고, 본체(1721), 케이스(1722), 제1 표시부(1723), 제2 표시부(1724), 기록 매체(DVD 등) 판독부(1725), 조작 키(1726), 스피커부(1727) 등을 포함한다. 제1 표시부(1723)는 주로 화상 정보를 표시하고, 제2 표시부(1724)는 주로 문자 정보를 표시한다. 본 발명은 제1 표시부(1723)와 제2 표시부(1724)에 적용된다. 본 발명 을 이용함으로써, 표시 패널에 비디오 데이터를 입력하는 비디오 데이터 제어회로에서 저소비전력화 및 액세스 시간의 고속화를 행할 수 있다.
도 17(C)는 휴대 전화기이고, 본체(1731), 음성 출력부(1732), 음성 입력부(1733), 표시부(1734), 조작 스위치(1735), 안테나(1736) 등을 포함한다. 본 발명은 표시부(1734)에 적용된다. 본 발명을 이용함으로써, 표시 패널에 비디오 데이터를 입력하는 비디오 데이터 제어회로에서 저소비전력화 및 액세스 속도의 고속화를 행할 수 있다.
도 17(D)는 카메라이고, 본체(1741), 표시부(1742), 케이스(1743), 외부 접속 포트(1744), 리모콘 수신부(1745), 수상(受像)부(1746), 배터리(1747), 음성 입력부(1748), 조작 키(1749) 등을 포함한다. 본 발명은 표시부(1742)에 적용된다. 본 발명을 이용함으로써, 표시 패널에 비디오 데이터를 입력하는 비디오 데이터 제어회로에서 저소비전력화 및 액세스 속도의 고속화를 행할 수 있다.
도 17(E)는 디지털 플레이어이다. 도 17(E)에 나타내는 디지털 플레이어는 본체(1751), 표시부(1752), 메모리부(1753), 조작부(1754), 이어폰(1755) 등을 포함하고 있다. 본 발명은 표시부(1752)에 적용된다. 또한, 이어폰(1755) 대신에 헤드폰이나 무선식 이어폰을 사용할 수 있다. 또한, 표시부(1752)는 흑색의 배경에 백색의 문자를 표시함으로써 소비전력을 억제할 수 있다. 이것은 휴대형 오디오장치에서 특히 유효하다. 또한, 메모리부(1753)에 마련된 반도체 기억장치는 취출 가능한 구성으로 하여도 좋다. 본 발명을 사용함으로써, 표시 패널에 비디오 데이터를 입력하는 비디오 데이터 제어회로에서 저소비전력화 및 액세스 속도의 고 속화를 행할 수 있다.
본 실시예는 상기 실시형태 및 다른 실시예와 자유롭게 조합하여 실시할 수 있다.
본 발명에 의해, 비디오 데이터의 포맷 변환을 행하기 위한 비디오 데이터 제어회로 및 이 비디오 데이터 제어회로를 구비하는 표시장치에서, 포맷 변환부의 프레임 메모리에 격납된 비디오 데이터의 판독을 효율 좋게 행할 수 있기 때문에, 프레임 메모리에 격납된 비디오 데이터의 판독에 드는 소비전력의 증가, 및 액세스 시간의 지체를 방지할 수 있다. 즉, 비디오 데이터 제어회로의 저소비전력화, 및 액세스 속도의 고속화를 행할 수 있다.
또한, 본 발명에서는, 비디오 데이터의 포맷 변환을 행하기 위한 비디오 데이터 제어회로 및 이 비디오 데이터 제어회로를 구비하는 표시장치에서, 제1 라인 메모리 및 제2 라인 메모리를 가지는 구성으로 함으로써, 포맷 변환부에 입력하기 위한 비디오 데이터를 지연시켜, 제1 프레임 메모리 및 제2 프레임 메모리에 기입할 때의 타이밍에 마진을 가지게 할 수 있다.
또한, 본 발명에서는, 제1 라인 메모리 및 제2 라인 메모리에 격납된 비디오 데이터의 기입 처리 및 판독 처리, 및 제1 프레임 메모리 및 제2 프레임 메모리에 격납된 비디오 데이터의 기입 처리 및 판독 처리를 순차적으로 처리하는 파이프라인 처리를 행함으로써, 효율 좋게 비디오 데이터의 포맷을 실제로 표시시키는 포맷으로 변환시킨다.

Claims (26)

  1. 입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하는 비디오 데이터 격납부와;
    입력되는 상기 제2 비디오 데이터의 포맷을 소정의 디지털 계조로 표시하기 위한 비디오 데이터로 변환하는 포맷 변환부를 포함하고;
    상기 비디오 데이터 격납부는 제1 라인 메모리와 제2 라인 메모리를 포함하고,
    상기 제1 비디오 데이터가 제1 순서로 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 기입되고, 기입된 상기 제1 비디오 데이터가 상기 제1 순서와는 다른 제2 순서로 판독되고, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력되는 비디오 데이터 제어회로.
  2. 제 1 항에 있어서, 상기 제1 비디오 데이터와 상기 제2 비디오 데이터가 다(多)비트 디지털 비디오 데이터인 비디오 데이터 제어회로.
  3. 제 1 항에 있어서, 상기 제1 라인 메모리와 상기 제2 라인 메모리가 휘발성 메모리인 비디오 데이터 제어회로.
  4. 제 1 항에 있어서, 상기 포맷 변환부는 제1 프레임 메모리와 제2 프레임 메 모리를 포함하고, 상기 제1 라인 메모리 및 상기 제2 라인 메모리의 버스 폭이 상기 제1 프레임 메모리 및 상기 제2 프레임 메모리의 버스 폭과 동일한 비디오 데이터 제어회로.
  5. 입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하는 비디오 데이터 격납부와;
    입력되는 상기 제2 비디오 데이터의 포맷을, 1 프레임 기간이 n개(n은 2 이상의 자연수)의 서브프레임 기간으로 분할되고 상기 n개의 서브프레임 기간 각각에서 각각의 화소의 점등 또는 비점등이 선택되어 계조를 표현하도록 하는 비디오 데이터로 변환하는 포맷 변환부를 포함하고;
    상기 비디오 데이터 격납부는 제1 라인 메모리와 제2 라인 메모리를 포함하고,
    상기 제1 비디오 데이터가 제1 순서로 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 기입되고, 기입된 상기 제1 비디오 데이터가 상기 제1 순서와는 다른 제2 순서로 판독되고, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력되는 비디오 데이터 제어회로.
  6. 제 5 항에 있어서, 상기 제1 비디오 데이터와 상기 제2 비디오 데이터가 다(多)비트 디지털 비디오 데이터인 비디오 데이터 제어회로.
  7. 제 5 항에 있어서, 상기 제1 라인 메모리와 상기 제2 라인 메모리가 휘발성 메모리인 비디오 데이터 제어회로.
  8. 제 5 항에 있어서, 상기 포맷 변환부는 제1 프레임 메모리와 제2 프레임 메모리를 포함하고, 상기 제1 라인 메모리 및 상기 제2 라인 메모리의 버스 폭이 상기 제1 프레임 메모리 및 상기 제2 프레임 메모리의 버스 폭과 동일한 비디오 데이터 제어회로.
  9. 다수의 화소를 가진 표시 패널과;
    입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하는 비디오 데이터 격납부와, 입력되는 상기 제2 비디오 데이터의 포맷을 소정의 디지털 계조로 표시하기 위한 제3 비디오 데이터로 변환하는 포맷 변환부를 포함하는 비디오 데이터 제어회로를 포함하고;
    상기 제3 비디오 데이터는 상기 표시 패널에 공급되고,
    상기 비디오 데이터 격납부는 제1 라인 메모리와 제2 라인 메모리를 포함하고,
    상기 제1 비디오 데이터가 제1 순서로 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 기입되고, 기입된 상기 제1 비디오 데이터가 상기 제1 순서와는 다른 제2 순서로 판독되고, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력되는 표시장치.
  10. 제 9 항에 있어서, 상기 제1 비디오 데이터, 상기 제2 비디오 데이터, 및 상기 제3 비디오 데이터가 다(多)비트 디지털 비디오 데이터인 표시장치.
  11. 제 9 항에 있어서, 상기 제1 라인 메모리와 상기 제2 라인 메모리가 휘발성 메모리인 표시장치.
  12. 제 9 항에 있어서, 상기 포맷 변환부는 제1 프레임 메모리와 제2 프레임 메모리를 포함하고, 상기 제1 라인 메모리 및 상기 제2 라인 메모리의 버스 폭이 상기 제1 프레임 메모리 및 상기 제2 프레임 메모리의 버스 폭과 동일한 표시장치.
  13. 제 9 항에 있어서, 상기 표시장치가 전자기기의 표시부에 제공되는 표시장치.
  14. 다수의 화소를 가진 표시 패널과;
    입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하는 비디오 데이터 격납부와,
    입력되는 상기 제2 비디오 데이터의 포맷을, 1 프레임 기간이 n개(n은 2 이상의 자연수)의 서브프레임 기간으로 분할되고 상기 n개의 서브프레임 기간 각각에서 상기 다수의 화소 각각의 점등 또는 비점등이 선택되어 계조를 표현하도록 하는 제3 비디오 데이터로 변환하는 포맷 변환부를 포함하는 비디오 데이터 제어회로를 포함하고;
    상기 제3 비디오 데이터는 상기 표시 패널에 공급되고,
    상기 비디오 데이터 격납부는 제1 라인 메모리와 제2 라인 메모리를 포함하고,
    상기 제1 비디오 데이터가 제1 순서로 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 기입되고, 기입된 상기 제1 비디오 데이터가 상기 제1 순서와는 다른 제2 순서로 판독되고, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력되는 표시장치.
  15. 제 14 항에 있어서, 상기 제1 비디오 데이터, 상기 제2 비디오 데이터, 및 상기 제3 비디오 데이터가 다(多)비트 디지털 비디오 데이터인 표시장치.
  16. 제 14 항에 있어서, 상기 제1 라인 메모리와 상기 제2 라인 메모리가 휘발성 메모리인 표시장치.
  17. 제 14 항에 있어서, 상기 포맷 변환부는 제1 프레임 메모리와 제2 프레임 메모리를 포함하고, 상기 제1 라인 메모리 및 상기 제2 라인 메모리의 버스 폭이 상기 제1 프레임 메모리 및 상기 제2 프레임 메모리의 버스 폭과 동일한 표시장치.
  18. 제 14 항에 있어서, 상기 표시장치가 전자기기의 표시부에 제공되는 표시장치.
  19. 입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하고, 제1 라인 메모리와 제2 라인 메모리를 포함하는 비디오 데이터 격납부와;
    입력되는 상기 제2 비디오 데이터의 포맷을 소정의 디지털 계조로 표시하기 위한 비디오 데이터로 변환하는 포맷 변환부를 포함하고;
    상기 제1 비디오 데이터가 제1 순서로 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 기입되고, 기입된 상기 제1 비디오 데이터가 상기 제1 순서와는 다른 제2 순서로 판독되고, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력되는 비디오 데이터 제어회로의 구동방법.
  20. 제 19 항에 있어서, 상기 제1 비디오 데이터와 상기 제2 비디오 데이터가 다(多)비트 디지털 비디오 데이터인 비디오 데이터 제어회로의 구동방법.
  21. 제 19 항에 있어서, 상기 제1 라인 메모리와 상기 제2 라인 메모리가 휘발성 메모리인 비디오 데이터 제어회로의 구동방법.
  22. 제 19 항에 있어서, 상기 포맷 변환부는 제1 프레임 메모리와 제2 프레임 메모리를 포함하고, 상기 제1 라인 메모리 및 상기 제2 라인 메모리의 버스 폭이 상 기 제1 프레임 메모리 및 상기 제2 프레임 메모리의 버스 폭과 동일한 비디오 데이터 제어회로의 구동방법.
  23. 입력되는 제1 비디오 데이터를 제2 비디오 데이터로 변환하여 출력하고, 제1 라인 메모리와 제2 라인 메모리를 포함하는 비디오 데이터 격납부와;
    입력되는 상기 제2 비디오 데이터의 포맷을, 1 프레임 기간이 n개(n은 2 이상의 자연수)의 서브프레임 기간으로 분할되고 상기 n개의 서브프레임 기간 각각에서 각각의 화소의 점등 또는 비점등이 선택되어 계조를 표현하도록 하는 비디오 데이터로 변환하는 포맷 변환부를 포함하고;
    상기 제1 비디오 데이터가 제1 순서로 상기 제1 라인 메모리 또는 상기 제2 라인 메모리에 기입되고, 기입된 상기 제1 비디오 데이터가 상기 제1 순서와는 다른 제2 순서로 판독되고, 상기 제1 비디오 데이터와는 다른 상기 제2 비디오 데이터로서 상기 포맷 변환부로 출력되는 비디오 데이터 제어회로의 구동방법.
  24. 제 23 항에 있어서, 상기 제1 비디오 데이터와 상기 제2 비디오 데이터가 다(多)비트 디지털 비디오 데이터인 비디오 데이터 제어회로의 구동방법.
  25. 제 23 항에 있어서, 상기 제1 라인 메모리와 상기 제2 라인 메모리가 휘발성 메모리인 비디오 데이터 제어회로의 구동방법.
  26. 제 23 항에 있어서, 상기 포맷 변환부는 제1 프레임 메모리와 제2 프레임 메모리를 포함하고, 상기 제1 라인 메모리 및 상기 제2 라인 메모리의 버스 폭이 상기 제1 프레임 메모리 및 상기 제2 프레임 메모리의 버스 폭과 동일한 비디오 데이터 제어회로의 구동방법.
KR1020070048706A 2006-05-19 2007-05-18 비디오 데이터 제어회로, 이 비디오 데이터 제어회로의구동방법, 및 이 비디오 데이터 제어회로를 구비하는표시장치 및 전자기기 KR20070112055A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006140851 2006-05-19
JPJP-P-2006-00140851 2006-05-19

Publications (1)

Publication Number Publication Date
KR20070112055A true KR20070112055A (ko) 2007-11-22

Family

ID=38711512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048706A KR20070112055A (ko) 2006-05-19 2007-05-18 비디오 데이터 제어회로, 이 비디오 데이터 제어회로의구동방법, 및 이 비디오 데이터 제어회로를 구비하는표시장치 및 전자기기

Country Status (3)

Country Link
US (1) US20070268226A1 (ko)
KR (1) KR20070112055A (ko)
TW (1) TW200816789A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653619B (zh) * 2016-11-25 2019-03-11 瑞鼎科技股份有限公司 驅動電路及其運作方法
CN112110721B (zh) * 2020-09-21 2022-07-01 先导薄膜材料（广东）有限公司 氧化铟锡钽靶材的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330179A (en) * 1979-05-17 1982-05-18 Konishiroku Photo Industry Co., Ltd. Variable magnification projection device
JPS63178287A (ja) * 1987-01-20 1988-07-22 株式会社東芝 表示装置
TW484307B (en) * 1999-06-25 2002-04-21 Sanyo Electric Co Apparatus for controlling a display device
JP5210478B2 (ja) * 2001-08-31 2013-06-12 株式会社半導体エネルギー研究所 表示装置
CN100397458C (zh) * 2002-10-21 2008-06-25 株式会社半导体能源研究所 显示器件及其驱动方法
CN101075425A (zh) * 2004-05-06 2007-11-21 佳能株式会社 图像信号处理电路和图像显示装置
JP2005332292A (ja) * 2004-05-21 2005-12-02 Konica Minolta Business Technologies Inc 画像データ回転処理装置
WO2006035953A1 (en) * 2004-09-27 2006-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
KR100722628B1 (ko) * 2004-11-16 2007-05-28 삼성전기주식회사 데이터 트랜스포즈 장치 및 방법
US20070047655A1 (en) * 2005-08-26 2007-03-01 Vannerson Eric F Transpose buffering for video processing

Also Published As

Publication number Publication date
US20070268226A1 (en) 2007-11-22
TW200816789A (en) 2008-04-01

Similar Documents

Publication Publication Date Title
JP7212810B2 (ja) 表示装置
JP6685369B2 (ja) 表示装置
CN101198200B (zh) 电子设备、显示装置、以及半导体装置和其驱动方法
TW493282B (en) Self-luminous device and electric machine using the same
EP1580718B1 (en) Display and its driving method, and electronic device
JP2022081592A (ja) 発光装置
CN102592535B (zh) 显示器件、显示器件的驱动方法、以及电子设备
CN105590611B (zh) 显示装置以及电子设备
EP1917656B1 (en) Display device and driving method thereof
US20070278493A1 (en) Light-emitting element and display device
JP6001834B2 (ja) Ｅｌ表示装置
US7629608B2 (en) Light-emitting element, display device, and electronic appliance
KR20120103627A (ko) 표시 장치 및 이 표시 장치를 구비한 전자 기기
JP6078143B2 (ja) 液晶表示装置
EP2085958B1 (en) Light emitting device
US8614722B2 (en) Display device and driving method of the same
JP2008010402A (ja) 発光素子及び表示装置
KR20070112055A (ko) 비디오 데이터 제어회로, 이 비디오 데이터 제어회로의구동방법, 및 이 비디오 데이터 제어회로를 구비하는표시장치 및 전자기기
US7705821B2 (en) Driving method using divided frame period
JP2007334323A (ja) ビデオデータ制御回路、当該ビデオデータ制御回路の駆動方法、並びに当該ビデオデータ制御回路を具備する表示装置及び電子機器
JP5089046B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application