KR20070111857A - Pixel structure for cmos image sensor with simultaneous exposure being applicable - Google Patents

Pixel structure for cmos image sensor with simultaneous exposure being applicable Download PDF

Info

Publication number
KR20070111857A
KR20070111857A KR1020060045217A KR20060045217A KR20070111857A KR 20070111857 A KR20070111857 A KR 20070111857A KR 1020060045217 A KR1020060045217 A KR 1020060045217A KR 20060045217 A KR20060045217 A KR 20060045217A KR 20070111857 A KR20070111857 A KR 20070111857A
Authority
KR
South Korea
Prior art keywords
transistor
frame
reset
image sensor
cmos image
Prior art date
Application number
KR1020060045217A
Other languages
Korean (ko)
Inventor
황현정
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR1020060045217A priority Critical patent/KR20070111857A/en
Publication of KR20070111857A publication Critical patent/KR20070111857A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels

Abstract

A simultaneous exposure-applicable CMOS image sensor apparatus and an image capturing method using the same are provided to optimize a captured image by using simultaneously exposed pixel values. A reset transistor is replaced with a frame reset transistor(TFR), and a frame storage transistor(TFS) is additionally installed between a select transistor(TS) and an access transistor(TA). All the pixels constituting a single frame are simultaneously reset by using a frame reset signal applied to the frame reset transistor(TFR). All the pixels constituting the single frame are simultaneously exposed and simultaneously stored by using a frame storage signal applied to the frame storage transistor(TFS).

Description

동시 노출이 적용 가능한 시모스 이미지 센서의 화소 구조{pixel structure for CMOS image sensor with simultaneous exposure being applicable}Pixel structure for CMOS image sensor with simultaneous exposure being applicable}

도 1은 종래 기술에 의한 시모스 이미지 센서의 화소 구조를 나타낸 등가회로도.1 is an equivalent circuit diagram showing a pixel structure of a CMOS image sensor according to the prior art.

도 2는 본 발명에 의한 동시 노출이 적용 가능한 시모스 이미지 센서의 화소 구조를 나타낸 등가회로도.2 is an equivalent circuit diagram illustrating a pixel structure of a CMOS image sensor to which simultaneous exposure according to the present invention is applicable.

본 발명은 시모스 이미지 센서의 화소 구조에 관한 것으로, 더욱 상세하게는, 각 행의 화소 기준값의 편차를 줄이며 동시 노출된 화소값을 사용함으로써 시모스 이미지 센서의 촬상 이미지를 최적화하도록 한 동시 노출이 적용 가능한 시모스 이미지 센서의 화소 구조에 관한 것이다.The present invention relates to a pixel structure of a CMOS image sensor, and more particularly, a simultaneous exposure to optimize a picked-up image of a CMOS image sensor by reducing the deviation of the pixel reference value of each row and using the simultaneously exposed pixel values. The pixel structure of a CMOS image sensor is related.

최근에 들어 이동통신단말기는 단순히 음성만을 전달하는 이동통신단말기에 서 디지털 카메라 모듈이 장착된 이동통신단말기로 발전하고 있다. 상기 디지털 카메라 모듈은 촬상부로서 시모스 이미지 센서(CMOS image sensor)를 주로 사용한다.Recently, a mobile communication terminal has developed from a mobile communication terminal that merely delivers voice to a mobile communication terminal equipped with a digital camera module. The digital camera module mainly uses a CMOS image sensor as an imaging unit.

종래의 시모스 이미지 센서의 화소(10)는 도 1에 도시된 바와 같이, 리셋 트랜지스터(TR), 셀렉트 트랜지스터(TS), 수광부인 포토다이오드(PD) 및 액세스 트랜지스터(TA)로 구성된다.As illustrated in FIG. 1, the pixel 10 of the conventional CMOS image sensor includes a reset transistor T R , a select transistor T S , a photodiode PD serving as a light receiving unit, and an access transistor T A. .

이와 같이 구성된 시모스 이미지 센서의 화소(10)는, 제1 단계에서, 리셋 트랜지스터(TR)의 턴온을 위한 레벨의 리셋신호(SR)가 리셋 트랜지스터(TR)의 게이트에 인가됨에 따라 리셋 트랜지스터(TR)가 턴온하므로 리셋 트랜지스터(TR)의 소스 노드 전위가 VDD로 상승한다. 이렇게 함으로써 초기화가 완료되며 이때 기준값을 검출하게 된다. 제2 단계에서, 수광부인 포토다이오드(PD)에 광이 입사하면, 전자정공쌍(EHP: electron hole pair)이 입사 광의 양에 비례하여 생성함으로써 신호전하를 형성한다. 제3 단계에서, 리셋 트랜지스터(TR)의 소스 노드(또는 셀렉트 트랜지스터(TS)의 게이트 바이어스 노드)의 전위가 상기 생성된 신호전하의 양에 비례하여 변화한다. 제4 단계에서, 셀렉트 트랜지스터(TS)의 게이트 바이어스가 상기 신호전하의 양에 따라 변화하면, 결과적으로 셀렉트 트랜지스터(TS)의 소스 노드(또는 액세스 트랜지스터(TA)의 드레인 노드)의 전위가 변화한다. 제5 단계에서, 액세스 트랜지스터(TA)가 턴온 상태가 되면, 데이터가 컬럼라인으로 독출된다. 제6 단계에서, 제1 단계 내지 제5 단계의 과정이 반복 진행된다.Pixel 10 of such a configuration CMOS image sensor, in a first step, the reset as applied to the gate of the reset transistor (T R) a reset signal (S R) a reset transistor (T R) of the level for turn-on of Since the transistor T R is turned on, the source node potential of the reset transistor T R rises to VDD. This completes initialization and detects the reference value. In the second step, when light is incident on the photodiode PD, which is a light receiving unit, an electron hole pair (EHP) is generated in proportion to the amount of incident light to form signal charges. In a third step, the potential of the source node of the reset transistor T R (or the gate bias node of the select transistor T S ) changes in proportion to the generated signal charge. In a fourth step, the select transistor when the gate bias (T S) changes according to the amount of the signal charge, the potential of resulting in the select transistor source node (or access transistor (drain node of T A)) of the (T S) Changes. In a fifth step, when the access transistor T A is turned on, data is read into the column line. In the sixth step, the processes of the first to fifth steps are repeated.

이와 같은 종래의 롤링 셔터(rolling shutter) 방식은 이미지 위에 있는 행에서부터 시작하여 그 아래에 있는 행의 순서로 한 행씩 순차적으로 리셋(reset)하고, 일정 시간의 경과 후에 리셋 과정과 동일한 방법으로 이미지 위에 있는 행에서부터 시작하여 그 아래에 있는 행의 순서로 한 행씩 순차적으로 화소값을 읽어온다. 한 행이 리셋되는 시간과 화소 값이 읽혀지는 시간 차이가 노출 조정에 사용하는 집적시간(integration time)이다. 롤링 셔터 방식을 사용하는 시모스 이미지 센서에서는 상기 시간 간격을 조정하여 짧게는 한 행을 읽어오는 집적시간부터 길게는 수 프레임(frame)을 읽어오는 집적시간을 얻을 수가 있다.Such a conventional rolling shutter method sequentially resets the rows one by one in the order of the rows above the image, starting with the rows above the image, and after the predetermined time has elapsed over the image in the same manner as the reset process. The pixel values are read one by one in the order of the row starting with the row below it. The difference between the time that a row is reset and the time that pixel values are read is the integration time used for exposure adjustment. In the CMOS image sensor using a rolling shutter method, an integration time of reading a few frames from an integration time of a short row can be obtained by adjusting the time interval.

그러나, 종래의 롤링 셔터 방식을 사용하므로 행마다 리셋하는 시간이 다르므로 각 행의 기준값의 변동이 발생하였고, 또한 첫 번째 행에서부터 시작하여 마지막 행까지 화소값을 읽어오는 동안 대상 물체가 빠르게 움직일 경우, 흐림(blurring) 현상이 발생하였다. 왜냐하면, 위쪽에 있는 행의 화소 값이 아래쪽에 있는 행의 화소 값보다 먼저 읽혀지기 때문에 빠르게 움직인 대상 물체의 아래쪽이 움직이는 방향으로 기울어지는 흐림(blurring) 현상이 발생하는 것이다.However, because the conventional rolling shutter method uses a different reset time for each row, there is a variation in the reference value of each row. Also, if the object moves rapidly while reading pixel values from the first row to the last row, , Blurring phenomenon occurred. Because the pixel value of the upper row is read before the pixel value of the lower row, blurring phenomenon occurs in which the lower side of the fast moving object is tilted in the moving direction.

따라서, 본 발명의 목적은 프레임 리셋 신호와 스토리지 트랜지스터를 사용함으로써 화소 기준값의 변동을 줄이고, 동시 노출된 화소값을 사용함으로써 시모스 이미지 센서에서 촬상한 이미지를 최적화하는데 있다.Accordingly, an object of the present invention is to reduce the variation of the pixel reference value by using the frame reset signal and the storage transistor, and to optimize the image captured by the CMOS image sensor by using the simultaneously exposed pixel value.

이와 같은 목적을 달성하기 위한 본 발명에 의한 동시 노출이 적용 가능한 시모스 이미지 센서의 화소 구조는, 리셋 트랜지스터, 셀렉트 트랜지스터, 포토다이오드, 액세스 트랜지스터를 포함하는 시모스 이미지 센서의 화소 구조에 있어서, 상기 리셋 트랜지스터가 프레임 리셋 트랜지스터로 대체되고, 상기 셀렉트 트랜지스터와 상기 액세스 트랜지스터 사이에 추가로 설치된 프레임 스토리지 트랜지스터를 포함하며, 상기 프레임 리셋 트랜지스터에 인가되는 프레임 리셋 신호를 이용하여 한 프레임을 구성하는 모든 화소를 동시에 리셋하고, 상기 프레임 스토리지 트랜지스터에 인가되는 프레임 스토리지 신호를 이용하여 한 프레임을 구성하는 모든 화소를 동시에 노출하고 동시에 저장하는 것을 특징으로 한다.The pixel structure of the CMOS image sensor to which the simultaneous exposure according to the present invention can be applied to achieve the above object includes the reset transistor in the pixel structure of the CMOS image sensor including a reset transistor, a select transistor, a photodiode, and an access transistor. Is replaced by a frame reset transistor, and further includes a frame storage transistor provided between the select transistor and the access transistor, and simultaneously resets all pixels constituting one frame by using a frame reset signal applied to the frame reset transistor. And, by using the frame storage signal applied to the frame storage transistor, all the pixels constituting a frame are simultaneously exposed and simultaneously stored.

이하, 본 발명에 의한 동시 노출이 적용 가능한 시모스 이미지 센서의 화소 구조를 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a pixel structure of a CMOS image sensor to which simultaneous exposure according to the present invention is applicable will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 동시 노출이 적용 가능한 시모스 이미지 센서의 화소 구조를 나타낸 등가회로도이다.2 is an equivalent circuit diagram illustrating a pixel structure of a CMOS image sensor to which simultaneous exposure according to the present invention is applicable.

도 2를 참조하면, 본 발명의 시모스 이미지 센서의 화소(20)는 셀렉트 트랜지스터(TS)와 액세스 트랜지스터(TA) 사이에 프레임 스토리지 트랜지스터(TFS)가 추가로 설치되고, 프레임 리셋 트랜지스터(TFR)가 도 1의 리셋 트랜지스터(TR)를 대체 한 것을 제외하면, 도 1의 화소와 동일한 구조로 구성된다.2, in the pixel 20 of the CMOS image sensor of the present invention, a frame storage transistor T FS is further provided between the select transistor T S and the access transistor T A , and the frame reset transistor ( T FR ) has the same structure as the pixel of FIG. 1 except that the reset transistor T R of FIG. 1 is replaced.

여기서, 프레임 리셋 트랜지스터(TFR)의 게이트에 프레임 리셋 신호(SFR)가 인가되고, 프레임 스토리지 트랜지스터(TFS)의 게이트에 프레임 스토리지 신호(SFS)가 인가되고, 액세스 트랜지스터(TA)의 게이트에 액세스 신호(SA)가 인가된다.Here, the frame reset signal S FR is applied to the gate of the frame reset transistor T FR , the frame storage signal S FS is applied to the gate of the frame storage transistor T FS , and the access transistor T A is applied. The access signal S A is applied to the gate of.

또한, 프레임 리셋 트랜지스터(TFR)의 턴온/턴오프를 위한 신호, 즉 프레임 리셋 신호(SFR)가 프레임을 구성하는 모든 화소(20)를 동시에 리셋하므로 이렇게 획득한 기준값은, 종래의 롤링 셔터 방식에서 나타났던 행간에 발생하는 기준값 편차를 줄여준다.In addition, since the signal for turning on / turning off the frame reset transistor T FR , that is, the frame reset signal S FR simultaneously resets all the pixels 20 constituting the frame, the reference value thus obtained is a conventional rolling shutter. It reduces the deviation of the reference value that occurs between rows that appeared in the method.

한편, 설명의 편의상, 도 2에 1개의 화소(20)만이 존재하는 것처럼 도시되어 있으나, 실제로는 복수개의 화소(20)가 존재한다. Meanwhile, for convenience of description, although only one pixel 20 is illustrated in FIG. 2, a plurality of pixels 20 exist in reality.

이와 같이 구성된 본 발명의 시모스 이미지 센서의 화소(20)에서는, 제1 단계에서, 프레임 리셋 트랜지스터(TFR)의 턴온을 위한 레벨의 리셋신호(SFR)가 프레임 리셋 트랜지스터(TFR)의 게이트에 인가됨에 따라 프레임 리셋 트랜지스터(TFR)가 턴온하면서 프레임 리셋 트랜지스터(TFR)의 소스 노드 전위가 VDD로 상승한다. 이렇게 함으로써 초기화가 완료되며 이때 기준값을 검출하게 된다.In the pixels 20 of the CMOS image sensor of the present invention configured as described, the gate of the first step, frame reset transistor (T FR), a reset signal (S FR), the frame reset transistor (T FR) of the level for turn-on of as applied in accordance with the frame reset transistor (T FR) is turned on, the potential rises to VDD, the source node of the frame, a reset transistor (T FR). This completes initialization and detects the reference value.

프레임 리셋 트랜지스터(TFR)의 턴온/턴오프를 위한 프레임 리셋 신호(SFR)가 한 프레임을 구성하는 모든 화소(20)를 동시에 리셋하므로 이렇게 획득한 기준값 은, 종래의 롤링 셔터 방식에서 나타났던 행간에 발생하는 화소 기준값 편차를 줄인다.Since the frame reset signal S FR for turning on / turning off the frame reset transistor T FR simultaneously resets all the pixels 20 constituting one frame, the reference value thus obtained is obtained in the conventional rolling shutter method. Reduce the pixel reference value deviation occurring between lines.

제2 단계에서, 화소(20)의 외부로부터 수광부인 포토다이오드(PD)에 광이 입사하면, 전자정공쌍(EHP)이 입사 광의 양에 비례하여 생성함으로써 신호전하를 형성한다.In the second step, when light is incident on the photodiode PD, which is a light receiving unit, from outside of the pixel 20, the electron hole pairs EHP are generated in proportion to the amount of incident light to form signal charges.

제3 단계에서, 프레임 리셋 트랜지스터(TFR)의 소스 노드(또는 셀렉트 트랜지스터(TS)의 게이트 바이어스 노드)의 전위가 상기 생성된 신호전하의 양에 비례하여 변화한다.In a third step, the potential of the source node of the frame reset transistor T FR (or the gate bias node of the select transistor T S ) changes in proportion to the generated signal charge.

제4 단계에서, 셀렉트 트랜지스터(TS)의 게이트 바이어스가 상기 신호전하의 양에 따라 변화하면, 결과적으로 셀렉트 트랜지스터(TS)의 소스 노드(또는 액세스 트랜지스터(TA)의 드레인 노드)의 전위가 변화한다.In a fourth step, the select transistor when the gate bias (T S) changes according to the amount of the signal charge, the potential of resulting in the select transistor source node (or access transistor (drain node of T A)) of the (T S) Changes.

제5 단계에서, 원하는 집적시간(integration time)만큼 노출을 준 후, 프레임 스토리지 트랜지스터(TFS)를 턴온시켜 포토다이오드(PD)에서 생성된 전하를 프레임 스토리지 트랜지스터(TFS)에 저장한다. 이때 프레임 스토리지 트랜지스터(TFS)의 턴온/턴오프를 위한 신호인 프레임 스토리지 신호(SFS)는 프레임 리셋 트랜지스터(TFR)의 턴온/턴오프를 위한 신호인 프레임 리셋 신호(SFR)와 마찬가지로 프레임을 구성하는 모든 화소(20)에 동시에 인가된다. 프레임 리셋 신호(SFR)가 프레임 내의 모든 화소(20)에 동시에 인가되면서 기준값의 편차를 줄였다면, 프레임 스토리지 신호(SFS)가 모든 화소(20)에 동시에 인가됨으로써 한 프레임을 구성하는 화소가 동시에 노출되고 동시에 저장된다. 따라서, 본 발명은 종래의 롤링 셔터 방식에서 나타났던 흐림(blurring) 현상을 해소할 수가 있다.In a fifth step, after exposure by a desired integration time, the frame storage transistor T FS is turned on to store charges generated in the photodiode PD in the frame storage transistor T FS . At this time, as in the frame storage transistor (T FS) in the frame storage signal (S FS) signal for turn-on / turn-off of the frame, a reset transistor (T FR) of frame reset signal (S FR) signal for turn-on / turn-off of the It is applied simultaneously to all the pixels 20 constituting the frame. If the frame reset signal S FR is simultaneously applied to all the pixels 20 in the frame to reduce the deviation of the reference value, the frame storage signal S FS is applied to all the pixels 20 simultaneously, thereby providing the pixels constituting one frame. It is simultaneously exposed and stored at the same time. Therefore, the present invention can solve the blurring phenomenon which has appeared in the conventional rolling shutter method.

제6단계에서, 프레임 스토리지 트랜지스터(TFS)에 저장되어 있는 전하는 종래의 방법과 마찬가지로 한 행씩 순차적으로 그 값을 읽혀진다. 즉, 액세스 트랜지스터(TA)가 턴온 상태가 되면, 데이터가 컬럼라인으로 독출된다. In the sixth step, the electric charge stored in the frame storage transistor T FS is sequentially read out, one row at a time, as in the conventional method. That is, when the access transistor T A is turned on, data is read into the column line.

이상에서 설명한 바와 같이, 본 발명에 의한 동시 노출이 적용 가능한 시모스 이미지 센서의 화소 구조는 프레임 리셋 트랜지스터, 셀렉트 트랜지스터, 포토다이오드 및 액세스 트랜지스터를 포함하고, 셀렉트 트랜지스터와 액세스 트랜지스터 사이에 설치된 프레임 스토리지 트랜지스터를 더 포함하여 구성된다. 따라서, 한 프레임을 구성하는 모든 화소의 프레임 리셋 트랜지스터에 동시에 프레임 리셋 신호를 인가함으로써 행간의 화소 기준값의 편차를 줄일 수가 있다. 또한, 한 프레임을 구성하는 모든 화소의 스토리지 트랜지스터에 동시에 프레임 스토리지 신호를 인가함으로써 한 프레임을 구성하는 화소를 동시에 노출시키고 동시에 저장하여 시모스 이미지 센서의 노출로부터 발생하는 노이즈 요소를 줄이고 나아가 촬상 이미지를 최적화할 수가 있다.As described above, the pixel structure of the CMOS image sensor to which the simultaneous exposure according to the present invention is applicable includes a frame storage transistor including a frame reset transistor, a select transistor, a photodiode and an access transistor, and a frame storage transistor provided between the select transistor and the access transistor. It is configured to include more. Therefore, by applying the frame reset signal to the frame reset transistors of all the pixels constituting one frame at the same time, the deviation of the pixel reference value between the lines can be reduced. In addition, by simultaneously applying the frame storage signal to the storage transistors of all the pixels constituting the frame, the pixels constituting the frame are simultaneously exposed and simultaneously stored, thereby reducing the noise component generated from the exposure of the CMOS image sensor and further optimizing the captured image. You can do it.

한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .

이와 같은 변형은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되어서는 안되며, 본 발명의 첨부된 특허청구의 범위 안에 속한다 해야 할 것이다.Such modifications should not be individually understood from the technical spirit or viewpoint of the present invention, but should fall within the scope of the appended claims of the present invention.

Claims (1)

리셋 트랜지스터, 셀렉트 트랜지스터, 포토다이오드, 액세스 트랜지스터를 포함하는 시모스 이미지 센서의 화소 구조에 있어서,In the pixel structure of a CMOS image sensor including a reset transistor, a select transistor, a photodiode, and an access transistor, 상기 리셋 트랜지스터가 프레임 리셋 트랜지스터로 대체되고, 상기 셀렉트 트랜지스터와 상기 액세스 트랜지스터 사이에 추가로 설치된 프레임 스토리지 트랜지스터를 포함하며,The reset transistor is replaced with a frame reset transistor and includes a frame storage transistor further installed between the select transistor and the access transistor, 상기 프레임 리셋 트랜지스터에 인가되는 프레임 리셋 신호를 이용하여 한 프레임을 구성하는 모든 화소를 동시에 리셋하고,Simultaneously reset all pixels constituting one frame by using a frame reset signal applied to the frame reset transistor; 상기 프레임 스토리지 트랜지스터에 인가되는 프레임 스토리지 신호를 이용하여 한 프레임을 구성하는 모든 화소를 동시에 노출하고 동시에 저장하는 것을 특징으로 하는 동시 노출이 적용 가능한 시모스 이미지 센서의 화소 구조.And simultaneously storing and simultaneously storing all pixels constituting one frame by using a frame storage signal applied to the frame storage transistor.
KR1020060045217A 2006-05-19 2006-05-19 Pixel structure for cmos image sensor with simultaneous exposure being applicable KR20070111857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060045217A KR20070111857A (en) 2006-05-19 2006-05-19 Pixel structure for cmos image sensor with simultaneous exposure being applicable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060045217A KR20070111857A (en) 2006-05-19 2006-05-19 Pixel structure for cmos image sensor with simultaneous exposure being applicable

Publications (1)

Publication Number Publication Date
KR20070111857A true KR20070111857A (en) 2007-11-22

Family

ID=39090603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060045217A KR20070111857A (en) 2006-05-19 2006-05-19 Pixel structure for cmos image sensor with simultaneous exposure being applicable

Country Status (1)

Country Link
KR (1) KR20070111857A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836676B2 (en) 2009-08-10 2014-09-16 Samsung Display Co., Ltd. Sensing circuit and display apparatus including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836676B2 (en) 2009-08-10 2014-09-16 Samsung Display Co., Ltd. Sensing circuit and display apparatus including the same

Similar Documents

Publication Publication Date Title
JP6541523B2 (en) Imaging device, imaging system, and control method of imaging device
US10356333B2 (en) Image pickup apparatus and image pickup system with increased saturation charge quantity of pixels
US10009560B2 (en) Imaging device for controlling signal charge
JP4771535B2 (en) Imaging apparatus and control method
KR101666225B1 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
KR101340112B1 (en) Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
KR100834424B1 (en) Image sensor
JP4931233B2 (en) Imaging apparatus and processing method thereof
US20060237721A1 (en) Solid-state image pickup device, driving method for solid-state image pickup device, and image pickup apparatus
US9794497B2 (en) Solid-state imaging device controlling read-out of signals from pixels in first and second areas
US9118851B2 (en) High dynamic range image sensor read out architecture
JP6413401B2 (en) Solid-state image sensor
JP6734649B2 (en) IMAGING DEVICE, IMAGING SYSTEM, AND METHOD OF CONTROLLING IMAGING DEVICE
JP2014078870A (en) Solid-state imaging element and imaging apparatus
US8629923B2 (en) Solid-state imaging element and camera system that determine in which horizontal read period a dummy pixel section is to be shuttered
CN100469110C (en) Amplifying solid camera shoot device
TWI520605B (en) Solid-state imaging device
JP6134979B2 (en) Solid-state imaging device and imaging apparatus
JP2017055320A (en) Imaging apparatus, imaging system and control method for imaging apparatus
JP6676317B2 (en) Imaging device and imaging system
KR20070111857A (en) Pixel structure for cmos image sensor with simultaneous exposure being applicable
JP2011176762A (en) Solid-state imaging device and camera
JP2002320141A (en) Solid-state imaging device and imaging method
JP2010263443A (en) Solid-state image pickup device
JP2011142592A (en) Solid-state image pickup element, and driving method of solid-state image pickup element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application