KR20070110972A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20070110972A
KR20070110972A KR1020060043696A KR20060043696A KR20070110972A KR 20070110972 A KR20070110972 A KR 20070110972A KR 1020060043696 A KR1020060043696 A KR 1020060043696A KR 20060043696 A KR20060043696 A KR 20060043696A KR 20070110972 A KR20070110972 A KR 20070110972A
Authority
KR
South Korea
Prior art keywords
electrodes
dielectric layer
electrode
address
phosphor layer
Prior art date
Application number
KR1020060043696A
Other languages
English (en)
Other versions
KR100784517B1 (ko
Inventor
박윤섭
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060043696A priority Critical patent/KR100784517B1/ko
Publication of KR20070110972A publication Critical patent/KR20070110972A/ko
Application granted granted Critical
Publication of KR100784517B1 publication Critical patent/KR100784517B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/26—Address electrodes
    • H01J2211/265—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 기판, 기판상에 형성되는 유전체 층, 유전체 층 상부에 형성되는 전극 및 전극을 덮도록 유전체 층 상부에 형성되는 격벽을 포함하는 것을 특징으로 한다.
본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 개선함으로써, 전극의 변색을 방지하여 방전 효율이 향상되는 효과가 있다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1a 및 도 1b는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 2a는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 어드레스 전극을 설명하기 위한 도면이다.
도 2b는 도 2a의 평면도면이다.
도 3은 본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널의 어드레스 전극을 설명하기 위한 도면이다.
도 4는 본 발명의 또 다른 실시 예에 따른 플라즈마 디스플레이 패널의 어드레스 전극을 설명하기 위한 도면이다.
도 5는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 후면 기판 제조 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.
도 7은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작을 상세히 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
111 : 후면 기판 112 : 격벽
113, 113a, 113b, 113c, 113d, 113e, 113f : 어드레스 전극
114 : 형광체 층 115 : 유전체 층
본 발명은 디스플레이 패널에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel)은 전면 기판과 후면 기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충전되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)및 가시광선을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하고, 대형화가 가능하며, 고화질을 구현할 수 있어 차세대 표시장치로서 각광받고 있다.
한편, 방전시 발생하는 가시광선은 전방향에 걸쳐 투과, 반사, 흡수, 회절 메카니즘에 의해 산란 될 수 있으며, 이러한 방전을 발생시키는 전극들 중 후면 기판에 형성되는 전극은 후면 기판의 일부 성분과 전극의 일부 성분이 반응하여 전극이 변색이 될 수 있다. 이와 같이, 전극이 변색되면, 저항값이 점점 증가하여 방전 효율이 저하되는 문제점이 발생하였다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로 플라즈마 디스플레이 패널 구조를 개선하여 방전 효율과 휘도가 향상되는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
또한, 본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로 플라즈마 디스플레이 패널 구조를 개선하여 제조 비용이 절감된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 기판, 기판상에 형성되는 유전체 층, 유전체 층 상부에 형성되는 전극 및 전극을 덮도록 유전체 층 상부에 형성되는 격벽을 포함하는 것을 특징으로 한다.
또한, 기판은 소다 라임 글라스로 형성되는 것을 특징으로 한다.
또한, 유전체 층은 백색 계열의 색을 갖는 것을 특징으로 한다.
또한, 전극은 격벽과 유전체 층의 사이에서 적어도 하나 이상으로 형성되는 것을 특징으로 한다.
또한, 전극은 격벽과 유전체 층의 사이에서 격벽의 가장 자리에 배치되는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널을 더욱 상세히 설명하고자 한다.
도 1a 및 도 1b는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.
먼저, 도 1a를 살펴보면 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 전극(Electrode), 바람직하게는 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 형성되는 전면 기판(101)을 포함하는 전면 패널(100)과, 전술한 스캔 전극(102, Y) 및 서스테인 전극(103, Z)과 교차하는 전극, 바람직하게는 어드레스 전극(113, X)이 형성되는 후면 기판(111)을 포함하는 후면 패널(110)이 합착하여 이루어진다.
여기서, 전면 기판(101) 상에 형성되는 전극, 바람직하게는 스캔 전극(102, Y)과 서스테인 전극(103, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
스캔 전극(102, Y)과 서스테인 전극(103, Z)이 형성된 전면 기판(101)의 상부에는 스캔 전극(102, Y)과 서스테인 전극(103, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(104)이 형성된다.
상부 유전체 층(104)은 스캔 전극(102, Y) 및 서스테인 전극(103, Z)의 방전 전류를 제한하며 스캔 전극(102, Y)과 서스테인 전극(103, Z) 간을 절연시킨다.
상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성된다. 이러한 보호 층(105)은 산화마그네슘(MgO) 등이 포함된 재료를 상부 유전체 층(104) 상부에 증착하는 방법 등을 통해 형성된다.
한편, 후면 기판(111)의 상부에는 유전체 층이 형성된다. 바람직하게는 하부 유전체 층(115)이 형성된다.
이러한 하부 유전체 층(115)의 상부에 전극, 바람직하게는 방전 셀에 데이터 신호를 공급하는 어드레스 전극(113, X)이 형성된다. 이에 따라, 후면 기판(111)과 어드레스 전극(113, X)은 하부 유전체 층(115)에 의해 직접 닿지 않게 된다. 따라서 하부 유전체 층(115)은 후면 기판 상부에 형성되어 어드레스 전극(113, X)이 후면 기판(111)과 닿아 발생하는 전극 변색을 방지한다.
예를 들어, 은(Ag) 등이 포함된 재료로 구성된 어드레스 전극(113, X)과 글라스로 구성된 후면 기판인 경우에 이러한 글라스에는 나트륨(Na) 등의 재료가 포함될 가능성이 있다. 어드레스 전극(113, X)의 성분 중 하나인 Ag+ 이온과 후면 기판(111)의 성분 중 하나인 Na+ 이온이 서로 반응할 수 있어 전극이 변색 될 수 있는데, 이를 방지하기 위해 후면 기판(111) 상부에 하부 유전체 층(115)이 형성되고 하부 유전체 층(115) 상부에 어드레스 전극(113, X)이 형성되는 것이다.
또한, 하부 유전체 층(115) 상부에 형성되는 어드레스 전극(113, X) 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type) 또는 웰 타입(Well Type) 등의 격벽(112)이 형성된다. 게다가 어드레스 전극(113, X) 상부에 형성된 격벽(112)은 어드레스 전극(113, X)들 간을 절연시킬 뿐만 아니라 형광체 층(114)을 어드레스 전극(113, X)으로부터 보호한다.
이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에는 방전 셀이 형성된 다.
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 플라즈마 디스플레이 패널은 스캔 전극(102, Y), 서스테인 전극(103, Z) 또는 어드레스 전극(113, X) 중 적어도 하나 이상의 전극으로 구동 전압이 공급되면, 격벽(112)에 의해 구획된 방전 셀 내에서 방전이 발생한다.
그러면, 방전 셀 내에 채워진 방전 가스에서 진공 자외선이 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체 층(114)에 가해진다. 그러면, 형광체 층(114)에서 소정의 가시광선이 발생하고, 이렇게 발생한 가시광선이 상부 유전체 층(104)이 형성된 전면 기판(101)을 통해 외부로 방출되고, 이에 따라 전면 기판(101)의 외부 면에 소정의 영상이 표시된다.
한편, 여기 도 1a의 설명에서는 스캔 전극(102, Y) 및 서스테인 전극(103, Z)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 스캔 전극(102, Y) 또는 서스테인 전극(103, Z) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 1b를 참조하여 살펴보면 다음과 같다.
도 1b를 살펴보면, 스캔 전극(102, Y)과 서스테인 전극(103, Z)은 각각 두 개의 층(Layer)으로 이루어질 수 있다.
특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 스캔 전극(102, Y)과 서스테인 전극(103, Z)은 불투명한 은(Ag) 재질의 버스 전극(102b, 103b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(102a, 103a)을 포함하는 것이 바람직하다.
이와 같이, 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 투명 전극(102a, 103a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.
아울러, 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 버스 전극(102b, 103b)을 포함하도록 하는 이유는, 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 투명 전극(102a, 103a)만을 포함하는 경우에는 투명 전극(102a, 103a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(102a, 103a)의 낮은 전기 전도도를 보상하기 위해서이다.
이상의 도 1a 및 도 1b에서는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널만을 도시하고 설명한 것으로서, 본 발명이 도 1a 및 도 1b와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 도 1a 및 도 1b의 플라즈마 디스플레이 패널에는 상부 유전체 층(104) 및 하부 유전체 층(115)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(104) 및 하부 유전체 층(115) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
다음, 플라즈마 디스플레이 패널의 어드레스 전극에 대해 더욱 자세히 알아보면 다음 도 2a 및 도 2b와 같다.
도 2a는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 어드레스 전극을 설명하기 위한 도면이다.
도 2a를 살펴보면, 본 발명의 일실시 예에 따른 후면 기판(111)의 상부에는 하부 유전체 층(115)이 형성된다. 하부 유전체 층(115)의 상부에 전극, 바람직하게는 방전 셀에 데이터 신호를 공급하는 어드레스 전극(113, X)이 형성된다. 이에 따라, 후면 기판(111)과 어드레스 전극(113, X)은 하부 유전체 층(115)에 의해 직접 닿지 않게 된다.
또한, 하부 유전체 층(115) 상부에 형성되는 어드레스 전극(113, X) 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(112)이 형성된다. 게다가 어드레스 전극(113, X) 상부에 형성된 격벽(112)은 어드레스 전극(113, X)들 간을 절연시킬 뿐만 아니라 어드레스 전극(113, X)과 형광체 층(114)이 직접 닿지 않게 하여 방전시 발생 될 수 있는 형광체 층(114) 파괴 현상을 방지하여 형광체 층(114)을 보호할 수 있다.
또한, 격벽(112)에 의해 구획된 방전 셀 내에는 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층(114)이 형성될 수 있으며 이에 한정되지 아니하고 화이트(White : W) 형광체 층(114)이 더 형성될 가능성도 있다.
이러한 격벽(112)에 의해 덮여지는 어드레스 전극(113, X)은 서로 연결될 수 있다. 일 예를 들어, 적색(R) 형광체 층(114)과 녹색(G) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)은 적어도 한 개 이상의 어드레스 전극(113, X)을 덮고 있으며, 녹색(G) 형광체 층(114)과 청색(B) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)도 적어도 한 개 이상의 어드레스 전극(113, X)을 덮고 있으며, 청색(B) 형광체 층(114)과 적색(R) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)도 두 개의 어드레스 전극(113, X)을 덮고 있을 수 있다.
이와 같이 형성되는 어드레스 전극(113, X)은 각각의 형광체 층(114)을 중심으로 해서 동일한 색깔을 가지는 형광체 층(114)과 가까운 어드레스 전극(113, X)이 연결될 수 있다. 다시 말해, 녹색(G) 형광체 층(114)을 중심으로 보면, 적색(R) 형광체 층(114)과 녹색(G) 형광체 층(114)을 사이에 있는 격벽(112)의 두 개 어드레스 전극(113, X) 중 녹색 형광체 층(114)과 가까운 어드레스 전극(113, X)과 녹색(G) 형광체 층(114)과 청색(B) 형광체 층(114)을 사이에 있는 격벽(112)의 두 개 어드레스 전극(113, X) 중 녹색 형광체 층(114)과 가까운 어드레스 전극(113, X)이 서로 연결될 수 있다. 적색(R) 형광체 층(114)과 청색(B) 형광체 층(114)도 이와 같다.
이와 같이, 어드레스 전극(113, X)이 연결되는 이유는 어드레스 전극(113, X)로 공급되는 데이터를 보다 형광체 층(114)을 감싸며 공급하게 하여 전면 기판(미도시)에 형성된 스캔 전극(미도시)과 서스테인 전극(미도시)과의 방전을 보다 효율적으로 하기 위해서이다.
도 2a에서는 도 1a 및 도 1b와 중복된 설명은 생략하기로 한다.
이러한 도 2a의 평면도를 나타내면 다음 도 2b와 같다. 도 2b를 살펴보면, 어드레스 전극(113, X)이 방전 셀을 중심으로 해서 서로 연결될 수 있다. 도 2b에서는 어드레스 전극(113, X)이 격벽(112)에 위해 구획 되어진 방전 셀을 중심으로 해서 앞뒤 부분에서 서로 연결되는 것이 바람직하나 이에 한정되지 아니하고 방전 셀의 앞 부분에서만 연결될 수도 있고, 방전 셀의 뒤 부분에서만 연결될 수도 있다. 어드레스 전(113, X)극이 적어도 한번 이상만 연결되면 되는 것이다.
또한, 도 2a 및 도 2b에서는 어드레스 전극(113, X)이 연결되어 형성되는 것을 도시하였지만 이에 한정되지 아니하고 어드레스 전극(113, X)이 연결되지 아니하고 어드레스 전극(113, X)에 동일한 신호가 같이 공급되어 방전이 될 가능성도 있을수 있다.
또한, 여기서는 스트라이프 타입(Stripe Type)을 나타내고 있으나 이에 한정되지 아니하고 웰 타입(Well Type)도 가능하다.
이와 같이 형성되는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 어드레스 전극을 다양하게 변화하면 다음 도 3 및 도 4와 같다.
도 3은 본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널의 어드레스 전극을 설명하기 위한 도면이다.
먼저, 도 3의 (a)를 살펴보면, 본 발명의 다양한 실시 예에 따른 후면 기판(111)의 상부에는 하부 유전체 층(115)이 형성된다. 하부 유전체 층(115) 상부에 는 어드레스 전극(113a)이 형성된다. 또한, 하부 유전체 층(115) 상부에 형성되는 어드레스 전극(113a) 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(112)이 형성된다.
이때, 격벽(112) 하부에 형성되는 어드레스 전극(113a)은 격벽(112)과 유전체 층(115)의 사이에서 하나 이상으로 형성될 수 있고, 도 3의 (a)처럼 어드레스 전극(113a)이 형성된 격벽(112)과 어드레스 전극(113a)이 형성되지 아니한 격벽(112)이 반복되어 형성될 수도 있다.
따라서, 도 2a와 같이 어드레스 전극(113a)이 서로 연결되지 아니하며, 격벽(112)의 가장자리에 배치된 어드레스 전극(113a)이 가장 근접한 거리에 위치한 방전 셀에서 데이터를 공급할 수 있다.
일 예를 들어, 적색(R) 형광체 층(114)과 녹색(G) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)은 적어도 한 개 이상의 어드레스 전극(113a)을 덮고 있으며, 녹색(G) 형광체 층(114)과 청색(B) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)에는 어드레스 전극(113a)이 형성되지 않고, 청색(B) 형광체 층(114)과 적색(R) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)에는 적어도 한 개 이상의 어드레스 전극(113a)을 덮고 있을 수 있다.
이와 같은 경우에, 적색(R) 형광체 층(114)과 가장 근접한 거리에 배치된 어드레스 전극(113a)은 적색(R) 형광체 층(114)이 형성된 방전 셀에 데이터를 공급할 수 있고, 녹색(G) 형광체 층(114)과 가장 근접한 거리에 배치된 어드레스 전극(113a)은 녹색(G) 형광체 층(114)이 형성된 방전 셀에 데이터를 공급할 수 있다. 또한, 녹색(G) 형광체 층(114)과 청색(B) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)에는 어드레스 전극(113a)이 형성되지 않기 때문에 청색(B) 형광체 층(114)이 형성된 방전 셀에서는 다음 격벽(112)에 형성된 어드레스 전극(113a)이 청색(B) 형광체 층(114)과 가장 근접한 거리에 배치되므로 청색(B) 형광체 층(114)이 형성된 방전 셀에 데이터를 공급할 수 있다.
또한, 도 3의 (b)는 도 3의 (a)와 대략 동일한 구조를 가지므로 동일한 설명은 생략하기 한다. 도 3의 (b)가 도 3의 (a)과 다른 점은 어드레스 전극(113b)이 형성되지 아니한 격벽(112)의 폭을 좁게 형성되어도 가능하다. 이는 어드레스 전극(113b)이 형성되지 아니한 격벽(112)의 폭을 좁게 형성하므로 해서 방전이 일어나는 방전 공간을 넓게 할 수 있기 때문이다.
도 3의 (c)을 살펴보면, 본 발명의 다양한 실시 예에 따른 후면 기판(111)의 상부에는 하부 유전체 층(115)이 형성된다. 하부 유전체 층(115) 상부에는 어드레스 전극(113c)이 형성된다. 또한, 하부 유전체 층(115) 상부에 형성되는 어드레스 전극(113c) 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(112)이 형성된다.
이때, 격벽(112) 하부에 형성되는 어드레스 전극(113c)은 격벽(112)과 유전체 층(115)의 사이에서 적어도 하나 이상으로 형성된다. 다시 말해 격벽(112) 하부마다 어드레스 전극(113c)이 하나 이상 형성될 수도 있고, 도 3의 (c)처럼 어드레스 전극(113c)이 격벽 하부에 한 개씩만 형성될 수도 있다. 따라서, 격벽(112)의 가장자리에 배치된 어드레스 전극(113c)이 가장 근접한 거리에 위치한 방전 셀에서 데이터를 공급할 수 있다.
일 예를 들어, 적색(R) 형광체 층(114)과 녹색(G) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)은 한 개의 어드레스 전극(113c)을 덮고 있으며, 녹색(G) 형광체 층(114)과 청색(B) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)에도 한 개의 어드레스 전극(113c)을 덮고 있으며, 청색(B) 형광체 층(114)과 적색(R) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112)에도 한 개의 어드레스 전극(113c)을 덮고 있을 수 있다.
이와 같은 경우에, 적색(R) 형광체 층(114)과 가장 근접한 거리에 배치된 어드레스 전극(113c)은 적색(R) 형광체 층(114)이 형성된 방전 셀에 데이터를 공급할 수 있는데, 이는 어드레스 전극(113c)이 격벽(112)의 가장자리에 위치하고 녹색(G) 형광체 층(114)보다 적색(R) 형광체 층(114)의 방전 셀에 치우쳐 있기 때문이다. 따라서, 녹색(G) 형광체 층(114)과 가장 근접한 거리에 배치된 어드레스 전극(113c)은 녹색(G) 형광체 층(114)이 형성된 방전 셀에 데이터를 공급할 수 있고, 청색(B) 형광체 층(114)과 가장 근접한 거리에 배치된 어드레스 전극(113c)은 청색(B) 형광체 층(114)이 형성된 방전 셀에 데이터를 공급할 수 있는 것이다.
지금까지는 어드레스 전극이 격벽과 유전체 층 사이에 형성되는 것은 설명하였으나 어드레스 전극이 격벽 내에 형성되어도 가능하며 이에 대한 설명은 다음 도 4와 같다.
도 4는 본 발명의 또 다른 실시 예에 따른 플라즈마 디스플레이 패널의 어드레스 전극을 설명하기 위한 도면이다.
먼저, 도 4의 (a)를 살펴보면, 본 발명의 일실시 예에 따른 후면 기판(111)의 상부에는 하부 유전체 층(115)이 형성된다. 하부 유전체 층(115) 상부에 방전 셀을 구획하기 위한 격벽(112)이 형성되는데 격벽(112)이 전부 형성되는 것이 아니라 격벽(112)의 일부만 형성된다. 이와 같이 형성된 격벽(112) 상부에 어드레스 전극(113d)이 형성된다.
이때, 격벽(112) 일부의 상부에 형성되는 어드레스 전극(113d)은 적어도 하나 이상으로 형성된다. 다시 말해 격벽(112)마다 어드레스 전극(113d)이 형성될 수도 있고, 하나의 격벽에(112) 두 개 이상의 어드레스 전극(113d)이 형성될 수도 있다.
또한, 어드레스 전극(113d) 상부에 다시 격벽(112)이 형성된다. 이러한 격벽(112)은 격벽(112) 내에 형성되는 어드레스 전극(113d)들 간을 절연시킬 뿐만 아니라 어드레스 전극(113d)과 형광체 층(114)이 직접 닿지 않게 하여 방전시 발생 될 수 있는 형광체 층(114) 파괴 현상을 방지하여 형광체 층(114)을 보호할 수 있다.
또한, 격벽(112)에 의해 구획된 방전 셀 내에는 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층(114)이 형성될 수 있다.
이러한 격벽(112) 내에 형성되는 어드레스 전극(113d)에 대해서는 앞에서 충분히 설명하였으므로 여기서는 생략하기로 한다. 도 4의 (a)의 일 예를 들어 간단하게 설명하면, 적색(R) 형광체 층(114)과 녹색(G) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112) 내에는 적어도 한 개 이상의 어드레스 전극(113d)이 형성되 어 있으며, 녹색(G) 형광체 층(114)과 청색(B) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112) 내에는 적어도 한 개 이상의 어드레스 전극(113d)이 형성되어 있으며, 청색(B) 형광체 층(114)과 적색(R) 형광체 층(114)을 나누며 이들을 구획하는 격벽(112) 내에는 적어도 한 개 이상의 어드레스 전극(113d)이 형성될 수 있다.
이와 같이 형성되는 어드레스 전극(113d)은 각각의 형광체 층(114)을 중심으로 해서 동일한 색깔을 가지는 형광체 층(114)과 가까운 어드레스 전극(113d)이 연결될 수 있다. 다시 말해, 녹색(G) 형광체 층(114)을 중심으로 보면, 적색(R) 형광체 층(114)과 녹색(G) 형광체 층(114)을 사이에 있는 격벽(112)의 두 개 어드레스 전극(113d) 중 녹색 형광체 층(114)과 가까운 어드레스 전극(113d)과 녹색(G) 형광체 층(114)과 청색(B) 형광체 층(114)을 사이에 있는 격벽(112)의 두 개 어드레스 전극(113d) 중 녹색 형광체 층(114)과 가까운 어드레스 전극(113d)이 서로 연결될 수 있다. 적색(R) 형광체 층(114)과 청색(B) 형광체 층(114)도 이와 동일하다.
다음, 도 4의 (b)와 도 4의 (c)는 지금까지 설명한 내용을 조합해 보면 충분히 알 수 있으며 플라즈마 디스플레이 패널의 특성에 따라 약간의 차이는 있겠지만 대략 동일하므로 여기서는 생략하기로 한다.
이와 같은 구조를 가지는 플라즈마 디스플레이 패널의 후면 기판 제조 방법은 다음 도 5와 같다.
도 5는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 후면 기판 제조 방법을 설명하기 위한 도면이다.
도 5를 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 후면 기판의 제조 방법 순서는 (a) 후면 기판 형성, (b) 유전체 층 형성, (c) 전극 형성, (d) 격벽 형성 한 이후 형광체 층을 도포하는 것이다.
먼저, (a) 후면 기판 형성에 대해 알아보면, 플라즈마 디스플레이 패널의 기판은 전면 기판과 후면 기판으로 나누어진다. 먼저 기판에 대해 알아보면, 기판의 종류에는 피디 글라스(PD Glass), 소다 라임 글라스(Soda Glass) 등 여러 종류가 있을 수 있다. 피디 글라스와 소다 라임 글라스 모두 사용이 가능하나, 피디 글라스와 소다 라임 글라스의 특성에 따라 달리할 수 있다.
피디 글라스는 충격과 열에 강하고 열에 대한 팽창력이 낮은 장점이 있고, 소다 라임 글라스는 다른 글라스에 비해 가격이 저렴하고, 패널의 무게를 줄일 수 있는 장점이 있다.
이러한 피디 글라스 또는 소다 라임 글라스 중 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 후면 기판(111)에는 소다 라임 글라스를 사용하는 것이 바람직하다.
이러한 후면 기판(111)이 형성된 이후 (b) 유전체 층이 형성된다. 이러한 유전체 층은 후면 기판(111) 상부에 형성되어 어드레스 전극(113, X)이 후면 기판(111)과 닿아 발생하는 전극 변색을 방지한다.
일 예를 들어, 은(Ag) 등이 포함된 재료로 구성된 어드레스 전극(113, X)과 글라스로 구성된 후면 기판인 경우에 이러한 글라스에는 나트륨(Na) 등의 재료가 포함될 가능성이 있다. 어드레스 전극(113, X)의 성분 중 하나인 Ag+ 이온과 후면 기판(111)의 성분 중 하나인 Na+ 이온이 서로 반응할 수 있어 전극이 변색 될 수 있는데, 이를 방지하기 위해 후면 기판(111) 상부에 하부 유전체 층(115)이 형성되고 하부 유전체 층(115) 상부에 어드레스 전극(113, X)이 형성되는 것이다.
여기서 유전체 층은 하부 유전체 층(115)으로 백색 계열의 색을 갖는 것이 바람직하다. 이는 백색 계열의 색은 다른 색에 비해 반사도가 높기 때문이다.
이러한 유전체 층이 형성된 이후 (c) 전극이 형성된다. 이러한 전극은 어드레스 전극(115)인 것이 바람직하다. 이에 대한 설명은 앞에서 충분히 설명하였으므로 여기서는 생략하기로 한다.
이러한 전극이 형성된 이후 (d) 격벽(112)이 형성된다. 이러한 격벽(112)은 방전 셀을 구획할 뿐만 아니라 전극들 간을 절연시킨다. 이후 형광체 층이 형성된다.
또한, 도 5에서는 유전체 층과 격벽 사이에 전극이 형성되는 제조 공정만을 설명하였으나 도 4에서 설명한 거와 같이, 전극이 격벽 내에 형성될 수도 있으며 이에 대한 제조 공정은 유전체 층이 형성되고 그 유전체 층 상부에 격벽의 일부가 형성되고 격벽의 일부에 전극이 형성되고 다시 격벽이 형성되는 순이다.
지금까지 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작에 대해 첨부된 도 6 및 도 7을 결부하여 살펴보면 다음과 같다.
도 6은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.
또한, 도 7은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작을 상세히 설명하기 위한 도면이다.
먼저, 도 6을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다. 또한, 도시하지는 않았지만, 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
한편, 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20으로 설정하고, 제 2 서브필드의 계조 가중치를 21로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
이러한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.
도 6에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다. 즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 8개인 경우는 28 가지의 영상의 계조를 구현할 수 있게 되는 것이다.
또한, 도 6에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 7을 살펴보면 도 6과 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작이 나타나 있다.
도 7을 살펴보면, 도시되지 않았지만 플라즈마 디스플레이 패널을 구동하는 구동부는 리셋 기간의 셋업 기간에서 스캔 전극(Y)에 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 파형을 공급할 수 있다.
이러한, 상승 램프 파형에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.
또한, 셋업 기간 이후의 셋다운 기간에서는 스캔 전극(Y)에 상승 램프 파형을 공급한 후, 상승 램프 파형의 피크전압보다 낮은 소정의 정극성 전압에서부터 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 파형을 공급할 수 있다.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 이전의 셋업 방전에 의해 방전 셀 내에 쌓여있던 벽 전하의 일부가 소거되어 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
이러한, 셋업 기간과 셋다운 기간을 포함하는 리셋 기간 이후의 어드레스 기간에서는 스캔 기준 전압(Vsc) 및 이러한 스캔 기준 전압(Vsc)으로부터 하강하는 부극성 스캔 펄스(Scan)의 전압(-Vy)을 스캔 전극(Y)에 공급할 수 있다.
아울러, 구동부 부극성 스캔 펄스의 전압(-Vy)을 스캔 전극(Y)으로 공급할 때, 이에 대응되게 어드레스 전극(X)에 데이터 신호를 공급한다.
아울러, 어드레스 기간에서 서스테인 전극(Z)의 간섭으로 인한 오방전의 발생을 방지하기 위해 어드레스 기간에서 서스테인 전극(Z)에 서스테인 바이어스 전 압(Vzb)을 공급할 수 있다.
이러한, 어드레스 기간에서는 부극성 스캔 펄스의 전압(-Vy)과 데이터 신호의 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생된다.
이러한, 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 펄스의 서스테인 전압(Vs)이 공급될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.
이러한, 어드레스 기간 이후의 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스(SUS)를 공급할 수 있다.
이에 따라 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 펄스(SUS)의 서스테인 전압(Vs)이 더해지면서 매 서스테인 펄스(SUS)가 공급될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다. 이에 따라, 플라즈마 디스플레이 패널 상에 소정의 영상이 구현되는 것이다.
도 7에서는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작이 나타나 있을 뿐 이에 한정되지 아니하며, 플라즈마 디스플레이 패널의 특성에 따라 동작이 다르게 나타날 수 있을 것이다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 개선함으로써, 방전 시 전면으로의 반사도를 상승시켜 휘도가 향상되는 효과가 있다.
또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 개선함으로써, 전극의 변색을 방지하여 방전 효율이 향상되는 효과가 있다.
또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 개선함으로써, 저가인 소다 라임 글라스를 사용하여 제조 비용을 절감하는 효과가 있다.

Claims (5)

  1. 기판;
    상기 기판상에 형성되는 유전체 층;
    상기 유전체 층 상부에 형성되는 전극; 및
    상기 전극을 덮도록 상기 유전체 층 상부에 형성되는 격벽
    을 포함하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 기판은 소다 라임 글라스로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 유전체 층은 백색 계열의 색을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 전극은 격벽과 유전체 층의 사이에서 적어도 하나 이상으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 전극은 격벽과 유전체 층의 사이에서 상기 격벽의 가장 자리에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020060043696A 2006-05-16 2006-05-16 플라즈마 디스플레이 패널 KR100784517B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043696A KR100784517B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043696A KR100784517B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20070110972A true KR20070110972A (ko) 2007-11-21
KR100784517B1 KR100784517B1 (ko) 2007-12-11

Family

ID=39089994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043696A KR100784517B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100784517B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0975001B1 (en) 1998-07-22 2004-04-28 Matsushita Electric Industrial Co., Ltd. Plasma display panel and method of manufacturing the same
KR100739048B1 (ko) * 2004-04-20 2007-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 제조 방법
JP2005339944A (ja) 2004-05-26 2005-12-08 Pioneer Electronic Corp プラズマディスプレイパネル
JP2006032051A (ja) 2004-07-14 2006-02-02 Toray Ind Inc ディスプレイ部材の製造方法。

Also Published As

Publication number Publication date
KR100784517B1 (ko) 2007-12-11

Similar Documents

Publication Publication Date Title
KR100618544B1 (ko) 플라즈마 디스플레이 패널
KR100488449B1 (ko) 플라즈마 디스플레이 패널
KR100637186B1 (ko) 플라즈마 디스플레이 패널
KR20080015534A (ko) 플라즈마 디스플레이 장치
KR100784567B1 (ko) 플라즈마 디스플레이 장치
KR100784517B1 (ko) 플라즈마 디스플레이 패널
KR100811553B1 (ko) 플라즈마 디스플레이 장치
US7965260B2 (en) Plasma display apparatus
KR100660247B1 (ko) 플라즈마 디스플레이 패널 세트
KR100696545B1 (ko) 플라즈마 디스플레이 패널
KR100683797B1 (ko) 플라즈마 디스플레이 패널
KR100581905B1 (ko) 플라즈마 디스플레이 패널
US20060113920A1 (en) Plasma display panel and drive method thereof
KR100647615B1 (ko) 플라즈마 디스플레이 패널
KR100670249B1 (ko) 플라즈마 디스플레이 패널
KR100774870B1 (ko) 플라즈마 디스플레이 장치
KR100658327B1 (ko) 플라즈마 디스플레이 장치
KR100658328B1 (ko) 플라즈마 디스플레이 장치
KR100719588B1 (ko) 플라즈마 디스플레이 패널
KR100615251B1 (ko) 플라즈마 디스플레이 패널
KR100726992B1 (ko) 플라즈마 디스플레이 장치
KR100581932B1 (ko) 플라즈마 디스플레이 패널
KR100581937B1 (ko) 플라즈마 디스플레이 패널
KR20080040472A (ko) 플라즈마 디스플레이 장치
KR20080055235A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee