KR20070105122A - 디지털 방송 시스템 및 처리 방법 - Google Patents

디지털 방송 시스템 및 처리 방법 Download PDF

Info

Publication number
KR20070105122A
KR20070105122A KR1020060037181A KR20060037181A KR20070105122A KR 20070105122 A KR20070105122 A KR 20070105122A KR 1020060037181 A KR1020060037181 A KR 1020060037181A KR 20060037181 A KR20060037181 A KR 20060037181A KR 20070105122 A KR20070105122 A KR 20070105122A
Authority
KR
South Korea
Prior art keywords
data
symbol
symbols
output
interleaving
Prior art date
Application number
KR1020060037181A
Other languages
English (en)
Other versions
KR101215363B1 (ko
Inventor
김진우
최인환
이형곤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060037181A priority Critical patent/KR101215363B1/ko
Priority to PCT/KR2007/000119 priority patent/WO2007123302A1/en
Priority to US11/740,157 priority patent/US7801243B2/en
Publication of KR20070105122A publication Critical patent/KR20070105122A/ko
Priority to US12/854,154 priority patent/US7933356B2/en
Priority to US13/050,841 priority patent/US8077798B2/en
Priority to US13/290,005 priority patent/US8199852B2/en
Application granted granted Critical
Publication of KR101215363B1 publication Critical patent/KR101215363B1/ko
Priority to US14/276,933 priority patent/USRE46175E1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 디지털 방송 시스템과 관련된 것으로서, 특히 본 발명은 정보를 갖고 있는 다수개의 인핸스드 데이터 패킷을 그룹화하고, 상기 그룹을 메인 데이터와 다중화시켜 전송함에 있어서, 상기 그룹을 다수개의 영역으로 계층화하고, 계층화된 영역의 특성에 따라 삽입되는 데이터 종류, 처리 방법 등을 구분한다. 특히 본 발명은 상기 그룹 내 계층화된 영역에 삽입되는 데이터 종류 및 입력되는 인핸스드 데이터 종류에 따라 E-VSB 전처리 과정을 다르게 적용함으로써, 채널 변화가 심하거나 노이즈에 약한 환경에서 수신 성능을 향상시킬 수 있다.
인핸스드 데이터, 계층, 기지 데이터

Description

디지털 방송 시스템 및 처리 방법{Digital broadcasting system and processing method}
도 1은 본 발명에 따른 디지털 방송 송신 시스템의 일 실시예를 보인 구성 블록도
도 2는 도 1의 트렐리스 부호화부의 일 실시예를 보인 상세 블록도
도 3a, 도 3b는 본 발명에 따른 디지털 방송 송신 시스템에서 데이터 인터리버 전후단의 데이터 구성 예를 보인 도면
도 4는 본 발명에 따른 인핸스드 데이터 그룹의 구성 예들을 보인 도면
도 5a, 도 5b는 도 1의 E-VSB 전처리부의 실시예들을 보인 구성 블록도
도 6a, 도 6b는 본 발명의 E-VSB 블록 처리부의 실시예들을 보인 구성 블록도
도 7a, 도 7b는 본 발명에 따른 심볼 부호기의 실시예들을 보인 도면
도 8은 본 발명에 따른 심볼 인터리빙 예를 보인 도면
도 9는 본 발명에 따른 디지털 방송 수신 시스템의 일 실시예를 보인 구성 블록도
도 10은 도 9의 E-VSB 블록 복호기의 일 실시예를 보인 구성 블록도
*도면의 주요부분에 대한 부호의 설명*
101 : E-VSB 전처리부 102 : E-VSB 패킷 포맷터
103 : 패킷 다중화기 104 : 데이터 랜더마이저
105 : 스케쥴러
110 : E-VSB 후처리부
111 : RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부
112 : 데이터 인터리버 113 : E-VSB 블록 처리부
901 : 버퍼 902,912 : 다중화기
903 : 트렐리스 복호화부 904 : 역다중화기
905 : 심볼 디인터리버 906 : 직/병렬 변환기
907 : 심볼 복호기 908 : 병/직렬 변환기
909 : 심볼 인터리버 910,911 : 심볼-바이트 변환부
본 발명은 디지털 방송 시스템에 관한 것으로, 특히 디지털 방송을 송신하고 수신하기 위한 방법에 관한 것이다.
디지털 방송 중 북미 및 국내에서 디지털 방송 표준으로 채택된 8T-VSB(Vestigial Sideband) 전송 방식은 MPEG 영상/음향 데이터의 전송을 위해 개발된 시스템이다. 그러나 요즈음 디지털 신호처리 기술이 급속도로 발전하고, 인터넷이 널리 사용됨에 따라서 디지털 가전과 컴퓨터 및 인터넷 등이 하나의 큰 틀에 통 합되어 가는 추세이다. 따라서 사용자의 다양한 요구를 충족시키기 위해서는 디지털 방송 채널을 통하여 영상/음향 데이터에 더하여 각종 부가 데이터를 전송할 수 있는 시스템의 개발이 필요하다.
부가 데이터 방송의 일부 이용자는 간단한 형태의 실내 안테나가 부착된 PC 카드 혹은 포터블 기기를 이용하여 부가데이터방송을 사용할 것으로 예측되는데, 실내에서는 벽에 의한 차단과 근접 이동체의 영향으로 신호 세기가 크게 감소하고 반사파로 인한 고스트와 잡음의 영향으로 방송 수신 성능이 떨어지는 경우가 발생할 수 있다. 그런데 일반적인 영상/음향데이터와는 달리 부가 데이터 전송의 경우에는 보다 낮은 오류율을 가져야 한다. 영상/음향 데이터의 경우에는 사람의 눈과 귀가 감지하지 못하는 정도의 오류는 문제가 되지 않는 반면에, 부가데이터(예: 프로그램 실행 파일, 주식 정보 등)의 경우에는 한 비트의 오류가 발생해도 심각한 문제를 일으킬 수 있다. 따라서 채널에서 발생하는 고스트와 잡음에 더 강한 시스템의 개발이 필요하다.
부가 데이터의 전송은 통상 MPEG 영상/음향과 동일한 채널을 통해 시분할 방식으로 이루어 질 것이다. 그런데 디지털 방송이 시작된 이후로 시장에는 이미 MPEG 영상/음향만 수신하는 ATSC VSB 디지털 방송 수신기가 널리 보급되어 있는 상황이다. 따라서 MPEG 영상/음향과 동일한 채널로 전송되는 부가 데이터가 기존에 시장에 보급된 기존 ATSC VSB 전용 수신기에 아무런 영향을 주지 않아야 한다. 이와 같은 상황을 ATSC VSB 호환으로 정의하며, 부가데이터 방송 시스템은 ATSC VSB 시스템과 호환 가능한 시스템이어야 할 것이다. 상기 부가 데이터를 인핸스드 데이 터 또는 E-VSB 데이터라 하기도 한다.
또한 열악한 채널환경에서는 기존의 ATSC VSB 수신 시스템의 수신성능이 떨어질 수 있다. 특히 휴대용 및 이동수신기의 경우에는 채널변화 및 노이즈에 대한 강건성이 더욱 요구된다.
따라서 본 발명의 목적은 부가 데이터 전송에 적합하고 노이즈에 강한 새로운 디지털 방송 시스템 및 처리 방법을 제공함에 있다.
본 발명의 다른 목적은 인핸스드 데이터의 중요도에 따라 추가 부호화 및 계층화하여 전송하고 수신함으로써, 수신기의 수신 성능을 향상시키는 디지털 방송 시스템의 부호화/복호화 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 목적은 송/수신측에서 알고 있는 기지 데이터(Known data)와 인핸스드 데이터를 계층화하여 메인 데이터와 다중화함으로써, 수신기의 수신 성능을 향상시키는 디지털 방송 시스템 및 처리 방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 방송 시스템의 부호화 방법은,
(a) 바이트 확장된 데이터가 입력되면 M/N(여기서 M<N) 부호율로 부호화를 수행하고, 바이트 확장되지 않은 데이터가 입력되면 부호화를 수행하지 않는 단계; 및
(b) 상기 (a) 단계에서 출력되는 데이터에 대하여 트렐리스 부호화하여 전송 하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.
상기 (a) 단계는 바이트 확장된 데이터를 2비트의 심볼 단위로 변환하고, 상기 심볼들 중 유효 데이터 비트에 대해서만 M/N 부호화를 수행하는 단계; 상기 단계에서 적어도 복수개 이상의 부호화된 심볼들이 병렬로 입력되면 한 심볼 단위로 변환하여 출력하는 단계; 및 상기 단계에서 출력되는 심볼들을 바이트 단위로 변환하여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 부호화 단계는 입력된 데이터가 2바이트 확장된 데이터라면 한 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/2 부호율로 부호화하여 출력하는 것을 특징으로 한다.
상기 부호화 단계는 입력된 데이터가 4바이트 확장된 데이터라면 한 심볼 단위로 포함되는 유효 데이터 비트를 1/2 부호율로 두 번 부호화하고, 부호화된 심볼들을 출력하는 것을 특징으로 한다.
상기 부호화 단계는 입력된 데이터가 4바이트 확장된 데이터라면 한 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/2 부호율로 부호화하고, 부호화된 심볼을 반복하여 출력하는 것을 특징으로 한다.
상기 부호화 단계는 입력된 데이터가 4바이트 확장된 데이터라면 두 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/4 부호율로 부호화하고, 부호화된 두 심볼을 병렬로 출력하는 것을 특징으로 한다.
상기 부호화된 데이터에 대한 심볼 단위의 인터리빙 과정은 선택적인 것을 특징으로 한다.
상기 심볼 단위의 인터리빙이 수행되는 경우, 블록 단위로 부호화된 다수개의 심볼을 입력받는 단계; 입력된 블록 내 심볼들의 수가 인터리빙 단위보다 작으면 그 차이에 해당하는 널 심볼을 추가하여 인터리빙 패턴을 생성하고 기 설정된 인터리빙 규칙에 따라 인터리빙 패턴 내 심볼들을 재배열하는 단계; 상기 재배열된 인터리빙 패턴으로부터 상기 단계에서 추가한 널 심볼의 위치를 제거하고 정렬한 후 정렬된 순서대로 심볼을 출력하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 방송 시스템의 부호화 장치는, 바이트 확장된 데이터가 입력되면 심볼 영역에서 M/N 부호율로 부호화를 수행하는 심볼 부호기; 상기 심볼 부호기에서 적어도 복수개 이상의 부호화된 심볼들이 병렬로 입력되면 한 심볼 단위로 변환하여 출력하는 병/직렬 변환기; 상기 병/직렬 변환기에서 출력되는 심볼들에 대해 심볼 단위의 인터리빙을 수행하여 바이트 단위로 출력하는 심볼 인터리빙부; 및 상기 심볼 부호기에서 부호화되어 출력되는 데이터에 대하여 트렐리스 부호화하는 트렐리스 부호화부를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 방송 시스템의 복호화 방법은,
(a) 기 설정된 반복 회수만큼 터보 복호화 과정이 진행되는 동안 해당 블록의 수신 데이터를 저장하는 단계;
(b) 상기 블록 내 같은 위치의 저장된 수신 데이터와 터보 복호화되어 피드백되는 데이터를 함께 출력하는 단계;
(c) 상기 (b) 단계의 출력에 대해 트렐리스 복호화하는 단계;
(d) 상기 트렐리스 복호화된 데이터에 대해 심볼 복호화를 수행한 후 상기 (b) 단계로 피드백하는 단계; 및
(e) 상기 단계들이 기 설정된 반복 회수만큼 반복되면 해당 블록 내 심볼 복호화된 데이터들을 바이트 단위로 출력하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 (c) 단계에서 트렐리스 복호화되어 출력되는 데이터는 소프트 판정값인 것을 특징으로 한다.
상기 (c) 단계에서 트렐리스 복호화되어 출력되는 데이터가 인핸스드 데이터이면 상기 (d) 단계로 진행하고, 인핸스드 데이터가 아니면 상기 트렐리스 복호화되어 출력된 소프트 판정값을 하드 판정한 후 바이트 단위로 변환하여 출력하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 방송 시스템의 복호화 장치는, 기 설정된 반복 회수만큼 터보 복호화 과정이 진행되는 동안 해당 블록의 수신 데이터를 저장하는 버퍼; 터보 복호화되어 피드백되는 데이터와 상기 버퍼에 저장된 블록 내 같은 위치의 수신 데이터를 함께 출력하는 다중화기; 상기 다중화기에서 출력되는 데이터를 트렐리스 복호화하여 소프트 판정값으로 출력하는 트렐리스 복호화부; 상기 트렐리스 복호화된 소프트 판정값에 대해 심볼 단위의 디인터리빙과 심볼 복호화를 수행하고, 기 설정된 반복 회수만큼 터보 복호화 과정이 반복되면 해당 블록 내 심볼 복호화된 데이터들을 바이트 단위로 출력하는 심볼 복호화부; 및 기 설정된 반복 회수동안 상기 심볼 복호화부에서 심볼 복호화된 데이터를 심볼 단위로 인터리빙하여 상기 다중화기로 피드백하는 심볼 인터리버를 포함하여 구성되는 것을 특징으로 한다.
상기 부호화 장치에서 1/4 부호율로 부호화된 경우, 상기 복호화 장치는 심볼 복호화를 위해 상기 심볼 단위로 디인터리빙된 심볼을 모아 두 심볼을 동시에 출력하는 직/병렬 변환기와, 상기 심볼 복호화된 두 심볼이 병렬로 출력되면 한 심볼 단위로 변환하여 상기 심볼 인터리버로 출력하는 병/직렬 변환기를 더 포함하여 구성되는 것을 특징으로 한다.
상기 트렐리스 복호화부에서 트렐리스 복호화되어 출력되는 소프트 판정값이 인핸스드 데이터이면 상기 심볼 복호화부로 출력하고, 인핸스드 데이터가 아니면 상기 소프트 판정값을 하드 판정한 후 바이트 단위로 변환하여 출력하는 역다중화부를 더 포함하여 구성되는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀두고자 한다.
본 발명은 기 설정된 조건에 따라 정보를 갖고 있는 인핸스드 데이터의 종류를 구분하고, 구분된 인핸스드 데이터에 대해 각각 개별적으로 또는 통합적으로 추가의 부호화를 수행하는데 있다. 상기 인핸스드 데이터의 종류를 구분하는 조건은 여러 가지가 있을 수 있으며, 일 실시예로 중요도에 따라 인핸스드 데이터를 구분할 수 있다. 이때 상기 인핸스드 데이터는 정보를 갖는 부가 데이터뿐만 아니라 영상/음향 데이터를 인핸스드 데이터 형태로 전송할 수도 있다.
또한 본 발명은 다수개의 인핸스드 데이터 패킷을 그룹화하고, 상기 그룹을 메인 데이터와 다중화시켜 전송함에 있어서, 상기 그룹을 다수개의 영역으로 계층화하고, 계층화된 영역의 특성에 따라 삽입되는 인핸스드 데이터 종류, 처리 방법 등을 구분하도록 하는데 있다.
본 발명에서는 중요도에 따라 인핸스드 데이터를 높은 우선권(High priority)을 갖는 인핸스드 데이터부터 낮은 우선권(Low priority)을 갖는 인핸스드 데이터까지 N개의 종류로 구분할 수 있다. 그리고 본 발명은 설명의 편의를 위해 인핸스드 데이터를 두 종류 즉, High priority 인핸스드 데이터와 Low priority 인핸스드 데이터로 구분하는 것을 일 실시예로 설명한다. 이것은 하나의 실시예일 뿐이며, 본 발명은 상기 예로 제시한 것에 제한되지 않을 것이다.
도 1은 상기와 같이 구분된 인핸스드 데이터를 입력받아 각각 개별적으로 또는 통합적으로 추가의 부호화를 수행한 후 기지 데이터, 메인 데이터와 다중화하여 전송하기 위한 본 발명의 디지털 방송 송신 시스템의 일 실시예를 보인 구성 블록도이다.
도 1의 디지털 방송 송신 시스템은 E-VSB 전처리부(101), E-VSB 패킷 포맷터(102), 패킷 다중화기(103), 데이터 랜더마이저(104), 스케쥴러(105), E-VSB 후처리부(110), RS 부호기/비체계적 RS 부호기(RS encoder/Non-systematic RS Encoder)(121), 데이터 인터리버(122), 패리티 치환기(123), 비체계적 RS 부호기(124), 트렐리스 부호화부(125), 프레임 다중화기(126), 및 송신부(130)를 포함하여 구성된다.
이와 같이 구성된 본 발명에서 E-VSB 전처리부(101)는 인핸스드 데이터를 입력받아 추가의 블록 부호화, 블록 인터리빙, 널 데이터 삽입을 통한 바이트 확장 등과 같은 전처리를 수행한 후 E-VSB 패킷 포맷터(102)로 출력한다.
이때 입력된 인핸스드 데이터가 전술한 High Priority 인핸스드 데이터와 Low Priority 인핸스드 데이터라면 상기 E-VSB 전처리부(101)는 각각 개별적으로 추가의 블록 부호화, 블록 인터리빙, 바이트 확장 등과 같은 전처리를 수행한 후 중요도에 의해서 구분된 상태를 유지한 채로 E-VSB 패킷 포맷터(102)로 출력한다. 상기 E-VSB 전처리부(101)의 상세 동작은 뒤에서 설명하기로 한다.
상기 E-VSB 패킷 포맷터(102)는 스케쥴러(105)의 제어에 의해 전처리된 인핸스드 데이터를 패킷 단위로 다수개 모아 그룹화한다. 이때 상기 패킷은 4바이트의 MPEG 헤더가 추가된 188바이트 단위의 인핸스드 데이터 패킷이며, 상기 인핸스드 데이터 패킷은 인핸스드 데이터로만 구성될 수도 있고, 기지 데이터(또는 기지 데 이터 위치 홀더)로만 구성될 수도 있으며, 인핸스드 데이터와 기지 데이터가 다중화되어 구성될 수도 있다. 또한 상기 인핸스드 데이터 패킷은 후술한 트렐리스 메모리에 대한 초기화 데이터 위치 홀더를 포함할 수도 있다.
상기 E-VSB 패킷 포맷터(102)에서 인핸스드 데이터 그룹을 형성하는 규칙과 관련된 상세 설명은 뒤에서 하기로 한다.
상기 E-VSB 패킷 포맷터(102)의 출력은 패킷 다중화기(103)로 입력된다. 상기 패킷 다중화기(103)는 상기 스케쥴러(105)의 제어에 의해 메인 데이터 패킷과 인핸스드 데이터 그룹을 트랜스포트 스트림(Transport Stream ; TS) 패킷 단위로 시분할 다중화하여 데이터 랜더마이저(104)로 출력한다.
즉, 상기 스케줄러(105)는 E-VSB 패킷 포맷터(102)에서 인핸스드 데이터, 기지 데이터(또는 기지 데이터 위치 홀더), 및 초기화 데이터 위치 홀더를 다중화할 수 있도록 제어 신호를 생성하여 출력하고, 또한 상기 패킷 다중화기(103)에서 메인 데이터 패킷과 인핸스드 데이터 그룹이 패킷 단위로 다중화할 수 있도록 제어 신호를 출력한다.
상기 데이터 랜더마이저(104)에서는 MPEG 동기 바이트를 버리고 나머지 187 바이트를 내부에서 발생시킨 의사랜덤(pseudo random) 바이트를 사용하여 랜덤하게 만든 후 E-VSB 후처리부(110)로 출력한다.
상기 E-VSB 후처리부(110)는 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111), 데이터 인터리버(112), E-VSB 블록 처리부(113), 데이터 디인터리버(114), RS 바이트 제거기(115)를 포함하여 구성된다.
상기 E-VSB 후처리부(110)의 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)는 랜덤마이즈된 데이터가 메인 데이터 패킷이면 체계적(systematic) RS 부호화를, 인핸스드 데이터 패킷이면 비체계적 RS 패리티 위치 홀더 삽입(Non-systematic RS parity Holder insertion)을 수행한다. 즉, 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)는 상기 데이터 랜더마이저(104)에서 출력되는 187바이트의 패킷이 메인 데이터 패킷인 경우, 기존 ATSC VSB 시스템과 동일하게 체계적 RS 부호화를 수행하여 20바이트의 패리티 바이트를 187바이트의 데이터 뒤에 부가한 후 데이터 인터리버(112)로 출력한다.
한편 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)는 상기 데이터 랜더마이저(104)에서 출력되는 187바이트의 패킷이 인핸스드 데이터 패킷인 경우, 뒤에서 수행할 비체계적인 RS 부호화를 위해서 패킷 내에 20바이트의 널 데이터로 구성된 RS 패리티 위치 홀더를 삽입하고, 나머지 187개의 바이트 위치에는 상기 인핸스드 데이터 패킷 내 바이트들을 삽입하여 데이터 인터리버(112)로 출력한다.
상기 데이터 인터리버(112)는 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)의 출력에 대해 데이터 인터리빙을 수행하여 E-VSB 블록 처리부(113)로 출력한다.
상기 E-VSB 블록 처리부(113)는 상기 데이터 인터리버(112)에서 출력되는 인핸스드 데이터에 대해서만 추가의 부호화를 수행한 후 데이터 디인터리버(114)로 출력하고, 상기 데이터 디인터리버(114)는 상기 데이터 인터리버(112)의 역과정으 로 입력 데이터에 대해 데이터 디인터리빙을 수행한 후 RS 바이트 제거기(115)로 출력한다. 상기 E-VSB 블록 처리부(113)의 추가의 부호화 과정에 대해서는 뒤에서 상세히 설명한다.
상기 RS 바이트 제거기(115)는 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)에서 부가된 20 바이트의 패리티를 제거한다. 이때 입력된 데이터가 메인 데이터 패킷인 경우 207 바이트 중 마지막 20바이트를 제거하고, 인핸스드 데이터 패킷인 경우 207 바이트 중 비체계적인 RS 부호화를 수행하기 위해 삽입된 20바이트의 패리티 위치 홀더들을 제거한다. 이것은 인핸스드 데이터의 경우 E-VSB 블록 처리부(113)에 의해 원래의 데이터가 변경되었으므로 다시 패리티를 계산하기 위해서이다.
상기 RS 바이트 제거기(115)의 출력은 RS 부호기/비체계적 RS 부호기(121)로 입력된다.
상기 RS 부호기/비체계적 RS 부호기(121)는 상기 RS 바이트 제거기(115)에서 출력되는 187바이트의 패킷에 20바이트의 패리티를 부가한 후 데이터 인터리버(122)로 출력한다. 이때 상기 RS 부호기/비체계적 RS 부호기(121)는 입력된 데이터가 메인 데이터 패킷인 경우 기존 ATSC VSB 시스템과 동일하게 체계적 RS 부호화를 수행하여 20바이트의 패리티 바이트를 187바이트의 데이터 뒤에 부가한다. 그리고 인핸스드 데이터 패킷이면 패킷 내에 20개의 패리티 바이트 위치를 정한 후 정해진 패리티 바이트 위치에는 비체계적 RS 부호화를 수행하여 얻은 20바이트의 RS 패리티를 삽입한다.
상기 데이터 인터리버(122)는 바이트 단위의 길쌈(convolutional) 인터리버이며, 상기 데이터 인터리버(112)와 같은 인터리빙 규칙이 적용된다.
상기 데이터 인터리버(122)의 출력은 패리티 치환기(123)와 비체계적 RS 부호기(124)로 출력된다.
한편 상기 패리티 치환기(123)의 후단에 위치한 트렐리스 부호화부(125)의 출력 데이터를 송/수신측에서 약속에 의해 정의한 기지 데이터로 하기 위해 먼저 트렐리스 부호화부(125) 내의 메모리의 초기화가 필요하다. 즉 입력되는 기지 데이터 열이 트렐리스 부호화되기 전에 먼저 트렐리스 부호화부(125)의 메모리를 초기화시켜야 한다.
이때 입력되는 기지 데이터 열의 시작 부분은 실제 기지 데이터가 아니라 E-VSB 패킷 포맷터(102)에서 포함된 초기화 데이터 위치 홀더이다. 즉 하나의 기지 데이터 열은 초기화 데이터 위치 홀더들과 실제 기지 데이터들로 구성된다. 따라서 입력되는 기지 데이터 열이 트렐리스 부호화되기 직전에 초기화 데이터를 생성하여 해당 트렐리스 메모리 초기화 데이터 위치 홀더와 치환하는 과정이 필요하다. 이는 기존 수신 시스템과의 역방향 호환성을 지키기 위해서이다.
그리고 상기 트렐리스 메모리 초기화 데이터는 상기 트렐리스 부호화부(125)의 메모리가 과거 메모리 상태에 따라 초기화되도록 생성된다. 또한 치환된 초기화 데이터에 의한 영향으로 RS 패리티를 다시 계산하여 상기 데이터 인터리버(122)에서 출력되는 RS 패리티와 치환하는 과정이 필요하다.
따라서 상기 비체계적 RS 부호기(124)에서는 상기 데이터 인터리버(122)로부 터 초기화 데이터로 치환될 초기화 데이터 위치 홀더가 포함된 인핸스드 패킷 내 미리 계산된 비체계적 RS 패리티를 입력받고, 트렐리스 부호화부(125)로부터 초기화 데이터를 입력받아, 새로운 비체계적인 RS 패리티를 계산한 후 상기 패리티 치환기(123)로 출력한다. 그러면 상기 패리티 치환기(123)는 인핸스드 데이터 패킷 내 데이터는 상기 데이터 인터리버(122)의 출력을 선택하고, RS 패리티는 비체계적 RS 부호기(124)의 출력을 선택하여 트렐리스 부호화부(125)로 출력한다.
한편 상기 패리티 치환기(123)는 메인 데이터 패킷이 입력되거나 또는 치환될 초기화 데이터 위치 홀더가 포함되지 않은 인핸스드 데이터 패킷이 입력되면 상기 데이터 인터리버(122)에서 출력되는 데이터와 RS 패리티를 선택하여 그대로 트렐리스 부호화부(125)로 출력한다.
상기 트렐리스 부호화부(125)는 바이트 단위의 데이터를 심볼 단위로 바꾸고 12-way 인터리빙하여 트렐리스 부호화한 후 프레임 다중화기(126)로 출력한다. 상기 트렐리스 부호화부(125)의 자세한 구성은 후술한다.
상기 프레임 다중화기(126)는 트렐리스 부호화부(125)의 출력에 필드 동기와 세그먼트 동기를 삽입하여 송신부(130)로 출력한다. 상기 송신부(130)는 파일롯 삽입부(131), VSB 변조기(132), 및 RF 컨버터(133)를 포함하여 구성되며, 기존의 VSB 송신기에서의 역할과 동일하므로 상세 설명을 생략한다.
트렐리스 초기화
도 2는 초기화 가능한 트렐리스 부호화부(125)의 상세 블록도의 일 실시예를 보이고 있다.
상기 초기화 가능한 트렐리스 부호화부(125)는 바이트-심볼 변환기(201), 트렐리스 부호기(203)의 입력을 선택하는 다중화기(202), 트렐리스 부호기(203), 및 트렐리스 부호기(203)를 초기화하기 위한 심볼 데이터를 바이트 단위로 변환하여 비체계적 RS 부호기(124)로 출력하는 심볼-바이트 변환기(204)를 포함하여 구성된다.
이와 같이 구성된 도 2에서, 상기 초기화가 가능한 트렐리스 부호화부의 바이트-심볼 변환기(201)는 상기 패리티 치환기(123)의 출력 데이터를 바이트 단위로 입력받아 심볼 단위로 변환하고 12-way 인터리빙을 수행하여 다중화기(202)로 출력한다.
일반적인 경우에 상기 바이트-심볼 변환기(201)의 출력은 다중화기(202)에서 선택되어 그대로 트렐리스 부호기(203)로 출력된다. 그러나 인터리빙된 데이터가 기지 데이터이고, 상기 기지 데이터가 연속적으로 입력되는 기지 데이터열의 처음에 포함된 초기화 데이터 위치 홀더이면 트렐리스 부호기(203)의 초기화가 필요하다.
이것은 트렐리스 부호기(203)는 메모리를 가지고 있고, 다음 출력이 현재 입력 뿐 아니라 현재의 메모리 상태에도 영향을 받기 때문에 어느 시점에서 정해진 데이터(즉, 기지 데이터)를 출력시키기 위해서는 그전에 트렐리스 부호기(203)의 메모리를 초기화하는 과정이 필요하기 때문이다.
즉, 상기 기지 데이터 열의 시작 부분에서 상기 트렐리스 부호기(203)의 메 모리를 초기화할 수 있도록 하기 위해 E-VSB 패킷 포맷터(103)에서는 인핸스드 데이터 그룹 규칙에 따라 초기화 데이터 위치 홀더를 삽입한다. 그러면 트렐리스 부호기(203)에서는 상기 초기화 데이터 위치 홀더를 초기화 심볼로 치환한다. 이로 인해 상기 트렐리스 부호기(203) 내의 메모리가 상기 초기화 심볼에 의해 정해진 값으로 초기화되고, 그 시점 이후의 상기 트렐리스 부호기(203)의 출력은 송/수신측에서 원하는 형태의 부호화된 기지 데이터가 될 수 있다.
상기 트렐리스 부호기(203)는 자신의 메모리 상태에 따라 초기화를 위한 트렐리스 부호기(203)의 입력 심볼을 생성할 수 있다. 그리고 생성된 초기화 심볼을 다중화기(202)와 심볼-바이트 변환기(204)로 출력한다.
상기 다중화기(202)는 인터리빙된 후 심볼로 변환되어 입력되는 데이터가 초기화 데이터 위치 홀더인 경우 입력 심볼 대신 상기 트렐리스 부호기(203)에서 출력되는 초기화 심볼을 선택하여 트렐리스 부호기(203)로 출력하고, 그 이외의 경우 바이트-심볼 변환기(201)에서 출력되는 심볼을 선택하여 트렐리스 부호기(203)로 출력한다.
상기 심볼-바이트 변환기(204)는 상기 트렐리스 부호기(203)에서 출력되는 초기화 심볼을 입력받아 12-way 디인터리빙하고 심볼을 바이트 단위로 변환한 후 비체계적 RS 부호기(124)로 출력하여 RS 패리티를 다시 계산할 수 있도록 한다.
E-VSB 전처리
도 3은 상기 데이터 인터리버(112,122) 전후단의 데이터 관계를 도시하고 있 다. 상기 데이터 인터리버로 입력되는 데이터는 도 3a를 참조하면, 패킷 순서대로 위에서부터 아래로, 왼쪽부터 오른쪽으로 입력된다. 그리고 데이터 인터리버에서 출력되는 데이터는 도 3b를 참조하면, 위에서부터 아래로, 왼쪽부터 오른쪽으로 출력된다. 즉, 데이터 인터리버의 출력 데이터는 도 3a에서 A가 제일 먼저 출력되고, 그 다음 B와 C가 섞여서 출력되고, 그 다음 D와 E가 섞여서 출력되고, 마지막에 F가 출력되어 도 3b 형태로 구성된다.
그리고 메인 데이터와 인핸스드 데이터가 패킷 단위로 다중화되고, 이때 다수개의 인핸스드 데이터 패킷이 그룹화되어 전송된다고 할 때, 도 3a에서 A, B, C, D 의 104 패킷이 하나의 인핸스드 데이터 그룹으로 전송되는 것을 가정할 수 있다. 이 경우, 도 3b의 데이터 인터리버 출력을 기준으로 데이터 구성을 보면 B, C 영역의 인핸스드 데이터는 연속적으로 계속 출력될 수 있지만, A 영역이나 D 영역의 인핸스드 데이터는 메인 데이터와 섞여서 출력되게 된다.
본 발명은 인핸스드 데이터 그룹을 세 부분으로 계층화하고, 이를 헤드(Head), 바디(Body), 테일(Tail) 영역이라 명명한다. 즉 데이터 인터리빙 후를 기준으로 볼 때, 인핸스드 데이터 그룹에서 먼저 출력되는 부분을 헤드, 중간에 출력되는 부분을 바디, 마지막에 출력되는 부분을 테일이라 한다. 여기서 상기 바디 부분은 데이터 인터리빙 후를 기준으로 볼 때, 인핸스드 데이터 그룹 내 인핸스드 데이터가 연속적으로 계속 출력되는 영역의 적어도 일부가 포함되거나 또는 전체가 포함되도록 할당된다. 이때 상기 바디 부분에는 인핸스드 데이터가 비연속적으로 출력되는 영역이 포함될 수도 있다.
도 4는 일정한 개수의 인핸스드 데이터 패킷을 모아 그룹을 형성하고 상기 그룹을 헤드, 바디, 테일 영역으로 나누는 예를 보인 본 발명의 도면이다.
도 4에서 왼쪽 그림은 데이터 인터리빙 전의 데이터 구성을 보이고, 오른쪽은 데이터 인터리빙을 수행한 후의 데이터 구성을 보인다.
도 4는 104개의 패킷이 인핸스드 데이터 그룹을 구성하는 경우를 보인다. 이것은 데이터 인터리버가 52패킷 단위로 주기적으로 동작하므로 52 패킷의 배수개로 인핸스드 데이터 그룹을 구성하는 예를 보인 것이다.
또한, 도 4는 데이터 인터리버 출력단에서 데이터 구성을 볼 때, 바디 영역이 사각형의 형태를 가진다. 즉, 바디 영역에서는 중간에 메인 데이터 영역과 섞이지 않고 온전히 인핸스드 데이터들로 구성되도록 인핸스드 데이터 그룹에서 헤드, 바디, 테일 영역을 설정한 예이다.
상기 인핸스드 데이터 그룹을 세 부분으로 나눈 것은 각기 용도를 달리 하기 위함이다. 즉, 도 4에서 바디에 해당하는 영역은 중간에 메인 데이터의 간섭없이 인핸스드 데이터들로만 구성되므로 보다 강인한 수신 성능을 보일 수 있는 영역이고, 헤드와 테일 영역의 인핸스드 데이터는 메인 데이터와 인터리버 출력 순서 상 사이사이에 섞이게 되므로 바디 영역에 비해 수신 성능이 낮아질 수 있는 영역이기 때문이다.
또한, 기지 데이터를 인핸스드 데이터에 삽입하여 전송하는 시스템을 적용하는 경우, 인핸스드 데이터에 연속적으로 긴 기지 데이터를 주기적으로 삽입하고자 할 때, 데이터 인터리버 출력단의 순서를 기준으로 인핸스드 데이터가 메인 데이터 와 섞이지 않은 영역에 삽입하는 것이 가능하다. 즉, 도 4의 바디 영역에는 일정 길이의 기지 데이터를 주기적으로 삽입하는 것이 가능하다. 그러나 헤드와 테일 영역에는 기지 데이터를 주기적으로 삽입하는 것이 곤란하고 연속적으로 긴 기지 데이터를 삽입하는 것도 불가능하다. 이때 상기 기지 데이터 열의 시작 부분에서는 트렐리스 부호기(203) 내 메모리를 초기화하기 위한 초기화 데이터 위치 홀더를 할당한다.
그리고 상기 인핸스드 데이터 그룹을 헤드, 바디, 테일 영역으로 구분하는 경우, 각 영역에 따라 다른 서비스를 할당할 수 있다. 만일 인핸스드 데이터를 High Priority 인핸스드 데이터와 Low Priority 인핸스드 데이터로 구분하였다고 가정하면, 상기 인핸스드 데이터 그룹 내 헤드, 바디, 테일 영역 중 각기 적합한 영역에 상기 High Priority 인핸스드 데이터와 Low Priority 인핸스드 데이터를 할당할 수 있다. 일 예로 바디 영역에는 High Priority 인핸스드 데이터를 할당하고, 헤드와 테일 영역에는 Low Priority 인핸스드 데이터를 할당할 수 있다.
따라서 상기 E-VSB 전처리부(101)에서는 인핸스드 데이터가 입력되면, 입력되는 인핸스드 데이터 종류와 상기 인핸스드 데이터 그룹 내 각 영역에 할당되는 데이터 종류를 고려하여, 입력되는 인핸스드 데이터에 대해 추가의 블록 부호화, 블록 인터리빙, 바이트 확장 등의 전처리를 수행할 수도 있고, 또는 인핸스드 데이터 그룹 내 각 영역에 할당되는 데이터 종류와 입력되는 데이터 종류 중 어느 하나만 고려하여 전처리를 수행할 수도 있다.
도 5는 상기 E-VSB 전처리부(101)의 실시예들을 보인 상세 블록도이다. 이 중 도 5a는 입력되는 인핸스드 데이터 종류에 관계없이 통합적으로 E-VSB 전처리를 수행하는 경우이고, 도 5b는 입력되는 인핸스드 데이터 종류에 따라 개별적으로 각각 E-VSB 전처리를 수행하는 경우이다.
도 5a의 경우, E-VSB 전처리부(101)는 하나의 블록 부호기(Block Encoder)(501), 블록 인터리버(Block Interleaver)(502), 및 바이트 확장(Byte Expansion)부(503)를 포함하여 구성된다.
상기 블록 부호기(501)는 입력되는 인핸스드 데이터를 블록 코딩 방식으로 부호화한다. 일 예로 상기 블록 부호기는 RS 부호기, 길쌈(Convolutional) 부호기, 저밀도 패리티 체크(Low Density Parity Check ; LDPC) 부호기 등의 블록 코드를 사용할 수가 있으며, 구현의 목적에 따라서 블록 인터리버(502)의 사용 유무를 선택적으로 사용할 수가 있다.
상기 블록 인터리빙의 적용 방법은 전체적인 시스템 성능과 관련이 되며 랜덤 인터리빙 등의 어떠한 방법이라도 사용이 가능하다.
이때 상기 블록 부호기(501)에서 블록 단위로 부호화를 수행하고, 블록 인터리버(502)에서 블록 인터리빙을 수행하기 위해서는 블록의 크기를 결정하여야 한다.
일 실시예로, 본 발명은 인핸스드 데이터 그룹 내 바디 영역에 포함되는 인핸스드 데이터의 비트 개수를 한 블록의 크기로 설정하고, 헤드, 테일 영역에 포함되는 인핸스드 데이터의 비트 개수를 모아서 한 블록의 크기로 설정하게 되면, 두 블록의 크기는 거의 동일한 크기를 갖게 된다. 이것은 도 4에서 확인할 수 있다. 상기 블록 크기는 하나의 실시예이며, 인핸스드 데이터들이 유한 길이를 갖도록 블록의 시작과 끝이 정해지는 경우 어느 블록 크기나 가능하므로, 본 발명은 상기된 실시예로 제한되지 않을 것이다.
상기 블록 코딩 방식으로 부호화된 후, 블록 인터리빙된 데이터는 바이트 확장부(503)에서 널 비트 삽입을 통해 바이트 확장이 이루어진다. 상기 바이트 확장부(503)는 일 실시예로 널 비트 삽입과 반복 중 적어도 하나를 통해 한 바이트를 두 바이트로 확장할 수도 있고, 네 바이트로 확장할 수도 있으며, 또는 다른 바이트로 확장할 수도 있다.
도 5b의 경우, E-VSB 전처리부(101)는 개별적으로 E-VSB 전처리를 수행하려는 인핸스드 데이터 종류의 수(N)만큼 블록 부호기, 블록 인터리버, 및 바이트 확장부를 포함한다. 이때 인핸스드 데이터 종류에 따라 각각 다른 블록 부호화, 블록 인터리빙, 바이트 확장을 수행할 수 있다.
본 발명의 실시예서와 같이 인핸스드 데이터를 High Priority 인핸스드 데이터와 Low Priority 인핸스드 데이터로 구분한다면, 상기 E-VSB 전처리부(101)에는 적어도 두 개의 블록 부호기, 블록 인터리버, 및 바이트 확장부가 구비된다.
도 5b에서 510으로 표시된 제1 부호기에서 High Priority 인핸스드 데이터를 부호화하여 바이트 확장을 하고, 5N0으로 표시된 제2 부호기에서 Low Priority 인핸스드 데이터를 부호화하여 바이트 확장을 한다고 가정하자. 그리고 상기 High Priority 인핸스드 데이터는 E-VSB 패킷 포맷터(102)에서 인핸스드 데이터 그룹 내 바디 영역에 할당되고, Low Priority 인핸스드 데이터는 헤드와 테일 영역에 할당 된다고 가정하자.
이 경우, 상기 제1 부호기(510) 내 블록 부호기(511)의 부호화율을 제2 부호기(5N0) 내 블록 부호기(5N1)의 부호화율보다 더 높게 설정하여 전송되는 실제 데이터율을 높일 수 있다. 이는 바디 영역에서는 좋은 수신 성능이 예상되고, 헤드와 테일 영역에서는 상대적으로 낮은 수신 성능이 예상되기 때문이다.
또는 그 반대로 상기 바디 영역에 할당되는 데이터는 중요 데이터이므로 상기 제1 부호기(510) 내 블록 부호기(511)의 부호화율을 제2 부호기(5N0) 내 블록 부호기(5N1)의 부호화율보다 더 낮게 설정하여 데이터율은 낮아지지만 높은 에러 정정 능력을 갖게 할 수도 있다.
일 실시예로, 상기 제1 부호기(510) 내 블록 부호기(511)는 9/10의 부호화율을 갖는 9/10 LDPC, RS 코드 등을 사용하고, 제2 부호기(5N0) 내 블록 부호기(5N1)는 1/2의 부호화율을 갖는 1/2 LPDC, 1/2 길쌈 부호기 등을 사용할 수 있다. 또는 그 반대로 상기 제1 부호기(510) 내 블록 부호기(511)는 1/2의 부호화율을 갖는 1/2 LPDC, 1/2 길쌈 부호기 등을 사용하고, 제2 부호기(5N0) 내 블록 부호기(5N1)는 9/10의 부호화율을 갖는 9/10 LDPC, RS 코드 등을 사용할 수 있다. 이것은 단지 실시예들이며, 각 블록 부호기는 다른 부호화율을 갖는 부호기를 사용할 수 있으므로, 본 발명은 상기된 실시예로 제한되지 않을 것이다.
그리고 각 부호기에서 인핸스드 데이터 종류별로 블록 코딩과 블록 인터리빙이 사용된 후에는 각각의 바이트 확장부에서 바이트 확장이 이루어진다. 이때에도 입력되는 인핸스드 데이터 종류에 따라 그리고, 인핸스드 데이터 그룹 내 각 영역 에 할당되는 데이터 종류에 따라 확장되는 바이트 수를 같게 하거나 다르게 할 수 있다. 일 예로, High Priority 인핸스드 데이터에 대해 4바이트 확장을 수행하고, Low Priority 인핸스드 데이터라면 2바이트 확장을 수행할 수 있다. 또는 그 반대의 비율로 확장하거나 동일한 비율로 확장할 수도 있다. 이는 설계자의 선택 사항이므로 본 발명에서는 상기 예로 제한되지 않을 것이다.
상기 각 바이트 확장부에서 바이트 확장된 인핸스드 데이터는 E-VSB 패킷 포맷터(102)로 입력된다. 즉 인핸스드 데이터 종류에 따라 다르게 E-VSB 전처리된 인핸스드 데이터는 계층이 구분되어 E-VSB 패킷 포맷터(102)로 입력된다.
상기 E-VSB 패킷 포맷터(102)는 입력된 인핸스드 데이터를 인핸스드 그룹 내 헤드, 바디, 테일 영역 중 각기 적합한 영역에 할당한다. 일 예로 바디 영역에는 High Priority 인핸스드 데이터를 할당하고, 헤드와 테일 영역에는 Low Priority 인핸스드 데이터를 할당할 수 있다.
즉, 상기 E-VSB 패킷 포맷터(102)에서는 인핸스드 데이터 종류에 따라서 데이터 인터리빙 후에 헤드, 바디, 테일 영역의 정해진 위치에 인핸스드 데이터가 올 수 있도록 인핸스드 데이터 그룹을 형성한다. 그리고 기정의된 기지 데이터(또는 기지 데이터 위치 홀더)와 초기화 데이터 위치 홀더를 인핸스드 데이터 그룹 내 특정 위치에 일정한 규칙에 의해 삽입한 후 188바이트 단위의 MPEG 패킷 단위로 패킷 다중화기(103)로 출력한다.
E-VSB 블록 처리
한편 상기 E-VSB 블록 처리부(113)는 인핸스드 데이터에 대해서만 추가적인 부호화를 수행하여 출력한다. 즉 상기 E-VSB 블록 처리부(113)는 상기 데이터 인터리버(112)의 출력이 메인 데이터, E-VSB 패킷 포맷터(102)에서 부가된 MPEG 헤더 바이트, RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)에서 인핸스드 데이터 패킷에 부가된 RS 패리티(또는 RS 패리티 위치 홀더)인 경우에는 데이터의 변경 없이 그대로 출력되도록 한다.
또한 기지 데이터(또는 기지 데이터 위치 홀더)와 초기화 데이터 위치 홀더도 추가의 부호화 과정없이 출력되는 것은 메인 데이터나 마찬가지이며, 이때 상기 기지 데이터는 처리 방법이 다를 수가 있다.
일 예로, E-VSB 패킷 포맷터(102)에서 기지 데이터 위치 홀더를 삽입하고, 상기 E-VSB 블록 처리부(113)에서 상기 기지 데이터 위치 홀더 대신 E-VSB 블록 처리부 내의 기지 데이터 발생기(640)에서 생성한 기지 데이터를 출력하는 방법과, 상기 E-VSB 패킷 포맷터(102)에서 기지 데이터를 삽입한 후 상기 E-VSB 블록 처리부(113)에서는 메인 데이터와 마찬가지로 추가의 부호화 과정없이 그대로 출력하는 방법이 있다.
전자의 방법이 도 6a에 도시되어 있고, 후자의 방법의 도 6b에 도시되어 있다.
먼저 도 6a를 보면, E-VSB 블록 처리부(113)는 역다중화기(610), 버퍼(620), 인핸스드 부호기(630), 기지 데이터 발생기(640), 및 다중화기(650)로 구성된다.
상기 인핸스드 부호기(630)는 바이트-심볼 변환기(631), 심볼 부호기(632), 병/직렬 변환기(633), 심볼 인터리버(634), 및 심볼-바이트 변환기(635)를 포함하여 구성된다.
도 6a에서 상기 역다중화기(610)는 입력되는 데이터가 메인 데이터이거나 RS 패리티(또는 RS 패리티 위치 홀더)인 경우 버퍼(620)로 출력하고, 인핸스드 데이터인 경우 인핸스드 부호기(630)로 출력한다.
상기 버퍼(620)는 일정 시간 동안 메인 데이터, RS 패리티(또는 RS 패리티 위치 홀더)를 지연시켜 다중화기(640)로 출력한다. 즉, 상기 역다중화기(610)로 입력된 데이터가 메인 데이터이거나 RS 패리티(또는 RS 패리티 위치 홀더)인 경우, 인핸스드 데이터가 추가적인 부호화를 거치는 과정에서 생기는 시점의 차이만큼을 지연시켜서 보상해주기 위해 버퍼(620)가 이용된다. 상기 버퍼(620)에 의해서 시점 차이가 조절된 데이터는 다중화기(640)를 통해서 데이터 디인터리버(114)로 전달되게 된다.
그리고 기지 데이터의 경우에는 상기 E-VSB 패킷 포맷터(102)에서 기지 데이터 위치 홀더를 삽입하고, 상기 E-VSB 블록 처리부(113)의 다중화기(640)에서 상기 기지 데이터 위치 홀더 대신에 기지 데이터 발생기(640)에서 출력되는 기지 데이터(training sequence, T)를 선택 출력함으로써, 추가적인 부호화 없이 출력되게 된다. 이때 상기 E-VSB 패킷 포맷터(102)에서 삽입된 초기화 데이터 위치 홀더는 그대로 출력하거나 상기 기지 데이터 발생부(640)에서 출력되는 기지 데이터를 대신 출력할 수도 있다. 이 경우에도 상기 초기화 데이터 위치 홀더 대신 출력되는 기지 데이터는 트렐리스 부호화부(125)에서 초기화 심볼로 치환된다.
한편 상기 인핸스드 부호기(630)의 바이트-심볼 변환기(631)는 인핸스드 데이터 바이트를 4개의 심볼로 변환하여 심볼 부호기(632)로 출력한다. 상기 심볼 부호기(632)는 인핸스드 데이터 M비트를 N비트로 부호화하여 출력하는 M/N 부호기로서, 일 예로 인핸스드 데이터 1비트를 2비트로 부호화하여 출력한다면 M=1, N=2가 되고, 인핸스드 데이터 1비트를 4비트로 부호화하여 출력한다면 M=1, N=4가 된다.
상기 심볼 부호기(632)는 입력 심볼 중 유효 데이터를 갖는 비트에 대해서만 부호화하여 출력한다.
일 예로, 상기 E-VSB 전처리부(101)에서 비트 사이에 널 비트를 삽입함에 의해 한 바이트의 인핸스드 데이터를 두 바이트로 확장하였다고 가정하자. 그러면 상기 심볼 부호기(632)는 널 비트와 유효 데이터 비트로 구성된 심볼 중에서 유효 데이터 비트만을 부호화하여 2비트로 출력한다. 이 경우 상기 심볼 부호기는 1/2 부호기로 동작한다.
다른 예로, 상기 E-VSB 전처리부(101)에서 비트 사이에 널 비트를 삽입함에 의해 한 바이트의 인핸스드 데이터를 네 바이트로 확장하였다고 가정하자. 그러면 상기 심볼 부호기(632)는 3개의 널 비트와 1개의 유효 데이터 비트로 구성된 두 심볼 중에서 유효 데이터 비트만을 부호화하여 4비트로 출력한다. 또 다른 예는, 널 비트와 유효 데이터 비트로 구성된 심볼 중에서 유효 데이터 비트만을 부호화하여 2비트로 만들고, 상기 부호화된 2비트를 반복함에 의해 최종적으로 4비트로 출력할 수도 있다. 또 다른 예는, 널 비트와 유효 데이터 비트로 구성된 심볼 중에서 유효 데이터 비트만을 1/2 부호율로 두 번 부호화하고, 부호화된 심볼들을 출력하면 최 종적으로 4비트로 출력할 수도 있다. 이 경우 상기 심볼 부호기는 모두 1/4 부호기로 동작한다.
즉, 상기 심볼 부호기(632)의 입/출력단의 인핸스드 데이터 길이는 동일하다. 그리고 유효 데이터 비트가 1/4 부호율로 출력되는 경우는 1/2 부호율로 출력되는 경우보다 오류 정정 능력이 높다.
도 7a, 도 7b는 심볼 부호기(632)의 실시예들을 보인 구성 블록도이다.
도 7a를 보면, 심볼 부호기는 2개의 메모리와 1개의 가산기로 구성되어, 4개의 메모리 상태(즉 00,01,10,11)를 갖는다. 상기 심볼 부호기는 입력 심볼 중 유효 데이터 비트(U)만 부호화하여 2비트(C1,C2)로 출력하고 있음을 알 수 있다. 이때 상기 유효 데이터 비트 U는 출력 상위 비트 C1로 그대로 출력됨과 동시에 부호화되어 출력 하위 비트 C2로 출력된다.
만일 상기 E-VSB 전처리부(101)에서 2바이트 확장을 수행하였다면 상기 심볼 부호기는 널 비트(X1)와 유효 데이터 비트(U)로 구성된 심볼을 입력받고, 유효 데이터 비트(U)를 부호화하여 출력 비트 C1C2를 출력한다.
그리고 상기 E-VSB 전처리부(101)에서 4바이트 확장을 수행하였다면 상기 심볼 부호기는 두 심볼(즉, 4비트)을 동시에 입력받는다. 즉, 널 비트와 유효 데이터 비트로 구성된 심볼과 2개의 널 비트로 구성된 심볼을 동시에 입력받는다. 그리고 상기 두 심볼들(U,X1~X3) 중 유효 데이터 비트(U)만을 부호화하여 출력 비트 C1C2를 만들고, 상기 출력 비트 C1C2를 반복하여 최종 출력 비트 C1C2C1C2를 출력한다. 또 다른 예로, 상기 심볼 부호기는 상기 두 심볼들(U,X1~X3) 중 유효 데이터 비 트(U)만을 1/2 부호율로 두 번 부호화하여 최종 출력 비트 C1C2C1C2를 출력할 수도 있다. 즉 두 심볼이 병렬로 출력된다.
이렇게 함으로써 도 7a의 심볼 부호기를 1/4 부호율을 갖는 부호기로도 사용할 수 있다. 여기서 X1~X3는 E-VSV 전처리부(101)에서 삽입된 널 비트들이다.
도 7b를 보면, 심볼 부호기는 3개의 메모리와 4개의 가산기로 구성되어, 입력 심볼 중 유효 데이터 비트(U)만을 부호화하여 4비트(C1~C4)로 출력하고 있음을 알 수 있다. 이때 상기 유효 데이터 비트 U는 출력 최상위 비트 C1로 그대로 출력됨과 동시에 부호화되어 출력 하위 비트 C2C3C4로 출력된다.
만일 상기 E-VSB 전처리부(101)에서 2바이트 확장을 수행하였다면 심볼 단위로 상기 출력 비트 C1C2만을 선택하여 출력한다.
그리고 상기 E-VSB 전처리부(101)에서 4바이트 확장을 수행하였다면 상기 도 7b의 심볼 부호기는 두 심볼(즉, 4비트)을 동시에 입력받는다. 즉, 널 비트와 유효 데이터 비트로 구성된 심볼과 2개의 널 비트로 구성된 심볼을 동시에 입력받는다. 그리고 상기 두 심볼들(U,X1~X3) 중 유효 데이터 비트(U)만을 부호화하여 출력 비트 C1C2C3C4로 출력한다.
이와 같이 상기 도 7a, 도 7b의 심볼 부호기(632)의 입/출력단의 인핸스드 데이터 길이는 동일하다. 예를 들어, E-VSB 전처리부(101)에서 2바이트 확장을 하였다면 널 비트와 유효 데이터 비트의 비율이 1:1로 구성된 경우로서, 널 비트(X1)와 유효 데이터 비트(U)로 구성된 한 심볼을 입력받고, 상기 유효 데이터 비트(U)만을 부호화하여 두 개의 출력 비트 C1C2로 출력한다. 즉, U,X1으로 구성된 입력 심볼이 심볼 부호기에서 C1,C2로 구성된 출력 심볼로 치환하게 된다.
그리고 상기 E-VSB 전처리부(101)에서 4바이트 확장을 수행하였다면 널 비트와 유효 데이터 비트의 비율이 3:1로 구성된 경우로서, 3개의 널 비트(X1X2X3)와 한 개의 유효 데이터 비트(U)로 구성된 두 심볼을 입력받고, 상기 유효 데이터 비트(U)만을 부호화하여 4개의 출력 비트 C1C2C3C4로 출력한다. 즉 U,X1,X2,X3로 구성된 입력 심볼이 심볼 부호기에서 C1,C2,C3,C4로 구성된 출력 심볼로 치환하게 된다.
만일 상기 도 7a, 도 7b의 심볼 부호기가 1/2 부호율을 갖는 부호기로 동작하였다면 상기 심볼 부호기의 출력은 후단의 병/직렬 변환기(633)를 바이패스하여 심볼 인터리버(634)로 입력된다. 이 경우 상기 병/직렬 변환기(633)를 생략할 수도 있다. 그리고 상기 도 7a, 도 7b의 심볼 부호기가 1/4 부호율을 갖는 부호기로 동작하였다면 상기 심볼 부호기의 출력은 후단의 병/직렬 변환기(633)에서 직렬 심볼로 변환되어 심볼 인터리버(634)로 입력된다.
이는 상기 심볼 부호기가 1/4 부호율을 갖는 부호기로 동작하는 경우, 상기 심볼 부호기에서는 두 심볼 즉, 4비트가 병렬로 출력되고, 심볼 인터리버(634)는 심볼 단위 즉, 2비트 단위로 인터리빙을 수행하기 때문이다. 따라서 병/직렬 변환기(633)는 병렬로 입력되는 두 심볼을 심볼 단위의 직렬로 변환하여 두 심볼을 순차적으로 심볼 인터리버(634)로 출력한다.
상기 심볼 인터리버(634)는 상기 병/직렬 변환기(633)의 출력을 입력받아 심볼 단위로 블록 인터리빙을 수행하게 된다.
이때 상기 심볼 인터리버(634)는 구조적으로 어떤 순서 재배열을 하는 인터리버이라도 적용될 수 있다.
도 8은 본 발명에 따른 심볼 인터리버의 일 실시예를 보인 도면으로서, 순서를 재배열하려는 심볼의 길이가 다양한 경우에도 적용 가능한 가변 길이 심볼 인터리버이다.
도 8은 K=6, N=8인 경우의 심볼 인터리버의 예를 보이고 있다. 상기 K는 병/직렬 변환기(633)에서 심볼 인터리빙을 위해 출력되는 심볼들의 개수이고, N은 심볼 인터리버(634)에서 실제로 인터리빙이 되는 심볼들의 개수이다.
본 발명의 심볼 인터리버(634)는 N = 2n이면서 N ≥ K 조건을 만족하여야 한다. 만일 K와 N의 값이 차이가 나게 되면, 차이나는 개수(=N-K)만큼 널(null 또는 dummy) 심볼이 추가되어 인터리빙 패턴이 만들어진다.
그러므로 상기 K는 인터리빙을 위해 상기 심볼 인터리버(634)로 입력되는 실제 심볼들의 블록 크기가 되고, N은 상기 심볼 인터리버(634)에서 생성된 인터리빙 패턴에 의해 인터리빙이 이루어지는 인터리빙 단위가 된다.
도 8은 그 예를 보인 것으로서, 인터리빙하기 위해 병/직렬 변환기(633)에서 출력되는 심볼의 수(=K)는 6 심볼이고, 실제 인터리빙 단위(N)는 8 심볼이 된다. 따라서 도 8의 (a)와 같이 2 심볼이 널 심볼로 추가되어 인터리빙 패턴이 만들어진다.
하기의 수학식 1은 상기 심볼 인터리버(634)에서 순서를 재배열하고자 하는 심볼 K개를 순서대로 입력받은 후, N = 2n이면서 N ≥ K 조건을 만족하는 N을 찾아 인터리빙 패턴을 만들어 재배열하는 과정을 수학식으로 표현한 것이다.
모든 위치 0 ≤ i ≤ N-1 에 대해서,
P(i) = { S × i × (i+1) / 2 } mod N
여기서 N ≥ K , N = 2n이고, n, S는 자연수이다. 도 8은 S는 89, N은 8로 가정하고, 구현한 인터리빙 패턴 및 인터리빙 예이다.
상기 수학식 1, 도 8의 (b)와 같이 N 심볼 단위로 K개의 입력 심볼과 (N-K)개의 널 심볼의 순서를 재배열한 후 하기의 수학식 2, 도 8의 (c)와 같이 널 심볼의 위치를 제거하고 다시 정렬하며, 정렬된 순서대로 인터리빙된 심볼을 심볼-바이트 변환기(635)로 출력한다.
if P(i) > K-1, then P(i) 위치는 제거하고 정렬
상기 심볼-바이트 변환기(635)는 상기 심볼 인터리버(634)의 출력 심볼들을 바이트로 변환하여 다중화기(650)로 출력한다.
상기 다중화기(650)는 입력 데이터가 메인 데이터이거나 RS 패리티(또는 RS 패리티 위치 홀더)이면 버퍼(620)에서 출력되는 데이터를 선택하고, 인핸스드 데이터이면 인핸스드 부호기(630)에서 부호화되어 출력되는 인핸스드 데이터를 선택하며, 기지 데이터 위치 홀더(또는 기지 데이터)이면 기지 데이터 발생기(635)에서 출력되는 기지 데이터(training sequence)를 대신 선택하여 데이터 디인터리버(114)로 출력한다.
도 6b는 도 6a와 거의 유사하며, 차이점은 기지 데이터 처리 부분이다. 즉, 도 6b의 경우, 역다중화기(660)는 입력 데이터가 기지 데이터이면 버퍼(670)로 출력하여 일정 시간 지연시킨 후 다중화기(680)를 통해 데이터 디인터리버(114)로 출력하는 것을 제외하고는 상기된 도 6a와 동일하므로 상세 설명을 생략한다.
이 경우 상기 기지 데이터는 E-VSB 패킷 포맷터(102)에서 인핸스드 데이터 패킷에 이미 삽입되어 입력되었다고 가정한다.
도 9는 전술한 바와 같이 디지털 방송 송신 시스템에서 전송되는 데이터를 수신하여 복조 및 등화하여 원래 데이터로 복원하는 디지털 방송 수신 시스템의 일 실시예를 보인 구성 블록도이다.
도 9의 디지털 방송 수신 시스템은 튜너(801), 복조부(802), 등화기(803), 기지 데이터 검출 및 발생부(804), E-VSB 블록 복호기(805), 데이터 디인터리버(806), RS 복호기/비체계적 RS 패리티 제거부(807), 디랜더마이저(808)를 포함하여 구성된다.
또한 상기 디지털 방송 수신 시스템은 메인 데이터 패킷 제거부(809), E-VSB 패킷 디포맷터(810), 및 E-VSB 데이터 처리부(811)를 포함하여 구성된다.
즉, 상기 튜너(801)는 특정 채널의 주파수를 튜닝하여 중간 주파수(IF) 신호로 다운 컨버전한 후 복조부(802)와 기지 데이터 검출 및 발생부(804)로 출력한다.
상기 복조부(802)는 입력되는 IF 신호에 대해 자동 이득 제어, 반송파 복구 및 타이밍 복구 등을 수행하여 기저대역 신호로 만든 후 등화기(803)와 기지 데이터 검출 및 발생부(804)로 출력한다.
상기 등화기(803)는 상기 복조된 신호에 포함된 채널 상의 왜곡을 보상한 후 E-VSB 블록 복호기(805)로 출력한다.
이때 상기 기지 데이터 검출 및 발생부(804)는 상기 복조부(802)의 입/출력 데이터 즉, 복조가 이루어지기 전의 데이터 또는 복조가 이루어진 후의 데이터로부터 송신측에서 삽입한 기지 데이터 위치를 검출하고 위치 정보와 함께 그 위치에서 발생시킨 기지 데이터의 심볼열을 복조부(802), 등화기(803), 및 E-VSB 블록 복호기(805)로 출력한다. 또한 상기 기지 데이터 검출 및 발생부(804)는 송신측에서 추가적인 부호화를 거친 인핸스드 데이터와 추가적인 부호화를 거치지 않은 메인 데이터를 수신측의 E-VSB 블록 복호기(805)에 의해서 구분할 수 있도록 하기 위한 목적과 더불어서 인핸스드 부호기의 블록의 시작점을 알기 위한 정보를 상기 E-VSB 블록 복호기(805)로 출력한다.
상기 복조부(802)는 타이밍 복원이나 반송파 복구시에 상기 기지 데이터 심볼열을 이용함으로써, 복조 성능을 향상시킬 수 있고, 등화기(803)에서도 마찬가지로 상기 기지 데이터를 사용하여 등화 성능을 향상시킬 수 있다. 또한 상기 E-VSB 블록 복호기(805)의 복호 결과를 상기 등화기(803)로 피드백하여 등화 성능을 향상시킬 수도 있다.
한편 상기 등화기(803)에서 E-VSB 블록 복호기(805)로 입력되는 데이터는 송신측에서 추가적인 부호화는 수행되지 않고 트렐리스 부호화만 수행된 메인 데이터 이거나 기지 데이터이거나, 또는 추가적인 부호화와 트렐리스 부호화가 모두 수행된 인핸스드 데이터이다.
만일 입력된 데이터가 메인 데이터이거나 기지 데이터(또는 기지 데이터 위치 홀더)이면 상기 E-VSB 블록 복호기(805)는 입력 데이터에 대해 비터비 복호를 수행하거나 또는 소프트 판정값을 하드 판정하고 그 결과를 출력할 수도 있다. 또한 송신측에서 인핸스드 데이터 패킷에 부가되었던 RS 패리티 바이트 및 MPEG 헤더 바이트도 송신측에서 메인 데이터로 간주되어 추가의 부호화가 수행되지 않았으므로 마찬가지로, 비터비 복호를 수행하거나 또는 소프트 판정값을 하드 판정하고 그 결과를 출력할 수도 있다.
한편 입력된 데이터가 인핸스드 데이터이면 상기 E-VSB 블록 복호기(805)는 입력된 인핸스드 데이터에 대하여 소프트 판정(soft decision) 값을 출력한다. 이는 상기 E-VSB 데이터 처리부(811)에서 인핸스드 데이터에 대하여 수행하는 추가의 에러 정정 복호의 성능을 높이기 위해서이다.
그러면 상기 E-VSB 데이터 처리부(811)에서는 이러한 소프트 판정값을 입력받아 추가의 에러 정정 복호를 수행한다. 즉, 상기 E-VSB 데이터 처리부(811)에서는 소프트 판정된 인핸스드 데이터에 대하여 에러 정정 복호화를 수행한다. 이러한 에러 정정 복호기로는 RS 복호기, 길쌈 복호기, LDPC(Low Density Parity Check Code) 복호기 또는 복수개의 복호기간의 터보(turbo) 복호화 등이 사용될 수 있다.
즉, 입력된 데이터가 인핸스드 데이터이면 상기 E-VSB 블록 복호기(805)는 송신 시스템의 E-VSB 블록 처리부(113)와 트렐리스 부호기(203)에서 부호화된 데이 터에 대해서 복호를 수행한다. 이때 송신측의 E-VSB 전처리부(101)의 블록 부호기는 외부 부호가 되고, E-VSB 블록 처리부(113)와 트렐리스 부호기(203)는 하나의 내부 부호로 볼 수 있다.
이러한 연접 부호의 복호시에 외부 부호의 성능을 최대한 발휘하기 위해서는 내부 부호의 복호기 간에 터보 복호화(turbo decoding)를 수행하여 소프트 판정을 출력해 주어야 한다.
따라서 상기 E-VSB 블록 복호기(805)는 인핸스드 데이터에 대해 하드 판정(hard decision) 값을 출력하지 않고, 소프트 판정값을 출력하는 것이 바람직하다.
상기 E-VSB 블록 복호기(805)의 출력은 디인터리버(806)로 입력된다. 상기 디인터리버(806)는 송신측의 데이터 인터리버의 역과정을 수행하여 RS 복호기/비체계적 RS 패리티 제거기(RS encoder/Non-systematic RS parity remover)(807)로 출력한다. 상기 RS 복호기/비체계적 RS 패리티 제거기(807)에서는 입력받은 패킷이 메인 데이터 패킷인 경우 체계적 RS 복호를 수행하고, 인핸스드 데이터 패킷인 경우에는 패킷에 삽입되어 있는 비체계적 RS 패리티 바이트를 제거하여 디랜더마이저(808)로 출력한다.
상기 디랜더마이저(808)는 RS 복호기/비체계적 RS 패리티 제거기(807)의 출력을 입력받아서 송신기의 랜더마이저와 동일한 의사 랜덤(pseudo random) 바이트를 발생시켜 이를 bitwise XOR(exclusive OR)한 후 MPEG 동기 바이트를 매 패킷의 앞에 삽입하여 188 바이트 패킷 단위로 출력한다. 상기 디랜더마이저(808)의 출력 은 메인 MPEG 디코더(도시되지 않음)로 출력됨과 동시에 메인 데이터 패킷 제거부(809)로 출력된다. 상기 메인 MPEG 디코더는 메인 MPEG에 해당하는 패킷에 대해서만 디코딩을 수행한다. 이는 인핸스드 데이터 패킷이 기존 VSB 수신기에서 사용하지 않는 또는, 널 또는 예약된 PID를 가지기 때문에 메인 MPEG 디코더에서 디코딩에 사용되지 않고 무시되기 때문이다.
그런데 상기 인핸스드 데이터의 소프트 판정값은 의사 랜덤 비트와 XOR 하기에 곤란하다. 따라서 메인 MPEG 디코더로 출력할 데이터에 대해서는 상기 설명한 바와 같이 소프트 판정값의 부호에 따라서 이를 하드 판정한 후 의사 랜덤 비트와 XOR하여 출력한다. 즉, 소프트 판정값의 부호가 양수이면 1로, 음수이면 0으로 결정하고, 이 결정값을 의사 랜덤 비트와 XOR한다.
그리고 상기 E-VSB 데이터 처리부(811)에서는 전술한 바와 같이 에러 정정 부호의 복호시에 성능을 높이기 위해서 소프트 판정이 필요하므로, 상기 디랜더마이저(808)는 인핸스드 데이터에 대해 별도의 출력을 만들어서 메인 데이터 패킷 제거부(809)로 출력한다. 일 실시예로, 상기 디랜더마이저(808)는 인핸스드 데이터 비트의 소프트 판정값에 대하여 XOR할 의사 랜덤 비트가 1인 경우에는 상기 소프트 판정값의 부호를 반대로 하여 출력하고, 0인 경우에는 그대로 출력한다.
상기 설명에서 의사 랜덤 비트가 1인 경우 소프트 판정값의 부호를 바꾸는 이유는, 송신기의 랜더마이저에서 입력 데이터 비트에 XOR되는 의사 랜덤 비트가 1 인 경우에 출력 데이터 비트가 반대가 되기 때문이다. 즉, 0 XOR 1 = 1 and 1 XOR 1 = 0 이기 때문이다.
다시 말해서, 디랜더마이저(808)에서 발생시킨 의사 랜덤 비트가 1 인 경우에는 인핸스드 데이터 비트의 하드 판정값을 XOR 할 경우 그 값이 반대가 되므로, 소프트 판정값을 출력할 때는 그 소프트 판정값의 부호를 반대로 하여 출력하는 것이다.
상기 메인 데이터 패킷 제거부(809)는 상기 디랜더마이저(808)의 출력에서 인핸스드 데이터 패킷의 소프트 판정값만을 취하여 출력한다. 즉, 상기 메인 데이터 패킷 제거부(809)는 디랜더마이저(808)의 출력으로부터 188바이트 단위의 메인 데이터 패킷을 제거하고, 인핸스드 데이터 패킷의 소프트 판정값만을 취하여 E-VSB 패킷 디포맷터(810)로 출력한다.
그리고 E-VSB 패킷 디포맷터(810)에서는 우선 송신측에서 메인 데이터 패킷과 구별하기 위해 삽입되었던 인핸스드 데이터를 위한 PID를 갖는 MPEG 헤더를 제거하여 184 바이트 단위의 패킷을 얻는다. 이 184 바이트의 패킷을 모아서 정해진 크기의 하나의 그룹을 구성하고 송신측에서 복조와 등화를 위해 삽입하였던 기지 데이터를 정해진 위치에서 제거한다. 그리고 상기 인핸스드 데이터 그룹 내 헤드, 바디, 테일 영역의 인핸스드 데이터를 구분하여 E-VSB 데이터 처리부(811)로 출력한다. 즉, 송신측의 E-VSB 전처리부에서 개별적으로 E-VSB 전처리된 인핸스드 데이터 종류별로 구분하여 출력한다.
상기 E-VSB 패킷 디포맷터(810)의 출력은 E-VSB 데이터 처리부(811)로 입력된다.
상기 E-VSB 데이터 처리부(811)에서는 소프트 판정되어 출력된 인핸스드 데 이터에 대하여 블록 디인터리빙 및 블록 복호화를 수행한다.
즉, 상기 E-VSB 데이터 처리부(811)는 송신측의 E-VSB 전처리부(101)의 역과정이다. 상기 E-VSB 송신 시스템의 E-VSB 전처리부에서는 인핸스드 데이터의 종류에 따라 입력된 인핸스드 데이터에 대해 개별적으로 추가적인 블록 부호화, 블록 인터리빙, 그리고 널 비트를 삽입하거나 입력 비트를 반복하여 바이트 확장을 수행한다. 따라서 상기 E-VSB 데이터 처리부(811)에서도 인핸스드 데이터 종류에 따라 입력된 인핸스드 데이터에 대해 개별적으로 송신측의 E-VSB 전처리의 역과정을 수행하여 송신측에서 중요도나 우선순위에 따라 구분된 것과 마찬가지로 구분된 최종 인핸스드 데이터를 출력한다. 즉, 상기 E-VSB 데이터 처리부(811)는 소프트 판정되어 입력된 인핸스드 데이터는 그 종류별로 각각 E-VSB 전처리부에서 바이트 확장을 위하여 삽입되었던 널 비트 또는 반복 비트를 제거한 후 블록 디인터리빙 및 블록 복호화를 수행하여 최종 인핸스드 데이터를 출력한다.
일 예로, 상기 최종 인핸스드 데이터는 High Priority 인핸스드 데이터와 Low Priority 인핸스드 데이터로 구분되어 출력된다.
도 10은 상기 E-VSB 블록 복호기(805)의 일 실시예를 보인 구성 블록도로서, 송신측에서 추가적인 부호화 과정을 거친 인핸스드 데이터에 대해 회귀적 터보 복호화를 수행하여 추가적인 성능 향상을 얻는 예를 보이고 있다.
도 10의 E-VSB 블록 복호기(805)는 버퍼(901), 제1 다중화기(902), 트렐리스 복호화부(903), 역다중화기(904), 심볼 디인터리버(905), 직/병렬 변환기(906), 심볼 복호기(907), 병/직렬 변환기(908), 심볼 인터리버(909), 심볼-바이트 변환 기(910,912), 하드 판정부(911), 및 제2 다중화기(913)를 포함하여 구성된다.
이때, 송신측의 심볼 부호기, 심볼 인터리버, 및 12-way 트렐리스 부호기와 대응되기 위해서, 상기 E-VSB 블록 복호기(805)는 12-way TCM(Trellis Coded Modulation) 복호기로 구성된 트렐리스 복호화부(903), 심볼 디인터리버(905), 심볼 복호기(907)를 포함하며, 송신측의 역과정으로 트렐리스 복호화, 심볼 디인터리빙, 및 심볼 복호화를 수행한다.
일반적인 터보 복호화의 경우는 내부 복호기와 외부 복호기가 처리하는 심볼이 1대 1로 매핑하는 관계이다. 하지만 본 발명에서는 메인 데이터, 기지 데이터(또는 기지 데이터 위치 홀더), RS 패리티(또는 RS 패리티 위치 홀더)는 인핸스드 데이터와 같이 심볼 부호화가 수행되지 않고 전송되므로, 상기 데이터들은 터보 복호화 과정에서 제외하는 구조적인 제어가 이루어져야 한다.
이를 위해, 역다중화기(904)는 트렐리스 복호화부(903)에서 트렐리스 복호화되어 입력된 소프트 판정값이 인핸스드 데이터이면 심볼 디인터리버(905)로 출력하고, 메인 데이터, 기지 데이터(또는 기지 데이터 위치 홀더), RS 패리티(또는 RS 패리티 위치 홀더) 중 하나이면 하드 판정부(911)를 통해 하드 판정값으로 변환한 후 심볼-바이트 변환부(911)로 출력한다. 상기 심볼-바이트 변환부(912)는 심볼 단위로 입력되는 하드 판정값을 바이트 단위로 변환하여 제2 다중화기(913)로 출력한다.
즉, 상기 등화기(804)의 출력 데이터는 E-VSB 심볼 복호기(805)의 버퍼(901)에 입력되고, 상기 버퍼(901)는 입력 데이터가 인핸스드 데이터가 아니면 즉, 메인 데이터, 기지 데이터(또는 기지 데이터 위치 홀더), RS 패리티(또는 RS 패리티 위치 홀더) 중 하나이면 바로 제1 다중화기(902), 트렐리스 복호화부(903)를 거쳐 역다중화기(904)로 출력한다.
또한 상기 버퍼(901)는 입력 데이터가 인핸스드 데이터이면 한 블록의 크기에 해당하는 인핸스드 데이터를 저장하고, 터보 복호화 과정이 진행되는 동안 순환 횟수만큼 반복적으로 제1 다중화기(902), 트렐리스 복호화부(903)를 거쳐 역다중화기(904)로 출력한다.
여기에서 사용되는 블록의 크기는 도 6a, 도 6b에서 사용하는 심볼 인터리버(634)의 실제 심볼의 인터리빙 크기(즉, K)와 동일하며 이것은 터보 복호화가 트렐리스 복호화부(903)와 심볼 복호기(907) 간에 이루어지기 때문이다.
상기 트렐리스 복호화부(903)는 송신 시스템의 12-way 트렐리스 부호화에 맞춰 12-way 트렐리스 복호화를 수행한다. 상기 트렐리스 복호화부(903) 내 각 12-way TCM 복호기의 출력은 소프트 판정 값이다. 이때 상기 소프트 판정 값에 로그를 취한 LLR(log likelihood ratio)를 출력할 수도 있다. 상기 LLR란 입력 비트가 1일 확률값과 0일 확률 값의 비율에 대한 로그 값을 의미한다.
상기 역다중화기(904)에서 분리된 인핸스드 데이터는 심볼 디인터리버(905)로 입력되어 송신측의 심볼 인터리버(634)의 역과정으로 심볼 디인터리빙을 수행한다. 상기 심볼 디인터리버(905)의 출력은 직/병렬 변환기(906)로 입력된다.
상기 직/병렬 변환기(906)는 상기 심볼 디인터리빙된 인핸스드 데이터가 송신측에서 1/4 부호율로 부호화된 데이터라면 두 개의 입력 심볼을 동시에 심볼 복 호기(907)에 출력한다. 그리고 송신측에서 1/2 부호율로 부호화된 데이터라면 입력 심볼을 그대로 상기 심볼 복호기(907)에 바이패스시킨다. 즉, 송신측의 심볼 부호기(632)의 심볼 부호율에 따라 상기 직/병렬 변환기(906)에서 출력되는 데이터가 달라진다.
상기 심볼 복호기(907)에서도 마찬가지로, 송신측의 심볼 부호기(632)의 역과정으로 심볼 복호화를 수행한다.
이때 터보 복호화의 순환 횟수가 다 되었으면 상기 심볼 복호기(907)의 출력은 심볼-바이트 변환부(910)로 입력되어 바이트 단위로 변환된 후 제2 다중화기(913)로 입력된다.
만일 터보 복호화의 순환 횟수가 남아 있으면 상기 심볼 복호기(907)의 출력은 병/직렬 변환기(908)로 입력된다. 상기 병/직렬 변환기(908)는 심볼 복호화된 데이터가 1/4 부호율로 복호화된 인핸스드 데이터라면 병렬로 입력된 두 심볼을 한 심볼 단위로 변환하여 순차적으로 출력하고, 1/2 부호율로 복호화된 인핸스드 데이터라면 그대로 바이패스시킨다.
상기 병/직렬 변환기(908)의 출력 데이터는 심볼 인터리버(909)로 입력되어 도 8과 같이 심볼 인터리빙된 후 다중화기(902)로 입력된다.
상기 다중화기(902)는 버퍼(901)에서 출력되는 인핸스드 데이터와 상기 심볼 인터리버(909)에서 출력되는 터보 디코딩된 데이터를 함께 트렐리스 부호화부(903)의 해당 TCM 복호기로 출력한다. 여기서 상기 인핸스드 데이터와 터보 디코딩된 데이터는 해당 블록 내 같은 위치끼리 함께 각 TCM 복호기로 출력된다. 예를 들어, 상기 터보 디코딩된 데이터가 블록 내 세 번째 심볼이라면 상기 버퍼(901)에 저장된 블록 내 세 번째 심볼과 함께 해당 TCM 복호기로 출력된다.
이와 같이 상기 버퍼(901)는 회귀적인 터보 복호화가 이루어지는 동안 해당 블록 데이터를 저장하며, 지연 등을 통해 심볼 인터리버(909)의 출력 심볼의 소프트 판정값(예를 들어, LLR)과 상기 출력 심볼의 블록 내 같은 위치에 해당하는 버퍼(901)의 심볼이 다중화기(902)에서 함께 해당 경로(way)의 TCM 복호기에 입력될 수 있도록 한다.
이러한 과정이 터보 복호화의 기 설정된 반복 횟수동안 진행되고 나면, 다음 블록의 데이터가 버퍼(901)로 입력되어 상기 터보 복호화 과정을 반복한다.
즉, 기 설정된 반복 횟수동안 터보 복호화가 이루어지고 나면, 심볼 복호기(907)의 출력은 심볼-바이트 변환기(910)에서 바이트 단위의 소프트 판정 값으로 변환된 후 제2 다중화기(913)로 출력되고, 한 블록에 대한 E-VSB 블록 복호화 과정이 완료된다. 이를 본 발명에서는 설명의 편의를 위해 회귀적인 터보 복호화 과정이라 한다.
이때 상기 트렐리스 복호화부(903)와 심볼 복호기(907) 사이의 회귀적인 터보 복호화 횟수는 하드웨어 복잡도와 에러정정 성능을 고려하여 정의할 수 있는데 횟수가 증가하면 에러 정정 능력은 우수해지지만 하드웨어는 복잡해지는 단점이 있다.
이와 같이 본 발명은 인핸스드 데이터에 대한 E-VSB 심볼 복호화를 SOVA(Soft-Out Viterbi Algorithm), MAP(Maximum A posteriori Probability) 알고 리즘 등을 사용하는 복수개의 복호기간에 도 10과 같이 회귀적인 터보 복호화 알고리즘으로 수행함으로써, 전체 복호화 성능을 추가적으로 향상시킬 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
이상에서 설명한 바와 같은 본 발명에 따른 디지털 방송 시스템 및 처리 방법은 채널을 통하여 부가 데이터를 송신할 때 오류에 강하고 또한 기존의 VSB 수신기와도 호환성이 가능한 이점이 있다. 더불어 기존의 VSB 시스템보다 고스트와 잡음이 심한 채널에서도 부가 데이터를 오류없이 수신할 수 있는 이점이 있다.
또한 본 발명은 정보를 갖고 있는 다수개의 인핸스드 데이터 패킷을 그룹화하고, 상기 그룹을 메인 데이터와 다중화시켜 전송함에 있어서, 상기 그룹을 다수개의 영역으로 계층화하고, 계층화된 영역의 특성에 따라 삽입되는 데이터 종류, 처리 방법 등을 구분함으로써, 수신 시스템의 수신 성능을 향상시킬 수 있다. 특히 상기 그룹 내 계층화된 영역에 삽입되는 데이터 종류와 입력되는 인핸스드 데이터 종류에 따라 E-VSB 전처리 과정을 다르게 적용함으로써, 수신 시스템의 수신 성능을 더욱 향상시킬 수 있다.
또한 본 발명은 수신측에서 인핸스드 데이터에 대해 회귀적 터보 복호화를 수행함으로써, 복호화 성능을 더욱 높일 수 있다.
이러한 본 발명은 채널 변화가 심하고 노이즈에 대한 강건성이 요구되는 휴 대용 및 이동 수신기에 적용하면 더욱 효과적이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (31)

  1. (a) 바이트 확장된 데이터가 입력되면 M/N(여기서 M<N) 부호율로 부호화를 수행하고, 바이트 확장되지 않은 데이터가 입력되면 부호화를 수행하지 않는 단계; 및
    (b) 상기 (a) 단계에서 출력되는 데이터에 대하여 트렐리스 부호화하여 전송하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 방송 시스템의 부호화 방법.
  2. 제 1 항에 있어서, 상기 (a) 단계는
    바이트 확장된 데이터를 2비트의 심볼 단위로 변환하고, 상기 심볼들 중 유효 데이터 비트에 대해서만 M/N 부호화를 수행하는 단계;
    상기 단계에서 적어도 복수개 이상의 부호화된 심볼들이 병렬로 입력되면 한 심볼 단위로 변환하여 출력하는 단계; 및
    상기 단계에서 출력되는 심볼들을 바이트 단위로 변환하여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 방송 시스템의 부호화 방법.
  3. 제 2 항에 있어서, 상기 부호화 단계는
    입력된 데이터가 2바이트 확장된 데이터라면 한 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/2 부호율로 부호화하여 출력하는 것을 특징으로 하는 방 송 시스템의 부호화 방법.
  4. 제 2 항에 있어서, 상기 부호화 단계는
    입력된 데이터가 4바이트 확장된 데이터라면 두 심볼 단위로 포함되는 유효 데이터 비트에 대해서 1/2 부호율로 두 번 부호화하고, 부호화된 심볼들을 출력하는 것을 특징으로 하는 방송 시스템의 부호화 방법.
  5. 제 2 항에 있어서, 상기 부호화 단계는
    입력된 데이터가 4바이트 확장된 데이터라면 두 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/2 부호율로 부호화하고, 부호화된 심볼을 반복하여 출력하는 것을 특징으로 하는 방송 시스템의 부호화 방법.
  6. 제 2 항에 있어서, 상기 부호화 단계는
    입력된 데이터가 4바이트 확장된 데이터라면 두 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/4 부호율로 부호화하고, 부호화된 두 심볼을 병렬로 출력하는 것을 특징으로 하는 방송 시스템의 부호화 방법.
  7. 제 2 항에 있어서,
    상기 부호화된 데이터에 대한 심볼 단위의 인터리빙 과정은 선택적인 것을 특징으로 하는 방송 시스템의 부호화 방법.
  8. 제 7 항에 있어서, 상기 심볼 단위의 인터리빙이 수행되는 경우,
    블록 단위로 부호화된 다수개의 심볼을 입력받는 단계;
    입력된 블록 내 심볼들의 수가 인터리빙 단위보다 작으면 그 차이에 해당하는 널 심볼을 추가하여 인터리빙 패턴을 생성하고 기 설정된 인터리빙 규칙에 따라 인터리빙 패턴 내 심볼들을 재배열하는 단계;
    상기 재배열된 인터리빙 패턴으로부터 상기 단계에서 추가한 널 심볼의 위치를 제거하고 정렬한 후 정렬된 순서대로 심볼을 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 방송 시스템의 부호화 방법.
  9. 제 8 항에 있어서,
    상기 단계에서 블록의 크기와 인터리빙 단위는 가변적인 것을 특징으로 하는 방송 시스템의 부호화 방법.
  10. 제 8 항에 있어서,
    상기 단계에서 인터리빙 단위(N)는 2n(n은 자연수)이면서 인터리빙을 위해 입력된 블록 내 심볼들의 수(K)보다 크거나 같아야 하는 것을 특징으로 하는 방송 시스템의 부호화 방법.
  11. 제 10 항에 있어서,
    상기 단계에서 인터리빙 패턴 내 심볼들의 재배열은 하기의 식에 의해 이루어지는 것을 특징으로 하는 방송 시스템의 부호화 방법.
    모든 위치 0 ≤ i ≤ N-1에 대해서,
    P(i) = { S × i × (i+1) / 2 } mod N
    여기서 N ≥ K , N = 2n이고, n,S는 자연수임.
  12. 제 1 항에 있어서,
    바이트 확장된 데이터는 정보를 갖는 인핸스드 데이터이고, 바이트 확장되지 않은 데이터는 메인 데이터, 기 정의된 기지 데이터, RS 패리티 중 적어도 하나인 것을 특징으로 하는 방송 시스템의 부호화 방법.
  13. 바이트 확장된 데이터가 입력되면 심볼 영역에서 M/N 부호율로 부호화를 수행하는 심볼 부호기;
    상기 심볼 부호기에서 적어도 복수개 이상의 부호화된 심볼들이 병렬로 입력되면 한 심볼 단위로 변환하여 출력하는 병/직렬 변환기;
    상기 병/직렬 변환기에서 출력되는 심볼들에 대해 심볼 단위의 인터리빙을 수행하여 바이트 단위로 출력하는 심볼 인터리빙부; 및
    상기 심볼 부호기에서 부호화되어 출력되는 데이터에 대하여 트렐리스 부호 화하는 트렐리스 부호화부를 포함하여 구성되는 것을 특징으로 하는 방송 시스템의 부호화 장치.
  14. 제 13 항에 있어서, 상기 심볼 부호기는
    입력된 데이터가 2바이트 확장된 데이터라면 한 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/2 부호율로 부호화하여 출력하는 것을 특징으로 하는 방송 시스템의 부호화 장치.
  15. 제 13 항에 있어서, 상기 심볼 부호기는
    입력된 데이터가 4바이트 확장된 데이터라면 두 심볼 단위로 포함되는 유효 데이터 비트에 대해서 1/2 부호율로 두 번 부호화하고, 부호화된 심볼들을 출력하는 것을 특징으로 하는 방송 시스템의 부호화 장치.
  16. 제 13 항에 있어서, 상기 심볼 부호기는
    입력된 데이터가 4바이트 확장된 데이터라면 두 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/2 부호율로 부호화하고, 부호화된 심볼을 반복하여 출력하는 것을 특징으로 하는 방송 시스템의 부호화 장치.
  17. 제 13 항에 있어서, 상기 심볼 부호기는
    입력된 데이터가 4바이트 확장된 데이터라면 두 심볼 단위로 포함되는 유효 데이터 비트에 대해서만 1/4 부호율로 부호화하고, 부호화된 두 심볼을 병렬로 출력하는 것을 특징으로 하는 방송 시스템의 부호화 장치.
  18. 제 13 항에 있어서, 상기 심볼 인터리빙부는
    인터리빙을 위해 입력된 블록 내 심볼들의 수(K)가 인터리빙 단위(N)보다 작으면 그 차이에 해당하는 수의 널 심볼(N-K)을 추가하여 인터리빙을 수행하고, 그 인터리빙 결과로부터 추가된 널 심볼의 위치를 제거한 후 인터리빙된 심볼들을 순서대로 출력하는 것을 특징으로 하는 방송 시스템의 부호화 장치.
  19. 제 18 항에 있어서,
    상기 심볼 인터리빙부의 블록 크기와 인터리빙 단위는 가변적인 것을 특징으로 하는 방송 시스템의 부호화 장치.
  20. 제 18 항에 있어서,
    상기 심볼 인터리빙부의 인터리빙 단위(N)는 2n(n은 자연수)이면서 인터리빙을 위해 입력된 블록 내 심볼들의 수(K)보다 크거나 같아야 하는 것을 특징으로 하는 방송 시스템의 부호화 장치.
  21. 제 20 항에 있어서,
    상기 심볼 인터리빙부의 인터리빙은 하기의 식에 의해 이루어지는 것을 특징으로 하는 방송 시스템의 부호화 장치.
    모든 위치 0 ≤ i ≤ N-1에 대해서,
    P(i) = { S × i × (i+1) / 2 } mod N
    여기서 N ≥ K , N = 2n이고, n,S는 자연수임.
  22. 제 13 항에 있어서,
    바이트 확장된 데이터는 정보를 갖는 인핸스드 데이터이고, 바이트 확장되지 않은 데이터는 메인 데이터, 기 정의된 기지 데이터, RS 패리티 중 적어도 하나인 것을 특징으로 하는 방송 시스템의 부호화 장치.
  23. (a) 기 설정된 반복 회수만큼 터보 복호화 과정이 진행되는 동안 해당 블록의 수신 데이터를 저장하는 단계;
    (b) 상기 블록 내 같은 위치의 저장된 수신 데이터와 터보 복호화되어 피드백되는 데이터를 함께 출력하는 단계;
    (c) 상기 (b) 단계의 출력에 대해 트렐리스 복호화하는 단계;
    (d) 상기 트렐리스 복호화된 데이터에 대해 심볼 복호화를 수행한 후 상기 (b) 단계로 피드백하는 단계; 및
    (e) 상기 단계들이 기 설정된 반복 회수만큼 반복되면 해당 블록 내 심볼 복 호화된 데이터들을 바이트 단위로 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 방송 시스템의 복호화 방법.
  24. 제 23 항에 있어서,
    상기 (c) 단계에서 트렐리스 복호화되어 출력되는 데이터는 소프트 판정값인 것을 특징으로 하는 방송 시스템의 복호화 방법.
  25. 제 23 항에 있어서,
    상기 (c) 단계에서 트렐리스 복호화되어 출력되는 데이터는 소프트 판정값에 로그인을 취한 LLR(log likelihood ratio)인 것을 특징으로 하는 방송 시스템의 복호화 방법.
  26. 제 23 항에 있어서,
    상기 (c) 단계에서 트렐리스 복호화되어 출력되는 데이터가 인핸스드 데이터이면 상기 (d) 단계로 진행하고, 인핸스드 데이터가 아니면 상기 트렐리스 복호화되어 출력된 소프트 판정값을 하드 판정한 후 바이트 단위로 변환하여 출력하는 단계를 더 포함하는 것을 특징으로 하는 방송 시스템의 복호화 방법.
  27. 제 23 항에 있어서,
    부호화 과정에서 인핸스드 데이터에 대해 1/4 부호화가 수행된 경우,
    상기 (d) 단계의 심볼 복호화 과정의 전,후에 각각 직/병렬 심볼 변환 과정과, 병/직렬 심볼 변환 과정이 포함되는 것을 특징으로 하는 방송 시스템의 복호화 방법.
  28. 제 23 항에 있어서,
    부호화 과정에서 인핸스드 데이터에 대해 심볼 단위의 인터리빙이 수행된 경우,
    상기 (d) 단계의 심볼 복호화 과정의 전,후에 각각 심볼 단위의 디인터리빙 과정과 인터리빙 과정이 포함되는 것을 특징으로 하는 방송 시스템의 복호화 방법.
  29. 기 설정된 반복 회수만큼 터보 복호화 과정이 진행되는 동안 해당 블록의 수신 데이터를 저장하는 버퍼;
    터보 복호화되어 피드백되는 데이터와 상기 버퍼에 저장된 블록 내 같은 위치의 수신 데이터를 함께 출력하는 다중화기;
    상기 다중화기에서 출력되는 데이터를 트렐리스 복호화하여 소프트 판정값으로 출력하는 트렐리스 복호화부;
    상기 트렐리스 복호화된 소프트 판정값에 대해 심볼 단위의 디인터리빙과 심볼 복호화를 수행하고, 기 설정된 반복 회수만큼 터보 복호화 과정이 반복되면 해당 블록 내 심볼 복호화된 데이터들을 바이트 단위로 출력하는 심볼 복호화부; 및
    기 설정된 반복 회수동안 상기 심볼 복호화부에서 심볼 복호화된 데이터를 심볼 단위로 인터리빙하여 상기 다중화기로 피드백하는 심볼 인터리버를 포함하여 구성되는 것을 특징으로 하는 방송 시스템의 복호화 장치.
  30. 제 29 항에 있어서,
    부호화 장치에서 1/4 부호율로 심볼 부호화된 경우,
    심볼 복호화를 위해 상기 심볼 단위로 디인터리빙된 심볼을 모아 두 심볼을 동시에 출력하는 직/병렬 변환기와,
    상기 심볼 복호화된 두 심볼이 병렬로 출력되면 한 심볼 단위로 변환하여 상기 심볼 인터리버로 출력하는 병/직렬 변환기를 더 포함하여 구성되는 것을 특징으로 하는 방송 시스템의 복호화 장치.
  31. 제 29 항에 있어서,
    상기 트렐리스 복호화부에서 트렐리스 복호화되어 출력되는 소프트 판정값이 인핸스드 데이터이면 상기 심볼 복호화부로 출력하고, 인핸스드 데이터가 아니면 상기 소프트 판정값을 하드 판정한 후 바이트 단위로 변환하여 출력하는 역다중화부를 더 포함하여 구성되는 것을 특징으로 하는 방송 시스템의 복호화 장치.
KR1020060037181A 2006-04-25 2006-04-25 디지털 방송 시스템 및 처리 방법 KR101215363B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060037181A KR101215363B1 (ko) 2006-04-25 2006-04-25 디지털 방송 시스템 및 처리 방법
PCT/KR2007/000119 WO2007123302A1 (en) 2006-04-25 2007-01-08 Digital broadcasting system and method of processing data
US11/740,157 US7801243B2 (en) 2006-04-25 2007-04-25 DTV transmitting system and receiving system and method of processing broadcast signal
US12/854,154 US7933356B2 (en) 2006-04-25 2010-08-10 DTV transmitting system and receiving system and method of processing broadcast signal
US13/050,841 US8077798B2 (en) 2006-04-25 2011-03-17 DTV transmitting system and receiving system and method of processing broadcast signal
US13/290,005 US8199852B2 (en) 2006-04-25 2011-11-04 DTV transmitting system and receiving system and method of processing broadcast signal
US14/276,933 USRE46175E1 (en) 2006-04-25 2014-05-13 DTV transmitting system and receiving system and method of processing broadcast signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060037181A KR101215363B1 (ko) 2006-04-25 2006-04-25 디지털 방송 시스템 및 처리 방법

Publications (2)

Publication Number Publication Date
KR20070105122A true KR20070105122A (ko) 2007-10-30
KR101215363B1 KR101215363B1 (ko) 2012-12-26

Family

ID=38818726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037181A KR101215363B1 (ko) 2006-04-25 2006-04-25 디지털 방송 시스템 및 처리 방법

Country Status (1)

Country Link
KR (1) KR101215363B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100114442A (ko) * 2009-04-15 2010-10-25 엘지전자 주식회사 방송 수신 시스템 및 방송 신호 처리 방법
CN113475023A (zh) * 2018-12-06 2021-10-01 法国矿业电信学校联盟 用于并行化的递归块解码的设备和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100114442A (ko) * 2009-04-15 2010-10-25 엘지전자 주식회사 방송 수신 시스템 및 방송 신호 처리 방법
CN113475023A (zh) * 2018-12-06 2021-10-01 法国矿业电信学校联盟 用于并行化的递归块解码的设备和方法

Also Published As

Publication number Publication date
KR101215363B1 (ko) 2012-12-26

Similar Documents

Publication Publication Date Title
KR101191182B1 (ko) 디지털 방송 시스템 및 처리 방법
KR101191181B1 (ko) 디지털 방송의 송/수신 시스템 및 데이터 구조
US8379759B2 (en) Digital broadcasting system and method of processing data
KR101495934B1 (ko) 신호를 인코딩 및 디코딩하는 장치 및 방법
USRE47611E1 (en) DTV television transmitter/receiver and method of processing data in DTV transmitter/receiver
KR101253176B1 (ko) 디지털 방송 시스템 및 데이터 처리 방법
KR101370889B1 (ko) 디지털 방송 시스템 및 처리 방법
JP5534528B2 (ja) 信号を復号する装置および方法
KR101147767B1 (ko) 디지털 방송 시스템 및 처리 방법
US8290035B2 (en) Systems for reducing adverse effects of deep fades in DTV signals designed for mobile reception
KR101276863B1 (ko) 디지털 방송 신호 수신 장치 및 방법
KR20070056882A (ko) 디지털 방송 시스템 및 처리 방법
KR101215363B1 (ko) 디지털 방송 시스템 및 처리 방법
KR20090114317A (ko) 송/수신 시스템 및 데이터 처리 방법
KR101119110B1 (ko) 디지털 방송 시스템 및 처리 방법
KR101191191B1 (ko) 디지털 방송 시스템 및 처리 방법
KR101275208B1 (ko) 디지털 방송 시스템 및 처리 방법
KR101215364B1 (ko) 디지털 방송 시스템 및 처리 방법
KR100917203B1 (ko) 디지털 방송 시스템 및 처리 방법
KR100914714B1 (ko) 디지털 방송 시스템 및 데이터 처리 방법
KR101162213B1 (ko) 디지털 방송 시스템 및 처리 방법
KR100925448B1 (ko) 방송 송/수신기 및 방송 신호 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee