KR20070103894A - 액정표시소자 및 그의 구동 방법 - Google Patents

액정표시소자 및 그의 구동 방법 Download PDF

Info

Publication number
KR20070103894A
KR20070103894A KR1020060035806A KR20060035806A KR20070103894A KR 20070103894 A KR20070103894 A KR 20070103894A KR 1020060035806 A KR1020060035806 A KR 1020060035806A KR 20060035806 A KR20060035806 A KR 20060035806A KR 20070103894 A KR20070103894 A KR 20070103894A
Authority
KR
South Korea
Prior art keywords
gate
voltage
level
clocks
low
Prior art date
Application number
KR1020060035806A
Other languages
English (en)
Other versions
KR101243439B1 (ko
Inventor
김화영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060035806A priority Critical patent/KR101243439B1/ko
Publication of KR20070103894A publication Critical patent/KR20070103894A/ko
Application granted granted Critical
Publication of KR101243439B1 publication Critical patent/KR101243439B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 서로 다른 레벨의 게이트하이전압들을 공급하여 이웃하게 공급되는 클럭들 중 하나의 클럭의 하이레벨을 감소시킬 수 있는 액정표시소자를 제공하는 것으로, 스캔펄스가 공급되는 다수의 게이트라인들이 형성된 액정표시패널; 상기 스캔펄스의 발생에 이용되는 제 1 내지 제 4 클럭을 공급하기 위한 타이밍 컨트롤러; 고전위 전원전압을 인가받아 서로 다른 레벨의 제 1 및 제 2 게이트하이전압과 게이트로우전압을 발생하기 위한 게이트구동전압 발생수단; 및 상기 제 1 및 제 3 클럭의 하이레벨전압을 상기 제 1 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 1 및 제 3 클럭의 로우레벨전압을 상기 게이트로우전압 레벨까지 쉬프트시키고, 상기 제 2 및 제 4 클럭의 하이레벨전압을 상기 제 2 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 2 및 제 4 클럭의 로우레벨전압을 게이트로우전압 레벨까지 쉬프트시키기 위한 레벨 쉬프터를 포함한다.
액정표시소자, 클럭, 게이트하이전압, 하이레벨전압, 레벨쉬프트

Description

액정표시소자 및 그의 구동 방법{LCD and drive method thereof}
도 1은 일반적인 액정표시장치에 형성되는 픽셀의 등가 회로도.
도 2는 종래의 액정표시소자의 구성도.
도 3은 본 발명의 실시예에 따른 액정표시소자의 구성도.
도 4a 및 도 4b는 본 발명에 따른 액정표시소자의 신호 특성도.
도 5는 도 3에서의 제 1 내지 제 n 구동셀의 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200: 액정표시소자 110: 액정표시패널
120: 데이터 구동부 130: 게이트 구동부
140: 감마기준전압 발생부 150: 백라이트 어셈블리
160: 인버터 170: 공통전압 발생부
180: 게이트구동전압 발생부 190: 타이밍 컨트롤러
210: 제 1 게이트하이전압 발생부 220: 제 2 게이트하이전압 발생부
230: 게이트로우전압 발생부 240: 레벨 쉬프터
241: 시작신호 쉬프트셀 242: 제 1 쉬프트셀
243: 제 2 쉬프트셀 250: 게이트 구동부
250-1 내지 250-n: 제 1 내지 제 n 구동셀
본 발명은 액정표시소자에 관한 것으로, 특히 서로 다른 레벨의 게이트하이전압들을 공급하여 이웃하게 공급되는 클럭들 중 하나의 클럭의 하이레벨을 감소시킬 수 있는 액정표시소자 및 그의 구동 방법에 관한 것이다.
액정표시소자는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하며, 그리고 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시소자는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 이러한 액티브 매트릭스 타입의 액정표시소자에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시소자는, 디지털 입력 데이터를 감마기준전압을 기준으로 아날로그 데이터 전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여 액정셀(Clc)을 충전시킨다.
TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL) 에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다.
액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다.
스토리지 캐패시터(Cst)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다.
스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이 때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.
이와 같은 구조를 갖는 픽셀들을 구비하는 종래의 액정표시소자의 구성에 대하여 살펴보면 도 2에 도시된 바와 같다.
도 2는 종래의 액정표시소자의 구성도이다.
도 2를 참조하면, 종래의 액정표시소자(100)는, 데이터라인(DL1 내지 DLm)과 게이트라인(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(120)와, 액정표시패널(110)의 게이트라인(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(130)와, 감마기준전압을 발생하여 데이터 구동부(120)에 공급하기 위한 감마기준전압 발생부(140)와, 액정표시패널(110)에 광을 조사하기 위한 백라이트 어셈블리(150)와, 백라이트 어셈블리(160)에 교류 전압 및 전류를 인 가하기 위한 인버터(160)와, 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(Clc)의 공통전극에 공급하기 위한 공통전압 발생부(170)와, 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생하여 게이트 구동부(130)에 공급하기 위한 게이트구동전압 발생부(180)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위한 타이밍 컨트롤러(190)를 구비한다.
액정표시패널(110)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)에 접속된다.
TFT는 게이트라인(GL1 내지 GLn)을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온된다. TFT의 턴-온시 데이터라인(DL1 내지 DLm) 상의 비디오 데이터는 액정셀(Clc)의 화소전극에 공급된다.
데이터 구동부(120)는 타이밍 컨트롤러(190)로부터 공급되는 데이터구동 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급하며, 그리고 타이밍 컨트롤러(190)로부터 공급되는 디지털 비디오 데이터(RGB)를 샘플링하여 래치한 다음 감마기준전압 발생부(140)로부터 공급되는 감마기준전압을 기준으로 액 정표시패널(110)의 액정셀(Clc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터라인들(DL1 내지 DLm)들에 공급한다.
게이트 구동부(130)는 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스 즉, 게이트펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급한다. 이때, 게이트 구동부(130)는 게이트구동전압 발생부(180)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.
감마기준전압 발생부(140)는 고전위 전원전압(VDD)을 공급받아 정극성 감마기준전압과 부극성 감마기준전압을 발생하여 데이터 구동부(120)로 출력한다.
백라이트 어셈블리(150)는 액정표시패널(110)의 후면에 배치되며, 인버터(160)로부터 공급되는 교류 전압과 전류에 의해 발광되어 광을 액정표시패널(110)의 각 픽셀로 조사한다.
인버터(160)는 내부에 발생되는 구형파신호를 삼각파신호로 변화시킨 후 삼각파신호와 상기 시스템으로부터 공급되는 직류 전원전압(VCC)을 비교하여 비교결과에 비례하는 버스트디밍(Burst Dimming)신호를 발생한다. 이렇게 내부의 구형파신호에 따라 결정되는 버스트디밍신호가 발생되면, 인버터(160) 내에서 교류 전압과 전류의 발생을 제어하는 구동 IC(미도시)는 버스트디밍신호에 따라 백라이트 어셈블리(150)에 공급되는 교류 전압과 전류의 발생을 제어한다.
공통전압 발생부(170)는 고전위 전원전압(VDD)을 공급받아 공통전압(Vcom)을 발생하여 액정표시패널(110)의 각 픽셀에 구비된 액정셀(Clc)들의 공통전극에 공급한다.
게이트구동전압 발생부(180)는 고전위 전원전압(VDD)을 인가받아 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생시켜 게이트 구동부(130)에 공급한다. 여기서, 게이트구동전압 발생부(180)는 액정표시패널(110)의 각 픽셀에 구비된 TFT의 문턱전압 이상이 되는 게이트 하이전압(VGH)을 발생하고 TFT의 문턱전압 미만이 되는 게이트 로우전압(VGL)을 발생한다. 이렇게 발생된 게이트 하이전압(VGH)과 게이트 로우전압(VGL)은 각각 게이트 구동부(130)에 의해 발생되는 스캔펄스의 하이레베전압과 로우레벨전압을 결정하는데 이용된다.
타이밍 컨트롤러(190)는 디지털 비디오 카드(미도시)로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(120)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(120)와 게이트 구동부(130)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.
상기한 바와 같은 구성 및 기능을 종래의 액정표시소자가 수직 2도트 인버젼 방식으로 구현되는 경우, 수직방향으로 이웃하는 게이트라인들에 동일한 하이레벨을 갖는 스캔펄스를 순차적으로 공급하면, 이 스캔펄스들에 의해 선택되고 수직 방 향으로 이웃한 픽셀들의 데이터 전압에 의한 차징량이 달라지는 특성이 있었으며, 이로 인하여 이웃하는 수평라인 간의 화면 밝기가 불균일해지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 서로 다른 레벨의 게이트하이전압들을 공급하여 이웃하게 공급되는 클럭들 중 하나의 클럭의 하이레벨을 감소시킬 수 있는 액정표시소자 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 서로 다른 레벨의 게이트하이전압들을 공급하여 이웃하게 공급되는 클럭들 중 하나의 클럭의 하이레벨을 감소시킴으로써, 이웃하게 공급되는 스캔펄스의 하이레벨을 차등되게 할 수 있는 액정표시소자 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 이웃하게 공급되는 스캔펄스의 하이레벨을 차등되게 함으로써, 수직 방향으로 이웃하는 픽셀들에 공급되는 데이터 전압에 의한 차징량을 차등되게 할 수 있는 액정표시소자 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 수직 방향으로 이웃하는 픽셀들에 공급되는 데이터 전압에 의한 차징량을 차등되게 함으로써, 화면의 밝기를 균일화시킬 수 있는 액정표시소자 및 그의 구동 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 스캔펄스가 공급되는 다수의 게이트라인들이 형성된 액정표시패널; 상기 스캔펄스의 발생에 이용되는 제 1 내지 제 4 클럭을 공급하기 위한 타이밍 컨트롤러; 고전위 전원전압을 인가받아 서로 다른 레벨의 제 1 및 제 2 게이트하이전압과 게이트로우전압을 발생하기 위한 게이트구동전압 발생수단; 및 상기 제 1 및 제 3 클럭의 하이레벨전압을 상기 제 1 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 1 및 제 3 클럭의 로우레벨전압을 상기 게이트로우전압 레벨까지 쉬프트시키고, 상기 제 2 및 제 4 클럭의 하이레벨전압을 상기 제 2 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 2 및 제 4 클럭의 로우레벨전압을 게이트로우전압 레벨까지 쉬프트시키기 위한 레벨 쉬프터를 포함한다. 여기서, 상기 제 1 게이트하이전압의 하이레벨이 상기 제 2 게이트하이전압의 로우레벨보다 높은 것을 특징으로 한다. 또는 상기 제 1 게이트하이전압의 하이레벨이 상기 제 2 게이트하이전압의 로우레벨보다 낮은 것을 특징으로 한다.
상기 게이트구동전압 발생수단은, 상기 고전위 전원전압을 인가받아 상기 제 1 게이트하이전압을 발생하기 위한 제 1 게이트하이전압 발생부; 상기 고전위 전원전압을 인가받아 상기 제 2 게이트하이전압을 발생하기 위한 제 2 게이트하이전압 발생부; 및 상기 고전위 전원전압을 인가받아 상기 게이트로우전압을 발생하기 위한 게이트로우전압 발생부를 포함한다.
상기 레벨 쉬프터는, 상기 제 1 및 제 3 클럭의 하이레벨전압을 상기 제 1 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 1 및 제 3 클럭의 로우레벨 전압을 상기 게이트로우전압 레벨까지 쉬프트시키기 위한 제 1 쉬프트셀; 및 상기 제 2 및 제 4 클럭의 하이레벨전압을 상기 제 2 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 2 및 제 4 클럭의 로우레벨전압을 상기 게이트로우전압 레벨까지 쉬프트시키기 위한 제 2 쉬프트셀을 포함한다.
본 발명은 스캔펄스의 발생에 이용되는 제 1 내지 제 4 클럭을 공급하는 단계; 고전위 전원전압을 인가받아 서로 다른 레벨의 제 1 및 제 2 게이트하이전압과 게이트로우전압을 발생하는 단계; 상기 제 1 및 제 3 클럭의 하이레벨전압을 상기 제 1 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 1 및 제 3 클럭의 로우레벨전압을 상기 게이트로우전압 레벨까지 쉬프트시키는 단계; 및 상기 제 2 및 제 4 클럭의 하이레벨전압을 상기 제 2 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 2 및 제 4 클럭의 로우레벨전압을 게이트로우전압 레벨까지 쉬프트시키는 단계를 포함한다. 여기서, 상기 제 1 게이트하이전압의 하이레벨이 상기 제 2 게이트하이전압의 로우레벨보다 높은 것을 특징으로 한다. 또는 상기 제 1 게이트하이전압의 하이레벨이 상기 제 2 게이트하이전압의 로우레벨보다 낮은 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시소자의 구성도이다.
도 3을 참조하면, 본 발명의 액정표시소자(200)는, 도 1에서와 마찬가지로, 액정표시패널(110), 데이터 구동부(120), 감마기준전압 발생부(140), 백라이트 어셈블리(150), 인버터(160), 공통전압 발생부(170) 및 타이밍 컨트롤러(190)를 구비한다.
그리고, 본 발명의 액정표시소자(200)는, 고전위 전원전압(VDD)을 인가받아 제 1 게이트하이전압(VGH1)을 발생하기 위한 제 1 게이트하이전압 발생부(210)와, 고전위 전원전압(VDD)을 인가받아 제 1 게이트하이전압(VGH1)과 다른 레벨의 제 2 게이트하이전압(VGH2)을 발생하기 위한 제 2 게이트하이전압 발생부(220)와, 고전위 전원전압(VDD)을 인가받아 게이트로우전압(VGL)을 발생하기 위한 게이트로우전압 발생부(230)와, 타이밍 컨트롤러(190)로부터 공급되는 게이트스타트신호(Vst)의 하이레벨전압을 제 1 게이트하이전압(VGH1) 레벨까지 쉬프트시킴과 동시에 게이트스타트신호(Vst)의 로우레벨전압을 게이트로우전압(VGL) 레벨까지 쉬프트시키고, 타이밍 컨트롤러(190)로부터 공급되는 제 1 내지 제 4 클럭(CLK1 내지 CLKn) 중에서 제 1 및 제 3 클럭(CLK1, CLK3)의 하이레벨전압을 제 1 게이트하이전압(VGH1) 레벨까지 쉬프트시킴과 동시에 제 1 및 제 3 럭(CLK1, CLK3)의 로우레벨전압을 게이트로우전압(VGL) 레벨까지 쉬프트시키고, 타이밍 컨트롤러(190)로부터 공급되는 제 1 내지 제 n 클럭(CLK1 내지 CLKn) 중에서 제 2 및 제 4 클럭(CLK2, CLK4)의 하이레벨전압을 제 2 게이트하이전압(VGH2) 레벨까지 쉬프트시킴과 동시에 제 2 및 제 4 클럭(CLK2, CLK4)의 로우레벨전압을 게이트로우전압(VGL) 레벨까지 쉬프트시키기 위한 레벨 쉬프터(240)와, 레벨 쉬프터(240)에 의해 하이레벨전압과 로우레벨전압이 쉬프트된 게이트스타트신호(Vst)와 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스를 순차적으로 게이트라인(GL1 내지 GLn)들에 공급하되, 레벨 쉬프터(240)에 의해 하이레벨전압과 로우레벨전압이 쉬프트된 제 1 내지 제 4 클럭(CLK1 내지 CLK4)에 따라 스캔펄스를 공급하기 위한 게이트 구동부(250)를 구비한다.
제 1 게이트하이전압 발생부(210)는 고전위 전원전압(VDD)을 인가받아 타이밍 컨트롤러(190)로부터 레벨 쉬프터(240)로 공급되는 제 1 내지 제 4 클럭(CLK1 내지 CLK4) 중에서 제 1 및 제 3 클럭(CLK1, CLK3)의 하이레벨전압을 레벨 쉬프트시키는데 기준이 되는 제 1 게이트하이전압(VGH1)을 발생하여 레벨 쉬프터(240)로 출력한다. 여기서, 제 1 및 제 3 클럭(CLK1, CLK3)은 다수의 게이트라인들(GL1 내지 GLn) 중에서 기수번째 게이트라인들에 공급되는 스캔펄스의 발생에 이용되며, 그리고 기수번째 게이트라인들에 공급되는 스캔펄스의 하이레벨전압과 로우레벨전압은 제 1 및 제 3 클럭(CLK1, CLK3)의 그것과 일치된다.
제 2 게이트하이전압 발생부(220)는 고전위 전원전압(VDD)을 인가받아 타이밍 컨트롤러(190)로부터 레벨 쉬프터(240)로 공급되는 제 1 내지 제 4 클럭(CLK1 내지 CLK4) 중에서 제 2 및 제 4 클럭(CLK2, CLK4)의 하이레벨전압을 레벨 쉬프트시키는데 기준이 되는 제 2 게이트하이전압(VGH2)을 발생하여 레벨 쉬프터(240)로 출력한다. 여기서, 제 2 및 제 4 클럭(CLK2, CLK4)은 다수의 게이트라인들(GL1 내지 GLn) 중에서 우수번째 게이트라인들에 공급되는 스캔펄스의 발생에 이용되며, 그리고 우수번째 게이트라인들에 공급되는 스캔펄스의 하이레벨전압과 로우레벨전압은 제 2 및 제 4 클럭(CLK2, CLK4)의 그것과 일치된다.
즉, 본 발명은 타이밍 컨트롤러(190)로부터 공급되는 제 1 및 제 3 클럭(CLK1, CLK3)의 하이레벨전압을 기존과 동일하게 25V 정도로 유지하면서 제 2 및 제 4 클럭(CLK2, CLK4)의 하이레벨전압을 25V 미만으로 레벨 쉬프트시키거나, 또는 제 1 및 제 3 클럭(CLK1, CLK3)의 하이레벨전압을 25V 미만으로 레벨 쉬프트시키면서 제 2 및 제 4 클럭(CLK2, CLK4)의 하이레벨전압을 기존과 동일하게 25V 정도로 유지키는 것을 특징으로 하고 있으므로, 제 1 게이트하이전압 발생부(210)가 25V 전압의 제 1 게이트하이전압(VGH1)을 발생하고 제 2 게이트하이전압 발생부(210)가 25V 미만의 제 2 게이트하이전압(VGH2)을 발생하도록 구현하거나, 이와 반대로 제 1 게이트하이전압 발생부(210)가 25V 미만의 제 1 게이트하이전압(VGH1)을 발생하고 제 2 게이트하이전압 발생부(210)가 25V 전압의 제 2 게이트하이전압(VGH2)을 발생하도록 구현하는 것을 특징으로 한다. 단, 제 1 및 제 2 게이트하이전압(VGH1, VGH2)은 25V 미만으로 설정되는 경우 게이트 구동부(250)가 정상적으로 구동되어 게이트라인을 선택할 수 있을 정도의 전압 레벨이 되어야 한다.
게이트로우전압 발생부(230)는 고전위 전원전압(VDD)을 인가받아 타이밍 컨트롤러(190)로부터 레벨 쉬프터(240)로 공급되는 제 1 내지 제 4 클럭(CLK1 내지 CLK4)의 로우레벨전압을 레벨 쉬프트시키는데 기준이 되는 게이트로우전압(VGL)을 발생하여 레벨 쉬프터(240)로 공급한다. 여기서, 게이트로우전압(VGL)은 기존과 동일하게 -5V 정도로 유지시킨다.
레벨 쉬프터(240)는, 타이밍 컨트롤러(190)로부터 공급되는 게이트스타트신호(Vst)의 하이레벨전압을 제 1 게이트하이전압(VGH1) 레벨까지 쉬프트시킴과 동시 에 게이트스타트신호(Vst)의 로우레벨전압을 게이트로우전압(VGL) 레벨까지 쉬프트시키기 위한 시작신호 쉬프트셀(241)과, 타이밍 컨트롤러(190)로부터 공급되는 제 1 내지 제 4 클럭(CLK1 내지 CLK4) 중에서 제 1 및 제 3 클럭(CLK1, CLK3)의 하이레벨전압을 제 1 게이트하이전압(VGH1) 레벨까지 쉬프트시킴과 동시에 제 1 및 제 3 클럭(CLK1, CLK3)의 로우레벨전압을 게이트로우전압(VGL) 레벨까지 쉬프트시키기 위한 제 1 쉬프트셀(242)과, 타이밍 컨트롤러(190)로부터 공급되는 제 1 내지 제 4 클럭(CLK1 내지 CLK4) 중에서 제 2 및 제 4 클럭(CLK2, CLK4)의 하이레벨전압을 제 2 게이트하이전압(VGH2) 레벨까지 쉬프트시킴과 동시에 제 2 및 제 4 클럭(CLK2, CLK4)의 로우레벨전압을 게이트로우전압(VGL) 레벨까지 쉬프트시키기 위한 제 2 쉬프트셀(243)을 구비한다.
시작신호 쉬프트셀(241)은 타이밍 컨트롤러(190)로부터 공급되는 게이트스타트신호(Vst)의 하이레벨전압 5V를 25V의 제 1 게이트하이전압(VGH1) 레벨까지 쉬프트시킴과 동시에 게이트스타트신호(Vst)의 로우레벨전압을 -5V의 게이트로우전압(VGL) 레벨까지 쉬프트시켜 게이트 구동부(250)로 공급한다. 만일, 제 1 게이트하이전압(VGH1)이 25V 미만으로 설정되는 경우, 시작신호 쉬프트셀(241)은 타이밍 컨트롤러(190)로부터 공급되는 게이트스타트신호(Vst)의 하이레벨전압 5V를 25V 미만의 제 1 게이트하이전압(VGH1) 레벨까지 쉬프트시킨다.
제 1 쉬프트셀(242)은 타이밍 컨트롤러(190)로부터 공급되는 제 1 내지 제 4 클럭(CLK1 내지 CLK4) 중에서 제 1 및 제 3 클럭(CLK1, CLK3)의 하이레벨전압을 제 1 게이트하이전압(VGH1) 레벨까지 쉬프트시킴과 동시에 제 1 및 제 3 클럭(CLK1, CLK3)의 로우레벨전압을 게이트로우전압(VGL) 레벨까지 쉬프트시켜 게이트 구동부(250)로 출력한다. 여기서, 도 4a에 도시된 바와 같이 제 1 게이트하이전압(VGH1)이 25V로 설정되고 제 2 게이트하이전압(VGH2)이 25V 미만으로 설정되는 경우, 제 1 쉬프트셀(242)에 의해 레벨 쉬프트되는 제 1 및 제 3 클럭(CLK1, CLK3)의 하이레벨전압이 제 2 게이트하이전압(VGH2) 레벨까지 쉬프트되는 클럭들보다 높다. 이와 반대로, 도 4b에 도시된 바와 같이 제 1 게이트하이전압(VGH1)이 25V 미만으로 설정되고 제 2 게이트하이전압(VGH2)이 25V로 설정되는 경우, 제 1 쉬프트셀(242)에 의해 레벨 쉬프트되는 제 1 및 제 3 클럭(CLK1, CLK3)의 하이레벨전압이 제 2 게이트하이전압(VGH2) 레벨까지 쉬프트되는 클럭들보다 낮다. 여기서, 제 1 및 제 3 클럭(CLK1, CLK3)은 다수의 게이트라인들(GL1 내지 GLn) 중에서 기수번째 게이트라인들에 공급되는 스캔펄스의 발생에 이용되되, 제 1 및 제 3 클럭(CLK1, CLK3)은 서로 반전된 논리레벨을 갖으며, 실질적으로 제 3 클럭(CLK3)은 제 1 클럭(CLK1)의 반전클럭 형태로 이루어진다. 특히, 기수번째 게이트라인들에 공급되는 스캔펄스의 하이레벨전압과 로우레벨전압은 제 1 클럭(CLK1)의 그것과 일치된다.
제 2 쉬프트셀(243)은 타이밍 컨트롤러(190)로부터 공급되는 제 1 내지 제 4 클럭(CLK1 내지 CLK4) 중에서 제 2 및 제 4 클럭(CLK2, CLK4)의 하이레벨전압을 제 2 게이트하이전압(VGH2) 레벨까지 쉬프트시킴과 동시에 제 2 및 제 4 클럭(CLK2, CLK4)의 로우레벨전압을 게이트로우전압(VGL) 레벨까지 쉬프트시켜 게이트 구동부(250)로 출력한다. 여기서, 도 4a에 도시된 바와 같이 제 1 게이트하이전압(VGH1)이 25V로 설정되고 제 2 게이트하이전압(VGH2)이 25V 미만으로 설정되는 경우, 제 2 쉬프트셀(243)에 의해 레벨 쉬프트되는 제 2 및 제 4 클럭(CLK2, CLK4)의 하이레벨전압이 제 2 게이트하이전압(VGH2) 레벨까지 쉬프트되는 클럭들보다 높다. 이와 반대로, 도 4b에 도시된 바와 같이 제 1 게이트하이전압(VGH1)이 25V 미만으로 설정되고 제 2 게이트하이전압(VGH2)이 25V로 설정되는 경우, 제 2 쉬프트셀(243)에 의해 레벨 쉬프트되는 제 2 및 제 4 클럭(CLK2, CLK4)의 하이레벨전압이 제 2 게이트하이전압(VGH2) 레벨까지 쉬프트되는 클럭들보다 낮다. 여기서, 제 2 및 제 4 클럭(CLK2, CLK4)은 다수의 게이트라인들(GL1 내지 GLn) 중에서 우수번째 게이트라인들에 공급되는 스캔펄스의 발생에 이용되되, 제 2 및 제 4 클럭(CLK2, CLK4)은 서로 반전된 논리레벨을 갖으며, 실질적으로 제 4 클럭(CLK4)은 제 2 클럭(CLK2)의 반전클럭 형태로 이루어진다. 특히, 우수번째 게이트라인들에 공급되는 스캔펄스의 하이레벨전압과 로우레벨전압은 제 2 클럭(CLK2)의 그것과 일치된다.
게이트 구동부(250)는, 입력단이 제 1 쉬프트셀(242)의 출력단에 접속되고 출력단이 다수의 게이트라인들(GL1 내지 GLn) 중에서 기수번째 게이트라인과 일대일로 대응되게 접속되어, 타이밍 컨트롤러(190)의 제어에 따라 제 1 쉬프트셀(242)로부터 공급되는 제 1 및 제 3 클럭(CLK1, CLK3) 중에서 제 1 클럭(CLK1)의 하이레벨전압과 로우레벨전압으로 이루어진 스캔펄스를 발생하여 자신과 대응되어 접속된 기수번째 게이트라인으로 공급하는 제 1, 제 3, ∼, 제 n-1 구동셀(250-1, 250-3, ∼, 250-(n-1))과, 입력단이 제 2 쉬프트셀(243)의 출력단에 접속되고 출력단이 다수의 게이트라인들(GL1 내지 GLn) 중에서 우수번째 게이트라인과 일대일로 대응되게 접속되어, 타이밍 컨트롤러(190)의 제어에 따라 제 2 쉬프트셀(243)로부터 공급 되는 제 2 및 제 4 클럭(CLK2, CLK4) 중에서 제 2 클럭(CLK2)의 하이레벨전압과 로우레벨전압으로 이루어진 스캔펄스를 발생하여 자신과 대응되어 접속된 우수번째 게이트라인으로 공급하는 제 2, 제 4, ∼, 제 n 구동셀(250-2, 250-4, ∼, 250-n)을 구비한다.
제 1 구동셀(250-1)은 시작신호 쉬프트셀(241)에 의해 레벨 쉬프트된 게이트스타트신호(Vst)에 의해 구동되어, 제 1 쉬프트셀(242)에 의해 레벨 쉬프트된 제 1 클럭(CLK1)의 하이레벨전압과 로우레벨전압으로 이루어진 스캔펄스를 첫번째 게이트라인(GL1)에 공급한다. 따라서, 제 1 구동셀(250-1)로부터 출력되는 스캔펄스의 하이레벨전압은 제 1 클럭(CLK1)의 하이레벨전압인 제 1 게이트하이전압(VGH1) 레벨과 동일하다. 여기서, 제 1 구동셀(250-1)로부터 출력되는 스캔펄스는 이웃하는 다음단의 제 2 구동셀(250-2)의 게이트 제어신호가 된다.
제 2 구동셀(250-2)은 이전단의 제 1 구동셀(250-1)로부터 공급되는 게이트 제어신호인 스캔펄스에 의해 구동되어, 제 2 쉬프트셀(243)에 의해 레벨 쉬프트된 제 2 클럭(CLK2)의 하이레벨전압과 로우레벨전압으로 이루어진 스캔펄스를 두번째 게이트라인(GL2)에 공급한다. 따라서, 제 2 구동셀(250-2)로부터 출력되는 스캔펄스의 하이레벨전압은 제 2 클럭(CLK2)의 하이레벨전압인 제 2 게이트하이전압(VGH2) 레벨과 동일하다. 여기서, 제 2 구동셀(250-2)로부터 출력되는 스캔펄스는 이웃하는 다음단의 제 3 구동셀(250-3)의 게이트 제어신호가 된다.
제 n-1 구동셀(250-(n-1))은 이웃하는 이전단의 제 n-2 구동셀(250-(n-2))로부터 공급되는 게이트 제어신호인 스캔펄스에 의해 구동되어, 제 1 쉬프트셀(242) 에 의해 레벨 쉬프트된 제 1 클럭(CLK1)의 하이레벨전압과 로우레벨전압으로 이루어진 스캔펄스를 n-1번째 게이트라인(GL(n-1))에 공급한다. 따라서, 제 n-1 구동셀(250-(n-1))로부터 출력되는 스캔펄스의 하이레벨전압은 제 1 클럭(CLK1)의 하이레벨전압인 제 1 게이트하이전압(VGH1) 레벨과 동일하다. 여기서, 제 n-1 구동셀(250-(n-1))로부터 출력되는 스캔펄스는 이웃하는 다음단의 제 n 구동셀(250-n)의 게이트 제어신호가 된다.
제 n 구동셀(250-n)은 이웃하는 이전단의 제 n-1 구동셀(250-(n-1))로부터 공급되는 게이트 제어신호인 스캔펄스에 의해 구동되어, 제 2 쉬프트셀(243)에 의해 레벨 쉬프트된 제 2 클럭(CLK2)의 하이레벨전압과 로우레벨전압으로 이루어진 스캔펄스를 n번째 게이트라인(GLn)에 공급한다. 따라서, 제 n 구동셀(250-n)로부터 출력되는 스캔펄스의 하이레벨전압은 제 2 클럭(CLK2)의 하이레벨전압인 제 2 게이트하이전압(VGH2) 레벨과 동일하다.
이와 같은 과정을 통해 제 3 내지 제 n-2 구동셀(250-3 내지 250-(n-2))도 구동되어 스캔펄스를 자신에게 접속된 게이트라인에 공급한다.
도 5는 도 3에서의 제 1 내지 제 n 구동셀의 회로도이다.
도 5를 참조하면, 제 1 내지 제 n 구동셀(250-1 내지 250-n)은 각각, 다수의 N모스 트랜지터(N_TR1 내지 N_TR8)들로 구성된다.
N모스 트랜지터(N_TR1)는, 구동신호 입력단(Vin)에 공통접속된 드레인과 게이트를 갖으며, 그리고 N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 드레인, N모스 트랜지터(N_TR5)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공 통접속된 소스를 갖는다.
N모스 트랜지터(N_TR2)는, 고전위 전원전압단(VDD)에 접속된 드레인을 갖고, 반전클럭단(/CLK)에 접속된 게이트를 갖으며, 그리고 N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR8)의 게이트, N모스 트랜지터(N_TR5)의 드레인에 공통접속된 소스를 갖는다. 여기서, N모스 트랜지터(N_TR2)를 구비하는 구동셀의 출력단이 기수번째 게이트라인에 접속되는 경우, 반전클럭단(/CLK)에는 제 1 클럭(CLK1)의 반전클럭인 제 3 클럭(CLK3)이 인가되고, 반대로 N모스 트랜지터(N_TR2)를 구비하는 구동셀의 출력단이 우수번째 게이트라인에 접속되는 경우, 반전클럭단(/CLK)에는 제 2 클럭(CLK2)의 반전클럭인 제 4 클럭(CLK4)이 인가된다.
N모스 트랜지터(N_TR3)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR4)의 드레인 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 드레인을 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 게이트를 갖는다.
N모스 트랜지터(N_TR4)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR5)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 드레인을 갖고, 리셋단(Vreset)에 접속된 게이트를 갖으며, 그리고 접지단(Vss)에 접속된 소스를 갖는다.
N모스 트랜지터(N_TR5)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 게이트를 갖고, N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR6)의 소스 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR6)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖는다.
N모스 트랜지터(N_TR6)는, 구동신호 입력단(Vin)과 N모스 트랜지터(N_TR1)의 게이트에 공통접속된 게이트를 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖는다.
N모스 트랜지터(N_TR7)는, 클럭단(CLK)에 접속된 드레인을 갖고, 구동신호 출력단(Vout)과 게이트라인(GL)에 공통접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 드레인 및 N모스 트랜지터(N_TR5)의 게이트에 공통접속된 게이트를 갖는다.
N모스 트랜지터(N_TR8)는, N모스 트랜지터(N_TR7)의 소스, 구동신호 출력단(Vout) 및 게이트라인(GL)에 공통접속된 소스를 갖고, 접지단(Vss)에 접속된 드레인을 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR6)의 드레인에 공통접속된 게이트를 갖는다.
여기서, 출력단(Vout)은 해당 게이트라인과 이웃하는 다음단의 구동셀에 접속되는 등가 회로 상태를 나타낸 것이다.
도 5에 도시된 회로가 제 1 구동셀(250-1)을 나타낸 것이라면, 구동신호 입력단(Vin)에는 시작신호 쉬프트셀(241-1)에 의해 레벨 쉬프트된 게이트스타트신호(Vst)가 입력되고, 출력단(Vout)은 이웃하는 다음단의 제 2 구동셀(250-2)의 구동신호 입력단(Vin)에 접속된다.
도 5에 도시된 회로가 제 2 내지 제 n-1 구동셀(250-2 내지 250-(n-1))을 각각 나타낸 것이라면, 구동신호 입력단(Vin)에는 이웃하는 이전단의 구동셀부로부터 공급되는 스캔펄스가 게이트 제어신호로서 입력되고, 출력단(Vout)은 이웃하는 다음단에 위치된 구동셀의 구동신호 입력단(Vin)에 접속된다.
도 4에 도시된 회로가 제 n 구동셀(250-n)을 나타낸 것이라면, 구동신호 입력단(Vin)에는 이전단의 제 n-1 구동셀(250-(n-1))로부터 공급되는 게이트펄스가 게이트 제어신호로서 입력되고, 출력단(Vout)은 존재하지 않는다.
이와 같은 회로 구성을 갖는 제 1 내지 제 n 구동셀(250-1 내지 250-n)의 동작에 대하여 설명하면 다음과 같다.
먼저, 리셋단(Vreset)을 통해 리셋신호가 입력되는 경우에 대하여 살펴본다.
입력된 리셋신호에 의해 N모스 트랜지터(N_TR4)가 턴온되어 드레인에 걸린 전압을 접지로 스위칭시키며 이로 인하여 N모스 트랜지터(N_TR3)의 드레인에 게이트가 접속된 N모스 트랜지터(N_TR5, N_TR7)들이 턴오프됨으로써 리셋이 이루어진다.
다음은, 하이레벨의 게이트 제어신호(또는 게이트펄스), 하이레벨의 클럭신호, 로우레벨의 반전클럭신호가 각각 구동신호 입력단(Vin), 클럭단(CLK) 및 반전클럭단(/CLK)을 통해 입력되는 경우에 대하여 설명한다.
입력된 하이레벨의 게이트 제어신호가 N모스 트랜지터(N_TR1, N_TR6)의 게이트로 인가되어 N모스 트랜지터(N_TR1, N_TR6)를 턴온시키면, N모스 트랜지터(N_TR1)의 드레인에 공급된 하이레벨의 게이트 제어신호가 N모스 트랜지터(N_TR7)의 게이트로 공급되어 N모스 트랜지터(N_TR7)를 턴온시킴으로써, N모스 트랜지터(N_TR7)는 클럭단(CLK)을 통해 드레인에 공급된 하이레벨의 클럭신호를 스위칭시켜 스캔펄스를 게이트라인과 구동신호 출력단(Vout)으로 출력한다. 여기서, N모스 트랜지터(N_TR7)는 제 1 및 제 2 쉬프트셀(242, 243) 중에서 클럭단(CLK)에 접속된 쉬프트셀로부터 출력되는 클럭을 스캔펄스로서 게이트라인에 공급하므로, 스캔펄스는 제 1 클럭(CLK1)이나 제 2 클럭(CLK2)과 동일한 하이레벨전압 및 로우레벨전압으로 이루어진다. 따라서, 게이트라인들(GL1 내지 GLn) 중에서 기수번째 게이트라인에 공급되는 스캔펄스의 발생에 이용되는 기수번째 클럭과 우수번째 게이트라인에 공급되는 스캔펄스의 발생에 이용되는 우수번째 클럭의 하이레벨전압을 쉬프트시키는데 기준이 되는 제 1 및 제 2 게이트하이전압(VGH1, VGH2)의 크기를 다르게 함으로써, 기수번째 게이트라인에 공급되는 스캔펄스의 하이레벨전압과 우수번째 게이트라인에 공급되는 스캔펄스의 하이레벨전압을 다르게 만들어 줄 수 있는 것이다.
이때, 로우레벨의 반전클럭신호가 반전클럭단(/CLK)을 통해 N모스 트랜지 터(N_TR2)의 게이트로 인가되어 N모스 트랜지터(N_TR2)를 턴오프시킴으로써, N모스 트랜지터(N_TR3, N_TR8)의 게이트와 N모스 트랜지터(N_TR5, N_TR6)의 드레인에 로우신호가 인가되도록 한다. 이에 따라, N모스 트랜지터(N_TR3)가 턴오프되어 N모스 트랜지터(N_TR7)의 게이트에 공급되는 전압의 손실이 이루어지지 않도록 하고, 또한 N모스 트랜지터(N_TR8)는 턴오프되어 접지전압(VSS)이 게이트라인(GL)과 구동신호 출력단(Vout)으로 출력되지 않도록 차단하여 준다. 그리고, 로우레벨의 리셋신호를 리셋단자(Vreset)에 접속된 N모스 트랜지터(N_TR4)의 게이트로 인가하여 N모스 트랜지터(N_TR4)를 턴오프시킨다.
끝으로, 로우레벨의 게이트 제어신호, 로우레벨의 클럭신호, 하이레벨의 반전클럭신호가 각각 구동신호 입력단(Vin), 클럭단(CLK) 및 반전클럭단(/CLK)을 통해 입력되는 경우에 대하여 설명한다.
입력된 로우레벨의 게이트 제어신호가 N모스 트랜지터(N_TR1, N_TR6)의 게이트로 인가되어 N모스 트랜지터(N_TR1, N_TR6)을 턴오프시키면, N모스 트랜지터(N_TR7)의 게이트에 로우신호가 공급되어 N모스 트랜지터(N_TR7)를 턴오프시킴으로써, N모스 트랜지터(N_TR7)는 클럭단(CLK)을 통해 드레인에 공급된 로우레벨의 클럭신호가 게이트라인과 구동신호 출력단(Vout)으로 출력되는 것을 차단하여 준다.
이때, 하이레벨의 반전클럭신호가 반전클럭단(/CLK)을 통해 N모스 트랜지터(N_TR2)의 게이트로 인가되어 N모스 트랜지터(N_TR2)를 턴온시킴으로써, N모스 트랜지터(N_TR2)의 드레인에 접속된 고전위 전원단(VDD)을 통해 인가되는 고전위 전원전압(VDD)이 N모스 트랜지터(N_TR2)를 통해 N모스 트랜지터(N_TR8)의 게이트에 공급되어 N모스 트랜지터(N_TR8)를 턴온시킨다. 이에 따라, N모스 트랜지터(N_TR8)는 소스에 접속된 접지전압(VSS)을 스위칭시켜 게이트라인(GL)과 구동신호 출력단(Vout)으로 로우신호를 출력한다. 그리고, 타이밍 컨트롤러(190)로부터 공급되는 로우레벨의 리셋신호를 리셋단자(Vreset)에 접속된 N모스 트랜지터(N_TR4)의 게이트로 인가하여 N모스 트랜지터(N_TR4)를 턴오프시킨다.
이상에서 설명한 바와 같이 본 발명은, 서로 다른 레벨의 게이트하이전압들을 공급하여 이웃하게 공급되는 클럭들 중 하나의 클럭의 하이레벨을 감소시킴으로써, 이웃하게 공급되는 스캔펄스의 하이레벨을 차등되게 하며, 이에 따라 수직 방향으로 이웃하는 픽셀들에 공급되는 데이터 전압에 의한 차징량을 차등되게 할 수 있고, 이로 인해 화면의 밝기를 균일화시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (8)

  1. 스캔펄스가 공급되는 다수의 게이트라인들이 형성된 액정표시패널;
    상기 스캔펄스의 발생에 이용되는 제 1 내지 제 4 클럭을 공급하기 위한 타이밍 컨트롤러;
    고전위 전원전압을 인가받아 서로 다른 레벨의 제 1 및 제 2 게이트하이전압과 게이트로우전압을 발생하기 위한 게이트구동전압 발생수단; 및
    상기 제 1 및 제 3 클럭의 하이레벨전압을 상기 제 1 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 1 및 제 3 클럭의 로우레벨전압을 상기 게이트로우전압 레벨까지 쉬프트시키고, 상기 제 2 및 제 4 클럭의 하이레벨전압을 상기 제 2 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 2 및 제 4 클럭의 로우레벨전압을 게이트로우전압 레벨까지 쉬프트시키기 위한 레벨 쉬프터
    를 포함하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 게이트구동전압 발생수단은,
    상기 고전위 전원전압을 인가받아 상기 제 1 게이트하이전압을 발생하기 위한 제 1 게이트하이전압 발생부;
    상기 고전위 전원전압을 인가받아 상기 제 2 게이트하이전압을 발생하기 위한 제 2 게이트하이전압 발생부; 및
    상기 고전위 전원전압을 인가받아 상기 게이트로우전압을 발생하기 위한 게이트로우전압 발생부
    를 포함하는 액정표시소자.
  3. 제 1 항에 있어서,
    상기 레벨 쉬프터는,
    상기 제 1 및 제 3 클럭의 하이레벨전압을 상기 제 1 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 1 및 제 3 클럭의 로우레벨전압을 상기 게이트로우전압 레벨까지 쉬프트시키기 위한 제 1 쉬프트셀; 및
    상기 제 2 및 제 4 클럭의 하이레벨전압을 상기 제 2 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 2 및 제 4 클럭의 로우레벨전압을 상기 게이트로우전압 레벨까지 쉬프트시키기 위한 제 2 쉬프트셀
    을 포함하는 액정표시소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 게이트하이전압의 하이레벨이 상기 제 2 게이트하이전압의 로우레벨보다 높은 것을 특징으로 하는 액정표시소자.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 게이트하이전압의 하이레벨이 상기 제 2 게이트하이전압의 로우레 벨보다 낮은 것을 특징으로 하는 액정표시소자.
  6. 스캔펄스의 발생에 이용되는 제 1 내지 제 4 클럭을 공급하는 단계;
    고전위 전원전압을 인가받아 서로 다른 레벨의 제 1 및 제 2 게이트하이전압과 게이트로우전압을 발생하는 단계;
    상기 제 1 및 제 3 클럭의 하이레벨전압을 상기 제 1 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 1 및 제 3 클럭의 로우레벨전압을 상기 게이트로우전압 레벨까지 쉬프트시키는 단계; 및
    상기 제 2 및 제 4 클럭의 하이레벨전압을 상기 제 2 게이트하이전압 레벨까지 쉬프트시킴과 동시에 상기 제 2 및 제 4 클럭의 로우레벨전압을 게이트로우전압 레벨까지 쉬프트시키는 단계
    를 포함하는 액정표시소자의 구동 방법.
  7. 제 6 항에 있어서,
    상기 제 1 게이트하이전압의 하이레벨이 상기 제 2 게이트하이전압의 로우레벨보다 높은 것을 특징으로 하는 액정표시소자의 구동 방법.
  8. 제 7 항에 있어서,
    상기 제 1 게이트하이전압의 하이레벨이 상기 제 2 게이트하이전압의 로우레벨보다 낮은 것을 특징으로 하는 액정표시소자의 구동 방법.
KR1020060035806A 2006-04-20 2006-04-20 액정표시소자 및 그의 구동 방법 KR101243439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060035806A KR101243439B1 (ko) 2006-04-20 2006-04-20 액정표시소자 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060035806A KR101243439B1 (ko) 2006-04-20 2006-04-20 액정표시소자 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20070103894A true KR20070103894A (ko) 2007-10-25
KR101243439B1 KR101243439B1 (ko) 2013-03-13

Family

ID=38818095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060035806A KR101243439B1 (ko) 2006-04-20 2006-04-20 액정표시소자 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR101243439B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989813A (zh) * 2015-03-20 2016-10-05 矽创电子股份有限公司 栅极驱动电路及显示模块
KR20210086236A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003316327A (ja) 2002-04-23 2003-11-07 Internatl Business Mach Corp <Ibm> 表示装置、制御装置、及び制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989813A (zh) * 2015-03-20 2016-10-05 矽创电子股份有限公司 栅极驱动电路及显示模块
US10013943B2 (en) 2015-03-20 2018-07-03 Sitronix Technology Corp. Gate driving circuit and display module
KR20210086236A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR101243439B1 (ko) 2013-03-13

Similar Documents

Publication Publication Date Title
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
KR101245944B1 (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
US8344991B2 (en) Display device and driving method thereof
US8749469B2 (en) Display device for reducing parasitic capacitance with a dummy scan line
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
US20100156869A1 (en) Gate driving device and liquid crystal display having the same
JP4982349B2 (ja) 液晶表示装置及びその駆動方法
US7561138B2 (en) Liquid crystal display device and method of driving the same
KR101308188B1 (ko) 액정표시장치 및 그 구동방법
KR101589752B1 (ko) 액정표시장치
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR101201333B1 (ko) 액정표시장치 및 그의 구동 방법
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR101243439B1 (ko) 액정표시소자 및 그의 구동 방법
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR101400383B1 (ko) 액정표시장치 및 이의 구동방법
KR101232583B1 (ko) 액정표시소자 및 그의 구동 방법
KR101201192B1 (ko) 액정표시장치 및 그의 구동 방법
KR20080047072A (ko) 액정표시장치 및 그의 구동 방법
KR20080043069A (ko) 액정표시장치 및 그의 구동 방법
KR101074411B1 (ko) 액정표시장치
JP2009086171A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8