KR20070100055A - Circuit and method for supplying voltage source in semiconductor memory apparatus - Google Patents
Circuit and method for supplying voltage source in semiconductor memory apparatus Download PDFInfo
- Publication number
- KR20070100055A KR20070100055A KR1020060031619A KR20060031619A KR20070100055A KR 20070100055 A KR20070100055 A KR 20070100055A KR 1020060031619 A KR1020060031619 A KR 1020060031619A KR 20060031619 A KR20060031619 A KR 20060031619A KR 20070100055 A KR20070100055 A KR 20070100055A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- level
- vdd
- external
- terminal
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
- B01L3/02—Burettes; Pipettes
- B01L3/0282—Burettes; Pipettes mounted within a receptacle
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
- B01L3/02—Burettes; Pipettes
- B01L3/0241—Drop counters; Drop formers
- B01L3/0272—Dropper bottles
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D51/00—Closures not otherwise provided for
- B65D51/24—Closures not otherwise provided for combined or co-operating with auxiliary devices for non-closing purposes
- B65D51/32—Closures not otherwise provided for combined or co-operating with auxiliary devices for non-closing purposes with brushes or rods for applying or stirring contents
Landscapes
- Health & Medical Sciences (AREA)
- Clinical Laboratory Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
도 1은 본 발명에 따른 반도체 메모리 장치의 전원 공급 회로의 구성을 나타낸 블록도,1 is a block diagram showing a configuration of a power supply circuit of a semiconductor memory device according to the present invention;
도 2는 도 1에 도시한 전원 감지 수단의 상세 구성을 나타낸 회로도,FIG. 2 is a circuit diagram showing the detailed configuration of the power detecting means shown in FIG. 1; FIG.
도 3은 도 1에 도시한 전원 공급 수단의 상세 구성을 나타낸 회로도이다.3 is a circuit diagram showing the detailed configuration of the power supply means shown in FIG.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
10 : 전원 감지 수단 20 : 전원 공급 수단10: power detection means 20: power supply means
110 : 분배부 120 : 비교부110: distribution unit 120: comparison unit
210 : 제어부 220 : 구동부210: controller 220: driver
본 발명은 반도체 메모리 장치의 전원 공급 회로 및 방법에 관한 것으로, 보다 상세하게는 외부 공급전원(VDD)의 레벨 변동에도 안정적인 전원을 공급하는 반도체 메모리 장치의 전원 공급 회로 및 방법에 관한 것이다.The present invention relates to a power supply circuit and a method of a semiconductor memory device, and more particularly, to a power supply circuit and a method of a semiconductor memory device for supplying a stable power to the level variation of the external power supply (VDD).
일반적으로 반도체 메모리 장치는 외부 공급전원(VDD) 및 그라운드 전 압(VSS) 등을 반도체 메모리 장치의 외부로부터 공급 받아 기준 전압(Vref), 코어 전압(Vcore), 주변 전압(Vperi), 고전위 전압(VPP) 및 벌크 전압(VBB) 등의 전압을 자체적으로 생성하여 사용한다. 이 때 상기 외부 공급전원(VDD)은 반도체 메모리 장치 내의 여러 영역의 동작 전압으로 사용되는 중요한 역할을 하는 전원이 된다.In general, a semiconductor memory device receives an external supply power supply (VDD) and a ground voltage (VSS) from the outside of the semiconductor memory device, and includes a reference voltage (Vref), a core voltage (Vcore), a peripheral voltage (Vperi), and a high potential voltage. Voltages such as (VPP) and bulk voltage (VBB) are generated and used by themselves. In this case, the external supply power source VDD becomes a power source that plays an important role as an operating voltage of various regions in the semiconductor memory device.
반도체 메모리 장치는 그 기능에 따라 다양한 외부 환경에서 사용될 수 있으며, 각각의 반도체 메모리 장치에 인가되는 외부 공급전원(VDD)은 외부 환경에 따라 각각 다른 레벨의 전위를 갖는다. 그러나 상기 외부 공급전원(VDD)으로부터 생성되는 상기 주변 전압(Vperi), 상기 코어 전압(Vcore) 등은 소정 변동 범위 내의 전압 레벨을 유지하여야만 오동작이 발생하지 않는다. 따라서 종래에는 퓨즈 회로 등을 구비하여 상기 외부 공급전원(VDD)을 인위적으로 변환하여 사용하여 왔다. 그러나 이 때 처해지는 외부 환경마다 상기 외부 공급전원(VDD)의 레벨이 각각 다르므로 상기 외부 공급전원(VDD)의 레벨에 따라 변환해야 하는 전압의 양이 달라지게 된다. 이와 같은 방법으로 내부 전원을 생성하여 사용하게 되면, 반도체 메모리 장치의 테스트시 외부 환경에 따라 각각 변환되는 전압의 양을 조절해야만 하는 번거로움이 생긴다. 또한 이는 생산 시간 및 비용을 증가시키는 요인이 된다. 그리고 패키지 공정이 완료된 반도체 메모리 장치는 테스트 단계에서 설정된 외부 환경 이외의 환경에서는 사용이 불가능하게 된다. 즉 종래 기술에 따른 반도체 메모리 장치에서는 외부 환경에 따라 각각 다른 외부 공급전원(VDD)을 인위적으로 제어하여 내부 전원을 생성해야 하는 생산 효율 저하 요인이 존재하였고, 한 번 설정된 외부 환경에 대해 패키지 공정이 완료되면 내부 전원 레벨의 변경이 불가능하다는 문제 점이 있었다.The semiconductor memory device may be used in various external environments according to its function, and the external power supply VDD applied to each semiconductor memory device has a different level of potential according to the external environment. However, the peripheral voltage Vperi, the core voltage Vcore, and the like generated from the external supply power supply VDD must maintain a voltage level within a predetermined fluctuation range so that no malfunction occurs. Therefore, in the related art, a fuse circuit or the like has been used to artificially convert the external power supply VDD. However, since the level of the external supply power VDD is different for each external environment, the amount of voltage to be converted varies according to the level of the external supply power VDD. When an internal power source is generated and used in this manner, it is cumbersome to adjust the amount of voltage to be converted according to an external environment when testing a semiconductor memory device. This is also a factor in increasing production time and cost. In addition, the semiconductor memory device having the package process may not be used in an environment other than the external environment set in the test step. That is, in the semiconductor memory device according to the prior art, there is a factor of lowering the production efficiency in which internal power is generated by artificially controlling different external power supplies (VDD) according to the external environment. Once complete, there was a problem that the internal power level could not be changed.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서 외부 환경에 따라 다양한 레벨의 전위를 갖는 외부 공급전원(VDD)을 소정 범위 내의 레벨을 갖는 내부 전원으로 변환함으로써 외부 공급전원(VDD)의 레벨에 관계 없이 반도체 메모리 장치의 동작이 가능하도록 하는 반도체 메모리 장치의 전원 공급 회로 및 방법을 제공하는 데에 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and according to the external environment, an external power supply (VDD) having a potential of various levels is converted into an internal power supply having a level within a predetermined range. There is a technical problem to provide a power supply circuit and a method of a semiconductor memory device to enable the operation of the semiconductor memory device regardless.
상술한 기술적 과제를 달성하기 위한 본 발명의 반도체 메모리 장치의 전원 공급 회로는, 외부 공급전원(VDD)의 레벨을 감지하여, 제 1 레벨 이상의 인에이블 구간과 제 2 레벨 이하의 디스에이블 구간을 갖는 감지 신호를 생성하는 전원 감지 수단; 및 상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원을 출력하는 전원 공급 수단;을 포함하는 것을 특징으로 한다.The power supply circuit of the semiconductor memory device of the present invention for achieving the above-described technical problem, by detecting the level of the external power supply (VDD), having an enable section of the first level or more and a disable section of the second level or less Power detection means for generating a detection signal; And power supply means for outputting internal power by driving the external power supply VDD according to whether the sensing signal is enabled.
또한 본 발명의 반도체 메모리 장치의 전원 공급 방법은, a) 외부 공급전원(VDD)의 레벨을 감지하여, 제 1 레벨 이상의 인에이블 구간과 제 2 레벨 이하의 디스에이블 구간을 갖는 감지 신호를 생성하는 단계; 및 b) 상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원을 출력하는 단계;를 포함하는 것을 특징으로 한다.In addition, the power supply method of the semiconductor memory device of the present invention, a) detects the level of the external power supply (VDD), generating a detection signal having an enable period of more than the first level and the disable period of less than the second level. step; And b) driving the external power supply (VDD) to output internal power according to whether the sensing signal is enabled.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세 히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명에 따른 반도체 메모리 장치의 전원 공급 회로의 구성을 나타낸 블록도이다.1 is a block diagram showing a configuration of a power supply circuit of a semiconductor memory device according to the present invention.
이하에서 다루게 되는 내부 전원(Vint)은 상기 외부 공급전원(VDD)의 전위 레벨을 제어하여 생성한 전원으로서, 종래의 반도체 메모리 장치의 내부에서 사용되던 외부 공급전원(VDD)과 같은 기능을 하는 전원을 의미한다. 본 발명의 반도체 메모리 장치 내부에서는 상기 외부 공급전원(VDD)의 전위 레벨을 제어하여 사용하므로 상기 전원 공급 회로에 전달되는 전원과 상기 전원 공급 회로에서 출력되어 반도체 메모리 장치의 각 영역에서 사용되는 전원을 각각 외부 공급전원(VDD)과 내부 전원(Vint)으로 구분하여 부르기로 한다.The internal power source Vint, which will be described below, is a power source generated by controlling the potential level of the external power source VDD, and has a function similar to that of the external power source VDD used in the conventional semiconductor memory device. Means. In the semiconductor memory device of the present invention, since the potential level of the external power supply (VDD) is controlled and used, power supplied to the power supply circuit and power output from the power supply circuit and used in each region of the semiconductor memory device are used. Each of them will be referred to as an external power supply (VDD) and an internal power supply (Vint).
도시한 바와 같이, 상기 전원 공급 회로는 외부 공급전원(VDD)의 레벨을 감지하여, 제 1 레벨(예를 들어, 1.5V) 이상의 인에이블 구간과 제 2 레벨(예를 들어, 2.5V) 이하의 디스에이블 구간을 갖는 감지 신호(det)를 생성하는 전원 감지 수단(10) 및 상기 감지 신호(det)의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원(Vint)을 출력하는 전원 공급 수단(20)으로 구성된다.As shown, the power supply circuit senses the level of the external power supply (VDD), and enables the enable section of the first level (for example, 1.5V) or more and the second level (for example, 2.5V or less). The internal power supply Vint is output by driving the external power supply VDD according to whether the power detecting means 10 generates a detection signal det having a disable period and whether the detection signal det is enabled. The power supply means 20 is comprised.
여기에서 상기 감지 신호(det)는 상기 전원 감지 수단(10)의 초기 동작시 상기 제 1 레벨과 상기 제 2 레벨 사이의 제 3 레벨(예를 들어, 1.8V) 초과 여부에 따라 인에이블 여부가 결정된다. 이 때 상기 외부 공급전원(VDD)의 상기 제 3 레벨 초과 여부를 판단하기 위해 기준 전압(Vref, 예를 들어, VDD/2=Vref)이 사용된다.Here, whether the detection signal det is enabled or not depends on whether a third level (for example, 1.8V) between the first level and the second level is exceeded during the initial operation of the power detection means 10. Is determined. In this case, a reference voltage Vref (for example, VDD / 2 = Vref) is used to determine whether the external supply power supply VDD exceeds the third level.
상기 전원 공급 수단(20)은 상기 감지 신호(det)가 디스에이블 되면 상기 내부 전원(Vint)으로 상기 외부 공급전원(VDD)을 공급한다. 상기 감지 신호(det)가 디스에이블 된 것은 상기 외부 공급전원(VDD)이 상기 제 2 레벨 이하의 전위를 갖는다는 것을 의미하므로 이 때의 상기 외부 공급전원(VDD)이 상기 내부 전원(Vint)이 되는 것이다. 그러나 상기 감지 신호(det)가 인에이블 되면 상기 전원 공급 수단(20)은 상기 외부 공급전원(VDD)을 구동하여 상기 제 3 레벨로 변환한 후 상기 내부 전원(Vint)으로 출력한다. 상기 감지 신호(det)가 인에이블 된 것은 상기 외부 공급전원(VDD)이 상기 제 1 레벨 이상의 전위를 갖는다는 것을 의미하므로 이 때의 상기 외부 공급전원(VDD)의 레벨을 상기 제 3 레벨로 변환하여 상기 내부 전원(Vint)으로서 출력하는 것이다.The power supply means 20 supplies the external power supply VDD to the internal power supply Vint when the detection signal det is disabled. Disabling the sense signal det means that the external power supply VDD has a potential equal to or lower than the second level, so that the external power supply VDD at this time is equal to the internal power supply Vint. Will be. However, when the detection signal det is enabled, the power supply means 20 drives the external supply power VDD, converts it to the third level, and outputs the converted power to the internal power Vint. Enabling the sense signal det means that the external power supply VDD has a potential equal to or greater than the first level, and thus converts the level of the external power supply VDD to the third level at this time. To output as the internal power supply Vint.
도 2는 도 1에 도시한 전원 감지 수단의 상세 구성을 나타낸 회로도이다.FIG. 2 is a circuit diagram showing the detailed configuration of the power sensing means shown in FIG.
상기 전원 감지 수단(10)은 상기 감지 신호(det)의 제어에 따라 상기 외부 공급전원(VDD)을 분배하여 제 1 분배 전압(Vdiv1)을 생성하는 분배부(110) 및 상기 제 1 분배 전압(Vdiv)과 상기 기준 전압(Vref)을 비교하여 상기 감지 신호(det)를 생성하는 비교부(120)로 구성된다.The power detecting means 10 divides the external supply power VDD under the control of the detection signal det to generate a first division voltage Vdiv1 and a first division voltage V1. And a
여기에서 상기 분배부(110)는 상기 외부 공급전원(VDD) 공급단과 제 1 노드(N1) 사이에 직렬로 구비되는 제 1 및 제 2 저항(R1, R2), 게이트 단에 상기 감지 신호(det)가 입력되고 드레인 단과 소스 단이 상기 제 2 저항(R2)의 양단에 연결되는 제 1 트랜지스터(TR1), 상기 제 1 노드(N1)와 접지단 사이에 직렬로 구비되는 제 3 및 제 4 저항(R3, R4) 및 게이트 단에 상기 감지 신호(det)가 입력되고 드 레인 단과 소스 단이 상기 제 3 저항(R3)의 양단에 연결되는 제 2 트랜지스터(TR2)로 구성되며, 상기 제 1 노드(N1)에 상기 제 1 분배 전압(Vdiv)이 형성된다.Herein, the
그리고 상기 비교부(120)는 비반전 입력단에 상기 제 1 분배 전압(Vdiv)이 입력되고 반전 입력단에 상기 기준 전압(Vref)이 입력되어 상기 감지 신호(det)를 출력하는 제 1 비교기(CMP1)로 구성된다.The
상기 제 1 노드(N1)에는 상기 외부 공급전원(VDD)이 상기 제 1 ~ 제 4 저항(R1 ~ R4)의 비율에 따라 분배되어 상기 제 1 분배 전압(Vdiv)이 인가된다. 상기 제 1 비교기(CMP1)는 상기 제 1 분배 전압(Vdiv)의 전위가 상기 기준 전압(Vref)의 전위보다 높으면 상기 감지 신호(det)가 인에이블시켜 출력한다.The external supply power source VDD is distributed to the first node N1 according to a ratio of the first to fourth resistors R1 to R4, and the first divided voltage Vdiv is applied to the first node N1. The first comparator CMP1 enables and outputs the detection signal det when the potential of the first divided voltage Vdiv is higher than that of the reference voltage Vref.
상기 감지 신호(det)가 인에이블 되면 상기 제 1 트랜지스터(TR1)는 턴 온(Turn On) 되고 상기 제 2 트랜지스터(TR2)는 턴 오프(Turn Off) 되므로 상기 제 2 저항(R2)에는 전압이 인가되지 않는다. 따라서 상기 제 1 분배 전압(Vdiv1)의 전위 레벨은 더 상승하게 된다. 그러므로 상기 외부 공급전원(VDD)의 전위가 변하여 상기 제 1 분배 전압(Vdiv1)의 전위 레벨이 상기 기준 전압(Vref)의 전위 레벨보다 낮아지지 않으면 상기 감지 신호(det)의 인에이블 상태는 유지된다.When the detection signal det is enabled, the first transistor TR1 is turned on and the second transistor TR2 is turned off, so that the voltage is applied to the second resistor R2. Not authorized Therefore, the potential level of the first division voltage Vdiv1 is further increased. Therefore, when the potential of the external supply power supply VDD is changed so that the potential level of the first divided voltage Vdiv1 is not lower than the potential level of the reference voltage Vref, the enable state of the detection signal det is maintained. .
그러나 상기 외부 공급전원(VDD)의 전위가 낮아짐에 따라 상기 제 1 분배 전압(Vdiv)의 전위 레벨이 상기 기준 전압(Vref)의 전위 레벨보다 하강하게 되면 상기 제 1 비교기(CMP1)에서 출력되는 상기 감지 신호(det)는 디스에이블 된다. 상기 감지 신호(det)가 디스에이블 되면 상기 제 1 트랜지스터(TR1)는 턴 오프 되고 상기 제 2 트랜지스터(TR2)는 턴 온 된다. 따라서 상기 제 3 저항(R3)에는 전압이 인 가되지 않게 되고, 상기 제 1 분배 전압(Vdiv)의 레벨은 더 하강하게 된다. 이 경우에도 마찬가지로 상기 외부 공급전원(VDD)의 전위가 변하여 상기 제 1 분배 전압(Vdiv1)의 전위 레벨이 상기 기준 전압(Vref)의 전위 레벨보다 높아지지 않으면 상기 감지 신호(det)의 디스에이블 상태는 유지된다.However, when the potential level of the first divided voltage Vdiv is lower than the potential level of the reference voltage Vref as the potential of the external supply power supply VDD is lowered, the output from the first comparator CMP1. The sense signal det is disabled. When the sensing signal det is disabled, the first transistor TR1 is turned off and the second transistor TR2 is turned on. Therefore, no voltage is applied to the third resistor R3, and the level of the first division voltage Vdiv is further lowered. In this case as well, when the potential of the external supply power supply VDD is changed and the potential level of the first divided voltage Vdiv1 does not become higher than the potential level of the reference voltage Vref, the disabled state of the detection signal det is disabled. Is maintained.
즉, 상기 전원 감지 수단(10)의 동작 초기에 상기 외부 공급전원(VDD)의 전위가 상기 제 3 레벨을 초과하는 것이 감지되어 상기 감지 신호(det)가 인에이블 되면 이후 상기 외부 공급전원(VDD)의 전위가 최소 상기 제 1 레벨 이상인 동안 상기 감지 신호(det)의 인에이블 상태는 유지된다. 그러나 상기 외부 공급전원(VDD)의 전위가 상기 제 1 레벨보다 낮아지면 상기 감지 신호(det)는 디스에이블 되고, 이후 상기 외부 공급전원(VDD)의 전위가 최대 상기 제 2 레벨 이하인 동안 상기 감지 신호(det)의 디스에이블 상태는 유지된다. 그러나 상기 외부 공급전원(VDD)의 전위가 상기 제 2 레벨보다 높아지면 상기 감지 신호(det)는 인에이블 된다. 상술했던 것처럼, 상기 제 3 레벨은 상기 제 1 레벨보다 높은 전위 레벨이고, 상기 제 2 레벨은 상기 제 3 레벨보다 높은 전위 레벨이다. 이러한 동작에 의해 상기 감지 신호(det)가 상기 외부 공급전원(VDD)의 미세한 변화에 반응하지 않게 된다. 상기 제 1 ~ 제 3 레벨은 상기 분배부(110)의 저항비를 변경함으로써 제어 가능하다.That is, when it is detected that the potential of the external power supply VDD exceeds the third level at the beginning of the operation of the power detection means 10 and the detection signal det is enabled, the external power supply VDD The enable state of the sense signal det is maintained while the potential of N +) is at least the first level or more. However, when the potential of the external supply power source VDD is lower than the first level, the sensing signal det is disabled, and then the sensing signal while the potential of the external supply power source VDD is less than or equal to the second level at the maximum. The disabled state of (det) is maintained. However, when the potential of the external supply power source VDD is higher than the second level, the detection signal det is enabled. As described above, the third level is a potential level higher than the first level, and the second level is a potential level higher than the third level. By this operation, the sensing signal det does not respond to the minute change of the external power supply VDD. The first to third levels may be controlled by changing the resistance ratio of the
도 3은 도 1에 도시한 전원 공급 수단의 상세 구성을 나타낸 회로도이다.3 is a circuit diagram showing the detailed configuration of the power supply means shown in FIG.
상기 전원 공급 수단(20)은 상기 감지 신호(det)의 인에이블 여부에 따라 상기 외부 공급전원(VDD)의 구동을 제어하는 제어부(210) 및 상기 제어부(210)의 제어에 따라 상기 외부 공급전원(VDD)을 구동하여 소정 범위 내의 레벨을 갖는 내부 전원(Vint)으로 출력하는 구동부(220)로 구성된다.The power supply means 20 controls the driving of the external supply power VDD according to whether the detection signal det is enabled, and the external supply power under the control of the
여기에서 상기 제어부(210)는 게이트 단에 상기 감지 신호(det)가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 출력 노드(Nout)와 연결되는 제 3 트랜지스터(TR3), 상기 감지 신호(det)를 반전시키는 인버터(IV) 및 게이트 단에 상기 인버터(IV)의 출력 신호가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 구동부(220)와 연결되는 제 4 트랜지스터(TR4)로 구성되며, 상기 출력 노드(Nout)에 상기 내부 전원(Vint)이 형성된다.In this case, the
그리고 상기 구동부(220)는 반전 입력단에 상기 기준 전압(Vref)이 입력되고 비반전 입력단에 제 2 분배 전압(Vdiv2)이 입력되는 제 2 비교기(CMP2), 게이트 단에 상기 제 2 비교기(CMP2)의 출력 신호가 입력되고 소스 단이 상기 제어부(210)의 상기 제 4 트랜지스터(TR4)의 드레인 단과 연결되며 드레인 단이 상기 출력 노드(Nout)에 연결되는 제 5 트랜지스터(TR5), 상기 출력 노드(Nout)와 제 2 노드(N2) 사이에 구비되는 제 5 저항(R5) 및 상기 제 2 노드(N2)와 접지단 사이에 구비되는 제 6 저항(R6)으로 구성되며, 상기 제 2 노드(N2)에 상기 제 2 분배 전압(Vdiv2)이 형성된다.In addition, the
상기 감지 신호(det)가 디스에이블 되면 상기 제어부(210)의 상기 제 3 트랜지스터(TR3)는 턴 온 되고 상기 제 4 트랜지스터(TR4)는 턴 오프 된다. 따라서 상기 출력 노드(Nout)에는 상기 외부 공급전원(VDD)이 상기 내부 전원(Vint)으로서 인가되며, 상기 구동부(220)에는 상기 외부 공급전원(VDD)이 공급되지 않으므로 상기 구동부(220)는 상기 내부 전원(Vint)의 전위 레벨에 아무런 영향을 미치지 못한 다.When the sensing signal det is disabled, the third transistor TR3 of the
그러나 상기 감지 신호(det)가 인에이블 되면 상기 제어부(210)의 상기 제 3 트랜지스터(TR3)는 턴 오프 되고 상기 제 4 트랜지스터(TR4)는 턴 온 되므로 상기 구동부(220)에 상기 외부 공급전원(VDD)이 공급된다. 상기 제 5 저항(R5)과 상기 제 6 저항(R6)의 저항값이 같다고 하면 상기 제 2 분배 전압(Vdiv2)은 상기 내부 전원(Vint)의 2분의 1에 해당하는 크기의 전위 레벨을 갖는다. 이 때 상기 제 2 분배 전압(Vdiv2)의 전위가 상기 기준 전압(Vref)의 전위보다 낮으면 상기 제 5 트랜지스터(TR5)가 턴 온 되므로 상기 외부 공급전원(VDD)이 공급되는 상기 출력 노드(Nout)의 전위 레벨은 높아지게 된다. 그러나 상기 제 2 분배 전압(Vdiv2)의 전위가 상기 기준 전압(Vref)의 전위보다 높으면 상기 제 5 트랜지스터(TR5)가 턴 오프 되므로 상기 출력 노드(Nout)의 전위 레벨은 더 이상 높아지지 않게 된다. 즉 상기 구동부(220)에서 출력되는 상기 내부 전원(Vint)은 상기 기준 전압(Vref)의 전위 레벨과 상기 제 5 및 제 6 저항(R5, R6)의 저항비에 따라 결정된다.However, when the detection signal det is enabled, the third transistor TR3 of the
즉, 상기 전원 공급 회로에서는 상기 외부 공급전원(VDD)의 미세한 변화로 인해 상기 감지 신호(det)가 짧은 주기로 인에이블과 디스에이블을 반복함에 따라 상기 전원 공급 수단(20)의 트랜지스터들이 오동작을 하게 되는 문제점이 해결되며, 상기 내부 전원(Vint) 레벨의 상한선이 상기 제 3 레벨 또는 상기 기준 전압(Vref) 레벨의 소정 배수에 해당하는 레벨로 정해지게 되어 소정 범위를 유지하게 된다.That is, in the power supply circuit, the transistors of the power supply means 20 may malfunction because the sensing signal det repeats enabling and disabling in a short period due to a slight change in the external supply power VDD. The upper limit of the internal power supply (Vint) level is set to a level corresponding to a predetermined multiple of the third level or the reference voltage (Vref) level to maintain a predetermined range.
이처럼 본 발명이 구현된 반도체 메모리 장치에서는 외부 환경에 따라 각각 다른 외부 공급전원(VDD)을 인위적으로 제어하지 않아도 소정 범위 내의 레벨을 갖는 내부 전원이 생성되므로 생산 효율이 향상된다. 또한 외부 공급전원(VDD)의 레벨에 관계 없이 반도체 메모리 장치를 사용할 수 있게 되므로 반도체 메모리 장치의 활용 범위가 넓어지게 된다.As described above, in the semiconductor memory device in which the present invention is implemented, an internal power source having a level within a predetermined range is generated without artificially controlling different external power sources VDD according to an external environment, thereby improving production efficiency. In addition, since the semiconductor memory device may be used regardless of the level of the external power supply VDD, the application range of the semiconductor memory device may be widened.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
이상에서 설명한 본 발명의 반도체 메모리 장치의 전원 공급 회로 및 방법은 외부 환경에 따라 다양한 레벨의 전위를 갖는 외부 공급전원(VDD)을 소정 범위 내의 레벨을 갖는 내부 전원으로 변환함으로써 외부 공급전원(VDD)의 레벨에 관계 없이 반도체 메모리 장치의 동작이 가능하도록 하는 효과가 있다. 아울러, 본 발명의 반도체 메모리 장치의 전원 공급 회로 및 방법은 외부 공급전원(VDD)의 미세한 변화에 의한 내부 전원 생성시의 오동작 가능성을 감소시키는 효과가 있다.The power supply circuit and method of the semiconductor memory device of the present invention described above converts the external power supply VDD having a potential of various levels according to the external environment to an internal power supply having a level within a predetermined range. There is an effect to enable the operation of the semiconductor memory device regardless of the level of. In addition, the power supply circuit and method of the semiconductor memory device of the present invention has the effect of reducing the possibility of malfunction in the generation of the internal power supply by the minute change of the external power supply (VDD).
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060031619A KR100776739B1 (en) | 2006-04-06 | 2006-04-06 | Circuit and Method for Supplying Voltage Source in Semiconductor Memory Apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060031619A KR100776739B1 (en) | 2006-04-06 | 2006-04-06 | Circuit and Method for Supplying Voltage Source in Semiconductor Memory Apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070100055A true KR20070100055A (en) | 2007-10-10 |
KR100776739B1 KR100776739B1 (en) | 2007-11-19 |
Family
ID=38805210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060031619A KR100776739B1 (en) | 2006-04-06 | 2006-04-06 | Circuit and Method for Supplying Voltage Source in Semiconductor Memory Apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100776739B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100266901B1 (en) * | 1997-09-04 | 2000-10-02 | 윤종용 | Internal power supply voltage generating circuit and semiconductor memory device using it |
-
2006
- 2006-04-06 KR KR1020060031619A patent/KR100776739B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100776739B1 (en) | 2007-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7986180B2 (en) | Semiconductor memory device having internal voltage generator and method for driving the same | |
US7737768B2 (en) | Internal voltage generator | |
US20080157860A1 (en) | Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions | |
US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
KR100295055B1 (en) | Semiconductor memory device having internal voltage converter whose voltage is variable | |
KR20080001127A (en) | Semiconductor memory device | |
KR100803363B1 (en) | Circuit for generating voltage of semiconductor memory apparatus | |
JP3735698B2 (en) | Internal voltage generation circuit | |
KR20120098169A (en) | Internal voltage generator of semiconductor device | |
KR100812299B1 (en) | Voltage down converter | |
US20140028276A1 (en) | Internal voltage generator having immunity to ground bouncing | |
KR20050011275A (en) | Circuit for generating internal voltage | |
KR20070079111A (en) | Circuit for generating reference voltage in semiconductor memory apparatus | |
KR100776739B1 (en) | Circuit and Method for Supplying Voltage Source in Semiconductor Memory Apparatus | |
US20050174864A1 (en) | Voltage regulating circuit and method of regulating voltage | |
US9361969B2 (en) | Semiconductor device and method for driving the same | |
US8582385B2 (en) | Semiconductor memory device | |
KR20030002508A (en) | Pumping voltage generator generating stable pumping voltage in semiconductor memory device | |
KR100719147B1 (en) | Internal voltage supplying device | |
KR20080061955A (en) | Inner voltage generation circuit | |
US7075833B2 (en) | Circuit for detecting negative word line voltage | |
KR100757920B1 (en) | Circuit for Generating Reference Voltage in Semiconductor Memory Apparatus and Control Method for the Same | |
KR20100062210A (en) | Semiconductor device including internal voltage generator | |
KR20140081350A (en) | Device for driving a power | |
KR100728903B1 (en) | Circuit for controlling internal voltate in semiconductor memory apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |