KR20070099993A - Method for fabricating capacitor of semiconductor device - Google Patents

Method for fabricating capacitor of semiconductor device Download PDF

Info

Publication number
KR20070099993A
KR20070099993A KR1020060031485A KR20060031485A KR20070099993A KR 20070099993 A KR20070099993 A KR 20070099993A KR 1020060031485 A KR1020060031485 A KR 1020060031485A KR 20060031485 A KR20060031485 A KR 20060031485A KR 20070099993 A KR20070099993 A KR 20070099993A
Authority
KR
South Korea
Prior art keywords
film
forming
capacitor
conductive film
semiconductor device
Prior art date
Application number
KR1020060031485A
Other languages
Korean (ko)
Inventor
김경민
김광동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060031485A priority Critical patent/KR20070099993A/en
Publication of KR20070099993A publication Critical patent/KR20070099993A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

A method for fabricating a capacitor of semiconductor device is provided to effectively remove impurities when forming a conductive film for an upper electrode with a high RF power by a heat treatment. A method for fabricating a capacitor of semiconductor device includes the steps of: forming a conductive film for a lower electrode on a semiconductor substrate(S10); forming a dielectric layer made with a high-k material on the conductive film for the lower electrode(S20); forming a first upper metal nitride film on a conductive film for a lower electrode(S30); performing a heat treatment using ammonia gas(S40); forming a second metal nitride film(S50); performing nitrogen and hydrogen plasma treatment at least twice for removing impurities(S60); and forming a buffer layer for protecting the conductive film for an upper electrode(S70).

Description

반도체 소자의 캐패시터 제조 방법{Method for fabricating capacitor of semiconductor device}Method for fabricating capacitor of semiconductor device

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 순서도이다. 1 is a flowchart illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 순서대로 나타낸 도면이다. 2 to 6 are diagrams sequentially showing a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명> <Explanation of symbols on main parts of the drawings>

100: 반도체 기판 110: 하부 전극용 도전막100: semiconductor substrate 110: conductive film for lower electrode

120: 유전막 130: 상부 전극용 도전막120: dielectric film 130: upper electrode conductive film

132: 제 1 금속 질화막 134: 제 2 금속 질화막132: first metal nitride film 134: second metal nitride film

140: 버퍼막140: buffer film

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로서, 더욱 상세하게는 MIM 캐패시터의 전기적 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device capable of improving the electrical characteristics of the MIM capacitor.

현재, 반도체 소자의 고집적화가 요구되면서 반도체 소자의 디자인 룰(design rule)이 급속하게 감소되고 있으며, 반도체 소자의 동작은 고속화되고 있다. 이러한 반도체 소자들 중 하나인 캐패시터(capacitor)는 제한된 면적 내에서 일정한 정전 용량(capacitance)을 갖도록 형성되어야 한다. 이에 따라 일정값 이상의 정전 용량을 갖는 캐패시터를 형성하기 위해 유전율이 높은 물질을 유전막으로 이용하거나, 유전막의 두께를 감소시키거나, 전극의 표면 면적을 증가시켜 캐패시터를 형성하고 있다. At present, as high integration of semiconductor devices is required, design rules of semiconductor devices are rapidly decreasing, and the operation of semiconductor devices is being accelerated. One of these semiconductor devices, a capacitor, must be formed to have a constant capacitance within a limited area. Accordingly, in order to form a capacitor having a predetermined capacitance or more, a capacitor having a high dielectric constant is used as the dielectric film, the thickness of the dielectric film is reduced, or the surface area of the electrode is increased to form the capacitor.

종래의 캐패시터는 하부 전극으로 폴리실리콘(poly-Si), 상부 전극으로 금속 물질을 이용하여 형성하였다. 그러나, 하부 전극 및 유전막을 형성하고 후속 공정을 계속 진행할 때 유전막 내의 산소가 하부 전극의 폴리실리콘과 반응하여 산화막이 형성된다. 이에 따라 캐패시터의 누설 전류가 증가하여 전기적 특성이 저하된다. Conventional capacitors were formed using polysilicon (poly-Si) as the lower electrode and a metal material as the upper electrode. However, when forming the lower electrode and the dielectric film and continuing the subsequent process, oxygen in the dielectric film reacts with the polysilicon of the lower electrode to form an oxide film. As a result, the leakage current of the capacitor increases, thereby lowering the electrical characteristics.

이에 따라 폴리실리콘에 비하여 일함수(work function)가 큰 금속 물질을 전극으로 이용하는 MIM(Metal-Insulator-Metal) 구조의 캐패시터가 개발되었다. 이러한 금속 물질은 폴리실리콘에 비하여 일함수(work function)가 크기 때문에 쉽게 산화되지 않는다.As a result, a capacitor having a metal-insulator-metal (MIM) structure using a metal material having a larger work function as an electrode as compared to polysilicon has been developed. These metal materials do not oxidize easily because of their greater work function compared to polysilicon.

그리고 비메모리 제품에서 캐패시터의 상부 및 하부 전극으로는 금속 유기 화학 기상 증착(MOCVD: Metalorganic Chemical Vapor Deposition) 방법에 의해 형성된 티타늄 질화막(TiN)이 이용되고 있다. In a non-memory product, a titanium nitride film (TiN) formed by a metalorganic chemical vapor deposition (MOCVD) method is used as upper and lower electrodes of a capacitor.

그러나, MOCVD 방법으로 티타늄 질화막(TiN)을 형성할 경우 티타늄 질화막 내에 탄소 및 산소 등과 같은 불순물이 다량 존재하게 된다. 이에 따라 티타늄 질화막 내의 불순물을 제거하기 위해 티타늄 질화막 형성 동안 수차례 플라즈마(plasma) 처리를 실시한다. However, when the titanium nitride film TiN is formed by the MOCVD method, impurities such as carbon and oxygen are present in the titanium nitride film. Accordingly, plasma treatment is performed several times during the formation of the titanium nitride film to remove impurities in the titanium nitride film.

하지만, 상부 전극을 형성하는 경우, 플라즈마 처리시 RF 파워가 클수록 유전막에 영향을 주어 캐패시터의 누설 전류(leakage current) 특성을 열화시키며, RF 파워가 작을수록 유전막에 영향을 주지는 않지만 티타늄 질화막 내 불순물이 다량 존재하여 캐패시터의 전기적 특성을 저하시킨다. However, in the case of forming the upper electrode, the greater the RF power during the plasma treatment affects the dielectric film, which degrades the leakage current characteristics of the capacitor. The presence of such a large amount reduces the electrical characteristics of the capacitor.

본 발명이 이루고자 하는 기술적 과제는 MIM 캐패시터의 전기적 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 있다. An object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device that can improve the electrical characteristics of the MIM capacitor.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problem to be achieved by the present invention is not limited to the above-mentioned problem, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상에 하부 전극용 도전막을 형성하고, 하부 전극용 도전막 상에 유전막을 형성하고, 유전막 상에 MOCVD 방법으로 제 1 금속 질화막을 형성하고, 암모니아(NH3) 가스 분위기에서 열처리하고, 제 1 금속 질화막 상에 MOCVD 방법으로 제 2 금속 질화막을 형성하고, 전면에 N2 및 H2 플라즈마 처리 하여 상부 전극용 도전막을 완성하는 것을 포함한다. In order to achieve the above technical problem, a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention is to form a conductive film for a lower electrode on a semiconductor substrate, a dielectric film on a conductive film for a lower electrode, and MOCVD on a dielectric film. Method to form a first metal nitride film, heat treatment in an ammonia (NH 3 ) gas atmosphere, and to form a second metal nitride film on the first metal nitride film by MOCVD method, N 2 and H 2 plasma treatment on the front surface of the upper electrode It includes completing a dragon conductive film.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. It is provided to fully convey the scope of the invention to those skilled in the art, and the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

이하, 도 1 및 도 2 내지 도 6을 참조하여, 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법에 대해 상세히 설명한다. 도 1은 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 순서도이다. 도 2 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 순서대로 나타낸 단면도이다. Hereinafter, a capacitor manufacturing method of a semiconductor device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2 to 6. 1 is a flowchart illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention. 2 to 6 are cross-sectional views sequentially illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

먼저, 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(100) 상에 하부 전극용 도전막(110)을 형성한다(S10). 하부 전극용 도전막(110)은 층간 절연막(미도시) 상에 형성될 수 있으며, 금속 질화막으로 형성될 수 있다. First, as shown in FIGS. 1 and 2, the conductive film 110 for the lower electrode is formed on the semiconductor substrate 100 (S10). The lower electrode conductive layer 110 may be formed on an interlayer insulating layer (not shown), and may be formed of a metal nitride layer.

본 발명의 일 실시예에서는 티타늄 질화막을 이용하여 하부 전극용 도전막(110)을 형성하는 것을 예로 들어 설명한다. 즉, 유기 금속 화학 기상 증 착(MOCVD: Metal Organic Chemical Vapor Deposition) 방법으로 티타늄 질화막(TiN)을 증착하여 하부 전극용 도전막(110)을 형성한다(S10).In an embodiment of the present invention, the lower electrode conductive film 110 is formed using a titanium nitride film as an example. That is, a titanium nitride film (TiN) is deposited by a metal organic chemical vapor deposition (MOCVD) method to form a lower electrode conductive film 110 (S10).

보다 상세히 설명하면, 하부 전극용 도전막(110)인 티타늄 질화막은 약 300 ~ 400℃의 온도와 약 0.2 ~ 2.0Torr의 압력 조건의 챔버 내에 TDMAT{tetrakis(dimethylamino)titanium; Ti[N(CH3)2]4}, TDEAT{tetrakis(diethylamino)titanium; Ti[N(C2H5)2]4} 또는 TEMAT{tetrakis(ethylmethylamino)titanium; Ti[N(C2H5)CH3]4}중 어느 하나를 전구체(precusor)로 사용하고, 암모니아(NH3) 가스를 공급하여 반응시킴으로써 반도체 기판(100) 상에 형성된다. 이 때, 반응 가스인 암모니아(NH3) 가스는 약 100 ~ 500sccm의 유량으로 유지시킨다. 그리고 캐리어(carrier) 가스로는 He 또는 Ar과 같은 불활성 가스가 이용될 수 있다. In more detail, the titanium nitride film as the lower electrode conductive film 110 may include TDMAT {tetrakis (dimethylamino) titanium; Ti [N (CH 3 ) 2 ] 4 }, TDEAT {tetrakis (diethylamino) titanium; Ti [N (C 2 H 5 ) 2 ] 4 } or TEMAT {tetrakis (ethylmethylamino) titanium; Ti [N (C 2 H 5 ) CH 3 ] 4 } is formed on the semiconductor substrate 100 by using a precursor and supplying and reacting ammonia (NH 3 ) gas. At this time, the ammonia (NH 3 ) gas as a reaction gas is maintained at a flow rate of about 100 to 500 sccm. An inert gas such as He or Ar may be used as the carrier gas.

그리고 티타늄 질화막(110) 형성 중에 수차례 N2 및 H2 플라즈마 처리하여 티타늄 질화막(110) 내의 탄소 등과 같은 불순물을 제거한다. 이러한 플라즈마 처리는 약 1 ~ 2㎾의 RF 파워(RF power)에서 이루어진다. During the formation of the titanium nitride layer 110, N 2 and H 2 plasma treatments may remove impurities such as carbon in the titanium nitride layer 110. This plasma treatment is performed at an RF power of about 1 to 2 GHz.

이와 같은 공정을 통해 하부 전극용 도전막(110)을 약 100 ~ 300의 두께로 형성한다. Through such a process, the lower electrode conductive film 110 is formed to a thickness of about 100 to 300.

다음으로, 도 1 및 도 3에 도시된 바와 같이, 하부 전극용 도전막(110) 상에 고유전(high-k) 물질로 형성된 유전막(120)을 형성한다(S20). 이 때, 유전막(120) 은 HfO2막, ZrO2막, Al2O3막, La2O3막, Ta2O3막, TiO2막, SrTiO3(STO)막, (Ba,Sr)TiO3(BST)막으로 이루어진 조합으로부터 선택된 어느 하나의 단일막 또는 이들 막의 조합으로 형성된다.Next, as shown in FIGS. 1 and 3, the dielectric film 120 formed of a high-k material is formed on the lower electrode conductive film 110 (S20). At this time, the dielectric film 120 is formed of an HfO 2 film, a ZrO 2 film, an Al 2 O 3 film, a La 2 O 3 film, a Ta 2 O 3 film, a TiO 2 film, a SrTiO 3 (STO) film, and (Ba, Sr). A single film selected from a combination consisting of a TiO 3 (BST) film or a combination of these films is formed.

예를 들어, 유전막(120)을 ZrO2/Al2O3/ZrO2막으로 이용하는 경우, 먼저 원자층 증착(ALD: Atomic Layer Deposition) 방법으로 하부 티타늄 질화막(110) 상에 하부 지르코늄 산화막(ZrO2; 122)을 형성한다. For example, when the dielectric film 120 is used as a ZrO 2 / Al 2 O 3 / ZrO 2 film, first, a lower zirconium oxide film (ZrO) on the lower titanium nitride film 110 by an atomic layer deposition (ALD) method. 2 ; 122).

하부 지르코늄 산화막(122) 형성 방법에 대해 보다 상세히 설명하면, 약 250 ~ 350℃의 온도로 유지되는 챔버 내에 소스 가스로 TEMAZ[tetra - ethyl - methylamino - zirconium; Zr(N(CH3)(C2H5))4]를 0.1 ~ 15초간 공급한다. 이 때, 소스 가스로 TEMAZ 외에 TDEAZ[tetrakis - diethylamino - zirconium; Zr(N(C2H5)2)4] 또는 TEMAZ[tetrakis - methylethylamino - zirconium; Zr(N(CH3)(C2H5))4] 등을 사용할 수도 있다. A method of forming the lower zirconium oxide film 122 will be described in more detail as TEMAZ [tetra-ethyl-methylamino-zirconium; Zr (N (CH 3 ) (C 2 H 5 )) 4 ] is supplied for 0.1-15 seconds. At this time, in addition to TEMAZ as the source gas, TDEAZ [tetrakis-diethylamino-zirconium; Zr (N (C 2 H 5 ) 2 ) 4 ] or TEMAZ [tetrakis-methylethylamino-zirconium; Zr (N (CH 3 ) (C 2 H 5 )) 4 ] or the like.

이 후, N2 가스를 약 0.1 ~ 10초간 공급하여 소스 가스를 퍼지시킨다. 그리고 나서 반응 가스로 O2 또는 O3 가스를 약 0.1 ~ 15초간 공급한다. 이 때, RF 파워를 약 0.1 ~ 1㎾로 유지한다. 이에 따라 하부 티타늄 절연막(110) 상에 하부 지르코늄 산화막(122)이 형성되며, 이 후, 퍼지 가스를 공급하여 미반응 물질을 제거한다. 이와 같은 공정을 반복하여 약 30 ~ 60Å 두께의 하부 지르코늄 산화막(122)을 형성한다.Thereafter, N 2 gas is supplied for about 0.1 to 10 seconds to purge the source gas. Then, O 2 or O 3 gas is supplied to the reaction gas for about 0.1 to 15 seconds. At this time, the RF power is maintained at about 0.1 ~ 1㎾. Accordingly, a lower zirconium oxide film 122 is formed on the lower titanium insulating film 110, and then, a purge gas is supplied to remove unreacted material. This process is repeated to form a lower zirconium oxide film 122 having a thickness of about 30 to 60 Å.

그리고 나서, 하부 지르코늄 산화막(122) 상에 ALD 방법으로 알루미나(Al2O3; 124)를 형성한다. 구체적으로, 알루미나 형성 방법은 약 250 ~ 350℃의 온도로 유지되는 챔버 내에 소스 가스로 TMA(trimethyl aluminum)를 0.1 ~ 10초간 공급한다. 이 때, 소스 가스로 TMA 외에 AlCl3, AlH 3N(CH3)3, C6H15AlO, (C4H9)2AlH, (CH3)2AlCl, (C2H5)3Al 또는 (C4H9)3Al 등을 사용할 수도 있다.Then, alumina (Al 2 O 3 ) 124 is formed on the lower zirconium oxide film 122 by the ALD method. Specifically, the alumina forming method supplies TMA (trimethyl aluminum) as a source gas for 0.1 to 10 seconds in a chamber maintained at a temperature of about 250 to 350 ° C. At this time, in addition to TMA, AlCl 3 , AlH 3N (CH 3 ) 3 , C 6 H1 5 AlO, (C 4 H 9 ) 2 AlH, (CH 3 ) 2 AlCl, (C 2 H 5 ) 3 Al or (C 4 H 9 ) 3 Al or the like may be used.

이 후, N2 가스를 약 0.1 ~ 10초간 공급하여 소스 가스를 퍼지시킨다. 그리고 나서 반응 가스로 O2 또는 O3 가스를 약 0.1 ~ 15초간 공급한다. 이 때, RF 파워를 약 0.1 ~ 1㎾로 유지한다. 이에 따라 지르코늄 산화막(122) 상에 알루미나(124)가 형성되며, 이 후 미반응된 물질들을 퍼지 가스를 약 0.1 ~ 10초간 공급하여 제거한다. 이와 같은 공정을 반복하여 약 2 ~ 10Å의 알루미나(124)를 형성한다. Thereafter, N 2 gas is supplied for about 0.1 to 10 seconds to purge the source gas. Then, O 2 or O 3 gas is supplied to the reaction gas for about 0.1 to 15 seconds. At this time, the RF power is maintained at about 0.1 ~ 1㎾. Accordingly, the alumina 124 is formed on the zirconium oxide film 122, and then unreacted materials are removed by supplying purge gas for about 0.1 to 10 seconds. This process is repeated to form the alumina 124 of about 2 ~ 10Å.

그리고 나서, 알루미나(124) 상에 하부 지르코늄 산화막(122) 형성 방법과 동일한 공정을 수행하여 약 30 ~ 60Å의 상부 지르코늄 산화막(126)을 형성한다. 이에 따라 높은 유전율을 갖는 유전막(120)이 완성된다.Thereafter, the upper zirconium oxide film 126 of about 30 to 60 Pa is formed on the alumina 124 by the same process as the method of forming the lower zirconium oxide film 122. Accordingly, the dielectric film 120 having a high dielectric constant is completed.

다음으로, 도 1 및 도 4에 도시된 바와 같이, 유전막(120) 상에 상부 전극인 상부 전극용 도전막(130)을 형성한다. 상부 전극용 도전막(130)은 제 1 상부 금속 질화막(132)을 형성하고(S30), 암모니아(NH3) 가스를 이용한 열처리 공정을 수행하고(S40), 제 2 금속 질화막(134)을 형성하고(S50), N2 및 H2 플라즈마 처리함(S60) 으로써 완성된다. 이 때, 제 1 및 제 2 금속 질화막(132, 134)은 티타늄 질화막으로 형성된다. Next, as shown in FIGS. 1 and 4, the conductive film 130 for the upper electrode, which is the upper electrode, is formed on the dielectric film 120. The upper electrode conductive film 130 forms the first upper metal nitride film 132 (S30), performs a heat treatment process using ammonia (NH 3 ) gas (S40), and forms the second metal nitride film 134. (S50) and N 2 and H 2 plasma treatment (S60) is completed. At this time, the first and second metal nitride films 132 and 134 are formed of a titanium nitride film.

상부 전극용 도전막 (130)의 형성 방법에 대해 보다 상세히 설명하면, 먼저, 약 300 ~ 400℃의 온도와 약 0.2 ~ 2.0Torr의 압력 조건의 챔버 내에 전구체로써 TDMAT{tetrakis(dimethylamino)titanium; Ti[N(CH3)2]4}, TDEAT{tetrakis(diethylamino)titanium; Ti[N(C2H5)2]4} 또는 TEMAT{tetrakis(ethylmethylamino)titanium; Ti[N(C2H5)CH3]4}중 어느 하나와 암모니아(NH3) 가스를 공급하여 반응시킴으로써 반도체 기판(100) 상에 제 1 상부 티타늄 질화막(132)을 형성한다. 이 때, 반응 가스인 암모니아(NH3) 가스는 약 100 ~ 500sccm의 유량으로 유지시킨다. 그리고 캐리어(carrier) 가스로는 He 또는 Ar과 같은 불활성 가스가 이용될 수 있다. The method for forming the conductive film 130 for the upper electrode will be described in more detail. First, TDMAT {tetrakis (dimethylamino) titanium (A) as a precursor in a chamber at a temperature of about 300 to 400 ° C. and a pressure of about 0.2 to 2.0 Torr; Ti [N (CH 3 ) 2 ] 4 }, TDEAT {tetrakis (diethylamino) titanium; Ti [N (C 2 H 5 ) 2 ] 4 } or TEMAT {tetrakis (ethylmethylamino) titanium; The first upper titanium nitride film 132 is formed on the semiconductor substrate 100 by supplying and reacting any one of Ti [N (C 2 H 5 ) CH 3 ] 4 } with ammonia (NH 3 ) gas. At this time, the ammonia (NH 3 ) gas as a reaction gas is maintained at a flow rate of about 100 to 500 sccm. An inert gas such as He or Ar may be used as the carrier gas.

그리고 나서, 제 1 금속 질화막(132)이 형성된 반도체 기판 전면에 암모니아(NH3) 가스를 이용한 열처리 공정을 수행하여 제 1 금속 질화막(132) 내에 존재하는 탄소 및 산소 등과 같은 불순물을 제거한다.Thereafter, a heat treatment process using ammonia (NH 3 ) gas is performed on the entire surface of the semiconductor substrate on which the first metal nitride layer 132 is formed to remove impurities such as carbon, oxygen, etc. present in the first metal nitride layer 132.

이와 같은 열처리 공정은 약 450 ~ 600℃의 온도와 약 0.1Torr ~ 상압으로 유지되는 RTP(Rapid Thermal Process) 챔버 내에서 약 10 ~ 90초간 실시한다. 이 때, 암모니아(NH3) 가스의 유량은 약 100sccm ~ 1slm으로 유지한다. 이에 따라 제 1 금속 질화막(132) 내의 불순물을 제거할 수 있으며, 제 1 금속 질화막(132)을 보다 치밀(dense)하게 만들 수 있다. 이에 따라 후속 공정에서 플라즈마 처리시 높은 RF 파워의 영향으로 인해 유전막(120)에서의 누설 전류가 증가하는 것을 방지할 수 있다. This heat treatment process is performed for about 10 to 90 seconds in a rapid thermal process (RTP) chamber maintained at a temperature of about 450 ~ 600 ℃ and about 0.1 Torr ~ atmospheric pressure. At this time, the flow rate of the ammonia (NH 3 ) gas is maintained at about 100sccm ~ 1slm. As a result, impurities in the first metal nitride layer 132 may be removed, and the first metal nitride layer 132 may be more dense. Accordingly, the leakage current in the dielectric layer 120 may be prevented from increasing due to the influence of high RF power during the plasma treatment in a subsequent process.

열처리 공정을 수행한 다음에는, 도 1 및 도 5에 도시된 바와 같이, 제 1 금속 질화막(132) 형성 방법과 동일하게 제 2 금속 질화막(134)을 제 1 금속 질화막(132) 상에 형성한다(S50). 제 2 금속 질화막(134) 형성 동안 탄소 등과 같은 불순물들을 제거하기 위해 N2 및 H2 플라즈마 처리를 수행한다. N2 및 H2 플라즈마 처리는 2회 이상 반복하여 수행될 수 있다. After performing the heat treatment process, as shown in FIGS. 1 and 5, the second metal nitride film 134 is formed on the first metal nitride film 132 in the same manner as the method of forming the first metal nitride film 132. (S50). N 2 and H 2 plasma processing is performed to remove impurities such as carbon and the like during the formation of the second metal nitride film 134. The N 2 and H 2 plasma treatment may be performed repeatedly two or more times.

구체적으로, N2 및 H2 플라즈마 처리는 약 300 ~ 400℃의 온도와, 약 0.2 ~ 2.0Torr의 압력으로 유지되는 챔버 내에 N2 및 H2 가스를 약 20 ~ 400sccm 의 유량을 공급하여 수행된다. 이 때, 약 0.1 ~ 1㎾의 RF 파워가 인가된다. Specifically, the N 2 and H 2 plasma treatment is performed by supplying a flow rate of about 20 to 400 sccm of N 2 and H 2 gas in a chamber maintained at a temperature of about 300 to 400 ° C. and a pressure of about 0.2 to 2.0 Torr. . At this time, RF power of about 0.1 to 1 GHz is applied.

이와 같이 높은 RF 파워에서 플라즈마 처리를 수행할 때 하부에 제 1 금속 질화막(132)이 치밀하게 형성되어 있으므로, 제 2 금속 질화막(134)의 불순물들을 효과적으로 제거함과 동시에 높은 RF 파워가 유전막(120)에 영향을 주는 것을 방지할 수 있다. Since the first metal nitride layer 132 is densely formed at the lower part when the plasma processing is performed at the high RF power, the RF film is effectively removed while the impurities of the second metal nitride layer 134 are effectively removed. It can be prevented from affecting.

이와 같은 공정을 통해 제 1 및 제 2 금속 질화막(132, 134)으로 이루어진 상부 전극용 도전막 (130)을 약 100 ~ 300Å의 두께로 형성한다. Through this process, the upper electrode conductive film 130 including the first and second metal nitride films 132 and 134 is formed to a thickness of about 100 to about 300 kPa.

다음으로, 도 1 및 도 6에 도시된 바와 같이, 상부 전극 형성시 상부 전극용 도전막(130)을 보호하기 위한 버퍼막(140)을 형성한다.(S70) 버퍼막(140)은 물리적 기상 증착(PVD: physical vapor deposition) 방법으로 티타늄 질화막을 증착하여 형성할 수 있다. 이와 같이 형성된 버퍼막(140)은 하부의 상부 전극용 도전막(130) 식각시 상부 전극이 손상되는 것을 방지한다. Next, as shown in FIGS. 1 and 6, a buffer layer 140 is formed to protect the conductive layer 130 for the upper electrode when the upper electrode is formed. (S70) The buffer layer 140 has a physical vapor phase. It may be formed by depositing a titanium nitride film by a physical vapor deposition (PVD) method. The buffer layer 140 formed as described above prevents the upper electrode from being damaged when the lower conductive layer 130 is etched.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention belongs may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. You will understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상기한 바와 같이 본 발명의 반도체 소자의 캐패시터 제조 방법에 따르면 MIM 캐패시터에서 상부 전극으로써 MOCVD 방법으로 형성된 상부 전극용 도전막을 형성할 때 제 1 금속 질화막 형성 후 열처리 공정을 수행함으로써, 제 2 금속 질화막 형성시 높은 RF 파워에서의 플라즈마 처리로 인한 유전막의 누설 전류 특성의 열화를 방지할 수 있다.As described above, according to the method of manufacturing a capacitor of a semiconductor device of the present invention, when the conductive film for the upper electrode formed by the MOCVD method is formed as the upper electrode in the MIM capacitor, a second metal nitride film is formed by performing a heat treatment process after forming the first metal nitride film. It is possible to prevent degradation of the leakage current characteristic of the dielectric film due to plasma treatment at high RF power.

이에 따라, 상부 전극용 도전막 형성시 높은 RF 파워로 불순물들을 효과적으로 제거할 수 있음과 동시에 RF 파워에 의한 유전막 영향을 방지할 수 있다. 따라서, 디자인 룰 감소에 따른 캐패시터의 정전 용량을 충분히 확보하여 캐패시터의 전기적 특성을 향상시킬 수 있다. Accordingly, when forming the conductive film for the upper electrode, impurities can be effectively removed with high RF power, and the influence of the dielectric film due to the RF power can be prevented. Therefore, it is possible to sufficiently secure the capacitance of the capacitor according to the design rule reduced to improve the electrical characteristics of the capacitor.

Claims (9)

반도체 기판 상에 하부 전극용 도전막을 형성하고,A conductive film for lower electrodes is formed on the semiconductor substrate, 상기 하부 전극용 도전막 상에 유전막을 형성하고,Forming a dielectric film on the lower electrode conductive film, 상기 유전막 상에 MOCVD 방법으로 제 1 금속 질화막을 형성하고, Forming a first metal nitride film on the dielectric film by MOCVD; 암모니아(NH3) 가스 분위기에서 열처리하고, Heat treatment in an ammonia (NH 3 ) gas atmosphere, 상기 제 1 금속 질화막 상에 MOCVD 방법으로 제 2 금속 질화막을 형성하고, Forming a second metal nitride film on the first metal nitride film by MOCVD; 전면에 N2 및 H2 플라즈마 처리하여 상부 전극용 도전막을 완성하는 것을 포함하는 반도체 소자의 캐패시터 제조 방법.A method of manufacturing a capacitor of a semiconductor device comprising the completion of the conductive film for the upper electrode by N 2 and H 2 plasma treatment on the front surface. 제 1 항에 있어서,The method of claim 1, 상기 상부 전극용 도전막 상에 PVD 방법으로 티타늄 질화막을 증착하여 버퍼막을 형성하는 것을 더 포함하는 반도체 소자의 캐패시터 제조 방법.And depositing a titanium nitride film on the upper electrode conductive film by PVD to form a buffer film. 제 1 항에 있어서,The method of claim 1, 상기 유전막은 HfO2막, ZrO2막, Al2O3막, La2O3막, Ta2O3막, TiO2막, SrTiO3(STO)막, (Ba,Sr)TiO3(BST)막으로 이루어진 조합으로부터 선택된 어느 하나의 단일막 또는 이들 막의 조합으로 형성된 반도체 소자의 캐패시터 제조 방법.The dielectric film is an HfO 2 film, a ZrO 2 film, an Al 2 O 3 film, a La 2 O 3 film, a Ta 2 O 3 film, a TiO 2 film, a SrTiO 3 (STO) film, a (Ba, Sr) TiO 3 (BST) film. A method for manufacturing a capacitor of a semiconductor device formed by any one single film selected from the combination consisting of films or a combination of these films. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 금속 질화막은 티타늄 질화막인 반도체 소자의 캐패시터 제조 방법.And the first and second metal nitride films are titanium nitride films. 제 1 항에 있어서,The method of claim 1, 상기 상부 전극용 도전막 형성시 상기 열처리하는 것은, The heat treatment when forming the conductive film for the upper electrode, 약 450 ~ 600℃의 온도와, 약 0.1Torr ~ 상압으로 유지되는 챔버 내에서 약 10 ~ 90초간 실시하는 반도체 소자의 캐패시터 제조 방법.A method of manufacturing a capacitor for a semiconductor device, which is performed for about 10 to 90 seconds in a chamber maintained at a temperature of about 450 to 600 ° C. and about 0.1 Torr to atmospheric pressure. 제 5 항에 있어서,The method of claim 5, 상기 상부 전극용 도전막 형성시 상기 열처리하는 것은, The heat treatment when forming the conductive film for the upper electrode, 상기 암모니아 가스가 약 100sccm ~ 1slm의 유량으로 유지되는 반도체 소자의 캐패시터 제조 방법. And ammonia gas is maintained at a flow rate of about 100 sccm to 1 slm. 제 1 항에 있어서,The method of claim 1, 상기 상부 전극용 도전막 형성시 상기 N2 및 H2 플라즈마 처리하는 것은, The N 2 and H 2 plasma treatment when forming the conductive film for the upper electrode, 약 300 ~ 400℃의 온도와, 약 0.2 ~ 2Torr의 압력으로 유지되는 챔버 내에서 약 30 ~ 180초간 실시하는 반도체 소자의 캐패시터 제조 방법. A method for manufacturing a capacitor of a semiconductor device, which is performed for about 30 to 180 seconds in a chamber maintained at a temperature of about 300 to 400 ° C. and a pressure of about 0.2 to 2 Torr. 제 7 항에 있어서,The method of claim 7, wherein 상기 상부 전극용 도전막 형성시 상기 N2 및 H2 플라즈마 처리하는 것은, The N 2 and H 2 plasma treatment when forming the conductive film for the upper electrode, 상기 N2 및 H2 가스가 약 20 ~ 400sccm으로 유지되는 반도체 소자의 캐패시터 제조 방법. The N 2 and H 2 gas is a capacitor manufacturing method of the semiconductor device is maintained at about 20 ~ 400sccm. 제 8 항에 있어서,The method of claim 8, 상기 상부 전극용 도전막 형성시 상기 N2 및 H2 플라즈마 처리하는 것은, The N 2 and H 2 plasma treatment when forming the conductive film for the upper electrode, 약 0.1 ~ 1㎾의 RF 파워에서 2회 이상 실시하는 반도체 소자의 캐패시터 제조 방법. A method of manufacturing a capacitor for a semiconductor device, which is performed two or more times at an RF power of about 0.1 to 1 GHz.
KR1020060031485A 2006-04-06 2006-04-06 Method for fabricating capacitor of semiconductor device KR20070099993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060031485A KR20070099993A (en) 2006-04-06 2006-04-06 Method for fabricating capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031485A KR20070099993A (en) 2006-04-06 2006-04-06 Method for fabricating capacitor of semiconductor device

Publications (1)

Publication Number Publication Date
KR20070099993A true KR20070099993A (en) 2007-10-10

Family

ID=38805154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031485A KR20070099993A (en) 2006-04-06 2006-04-06 Method for fabricating capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR20070099993A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390542A (en) * 2013-07-25 2013-11-13 上海宏力半导体制造有限公司 Forming method of MIM (metal-insulator-metal) capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390542A (en) * 2013-07-25 2013-11-13 上海宏力半导体制造有限公司 Forming method of MIM (metal-insulator-metal) capacitor

Similar Documents

Publication Publication Date Title
US11549177B2 (en) Process for passivating dielectric films
KR100555543B1 (en) Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer
US7735206B2 (en) Method for forming a capacitor dielectric and method for manufacturing capacitor using the capacitor dielectric
KR100670747B1 (en) Method for manufacturing capacitor in semiconductor device
TWI488290B (en) Semiconductor device including carbon-containing electrode and method for fabricating the same
US8372746B2 (en) Electrode of semiconductor device and method for fabricating capacitor
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
KR20100006899A (en) Fabrication method of stack type capacitor in semiconductor device
KR100384851B1 (en) Method for fabricating capacitor by Atomic Layer Deposition
US20120273921A1 (en) Semiconductor device and method for fabricating the same
KR100716642B1 (en) Capacitor in dielectric and method for fabricating of the same
KR20030089746A (en) Hydrogen barrier and method for fabricating semiconductor device having the same
KR100809336B1 (en) Method for fabricating semiconductor device
US20070264770A1 (en) Capacitor forming method
KR20070099993A (en) Method for fabricating capacitor of semiconductor device
KR20070099999A (en) Method for fabricating capacitor of semiconductor device
KR20120040599A (en) Method of forming metal thin film
KR20030047372A (en) A method for forming a capacitor of a semiconductor device
US7045445B2 (en) Method for fabricating semiconductor device by using PECYCLE-CVD process
KR20070114519A (en) Dielectric layer in capacitor and fabricating using the same and capacitor in semiconductor device and fabricating using the same
KR100646923B1 (en) A method of manufacturing a capacitor in a semiconductor device
KR100670671B1 (en) Method for forming hafnium oxide layer in semiconductor device
KR100582405B1 (en) Capacitor and method for fabricating the same
KR100744666B1 (en) A capacitor of semiconductor device and method for manufacturing the same
KR20050002011A (en) Method of forming insulating thin film for semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid