KR20070097999A - A top gate thin film transistor using nano particle and a method for manufacturing thereof - Google Patents

A top gate thin film transistor using nano particle and a method for manufacturing thereof Download PDF

Info

Publication number
KR20070097999A
KR20070097999A KR1020060029098A KR20060029098A KR20070097999A KR 20070097999 A KR20070097999 A KR 20070097999A KR 1020060029098 A KR1020060029098 A KR 1020060029098A KR 20060029098 A KR20060029098 A KR 20060029098A KR 20070097999 A KR20070097999 A KR 20070097999A
Authority
KR
South Korea
Prior art keywords
nanoparticle
thin film
film transistor
manufacturing
nanoparticles
Prior art date
Application number
KR1020060029098A
Other languages
Korean (ko)
Other versions
KR100777265B1 (en
Inventor
김상식
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020060029098A priority Critical patent/KR100777265B1/en
Priority to JP2007007284A priority patent/JP2007273949A/en
Priority to US11/623,775 priority patent/US7972931B2/en
Priority to CN2007100007763A priority patent/CN101047130B/en
Publication of KR20070097999A publication Critical patent/KR20070097999A/en
Application granted granted Critical
Publication of KR100777265B1 publication Critical patent/KR100777265B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

A top gate thin film transistor using a nano particle and a method for manufacturing the same are provided to operate in a low gate voltage by using a top gate insulating film and the nano particle as an active layer. A method for manufacturing a top gate thin film transistor using a nano particle includes the steps of: forming a nano particle film(20) on a substrate(10) and heat-treating the substrate; forming a source electrode(31) and a drain electrode(32) in the nano particle film(20); forming a gate insulating film(40) by evaporating an insulator on the nano particle film(20); and forming a top gate electrode(50) on the gate insulating film(40). The step of forming the nano particle film(20) includes the steps of: preparing nano particle solution by dispersing the nano particle into solvent; mixing the nano particle solution and precipitation agent; and evaporating the mixed solution to the substrate(10).

Description

나노 입자를 이용한 전면 게이트 박막 트랜지스터 및 그 제조 방법{a top gate thin film transistor using nano particle and a method for manufacturing thereof}Front gate thin film transistor using nano particles and a method for manufacturing the same

도 1a 내지 도 1c는 본 발명에 따른 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 공정을 설명하기 위한 순서도이다.1A to 1C are flowcharts illustrating a manufacturing process of a front gate thin film transistor using nanoparticles according to the present invention.

도 2a는 본 발명의 실시예에 따른 게이트 절연막과 활성층으로 이용되는 나노 입자 필름을 보여주는 고 분해능 투과 전자 현미경 사진이다.2A is a high resolution transmission electron micrograph showing a nanoparticle film used as a gate insulating film and an active layer according to an embodiment of the present invention.

도 2b는 상기 도 2a에서 사각으로 표시된 점선 부분을 확대한 고 분해능 투과 전자 현미경 사진이다.FIG. 2B is a high resolution transmission electron micrograph showing an enlarged dotted line in FIG. 2A.

도 3은 후면 게이트(back gate) 트랜지스터의 단면도이다.3 is a cross-sectional view of a back gate transistor.

도 4는 본 발명의 실시예에 따른 전면 게이트 (top gate) 트랜지스터의 단면도이다.4 is a cross-sectional view of a top gate transistor according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 나노입자 필름의 열처리 공정의 효과를 볼 수 있는 전류-전압 곡선의 그래프이다.Figure 5 is a graph of the current-voltage curve that can see the effect of the heat treatment process of the nanoparticle film according to an embodiment of the present invention.

도 6a는 상기 도 3에 도시된 후면 게이트 트랜지스터 소자의 동작 특성으로, 불연속적인 게이트 전압에 따른 드레인-소스 전압에 따른 드레인 전류 곡선 그래프이다.FIG. 6A is a graph illustrating drain current curves according to drain-source voltages according to discontinuous gate voltages as operating characteristics of the rear gate transistor device illustrated in FIG. 3.

도 6b는 상기 도 3에 도시된 후면 게이트 트랜지스터 소자에서 연속적인 게이트 전압에 따른 드레인 전류 곡선 그래프이다.FIG. 6B is a graph illustrating drain current curves according to continuous gate voltages in the rear gate transistor device shown in FIG. 3.

도 7a는 상기 도 4에 도시된 본 발명의 실시예에 따른 전면 게이트 트랜지스터 소자의 동작 특성으로, 불연속적인 게이트 전압에 따른 드레인-소스 전압에 따른 드레인 전류 곡선 그래프이다.FIG. 7A is a graph illustrating drain current curves according to drain-source voltages according to discontinuous gate voltages as operating characteristics of the front gate transistor device according to the exemplary embodiment of FIG. 4.

도 7b는 상기 도 4에 도시된 전면 게이트 트랜지스터 소자에서 연속적인 게이트 전압에 따른 드레인 전류 곡선 그래프이다.FIG. 7B is a graph of drain current curves according to continuous gate voltages in the front gate transistor device shown in FIG. 4.

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

10 : 기판 11 : 종래의 기판 상에 형성된 게이트 절연막10 substrate 11 gate insulating film formed on a conventional substrate

20 : 나노입자 필름20: nanoparticle film

31 : 소스 전극 32 : 드레인 전극31 source electrode 32 drain drain electrode

40 : 게이트 절연막40: gate insulating film

50 : 전면 게이트 전극50: front gate electrode

본 발명은 나노입자를 이용한 박막 트랜지스터 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터에 관한 것으로, 특히 열처리된 나노입자를 활성층으로 이 용하고, 고 유전상수의 절연체를 게이트 절연막으로 이용하며, 상기 게이트 절연막 상에 전면 게이트 전극을 형성시킴으로써, 저전압 구동이 가능하고 저온에서도 제작이 가능하도록 한 나노입자를 이용한 박막 트랜지스터 및 그 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor using nanoparticles and a thin film transistor manufactured using the same, and in particular, using heat treated nanoparticles as an active layer, using an insulator having a high dielectric constant as a gate insulating film, and the gate insulating film The present invention relates to a thin film transistor using nanoparticles and a method of manufacturing the same, which are formed by forming a front gate electrode on the substrate to enable low voltage driving and to be manufactured at low temperatures.

현재 액정 디스플레이(liquid crystal display, LCD)를 포함한 평면 패널 디스플레이(Flat Panel Display)에서 이용되는 박막 전계 효과 트랜지스터는 일반적으로 비정질 실리콘(aSi:H) 또는 다결정 실리콘을 활성층으로 이용하고, 게이트 절연체로는 실리콘 산화물이나 질화물을 이용하여 제작하고 있다. Thin film field effect transistors currently used in flat panel displays, including liquid crystal displays (LCDs), generally use amorphous silicon (aSi: H) or polycrystalline silicon as an active layer, and as a gate insulator It is produced using silicon oxide or nitride.

최근에는 저온 공정이 가능하고 저가의 제작 비용을 위해 펜타신(pentacene), 헥사티오펜(hexathiophene) 등의 유기물을 이용한 박막 트랜지스터 제작에 대한 연구가 활발히 진행되고 있다. 그러나 유기 박막 트랜지스터의 경우 이동도, 물리적 및 화학적 안정성 등에서 근본적인 한계를 가지고 있으며, 현재까지 무기 반도체를 중심으로 연구되어온 공정에 그대로 적용하는데 어려움이 있다.Recently, research on fabrication of thin film transistors using organic materials such as pentacene and hexathiophene has been actively conducted in order to enable low-temperature processing and low-cost manufacturing costs. However, organic thin film transistors have fundamental limitations in mobility, physical and chemical stability, and have difficulty in being applied to processes that have been studied mainly on inorganic semiconductors.

이러한 문제점을 해결하기 위해 1999년 미국 MIT 대학의 B. A. Ridley, B. Nivi, J. M. Jacobson는 CdSe 나노입자를 이용하여 박막 트랜지스터를 제작하였다(Science, 286권, 746 페이지 참조). To solve this problem, B. A. Ridley, B. Nivi, and J. M. Jacobson of MIT University in 1999 fabricated thin film transistors using CdSe nanoparticles (see Science, vol. 286, p. 746).

이 연구에서는 1cm2/Vsec 수준의 전계 효과 이동도와 104 이상의 전류 점멸비를 갖는 트랜지스터를 제작하여 나노입자를 이용한 박막 트랜지스터의 가능성을 제시하였다. 또한 2005년 미국 IBM의 D. V. Talapin과 C. B. Murray는 PbSe 나노입 자를 이용하여 박막 트랜지스터를 제작하였다(Science, 310권, 86 페이지 참조). In this study, we fabricated a transistor with field effect mobility of 1cm 2 / Vsec and a current flashing ratio of more than 10 4 to present the possibility of a thin film transistor using nanoparticles. Also in 2005, IBM's DV Talapin and CB Murray fabricated thin film transistors using PbSe nanoparticles (see Science, Vol. 310, p. 86).

이 연구에서는 하이드라진(hydrazine)을 나노입자 필름에 화학적으로 처리하여 필름의 전도도를 향상 시켰으며, 열처리를 통해 n 채널 및 p 채널 트랜지스터를 제작하였다. 이처럼 무기 반도체 나노입자를 이용할 경우 유기 박막 트랜지스터와 같이 용액 상태의 공정의 장점과 유기 물질이 갖는 근본적인 문제점을 해결할 수 있다. In this study, hydrazine was chemically treated on nanoparticle film to improve the conductivity of the film, and n- and p-channel transistors were fabricated through heat treatment. In this case, the use of inorganic semiconductor nanoparticles can solve the advantages of the organic process and the advantages of the solution process, such as organic thin film transistor.

그러나 대부분의 유기 박막 트랜지스터를 포함하여 지금까지 개발된 무기 반도체 나노입자를 이용한 트랜지스터의 경우 실리콘 기판을 산화한 SiO2를 게이트 절연막으로 이용한 후면 게이트(back gate)의 트랜지스터로서, 트랜지스터를 작동시키기 위해 수 십 V 이상의 게이트 전압이 요구된다.However, the transistors using inorganic semiconductor nanoparticles developed so far, including most organic thin film transistors, are transistors of a back gate using SiO 2 as a gate insulating film that oxidizes a silicon substrate. A gate voltage of more than ten volts is required.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 열처리된 나노입자를 활성층으로 이용하고, 게이트 절연막을 나노입자 필름 위에 형성시킨 전면 게이트 트랜지스터(top gate transistor)를 제작하여, 저전압 구동이 가능하고, 저온에서 제작 가능한 나노입자를 이용한 전면 게이트 박막 트랜지스터 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.The present invention has been made to solve the above problems of the prior art, by using a heat-treated nanoparticles as an active layer, fabricated a top gate transistor (top gate transistor) formed on the nanoparticle film, a low voltage It is an object of the present invention to provide a front gate thin film transistor using nanoparticles that can be driven and manufactured at low temperature, and a method of manufacturing the same.

상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 나노입자를 이용한 박막 트랜지스터 제조 방법을 이루는 구성수단은, 나노입자를 이용한 박막 트랜지스터 제조 방법에 있어서, 기판에 나노입자 필름을 형성시키고 열처리 하는 단계, 상기 나노입자 필름에 소스 전극과 드레인 전극을 형성시키는 단계, 상기 소스와 드레인 전극이 형성된 나노입자 필름 상부에 게이트 절연막을 형성시키는 단계, 상기 게이트 절연막 상부에 전면 게이트 전극(topgate electrode)을 형성시키는 단계를 포함하여 이루어진 것을 특징으로 한다.In order to solve the technical problem as described above, the constituent means of the thin film transistor manufacturing method using the nanoparticles of the present invention, in the method of manufacturing a thin film transistor using the nanoparticles, includes: forming a nanoparticle film on a substrate and performing heat treatment; Forming a source electrode and a drain electrode on the nanoparticle film, forming a gate insulating film on the nanoparticle film on which the source and drain electrodes are formed, and forming a top gate electrode on the gate insulating film Characterized in that comprises a.

또한, 상기 기판은 실리콘 기판, 유리 기판 및 플라스틱 기판 중 어느 하나인 것을 특징으로 하고, 상기 플라스틱 기판은 PET(Polyethylene Terephthalate), PEN(polyethylenapthanate) 및 PC(polycarbonate) 중 어느 하나인 것이 바람직하다.The substrate may be any one of a silicon substrate, a glass substrate, and a plastic substrate, and the plastic substrate may be any one of polyethylene terephthalate (PET), polyethylenapthanate (PEN), and polycarbonate (PC).

또한, 상기 나노입자 필름을 형성시키는 단계는, 나노입자를 용매에 분산시켜 나노입자 용액을 마련하는 과정, 상기 나노입자 용액에 침전제를 혼합시키는 과정, 상기 침전제가 포함된 나노입자 용액을 상기 기판 상에 증착하는 과정을 포함하여 이루어진 것을 특징으로 한다.The forming of the nanoparticle film may include preparing a nanoparticle solution by dispersing the nanoparticle in a solvent, mixing a precipitant in the nanoparticle solution, and preparing a nanoparticle solution including the precipitant on the substrate. Characterized in that it comprises a process of depositing on.

또한, 상기 나노입자는 HgTe, HgSe, HgS, CdTe, CdSe, CdS, ZnTe, ZnSe, ZnS, PbTe, PbSe, PbS 중 어느 하나인 것이 바람직하다.In addition, the nanoparticles are preferably any one of HgTe, HgSe, HgS, CdTe, CdSe, CdS, ZnTe, ZnSe, ZnS, PbTe, PbSe, PbS.

또한, 상기 침전제가 포함된 나노입자 용액을 상기 기판 상에 증착하는 방법은 스핀 코팅, 딥 코팅, 스탬핑, 스프레잉 및 프린팅 방법 중 어느 하나를 이용하는 것을 특징으로 한다.In addition, the method of depositing the nanoparticle solution containing the precipitant on the substrate is characterized by using any one of spin coating, dip coating, stamping, spraying and printing methods.

또한, 상기 열처리는 100℃ ~ 400℃ 사이에서 10분 내지 200분 동안 이루어진 것을 특징으로 한다.In addition, the heat treatment is characterized in that made for 10 to 200 minutes between 100 ℃ ~ 400 ℃.

또한, 상기 게이트 절연막(40)은 고 유전상수의 절연체를 증착하여 형성하는데, 이러한 절연체로서는 Al2O3, HfO2, Ta2O5, La2O3, SiO2 와 같은 무기물이나 AIDCN, Polyaniline, CdAA, PVP, PEDOT과 같은 유기물 중 어느 하나가 나노입자 필름 상부에 증착되어 형성되는 것을 특징으로 한다.In addition, the gate insulating film 40 is formed by depositing an insulator having a high dielectric constant, such as insulators such as Al 2 O 3 , HfO 2 , Ta 2 O 5 , La 2 O 3 , SiO 2 , AIDCN, Polyaniline The organic material, such as CdAA, PVP, PEDOT, characterized in that formed by depositing on the nanoparticle film.

또한, 상기 절연체를 상기 나노입자 필름 상부에 증착할 때의 기판온도는 상온 ~ 400℃ 사이의 범위로 하고, 상기 게이트 절연막의 두께는 10nm ~ 500nm 사이의 범위인 것을 특징으로 한다.In addition, the substrate temperature when the insulator is deposited on the nanoparticle film is in the range of room temperature to 400 ℃, characterized in that the thickness of the gate insulating film is in the range of 10nm ~ 500nm.

이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어지는 본 발명인 나노입자를 이용한 박막 트랜지스터 제조 방법에 관한 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of a method for manufacturing a thin film transistor using a nanoparticle of the present invention made of the above configuration means.

도 1a 내지 도 1c는 본 발명에 따른 나노입자를 이용한 전면 게이트 박막 트랜지스터 소자의 제조 공정 단면도이다.1A to 1C are cross-sectional views illustrating a manufacturing process of a front gate thin film transistor device using nanoparticles according to the present invention.

먼저, 도 1a에 도시된 바와 같이, 절연기판(10)의 상부에 나노입자 필름(20)을 형성시킨다. 상기 절연기판(10)은 실리콘 기판, 유리 기판과 같은 무기물 기판 또는 플라스틱 기판 중 어느 하나를 사용할 수 있다. 상기 플라스틱 기판으로서는 PET(polyethylene terephthalate), PEN(polyethylenapthanate), PC(poly carbonate) 중 어느 하나를 선택하여 사용할 수 있다. 본 발명에 따른 박막 트랜지스터는 저온의 공정에서 제조할 수 있기 때문에, 플라스틱 기판도 절연기판으로 사용할 수 있다.First, as shown in FIG. 1A, the nanoparticle film 20 is formed on the insulating substrate 10. The insulating substrate 10 may use any one of an inorganic substrate such as a silicon substrate, a glass substrate, or a plastic substrate. As the plastic substrate, any one of polyethylene terephthalate (PET), polyethylenapthanate (PEN), and polycarbonate (PC) may be selected and used. Since the thin film transistor according to the present invention can be manufactured in a low temperature process, a plastic substrate can also be used as an insulating substrate.

상기와 같은 절연기판(10) 상에 나노입자 필름을 형성시키는 과정을 구체적으로 설명하면 다음과 같다.The process of forming the nanoparticle film on the insulating substrate 10 as described above will be described in detail.

먼저, 소정의 나노입자를 용매에 분산시켜 나노입자 용액을 마련한다. 이때 용매에 분산되는 나노입자의 농도는 0.01㎎/㎕ 내지 1㎎/㎕인 것이 바람직하다. 상기와 같이 나노입자 용액이 마련된 후에는 2프로파놀(2propanol)과 같은 침전제와 상기 나노입자 용액을 혼합시킨다. 이 때 혼합되는 부비피는 1:100 내지 1:1 로 혼합한다. 그런 다음, 상기 침전제가 포함된 나노입자 용액을 상기 기판 상에 증착시킴으로써, 상기 절연기판(10) 상에 나노입자 필름을 형성시키게 된다.First, predetermined nanoparticles are dispersed in a solvent to prepare a nanoparticle solution. At this time, the concentration of the nanoparticles dispersed in the solvent is preferably 0.01mg / μl to 1mg / μl. After the nanoparticle solution is prepared as described above, a precipitant such as 2propanol and the nanoparticle solution are mixed. At this time, the volume to be mixed is mixed 1: 100 to 1: 1. Then, the nanoparticle solution containing the precipitant is deposited on the substrate, thereby forming a nanoparticle film on the insulating substrate 10.

상기 과정에서 사용되는 나노입자는 다양하게 구성될 수 있지만, 본 발명에서는 HgTe, HgSe, HgS, CdTe, CdSe, CdS, ZnTe, ZnSe, ZnS, PbTe, PbSe, PbS 중 어느 하나를 나노입자로 선택하여 사용한다.Nanoparticles used in the above process may be configured in various ways, in the present invention by selecting any one of HgTe, HgSe, HgS, CdTe, CdSe, CdS, ZnTe, ZnSe, ZnS, PbTe, PbSe, PbS use.

또한, 상기 침전제가 포함된 나노입자 용액을 상기 절연기판(10) 상에 증착하는 방법은 스핀코팅, 딥 코팅, 스탬핑, 스프레잉, 프린팅 방법 및 다른 용액 처리 기술 중 어느 하나를 이용하여 상기 절연기판(10) 상에 나노입자 필름(20)을 형성시킨다. In addition, the method of depositing the nanoparticle solution containing the precipitant on the insulating substrate 10 may be any one of spin coating, dip coating, stamping, spraying, printing method and other solution processing techniques. The nanoparticle film 20 is formed on (10).

상기와 같은 과정에 따라, 절연기판(10) 상에 나노입자 필름(20)이 형성된 후에는 상기 나노입자 필름(20)을 소정 온도로 열처리하는 과정을 수행한다. 이와 같은 열처리 과정은 나노입자의 종류에 따라서 100도 내지 400도에서 10분 내지 200분간 수행된다. According to the above process, after the nanoparticle film 20 is formed on the insulating substrate 10, a process of heat-treating the nanoparticle film 20 to a predetermined temperature is performed. This heat treatment is performed for 10 to 200 minutes at 100 to 400 degrees depending on the type of nanoparticles.

이러한 열처리 공정은 나노입자 필름의 결정성을 향상시켜 이동도 및 전도도를 향상시켜 주는 역할과 나노입자 필름과 기판 사이의 접착력을 향상시켜 주는 역할을 한다. This heat treatment process improves the crystallinity of the nanoparticle film to improve the mobility and conductivity and serves to improve the adhesion between the nanoparticle film and the substrate.

도 5는 HgTe 나노입자 필름을 150도에서 180분 동안 열처리 한 후에 전류의 크기를 측정한 그래프이다. 도 5에 도시된 바와 같이, 열처리를 하지 않는 그래프('a'로 표기됨)와 열처리를 수행한 그래프('b'로 표기됨)를 비교하면, 열처리를 수행한 경우의 전류 크기가 105 배 이상 증가하는 것을 볼 수 있다.5 is a graph measuring the magnitude of the current after heat treatment of the HgTe nanoparticle film at 150 degrees for 180 minutes. As shown in FIG. 5, when the graph (not referred to as 'a') and the graph subjected to the heat treatment (denoted as 'b') are compared with each other, the current magnitude in the heat treatment is 10 5. You can see an increase of more than twice.

상기와 같이 나노입자 필름에 열처리를 수행한 후에는, 도 1b에 도시된 바와 같이, 상기 나노입자 필름(20) 위에 소스 전극(31)과 드레인 전극(32)을 전자빔 또는 포토리소그래피 방법이나 금속 마스크를 이용하여 형성한다. After the heat treatment to the nanoparticle film as described above, as shown in Figure 1b, the source electrode 31 and the drain electrode 32 on the nanoparticle film 20 by electron beam or photolithography method or metal mask To form.

상기와 같이 소스 전극(31)과 드레인 전극(32)을 상기 나노입자 필름(20) 상에 형성한 후에는, 도 1c에 도시된 바와 같이, 상기 소스 전극(31)과 드레인 전극(32)이 형성된 나노입자 필름(20) 상부에 고 유전상수를 갖는 절연체를 증착시켜 게이트 절연막(40)을 형성시킨다. 그런 다음, 상기 게이트 절연막(40) 상부에 전자빔 또는 포토리소그래피 방법이나 금속 마스크를 이용하여 게이트 전극(50)을 형성시킨다.After the source electrode 31 and the drain electrode 32 are formed on the nanoparticle film 20 as described above, as shown in FIG. 1C, the source electrode 31 and the drain electrode 32 are A gate insulating film 40 is formed by depositing an insulator having a high dielectric constant on the formed nanoparticle film 20. Thereafter, the gate electrode 50 is formed on the gate insulating layer 40 by using an electron beam, a photolithography method, or a metal mask.

상기 게이트 절연막(40)은 고 유전상수의 절연체를 증착하여 형성하는데, 이 러한 절연체로서는 Al2O3, HfO2, Ta2O5, La2O3, SiO2 와 같은 무기물이나 AIDCN, Polyaniline, CdAA, PVP, PEDOT과 같은 유기물 중 어느 하나가 해당되는 것이 바람직하다. 상기와 같은 절연체를 상기 나노입자 필름 상부에 증착할 때의 기판의 온도는 상온(100도 이상) 내지 400도로 하고, 게이트 절연막의 두께는 10nm 내지 500nm로 하는 것이 바람직하다. The gate insulating film 40 is formed by depositing an insulator having a high dielectric constant. Such insulators include inorganic materials such as Al 2 O 3 , HfO 2 , Ta 2 O 5 , La 2 O 3 , SiO 2 , AIDCN, Polyaniline, It is preferable that any one of organic substances such as CdAA, PVP, and PEDOT is applicable. The temperature of the substrate when the above insulator is deposited on the nanoparticle film is preferably at room temperature (100 degrees or more) to 400 degrees, and the thickness of the gate insulating film is preferably 10 nm to 500 nm.

도 2a는 상기와 같은 절차에 의하여 형성되는 박막 트랜지스터 중, 게이트 절연막(40)과 나노입자 필름(20)을 보여주는 고 분해능 투과 전자 현미경 이미지이다. 그리고, 도 2b는 상기 도 2a에서 사각 점선으로 표시된 부분을 확대한 고 분해능 투과 전자 현미경 이미지이다. 상기 나노입자 필름(20) 부분은 열처리 과정이 수행되어 활성층으로서 동작될 수 있다.2A is a high-resolution transmission electron microscope image showing the gate insulating film 40 and the nanoparticle film 20 of the thin film transistor formed by the above procedure. 2B is an enlarged high resolution transmission electron microscope image of a portion indicated by a dotted line in FIG. 2A. The nanoparticle film 20 portion may be operated as an active layer by performing a heat treatment process.

이하, 상기와 같이 제작된 나노입자를 이용한 전면 게이트 박막 트랜지스터의 특성을 살펴보기 위하여 Agilent 4155C를 이용하여 박막 트랜지스터의 특성 동작을 살펴본다.Hereinafter, the characteristic operation of the thin film transistor using the Agilent 4155C will be described in order to examine the characteristics of the front gate thin film transistor using the nanoparticles manufactured as described above.

도 3은 나노입자를 이용한 후면 게이트 박막 트랜지스터의 단면도이고, 도 4는 본 발명의 실시예에 따른 나노입자를 이용한 전면 게이트 박막 트랜지스터의 단면도이다. 즉, 도 3에 도시된 바와 같이, 전면 게이트 박막 트랜지스터는 기판(10) 상부에 종래의 게이트 절연막(11)이 형성되고, 상기 종래의 게이트 절연막(11) 상부에 나노입자 필름(20)이 형성된 후, 그 상부에 소스 전극(31)과 드레인 전극(32) 및 본 발명에 적용되는 게이트 절연막(40)이 증착된다. 도 4에 도시된 전면 게이트 박막 트랜지스터는 도 1a 내지 도 1c를 참조하여 설명한 본 발명에 따른 박막 트랜지스터이다.3 is a cross-sectional view of a back gate thin film transistor using nanoparticles, and FIG. 4 is a cross-sectional view of a front gate thin film transistor using nanoparticles according to an exemplary embodiment of the present invention. That is, as shown in FIG. 3, in the front gate thin film transistor, a conventional gate insulating layer 11 is formed on the substrate 10, and the nanoparticle film 20 is formed on the conventional gate insulating layer 11. After that, a source electrode 31 and a drain electrode 32 and a gate insulating film 40 to be applied to the present invention are deposited thereon. The front gate thin film transistor illustrated in FIG. 4 is a thin film transistor according to the present invention described with reference to FIGS. 1A to 1C.

도 6a 및 도 6b는 상기 도 3과 같이 제작된 후면 게이트 트랜지스터의 특성으로, 상술한 본 발명인 고 유전상수의 게이트 절연막을 이용한 전면 게이트 박막 트랜지스터 특성과의 비교를 위해 측정되었다. 여기서는 HgTe 나노입자 필름을 활성층으로 이용하고, 300 nm 두께의 SiO2 게이트 절연막을 이용하여 후면 게이트 트랜지스터를 제작하였다. 이 때의 소스드레인 간격은 5μm, 폭은 1000μm이다. 6A and 6B are characteristics of the back gate transistor fabricated as shown in FIG. 3 and measured for comparison with the characteristics of the front gate thin film transistor using the high dielectric constant gate insulating film. Here, a HgTe nanoparticle film was used as an active layer, and a back gate transistor was fabricated using a 300 nm thick SiO 2 gate insulating film. At this time, the source drain interval is 5 m and the width is 1000 m.

도 6a는 게이트 전극에 인가되는 불연속적인 전압(VG)에서 드레인소스 전극에 인가되는 전압(VDS)에 대하여 드레인 전류(ID)의 의존성을 나타낸다. 게이트 전압이 작아질수록 드레인 전류가 증가하는 것을 통해 p채널 트랜지스터임을 알 수 있다. 6A shows the dependency of the drain current I D on the voltage V DS applied to the drain source electrode at the discontinuous voltage V G applied to the gate electrode. As the gate voltage decreases, the drain current increases, indicating that the transistor is a p-channel transistor.

도 6b는 게이트 전압에 따른 드레인 전류를 보여주고 있다. 고정된 VDS= 10V 에서 √│ID│ 대 VG 곡선의 기울기를 이용하여 계산된 전계 효과 이동도는 0.82 cm2/Vs 이다.6B shows the drain current according to the gate voltage. The field effect mobility calculated using the slope of the √│I D │ vs. V G curve at fixed V DS = 10V is 0.82 cm 2 / Vs.

도 7a 및 도 7b는 상기 도 4에 도시된 전면 게이트로 제작한 트랜지스터의 특성이다. 이 때에는 전면 게이트로 ALD 법으로 증착된 60 nm 두께의 Al2O3 게이트 절연막이 이용되었다. 7A and 7B are characteristics of the transistor fabricated with the front gate shown in FIG. 4. In this case, a 60 nm thick Al 2 O 3 gate insulating film deposited by ALD was used as the front gate.

상기 도 7a 및 7b는 각각 상기 도 6a 및 6b에 대응된다. 도 7a와 도6a를 비 교하면, 전면 게이트로 제작된 트랜지스터가 10V 이하의 비교적 낮은 게이트 전압에서도 구동된다는 것을 알 수 있다. 또한 고정된 VDS= 10V에서 √│ID│ 대 VG 곡선의 기울기를 이용하여 계산된 전계 효과 이동도는 2.38 cm2/Vs 로써, 용액 상태의 공정을 통해 제작되어 보고된 p채널 트랜지스터 중 가장 높은 이동도를 보여주고 있다. 7A and 7B correspond to FIGS. 6A and 6B, respectively. 7A and 6A, it can be seen that the transistor fabricated as the front gate is driven even at a relatively low gate voltage of 10V or less. Also, the field effect mobility calculated using the slope of the √│I D │ vs. V G curve at a fixed V DS = 10V is 2.38 cm 2 / Vs, which is reported through the solution state process. The highest mobility is shown.

이는 300 nm 두께의 SiO2 게이트 절연막을 이용하여 제작된 후면 게이트 트랜지스터와 비교할 때 10V의 비교적 낮은 게이트 동작 전압에서도 채널을 활성화시킬 수 있는 것을 확인할 수 있다. This can be seen that the channel can be activated even at a relatively low gate operating voltage of 10V compared to the back gate transistor fabricated using a 300 nm thick SiO 2 gate insulating film.

상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명인 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법 및 이를 이용한 박막 트랜지스터에 의하면, 나노입자를 활성층으로 이용하고 전면 게이트 절연막을 이용하여 낮은 게이트 전압에서 구동할 수 있는 전면 게이트 박막 트랜지스터를 제조 할 수 있다. 따라서 제작 공정이 저온에서 가능하므로, 유연성(flexible) 플라스틱 기판이나 투명 기판에 적용이 가능하며, 용액 상태의 공정이 가능하기 때문에 박막 트랜지스터 제작비용 절감의 효과도 얻을 수 있다.According to the method of manufacturing the front gate thin film transistor using the nanoparticles and the thin film transistor using the same according to the present invention having the above-described configuration and operation and preferred embodiments, the nanoparticle is used as an active layer and is driven at a low gate voltage using the front gate insulating film The front gate thin film transistor can be manufactured. Therefore, since the fabrication process is possible at a low temperature, it can be applied to a flexible plastic substrate or a transparent substrate, and the solution can be made in a solution state, thereby reducing the manufacturing cost of the thin film transistor.

Claims (10)

나노입자를 이용한 박막 트랜지스터 제조 방법에 있어서,In the thin film transistor manufacturing method using nanoparticles, 기판에 나노입자 필름을 형성시키고 열처리 하는 단계; Forming and heat-treating a nanoparticle film on the substrate; 상기 나노입자 필름에 소스 전극과 드레인 전극을 형성시키는 단계; Forming a source electrode and a drain electrode on the nanoparticle film; 상기 소스와 드레인 전극이 형성된 나노입자 필름 상부에 절연체를 증착시켜 게이트 절연막을 형성시키는 단계;Depositing an insulator on the nanoparticle film on which the source and drain electrodes are formed to form a gate insulating film; 상기 게이트 절연막 상부에 전면 게이트 전극(topgate electrode)을 형성시키는 단계를 포함하여 이루어진 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법.And forming a top gate electrode on the gate insulating layer. 청구항 1에 있어서,The method according to claim 1, 상기 기판은 실리콘 기판, 유리 기판 및 플라스틱 기판 중 어느 하나인 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법.The substrate is a method of manufacturing a front gate thin film transistor using nanoparticles, characterized in that any one of a silicon substrate, a glass substrate and a plastic substrate. 청구항 2에 있어서,The method according to claim 2, 상기 플라스틱 기판은 PET(Polyethylene Terephthalate), PEN(polyethylenapthanate) 및 PC(polycarbonate) 중 어느 하나인 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법.The plastic substrate is a method of manufacturing a front gate thin film transistor using nanoparticles, characterized in that any one of polyethylene terephthalate (PET), polyethylenapthanate (PEN) and polycarbonate (PC). 청구항 1에 있어서, 상기 나노입자 필름을 형성시키는 단계는,The method of claim 1, wherein the forming of the nanoparticle film, 나노입자를 용매에 분산시켜 나노입자 용액을 마련하는 과정, 상기 나노입자 용액에 침전제를 혼합시키는 과정, 상기 침전제가 포함된 나노입자 용액을 상기 기판 상에 증착하는 과정을 포함하여 이루어진 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법.Preparing a nanoparticle solution by dispersing the nanoparticles in a solvent, mixing the precipitant with the nanoparticle solution, and depositing the nanoparticle solution containing the precipitant on the substrate. Method for manufacturing a front gate thin film transistor using nanoparticles. 청구항 4에 있어서,The method according to claim 4, 상기 나노입자는 HgTe, HgSe, HgS, CdTe, CdSe, CdS, ZnTe, ZnSe, ZnS, PbTe, PbSe, PbS 중 어느 하나인 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법.The nanoparticles are HgTe, HgSe, HgS, CdTe, CdSe, CdS, ZnTe, ZnSe, ZnS, PbTe, PbSe, PbS method for manufacturing a front gate thin film transistor using a nanoparticles. 청구항 4에 있어서, The method according to claim 4, 상기 침전제가 포함된 나노입자 용액을 상기 기판 상에 증착하는 방법은 스핀 코팅, 딥 코팅, 스탬핑, 스프레잉 및 프린팅 방법 중 어느 하나를 이용하는 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법.The method of depositing the nanoparticle solution containing the precipitant on the substrate is a method of manufacturing a front gate thin film transistor using nanoparticles, characterized in that any one of a spin coating, dip coating, stamping, spraying and printing method. 청구항 1에 있어서, The method according to claim 1, 상기 열처리는 100℃ ~ 400℃ 사이에서 10분 내지 200분 동안 이루어진 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법.The heat treatment is a front gate thin film transistor manufacturing method using nanoparticles, characterized in that made for 10 minutes to 200 minutes between 100 ℃ to 400 ℃. 청구항 1에 있어서, The method according to claim 1, 상기 게이트 절연막은 고 유전 상수의 절연체를 상기 나노입자 필름 위에 증착하여 형성하는데, 이러한 절연체로서는 Al2O3, HfO2, Ta2O5, La2O3, SiO2 와 같은 무기물이나 AIDCN, Polyaniline, CdAA, PVP, PEDOT과 같은 유기물 중 어느 하나가 상기 나노입자 필름 상부에 증착되어 형성되는 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법. The gate insulating film is formed by depositing an insulator having a high dielectric constant on the nanoparticle film. As the insulator, an inorganic material such as Al 2 O 3 , HfO 2 , Ta 2 O 5 , La 2 O 3 , SiO 2 , or AIDCN, Polyaniline , CdAA, PVP, PEDOT any one of the organic material is deposited on the nanoparticle film is formed, characterized in that the front gate thin film transistor manufacturing method using a nanoparticle. 청구항 8에 있어서,The method according to claim 8, 상기 고 유전상수의 절연체를 상기 나노입자 필름 상부에 증착할 때의 기판온도는 100℃ ~ 400℃ 사이의 범위로 하고, 상기 게이트 절연막의 두께는 10nm ~ 500nm 사이의 범위인 것을 특징으로 하는 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법.The substrate temperature when the high dielectric constant insulator is deposited on the nanoparticle film is in the range of 100 ° C. to 400 ° C., and the thickness of the gate insulating film is in the range of 10 nm to 500 nm. Method for manufacturing a front gate thin film transistor using. 청구항 1 또는 청구항 9 중 어느 한 항에 기재된 나노입자를 이용한 전면 게이트 박막 트랜지스터 제조 방법에 의하여 제조되는 나노입자를 이용한 전면 게이트 박막 트랜지스터.The front gate thin film transistor using the nanoparticle manufactured by the manufacturing method of the front gate thin film transistor using the nanoparticle in any one of Claims 1-9.
KR1020060029098A 2006-03-30 2006-03-30 a top gate thin film transistor using nano particle and a method for manufacturing thereof KR100777265B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060029098A KR100777265B1 (en) 2006-03-30 2006-03-30 a top gate thin film transistor using nano particle and a method for manufacturing thereof
JP2007007284A JP2007273949A (en) 2006-03-30 2007-01-16 Top gate thin film transistor using nano particle and method for manufacturing the same
US11/623,775 US7972931B2 (en) 2006-03-30 2007-01-17 Top-gate thin-film transistors using nanoparticles and method of manufacturing the same
CN2007100007763A CN101047130B (en) 2006-03-30 2007-01-19 Top-gate thin-film transistors using nanoparticles and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029098A KR100777265B1 (en) 2006-03-30 2006-03-30 a top gate thin film transistor using nano particle and a method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20070097999A true KR20070097999A (en) 2007-10-05
KR100777265B1 KR100777265B1 (en) 2007-11-20

Family

ID=38771561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029098A KR100777265B1 (en) 2006-03-30 2006-03-30 a top gate thin film transistor using nano particle and a method for manufacturing thereof

Country Status (2)

Country Link
KR (1) KR100777265B1 (en)
CN (1) CN101047130B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951946B1 (en) * 2007-11-30 2010-04-09 한양대학교 산학협력단 Transparent and flexible thin film transistor having carbon nano tube, and method of fabricating thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928531B (en) * 2013-01-11 2017-04-12 纳米及先进材料研发院有限公司 Rfid Tags Based On Self-assembly Nanoparticles
TW201624708A (en) * 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 Semiconductor device and memory device
CN108604032B (en) * 2017-01-04 2021-07-09 曾世宪 Pixel unit structure and manufacturing method thereof
CN111380926B (en) * 2018-12-28 2023-05-26 鸿富锦精密工业(深圳)有限公司 Gas sensor and preparation method thereof
CN113437144A (en) * 2021-05-22 2021-09-24 兰州大学 Rhenium disulfide-based field effect transistor and manufacturing method thereof
CN114024212B (en) * 2021-10-19 2023-12-05 东南大学 Based on n-ZnO/PEDOT/HfO 2 Ultraviolet laser diode of/p-GaN and preparation method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11130867A (en) 1997-10-30 1999-05-18 Hitachi Ltd Improved organosilicon nanocluster and its production
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6867081B2 (en) 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
US20050129843A1 (en) * 2003-12-11 2005-06-16 Xerox Corporation Nanoparticle deposition process
KR100603352B1 (en) * 2004-06-25 2006-07-20 삼성에스디아이 주식회사 TFT, flat panel display device therewith
KR100615233B1 (en) * 2004-07-21 2006-08-25 삼성에스디아이 주식회사 TFT, and flat panel display device therewith

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951946B1 (en) * 2007-11-30 2010-04-09 한양대학교 산학협력단 Transparent and flexible thin film transistor having carbon nano tube, and method of fabricating thereof

Also Published As

Publication number Publication date
CN101047130A (en) 2007-10-03
KR100777265B1 (en) 2007-11-20
CN101047130B (en) 2011-01-19

Similar Documents

Publication Publication Date Title
KR100777265B1 (en) a top gate thin film transistor using nano particle and a method for manufacturing thereof
US7768042B2 (en) Thin film transistor including titanium oxides as active layer and method of manufacturing the same
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
Fortunato et al. Recent advances in ZnO transparent thin film transistors
JP3246189B2 (en) Semiconductor display device
US8202760B2 (en) Method for manufacturing an organic semiconductor element
US9978877B2 (en) Electroconductive thin film, coating liquid for forming electroconductive thin film, field-effect transistor, and method for producing field-effect transistor
Li et al. Performance improvement for solution-processed high-mobility ZnO thin-film transistors
US20100244017A1 (en) Thin-film transistor (tft) with an extended oxide channel
US20120058597A1 (en) fabrication method for thin-film field-effect transistors
CN102379042A (en) Field effect transistor, method for manufacturing same, and electronic device using same
US7972931B2 (en) Top-gate thin-film transistors using nanoparticles and method of manufacturing the same
KR100983544B1 (en) method for manufacturing thin film transistors based on titanium oxides as active layer and structure thereof
KR100792407B1 (en) A top gate thin film transistor using nano particle and a method for manufacturing thereof
JP4419425B2 (en) Organic thin film transistor element
GB2464741A (en) Field effect transistor
KR100930057B1 (en) Fabrication method and structure thereof of thin film transistor having titanium oxide as active layer
KR100770262B1 (en) Organic Thin Film Transistor, Organic Electroluminescence Device Including The Same And Fabricating Thereof
KR100803167B1 (en) A nano floating gate memory using nano particle and a method for manufacturing thereof
GB2457872A (en) Thin-film transistor using nano-crystalline thin-film as active layer, and method for fabricating the same
Reker et al. Influence of electrode metallization on thin-film transistor performance
US20080283874A1 (en) Field-Effect Transistors
Chuang et al. Organic thin-film transistors with reduced photosensitivity
Cramer Fabrication and Comparison of ZnO Thin Film Transistors with Various Gate Insulators
Wang et al. Iodine doping enabled wide range threshold voltage modulation in pentacene transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130717

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 12