KR20070097442A - Systems and methods for creating crystallographic-orientation controlled poly-silicon films - Google Patents

Systems and methods for creating crystallographic-orientation controlled poly-silicon films Download PDF

Info

Publication number
KR20070097442A
KR20070097442A KR1020077013682A KR20077013682A KR20070097442A KR 20070097442 A KR20070097442 A KR 20070097442A KR 1020077013682 A KR1020077013682 A KR 1020077013682A KR 20077013682 A KR20077013682 A KR 20077013682A KR 20070097442 A KR20070097442 A KR 20070097442A
Authority
KR
South Korea
Prior art keywords
film
sls
orientation
mask
particles
Prior art date
Application number
KR1020077013682A
Other languages
Korean (ko)
Other versions
KR101212378B1 (en
Inventor
제임스 에스 임
더 빌트 폴 크리스쳔 반
Original Assignee
더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20070097442A publication Critical patent/KR20070097442A/en
Application granted granted Critical
Publication of KR101212378B1 publication Critical patent/KR101212378B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16Heating of the molten zone
    • C30B13/22Heating of the molten zone by irradiation or electric discharge
    • C30B13/24Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678Beam shaping, e.g. using a mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678Beam shaping, e.g. using a mask
    • H01L21/0268Shape of mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

In accordance with one aspect, the present invention provides a method for providing polycrystalline films having a controlled microstructure as well as a crystallographic texture. The methods provide elongated grains or single-crystal islands of a specified crystallographic orientation. In particular, a method of processing a film on a substrate includes generating a textured film having crystal grains oriented predominantly in one preferred crystallographic orientation; and then generating a microstructure using sequential lateral solidification crystallization that provides a location-controlled growth of the grains orientated in the preferred crystallographic orientation.

Description

결정학적 방위 제어형 폴리실리콘막을 생성하기 위한 시스템 및 방법 {SYSTEMS AND METHODS FOR CREATING CRYSTALLOGRAPHIC-ORIENTATION CONTROLLED poly-SILICON FILMS}System and method for producing crystallographic orientation controlled polysilicon film {SYSTEMS AND METHODS FOR CREATING CRYSTALLOGRAPHIC-ORIENTATION CONTROLLED poly-SILICON FILMS}

본 발명은 제어형 마이크로 구조뿐만 아니라 결정학적 텍스처를 가진 다결정 막을 제공하기 위한 시스템과 방법에 관한 것이다.The present invention relates to systems and methods for providing polycrystalline films with crystallographic textures as well as controlled microstructures.

최근에는, 비정질 또는 다결정 반도체막을 결정화하는 기술 또는 그 결정화도를 개선하는 기술이 다양하게 연구되어 왔다. 이 기술은, 이미지 센서 및 디스플레이, 예를 들어, AMLCD(능동형 매트릭스 액정 디스플레이) 디바이스와 같은, 다양한 디바이스의 제조에 사용된다. 후자에서는, 적합한 투명 기판 상에 TFT(박막 트랜지스터)의 정규 배열이 제조되고, 각각의 트랜지스터는 픽셀 컨트롤러로서 기능한다.In recent years, various techniques for crystallizing an amorphous or polycrystalline semiconductor film or improving the crystallinity thereof have been studied. This technique is used in the manufacture of various devices, such as image sensors and displays, for example AMLCD (active matrix liquid crystal display) devices. In the latter, a regular array of TFTs (thin film transistors) is fabricated on a suitable transparent substrate, each transistor serving as a pixel controller.

반도체막은 라인 빔 ELA(엑시머 레이저 어닐링)로도 공지되어 있는 ELA를 사용해 처리되는데, ELA에서 막의 소정 영역은 막을 부분 용융시키는 엑시머 레이저에 의해 조사(照射)된 후 결정화된다. 도 1a는 레이저 유도형 용융 및 고형화에 의해 획득될 수 있는 LPTS[저온 폴리실리콘(poly-si)] 마이크로 구조를 예시한다. 이 프로세스는 통상적으로, 기판 표면 전체에 걸쳐 연속적으로 진전되는 길고 좁은 빔 형태를 사용하므로, 빔은 표면을 가로지르는 단일 스캔으로 전체 반도체 박막을 조사할 수도 있다. ELA는 소(小)립자의 다결정 막을 발생시키지만, 이 방법은 간혹, 에너지 밀도 요동 및/또는 불균일한 빔 세기 프로파일을 전달하는 펄스에 의해 발생될 수 있는 마이크로 구조의 불균일이 문제시된다. 도 2는 ELA로부터 획득되는 랜덤 마이크로 구조의 이미지이다. Si 막은 여러 차례 조사되어 균일한 입자 크기의 랜덤 다결정 막을 생성한다.The semiconductor film is processed using ELA, also known as line beam ELA (excimer laser annealing), in which certain regions of the film are crystallized after being irradiated with an excimer laser that partially melts the film. 1A illustrates an LPTS (poly-si) microstructure that can be obtained by laser induced melting and solidification. Since this process typically uses a long narrow beam shape that continuously advances across the substrate surface, the beam may irradiate the entire semiconductor thin film in a single scan across the surface. ELA generates small grain polycrystalline films, but this method sometimes encounters microstructure non-uniformities that can be generated by pulses that convey energy density fluctuations and / or non-uniform beam intensity profiles. 2 is an image of a random microstructure obtained from ELA. The Si film is irradiated several times to produce a random polycrystalline film of uniform particle size.

크고 균일한 입자를 가진 고품질 다결정 막을 형성하는데 사용되어 온 한가지 방법은, 엑시머 레이저를 사용하는 SLS(순차적 측면 고상화)이다. SLS는 결정화된 재료의 연장된 입자를 막상의 소정 위치들에 제공하는 결정화 프로세스이다. 도 1b 내지 도 1d는 SLS에 의해 획득될 수 있는 마이크로 구조를 예시한다. 조(粗)립자의 다결정 막은 향상된 스위칭 특징을 나타낼 수 있는데, 이는 전자 흐름 방향에서의 입자 경계 수의 감소가 좀더 높은 이동성을 제공하기 때문이다. SLS 처리는 입자 경계의 위치를 제어한다. 전체 내용이 본원에 참고로 인용되어 있으며 본 출원의 공통 양수인에게 양도되어 있는, Dr. James Im에게 허여된, 미국 특허 제6,322,625호; 제6,368,945호; 제6,555,449호; 및 제6,573,531호에 그러한 SLS 시스템 및 프로세스가 기술되어 있다.One method that has been used to form high quality polycrystalline films with large and uniform particles is SLS (Sequential Lateral Solidification) using excimer lasers. SLS is a crystallization process that provides elongated particles of crystallized material to certain locations on the film. 1B-1D illustrate microstructures that can be obtained by SLS. Polycrystalline films of coarse particles may exhibit improved switching characteristics, because the reduction in the number of particle boundaries in the electron flow direction provides higher mobility. SLS processing controls the location of particle boundaries. The entire contents of which are incorporated herein by reference and assigned to the common assignee of the present application, US Patent No. 6,322,625 to James Im; 6,368,945; 6,368,945; 6,555,449; 6,555,449; And 6,573,531 describe such SLS systems and processes.

도 3a 내지 도 3f는 SLS 프로세스를 개략적으로 예시한다. SLS 프로세스에서, 처음의 비정질 또는 다결정 막[예를 들어, CW(연속파)-처리 Si 막, as-증착형 막, 또는 SPC(고상 결정화) 막]은 아주 좁은 레이저 빔렛(beamlet)에 의해 조사된다. 빔렛은, 예를 들어 슬롯형 마스크에 레이저 빔 펄스를 통과시키는 것에 형성 되어 실리콘막의 표면으로 투사된다. 빔렛은 비정질 실리콘을 용융시키고, 비정질 실리콘막은 냉각시에 재결정화되어 하나 이상의 결정을 형성한다. 이 결정은 주로, 조사된 영역의 에지로부터 중앙을 향해 안쪽으로 성장한다. 초기 빔렛이 막의 일부를 결정화한 이후에는, 제2 빔렛이 선행 빔렛으로부터의 "측방 성장 길이" 미만의 위치에서 막을 조사한다. 새롭게 조사된 막 위치에서는, 선행 단계에서 형성된 다결정 재료의 결정 시드로부터 결정 입자가 측방으로 성장한다. 이러한 측방 성장의 결과로서, 결정은 전진하는 빔렛의 방향을 따라 고품질을 갖게 된다. 연장된 결정 입자는 일반적으로 좁은 빔렛의 길이에 대해 수직이고, 입자 장축에 대략 평행하게 진행하는 입자 경계에 의해 분리된다.3A-3F schematically illustrate an SLS process. In the SLS process, the first amorphous or polycrystalline film (e.g., CW (continuous wave) -treated Si film, as-deposited film, or SPC (solid crystallization) film) is irradiated by a very narrow laser beamlet. . The beamlets are formed, for example, by passing a laser beam pulse through a slotted mask and are projected onto the surface of the silicon film. The beamlets melt amorphous silicon, and the amorphous silicon film is recrystallized upon cooling to form one or more crystals. This crystal mainly grows inward from the edge of the irradiated area toward the center. After the initial beamlet crystallizes a portion of the film, the second beamlet irradiates the film at a position less than the "lateral growth length" from the preceding beamlet. At the newly irradiated film position, crystal grains grow laterally from the crystal seed of the polycrystalline material formed in the preceding step. As a result of this lateral growth, the crystals are of high quality along the direction of the advancing beamlet. Extended crystal grains are generally separated by grain boundaries that are perpendicular to the length of the narrow beamlet and run approximately parallel to the particle long axis.

다결정 재료가 전자 디바이스를 제조하는데 사용되는 경우, 캐리어 수송에 대한 총 저항은, 캐리어가 소정 전위의 영향을 받아 이동할 때 가로질러야 하는 배리어의 조합에 의해 영향을 받는다. 캐리어가 다결정 재료의 입자 장축에 수직인 방향으로 이동할 때 또는 캐리어가 다수의 소립자를 가로질러 이동할 때, 가로지르게 되는 입자 경계의 수가 추가되기 때문에, 캐리어는 입자 장축에 평행하게 이동하는 캐리어에 비해, 좀더 높은 저항을 받게 될 것이다. 따라서, TFT와 같이, SLS를 사용해 형성된 다결정 막 상에 제조되는 디바이스의 성능은, 주 성장 방향에 대응되는 입자 장축에 관련한 TFT 채널의 결정 품질 및 마이크로 구조에 의존할 것이다.When polycrystalline materials are used to make electronic devices, the total resistance to carrier transport is affected by the combination of barriers that must cross when the carrier moves under the influence of a certain potential. When the carrier moves in a direction perpendicular to the particle long axis of the polycrystalline material or when the carrier moves across a number of small particles, the number of grain boundaries that are crossed is added, so that the carrier is compared with the carrier moving parallel to the particle long axis, There will be a higher resistance. Thus, the performance of devices fabricated on polycrystalline films formed using SLS, such as TFTs, will depend on the microstructure and crystal quality of the TFT channel relative to the particle long axis corresponding to the main growth direction.

다결정 박막을 이용하는 디바이스에 대해 허용 가능한 시스템 성능을 실현하기 위해서는, 여전히 결정 입자의 규정된 결정학적 방위를 제공하는 제조 프로세스 를 최적화해야 할 필요성이 남아 있다.In order to realize acceptable system performance for devices using polycrystalline thin films, there remains a need to optimize the manufacturing process to provide the prescribed crystallographic orientation of the crystal grains.

한 가지 양태에 따르면, 본 발명은 제어형 마이크로 구조 뿐만 아니라 결정학적 텍스처(crystallographic texture)를 가진 다결정 막을 제공하기 위한 방법을 제공한다. 이 방법은 특정 결정학적 방위의 연장된 입자 또는 단결정 섬을 제공한다. 특히, 기판 상의 막을 처리하는 방법은, 결정 입자가 한 가지 바람직한 결정학적 방위으로 주로 배향되어 있는 텍스처링된 막을 제공하는 단계; 그리고 바람직한 결정학적 방위으로 배향된 입자의 위치-제어형 성장을 제공하는 SLS 결정화를 사용해 마이크로 구조를 발생시키는 단계를 포함한다. 결정학적 방위의 한 가지 바람직한 방향은 막의 표면에 수직인 방향이다.According to one aspect, the present invention provides a method for providing a polycrystalline film having a crystallographic texture as well as a controlled microstructure. This method provides extended particles or single crystal islands of specific crystallographic orientation. In particular, a method of treating a film on a substrate includes providing a textured film in which the crystal grains are primarily oriented in one preferred crystallographic orientation; And generating microstructures using SLS crystallization, which provides position-controlled growth of particles oriented in the desired crystallographic orientation. One preferred direction of crystallographic orientation is the direction perpendicular to the surface of the membrane.

SLS의 프로세스는 일반적으로, 복수 개의 레이저 빔 펄스를 발생시키는 단계; 복수 개의 패턴화된 레이저 빔을 발생시키기 위해 복수 개의 레이저 빔 펄스를 마스크를 통과하게 유도하는 단계; 및 복수 개의 패턴화된 빔 중 하나로써 막의 선택된 영역의 일부분을 조사하는 단계를 포함하고, 상기 빔은, 그것의 막의 조사되는 부분을 막의 전체 두께에 걸쳐 용융시키기에 충분한 세기를 갖고, 막의 조사된 부분은 냉각시에 측방으로 결정화된다. 이 프로세스는, 후속 위치가 앞서 조사된 부분과 중첩되어 결정 입자의 추가적인 측방 성장을 허용하도록, 선택된 영역의 후속 부분을 패턴화된 빔으로 조사하기 위해 막을 재배치하는 단계를 포함한다. 일 실시예에서는, 막의 선택된 영역을 가로질러 패턴화된 빔이 한번 이동하여 막이 사실상 완전하게 결정화도록, 선택된 영역의 연속적인 부분이 조사된다. "완전하게 결정화된"이라는 표현은, 막의 선택된 영역이 소정의 마이크로 구조 및 결정 배향을 소유하므로, 이 영역에 대한 추가적인 레이저 스캐닝은 불필요하다는 것을 의미한다. 마스크는 도트-패턴형 마스크를 포함하고, 도트형 영역, 육각형 영역, 및 직사각형 영역 중 하나 이상을 포함하는 불투명한 배열 패턴을 가진다.The process of SLS generally includes generating a plurality of laser beam pulses; Directing the plurality of laser beam pulses through the mask to generate a plurality of patterned laser beams; And irradiating a portion of the selected area of the film with one of the plurality of patterned beams, the beam having an intensity sufficient to melt the irradiated portion of the film over the entire thickness of the film, The part crystallizes laterally upon cooling. This process includes repositioning the film to irradiate the subsequent portion of the selected region with the patterned beam such that the subsequent position overlaps the previously irradiated portion to allow for further lateral growth of the crystal grains. In one embodiment, successive portions of the selected areas are irradiated such that the patterned beam travels once across the selected areas of the film so that the film is virtually completely crystallized. The expression " fully crystallized " means that the selected area of the film possesses the desired microstructure and crystal orientation, so that additional laser scanning for this area is unnecessary. The mask comprises a dot-patterned mask and has an opaque array pattern comprising at least one of a dot region, a hexagon region, and a rectangular region.

발명의 일 양태에 따르면, 텍스처링된 막은 ZMR(부분 용융 재결정), SPR(고상 재결정), 직접 증착 방법, SEDSGG(surface-energy-driven secondary grain growth) 방법, 또는 PLC(펄스 레이저 재결정) 방법 중 하나에 의해 발생된다. 직접 증착 방법은 CVD(화학적 증착), 스퍼터링, 및 진공 증착 중 하나를 구비한다. PLC 방법은 SLS 또는 다중-펄스 ELA 방법을 포함한다. 막은 금속막 또는 반도체막일 수 있다.According to one aspect of the invention, the textured film is one of ZMR (partially melt recrystallization), SPR (solid phase recrystallization), direct deposition method, surface-energy-driven secondary grain growth (SEDSGG) method, or pulse laser recrystallization (PLC) method. Is caused by. Direct deposition methods include one of CVD (chemical vapor deposition), sputtering, and vacuum deposition. PLC methods include SLS or multi-pulse ELA methods. The film may be a metal film or a semiconductor film.

본 발명의 다른 양태에 따르면, 기판 상의 막을 처리하기 위한 시스템은, 복수 개의 레이저 빔 펄스를 발생시키기 위한 하나 이상의 레이저; 적어도 한 방향으로 이동 가능한 막의 위치를 정하기 위한, 막 서포트(film support); 마스크 서포트; 텍스처링된 막을 발생시키기 위해 레이저 빔 펄스의 제1 세트를 제1 마스크를 통과하게 유도하기 위한 광학계; 텍스처링된 막으로 레이저 빔의 제2 세트를 유도하기 위한 광학계; 및 레이저 빔 펄스의 주파수와 관련하여 막 서포트 및 마스크 서포트의 이동을 제어하기 위한 컨트롤러를 포함한다.According to another aspect of the invention, a system for processing a film on a substrate comprises: one or more lasers for generating a plurality of laser beam pulses; A film support for positioning the membrane that is movable in at least one direction; Mask support; Optics for directing a first set of laser beam pulses through a first mask to generate a textured film; Optics for directing a second set of laser beams into the textured film; And a controller for controlling the movement of the membrane support and the mask support in relation to the frequency of the laser beam pulses.

본 발명의 또 다른 양태에 따르면, 입자가 주기적으로 배치되어 있는 다결정 박막을 구비하는 디바이스가 제공되는데, 여기에서, 각 입자는 주로 하나의 결정학적 방위를 띠고 있다. 우세한 결정학적 방위는 <111> 방위이거나, 다른 실시예의 경우 <100> 방위이다. 주기적으로 배치된 입자는 연장된 입자의 컬럼을 형성한다.According to yet another aspect of the present invention, there is provided a device having a polycrystalline thin film in which particles are arranged periodically, wherein each particle mainly has one crystallographic orientation. The predominant crystallographic orientation is the <111> orientation, or in other embodiments the <100> orientation. Periodically placed particles form a column of elongated particles.

첨부 도면에서 예시되는, 본 발명의 실시예에 대한 좀더 구체적인 다음 설명으로부터 본 발명의 상기한 그리고 다른 특징 및 이점을 명백히 알 수 있을 것이다.The above and other features and advantages of the present invention will become apparent from the following more detailed description of embodiments of the invention, which is illustrated in the accompanying drawings.

도 1a는 레이저 유도형 용융 및 고형화를 위해 획득되는 LTPS(저온 다결정) 마이크로 구조를 예시한다.1A illustrates the LTPS (low temperature polycrystalline) microstructure obtained for laser induced melting and solidification.

도 1b 내지 도 1d는 SLS에 의해 획득되는 마이크로 구조를 예시한다.1B-1D illustrate the microstructure obtained by SLS.

도 2는 ELA로부터 얻어지는 마이크로 구조의 랜덤 배향에 대한 이미지이다.2 is an image of the random orientation of the microstructure obtained from ELA.

도 3a 내지 도 3f는 SLS에 수반되는 프로세스를 개략적으로 예시한다.3A-3F schematically illustrate the process involved with SLS.

도 4는 본 발명의 실시예에 따른 혼성 SLS 방법의 흐름도이다.4 is a flowchart of a hybrid SLS method according to an embodiment of the present invention.

도 5a는 본 발명의 실시예에 따른, SLS에 사용되는 이중 축 투사 조사 시스템의 개략도이다.5A is a schematic diagram of a dual axis projection irradiation system used for SLS, in accordance with an embodiment of the present invention.

도 5b는 물방울 무늬 패턴을 가진 마스크를 나타내는 예시적 도면이다.5B is an exemplary diagram illustrating a mask having a polka dot pattern.

도 5c는 도 5b의 마스크를 사용하는 마스크 병진을 예시한다.5C illustrates mask translation using the mask of FIG. 5B.

도 6a 및 도 6b는, 각각 본 발명의 실시예에 따른, 텍스처링된 전구체의 생성 이후에 그리고 SLS 프로세스 이후에 <111> 섬을 위한 혼성 SLS 프로세스로부터 얻어지는 결정학적 방위를 매핑하기 위해 EBSD(전자 후방 회절)를 사용하는 결정화된 막의 이미지를 각각 예시하고, 도 6a의 (a-1)과 도 6b의 (b-1)은 각각에 대한 IPF(역극점도)이다.6A and 6B illustrate EBSD (electron back) for mapping crystallographic orientations obtained from hybrid SLS processes for islands after generation of textured precursors and after SLS processes, respectively, according to embodiments of the present invention. Images of the crystallized film using diffraction) are respectively illustrated, and FIGS. 6A (a-1) and 6B (B-1) are IPFs (reverse pole viscosity) for each.

도 7a 내지 도 7c는 본 발명의 실시예에 따라 ELA로 (111) 텍스처링된 전구체가 다중-펄스 입자 확대 처리된 결정화된 막을 예시한다. 7A-7C illustrate a crystallized film in which a (111) textured precursor with ELA is multi-pulse particle amplified according to an embodiment of the present invention.

도 8a 및 도 8b는 각각 본 발명의 실시예에 따라 텍스처링된 전구체의 생성 이후에 그리고 SLS 프로세스 이후에 <100> 섬을 위한 혼성 SLS 프로세스로부터 얻어지는 결정학적 방위를 매핑하기 위해 EBSD를 사용하는 결정화된 막의 이미지를 각각 예시하고, 도 8a의 (a-1)과 도 8b의 (b-1)은 각각에 대한 IPF이다.8A and 8B are respectively crystallized using EBSD to map the crystallographic orientation obtained from the hybrid SLS process for islands after the generation of the textured precursor and after the SLS process in accordance with an embodiment of the present invention. Images of the films are respectively illustrated, and FIGS. 8A (a-1) and 8B (B-1) are IPFs for each.

도 9는 본 발명의 실시예에 따라 CW 레이저를 사용하는 고속 ZMR을 사용해 (100) 텍스처링된 전구체의 결정화된 막의 이미지를 예시한다.9 illustrates an image of a crystallized film of (100) textured precursor using high speed ZMR using a CW laser in accordance with an embodiment of the present invention.

도 10a 내지 도 10c는, 각각, 주로 <110>, <111>, 및 <100> 방위 섬의 TEM(투과 전자 현미경) 이미지를 예시한다.10A-10C illustrate TEM (transmission electron microscopy) images of mainly <110>, <111>, and <100> azimuth islands, respectively.

도 11a 내지 도 11c는 도 10a에 예시된 이미지에 대응되는 주로 <110> 방위의 섬의 SEM(주사 전자 현미경) 이미지 및 EBSD 데이터를 예시한다.11A-11C illustrate SEM (scanning electron microscope) images and EBSD data of islands of <110> orientation primarily corresponding to the image illustrated in FIG. 10A.

도 12a 내지 도 12c는 도 10b에 예시된 이미지에 대응되는 주로 <111> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다.12A-12C illustrate SEM images and EBSD data of mainly <111> azimuth islands corresponding to the image illustrated in FIG. 10B.

도 13a 내지 도 13c는 도 10c에 예시된 이미지에 대응되는 주로 <100> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다.13A-13C illustrate SEM images and EBSD data of mainly <100> azimuth islands corresponding to the image illustrated in FIG. 10C.

혼성 SLS(순차적 측면 고상화)로서 규정되는, 본원에 설명되는 프로세스 및 시스템은 특정 결정학적 방위의 연장된 입자 또는 단결정 섬을 제공한다. 본 발명의 실시예는, SLS 동안 측면 결정 성장의 결정 배향은 조사되는 영역의 경계에서의 재료 배향에 의존한다는 인식에 근거한다. 텍스처링된 결정에 의해 규정되는 고상선(solidus boundary)으로부터의 재료의 측면 결정 성장은 그러한 결정학적 방위의 성장을 촉진한다.Defined as hybrid SLS (sequential lateral solidification), the processes and systems described herein provide for extended grain or single crystal islands of specific crystallographic orientation. Embodiments of the present invention are based on the recognition that the crystallographic orientation of lateral crystal growth during SLS depends on the material orientation at the boundary of the irradiated area. Lateral crystal growth of the material from the solidus boundary defined by the textured crystals promotes the growth of such crystallographic orientations.

그것의 가장 기초로서, 혼성 SLS는 도 4에 예시된 바와 같은 2-단계 프로세스이다. 제1 단계(42)에서는, 텍스처링된 전구체가 발생 또는 제공된다. 텍스처링된 막은 적어도 단일 방향에서 주로 동일한 결정학적 방위를 가진 입자를 포함하지만, 이들 입자는 표면에 랜덤으로 배치되고 두드러진 크기를 갖지 않는다(마이크로 구조). 좀더 구체적으로, 다결정 박막의 대다수 미결정(crystallites)의 결정학적 한 축이 우선적으로 소정 방향을 가리키면, 마이크로 구조가 일-축 텍스처를 가진다고 얘기한다. 본원에 기술된 실시예의 경우, 일-축 텍스처의 우선적인 방향은 미결정의 표면에 수직인 방향이다. 이와 같이, "텍스처"는 본원에 사용되는 바와 같이, 입자의 일-축 표면 텍스처(one-axial surface texture)를 의미한다. 텍스처의 정도는 특정 용례에 따라 달라질 수 있다. 예를 들어, 스위치 회로에 사용되는 TFT와는 대조적으로, 드라이버 회로에 사용되는 TFT는 텍스처의 정도가 높은 것이 적합하다.As its most basic, hybrid SLS is a two-step process as illustrated in FIG. In a first step 42, a textured precursor is generated or provided. Textured films include particles with mainly the same crystallographic orientation in at least a single direction, but these particles are randomly placed on the surface and do not have prominent size (microstructure). More specifically, it is said that if a crystallographic axis of the majority of crystallites of a polycrystalline thin film preferentially points in a certain direction, the microstructure has a one-axis texture. For the embodiments described herein, the preferred direction of the one-axis texture is the direction perpendicular to the surface of the microcrystalline. As such, "texture" as used herein means a one-axial surface texture of a particle. The degree of texture may vary depending on the particular application. For example, in contrast to the TFT used in the switch circuit, the TFT used in the driver circuit is suitably high in texture.

혼성 SLS 프로세스의 제2 단계(44)에서는, SLS가 수행된다. 측면 결정화는 소정 결정학적 방위의 입자 경계 및 연장 결정의 "위치-제어형 성장"을 초래한다. 본원에 언급되는 위치-제어형 성장은, 예를 들어 도트-패턴형 마스크와 같은, 특정 빔 패턴 및 마스크를 사용해 제어되는, 입자 및 입자 경계의 위치로서 규정된다.In a second step 44 of the hybrid SLS process, SLS is performed. Lateral crystallization results in "position-controlled growth" of grain boundaries and elongation crystals of a given crystallographic orientation. Position-controlled growth referred to herein is defined as the location of particles and particle boundaries, controlled using a particular beam pattern and mask, such as, for example, a dot-patterned mask.

본원에 앞서 간략하게 설명된 바와 같이, SLS는, 결정화된 재료의 연장된 입 자 및 단결정 섬을 막상의 소정 위치에 제공하는 결정화 프로세스이다. 그러나, SLS가 그러한 입자의 결정학적 방위를 완전히 규정할 수는 없다. SLS 프로세스에서, 성장은 에피택셜 성장에서와 같이, 기존 입자에서 시작하므로, 프로세스는 원하는 배향에서의 성장을 제공할 수는 없다. 한 재료의 결정을 다른 재료의 결정면 상에 성장시키는 것을 에피택셜 성장이라 하므로, 양 재료의 결정 입자는 동일한 구조적 배향을 가진다. SLS는 펄스형 레이저에 의해 방출되는 순차적 펄스 사이에서의 박막의 소규모 병진을 통해 조립(粗粒)형 구조를 발생시킨다. 막이 펄스 각각의 에너지를 흡수함에 따라, 막의 작은 영역은 완전히 용융되고 고상/액상 인터페이스로부터 측방으로 재결정화되어 결정 영역을 형성한다. "측방 결정 성장" 또는 "측방 결정화"란 용어는, 본원에 사용되는 바와 같이, 막의 영역이 막/표면 인터페이스까지 용융되고 기판 표면을 가로질러 측방으로 이동하는 결정화 정면에서 재결정화가 발생하는 성장 기술을 의미한다.As briefly described herein above, SLS is a crystallization process that provides extended grains and single crystal islands of crystallized material at predetermined locations on the film. However, SLS cannot fully define the crystallographic orientation of such particles. In the SLS process, growth begins with existing particles, as in epitaxial growth, so the process cannot provide growth in the desired orientation. Since the growth of crystals of one material on the crystal plane of another material is called epitaxial growth, the crystal grains of both materials have the same structural orientation. SLS generates a coarse structure through small-scale translation of a thin film between sequential pulses emitted by a pulsed laser. As the film absorbs the energy of each of the pulses, the small areas of the film melt completely and recrystallize laterally from the solid / liquid interface to form crystal regions. The term "lateral crystal growth" or "lateral crystallization", as used herein, refers to a growth technique in which recrystallization occurs at the crystallization front where regions of the film melt to the film / surface interface and move laterally across the substrate surface. it means.

박막은 금속 또는 반도체막일 수 있다. 예시적 금속으로는 알루미늄, 구리, 니켈, 티타늄, 금, 및 몰리브덴을 들 수 있다. 예시적 반도체막으로는 실리콘, 게르마늄, 및 실리콘-게르마늄과 같은 통상의 반도체 재료를 들 수 있다. 금속 또는 반도체막 아래 또는 위에는 추가적인 층이 배치된다는 것이 예상된다. 추가적인 층은 실리콘 옥사이드, 실리콘 니트라이드, 및/또는 옥사이드, 니트라이트, 또는, 예를 들어, 기판을 과열로부터 보호하기 위한 단열재로서 또는 불순물이 기판으로부터 막으로 확산하는 것을 방지하기 위한 확산 배리어로서 사용하기 적합한 다른 재료의 혼합물들로 이루어질 수 있다. PCT 공개 공보 제WO 2003/084688호는 펄스 형 레이저 유도 용융 및 핵형성 개시형 결정화를 사용하여 알루미늄 박막에 제어형 결정 배향을 마련하는 방법 및 시스템을 설명하는데, 이 문헌의 전체 교시 내용은 본원에 참조로 인용되어 있다.The thin film may be a metal or a semiconductor film. Exemplary metals include aluminum, copper, nickel, titanium, gold, and molybdenum. Exemplary semiconductor films include conventional semiconductor materials such as silicon, germanium, and silicon-germanium. It is anticipated that additional layers will be disposed below or above the metal or semiconductor film. Additional layers may be used as silicon oxide, silicon nitride, and / or oxide, nitrite, or, for example, as a thermal barrier to protect the substrate from overheating or as a diffusion barrier to prevent impurities from diffusing from the substrate into the film. It may consist of mixtures of other suitable materials as follows. PCT Publication No. WO 2003/084688 describes a method and system for providing controlled crystal orientation in an aluminum thin film using pulsed laser induced melting and nucleation-initiated crystallization, the full teachings of which are incorporated herein by reference. Is cited.

박막은 SLS를 사용해, 연장된 위치 제어형 입자의 다결정 박막으로 처리된다. 예시적 SLS 프로세스는 소정 에너지 밀도(fluence)의 복수 개의 엑시머 레이저 펄스를 발생시키는 단계, 엑시머 레이저 펄스의 에너지 밀도를 제어 가능하게 변조하는 단계, 레이저 펄스 평면의 세기 프로파일을 균질화하는 단계, 패턴화된 레이저 빔을 규정하기 위해 각각의 균질화된 레이저 펄스를 마스킹하는 단계, 박막의 일부분들의 용융을 실시하기 위해 레이저 빔으로 박막을 조사하는 단계, 및 패턴화된 빔을 기판 표면을 가로질러 이동시키기 위해 제어 가능하게 그리고 연속적으로 샘플을 병진시키는 단계를 포함한다. 샘플의 레이저 펄스 주파수 및 이동(속도와 방향)은, 큰 입자를 발생시키는 측면 결정 성장을 제공하기 위해, 샘플의 순차적 조사 영역이 하나의 조사/결정화 사이클로부터 후속의 조사/결정화 사이클까지 중첩하도록 조정될 수 있다. 펄스 주파수와 스테이지 및 마스크 위치는 컴퓨터에 의해 조정 및 제어될 수도 있다. SLS에 연속적인 이동을 제공하기 위한 시스템 및 방법은, 전체 내용이 참조로 본원에 인용되어 있는 미국 특허 제6,368,945호에서 제공된다. 예시적인 SLS 프로세스는, 미국 특허 제6,555,449호 및 미국 특허 출원 제10/944,350호에서 기술되어 있으며, 이들 문헌의 전체 교시 내용은 본원에 참고로 인용되어 있다.Thin films are processed into polycrystalline thin films of extended position controlled particles using SLS. An exemplary SLS process includes generating a plurality of excimer laser pulses of a predetermined energy density, controllably modulating the energy density of the excimer laser pulses, homogenizing the intensity profile of the laser pulse plane, patterning Masking each homogenized laser pulse to define a laser beam, irradiating the thin film with the laser beam to effect melting of portions of the thin film, and controlling to move the patterned beam across the substrate surface Translating the sample as possibly and continuously. The laser pulse frequency and movement (speed and direction) of the sample may be adjusted such that the sequential irradiation area of the sample overlaps from one irradiation / crystallization cycle to the next irradiation / crystallization cycle to provide lateral crystal growth that generates large particles. Can be. Pulse frequency and stage and mask position may be adjusted and controlled by a computer. Systems and methods for providing continuous movement to SLS are provided in US Pat. No. 6,368,945, which is incorporated herein by reference in its entirety. Exemplary SLS processes are described in US Pat. No. 6,555,449 and US Patent Application No. 10 / 944,350, the entire teachings of which are incorporated herein by reference.

도 5a는 예시적인 이중 축 투사 SLS 시스템을 예시한다. 광원, 예를 들어, 엑시머 레이저(52)는 레이저 빔을 발생시키는데, 레이저 빔은, 거울(58, 62, 70), 망원경(60), 균질화기(64;homogenizer), 빔 스플리터(66) 및 렌즈(72)와 같은, 광학 소자를 통과하기 전에 펄스 폭 확장기(54) 및 감쇠기 플레이트(56)를 통과한다. 그 다음, 레이저 빔 펄스는 마스크(74) 및 투사 광학계(82)를 통과한다. 투사 광학계는 레이저 빔의 크기를 감소시키는 동시에 소정 위치에서 기판(88)을 때리는 광학 에너지의 세기를 증가시킨다. 기판(88)은, 기판(88)을 빔 아래에 정확하게 배치할 수 있고 기판 상의 소정 위치에 레이저 빔에 의해 발생되는 마스크(74)의 이미지를 포커싱(focusing) 또는 디포커싱(defocusing)하는 것을 지원할 수 있는 정밀한 x-y-z 스테이지에 제공된다.5A illustrates an example dual axis projection SLS system. A light source, for example excimer laser 52, generates a laser beam, which includes a mirror 58, 62, 70, a telescope 60, a homogenizer 64, a beam splitter 66 and Pass through pulse width expander 54 and attenuator plate 56 before passing through an optical element, such as lens 72. The laser beam pulse then passes through mask 74 and projection optics 82. The projection optical system reduces the size of the laser beam and at the same time increases the intensity of the optical energy hitting the substrate 88 at a predetermined position. Substrate 88 can accurately position substrate 88 below the beam and assist in focusing or defocusing an image of mask 74 generated by the laser beam at a location on the substrate. Is provided on the precise xyz stage.

다양한 실시예에서는 본원에서 도트-패턴형 SLS 프로세스라고 하는 다른 SLS 방법이 사용된다. 도 5b는 물방울 무늬 패턴(92)을 포함하는 마스크(90)를 예시한다. 물방울 무늬 마스크(90)는, 물방울 무늬 패턴(92)이 마스킹된 영역에 대응되고 마스크의 나머지(94)는 투명한 반전 마스크이다. 큰 실리콘 결정을 제조하기 위해, 물방울 무늬 패턴은 그러한 결정을 원하는 샘플 상의 포인트 주위에서 순차적으로 병진될 수 있다. 예를 들어, 도 5c에 도시된 바와 같이, 물방울 무늬 마스크는 큰 결정의 형성을 유도하기 위해 제1 레이저 펄스 이후에 양의 Y 방향으로 짧은 거리(96)만큼, 제2 레이저 펄스 이후에 음의 X 방향으로 짧은 거리(98)만큼, 그리고 제3 레이저 펄스 이후에 음의 Y 방향으로 짧은 거리(99)만큼 병진될 수 있다. 물방울 무늬 사이의 간격이 측방 성장 거리의 2배보다 크면, 결정이 소립자의 다결정 실리콘 영역에 의해 분리되는 결정 구조가 발생된다. 간격이 측방 성장 거리의 2배 이하여서 핵형성을 방지하면, 결정이 형성되는 결정 구조가 발생된다. 이러한 SLS 방법에 관한 추가적인 세부 사항은 미국 특허 제6,555,449호에서 기술되어 있는데, 이 특허의 전체 교시 내용은 본원에 참조로 인용되어 있다.In various embodiments, another SLS method, referred to herein as a dot-patterned SLS process, is used. 5B illustrates a mask 90 that includes a polka dot pattern 92. The polka dot mask 90 corresponds to the area where the polka dot pattern 92 is masked and the remainder 94 of the mask is a transparent inversion mask. To produce large silicon crystals, the polka dot pattern can be translated sequentially around the point on the sample where such crystals are desired. For example, as shown in FIG. 5C, the polka dot mask is negative after the second laser pulse by a short distance 96 in the positive Y direction after the first laser pulse to induce the formation of large crystals. It can be translated by a short distance 98 in the X direction and by a short distance 99 in the negative Y direction after the third laser pulse. If the spacing between the polka dots is greater than twice the lateral growth distance, a crystal structure is generated in which the crystals are separated by the polycrystalline silicon regions of the small particles. When the gap is less than twice the lateral growth distance to prevent nucleation, a crystal structure in which crystals are formed is generated. Further details regarding this SLS method are described in US Pat. No. 6,555,449, the entire teachings of which are incorporated herein by reference.

본 발명의 실시예는 텍스처링된 전구체에 대해 SLS를 수행하는 것에 의해 에피택시에 균일하게 배향된 재료를 제공한다. 측방으로 성장되는 입자는 시드의 배향을 채택한다. 종래 기술에서는 다결정 막이 입자마다 크게 달라진다. 유사한 결정학적 방위(텍스쳐)의 시드 결정을 선택하는 것에 의해, 유사한 결정학적 방위의 위치-제어형(마이크로 구조) 입자를 크게 성장시킬 수 있다. 본 발명의 실시예는 텍스처-개발 기술 및 SLS 프로세스의 특정 조합에 관한 것이다.Embodiments of the present invention provide a uniformly oriented material in epitaxy by performing SLS on the textured precursor. Particles grown laterally adopt the seed's orientation. In the prior art, polycrystalline films vary greatly from particle to particle. By selecting seed crystals of similar crystallographic orientation (texture), it is possible to grow largely position-controlled (microstructured) particles of similar crystallographic orientation. Embodiments of the present invention relate to certain combinations of texture-development techniques and SLS processes.

제1 단계에서는, ZMR(부분 용융 재결정), 고체상 재결정화, 직접 증착 기술들(CVD, 스터터링, 증기 증착) SEDSGG(surface-energy-driven secondary grain growth), 및 펄스형 레이저 결정화(SLS, 다중 펄스 ELA) 방법을 포함하는, 텍스처링된 전구체 막을 획득하는 통상의 방법이 사용된다. 다른 텍스처 유도 방법이 유사한 방법으로 사용되어 텍스처링된 전구체를 발생시킬 수도 있다는 것이 예상된다. 텍스처링된 전구체 막을 획득하는 방법은 상당히 다양한 금속 및/또는 반도체막에 적용 가능하지만, 다음 방법은, 지금까지 실리콘을 사용해 수행된 모든 연구로 인한 반도체 산업에서의 실리콘에 대한 이해 수준 및 반도체 산업에서의 실리콘의 중요성으로 인해, 실리콘막과 관련하여 설명된다.In the first phase, ZMR (partial melt recrystallization), solid phase recrystallization, direct deposition techniques (CVD, stuttering, vapor deposition) surface-energy-driven secondary grain growth (SEDSGG), and pulsed laser crystallization (SLS) Conventional methods of obtaining a textured precursor film are used, including pulsed ELA) methods. It is contemplated that other texture derivation methods may be used in a similar manner to generate textured precursors. The method of obtaining a textured precursor film is applicable to a wide variety of metal and / or semiconductor films, but the following method is based on the level of understanding of silicon in the semiconductor industry and the semiconductor industry due to all the research done using silicon so far. Due to the importance of silicon, it is explained in connection with the silicon film.

다음 방법은 다양한 실시예에서 사용되어, 혼성 SLS 프로세스에서 마이크로 구조 제어형 및 결정학적 방위 제어형 폴리-Si 막을 생성하는데 사용될 수 있는 텍 스처링된 다결정 막을 제공한다. 이 방법은 패턴화되지 않은 평면 샘플의 사용을 설명한다. 그라포에피택시(graphoepitaxy)와 같은, 패턴화를 사용하는 방법이 또한 마이크로 구조의 소정 제어에 도달하기 위한 수단으로서 흔히 제시된다. 그러나, SLS가 비평면 또는 패턴화된 막을 항상 용인하는 것은 아닐 뿐만 아니라, SLS는 마이크로 구조의 제어에 좀더 뛰어날 것이다.The following method is used in various embodiments to provide a textured polycrystalline film that can be used to create micro structure controlled and crystallographic orientation controlled poly-Si films in a hybrid SLS process. This method illustrates the use of unpatterned planar samples. Methods using patterning, such as graphoepitaxy, are also often presented as a means for reaching certain control of the microstructure. However, not only does SLS not always tolerate non-planar or patterned films, but SLS will be better at controlling microstructures.

as-증착형 CVD 폴리실리콘막이 결정 막에 (110) 또는 (100) 텍스처를 제공하는데 사용될 수 있다. as-증착형 폴리실리콘막은 때때로 압력 및 온도와 같은, 증착 프로세스의 세부 사항에 따라, 텍스처를 나타낸다. 통상적으로, 이 막의 텍스처는 증착 프로세스 전체에 걸쳐 발전하는데, 다시 말해 SiO2 인터페이스에서의 초기 성장은 랜덤으로 배향된다. SLS의 측방 성장이, SiO2 인터페이스에 위치하는 비용융 부분의 바로 에지에서 시작하므로, 결정학적 방위는 (<110> 방위의 폴리-Si 막에서 관찰된 바와 같이) 여전히 랜덤일 수 있다. 그러나, 막 두께 전체에 걸쳐 텍스처를 산출하거나 후행 처리가 수행되어 동일한 목적을 입자 성장(즉, 다른 것을 희생하여 성장하는 바람직한 입자)을 통해 확립하는 방법이 개발될 수 있다.An as-deposited CVD polysilicon film can be used to provide a (110) or (100) texture to the crystalline film. As-deposited polysilicon films sometimes exhibit texture, depending on the details of the deposition process, such as pressure and temperature. Typically, the texture of this film develops throughout the deposition process, ie the initial growth at the SiO 2 interface is randomly oriented. Since the lateral growth of the SLS starts at the very edge of the non-melting portion located at the SiO 2 interface, the crystallographic orientation can still be random (as observed in the poly-Si film in the <110> orientation). However, a method can be developed that produces a texture or post-treatment throughout the film thickness to establish the same purpose through particle growth (ie, desirable particles growing at the expense of others).

SSIC(Seed Selection through Ion Channeling)가 결정 막에서 (110) 텍스처를 제공하는데 사용될 수 있다. 텍스처링되지 않은[또는 약하게 (110) 텍스처링된] as-증착형 폴리-실리콘(Si) 막은 고체상 결정화가 수반되는 완전한 비결정화 임계치에 인접한 특정 도즈(dose)에서의 실리콘 "자체 주입"에 의해 강하게 (110) 텍스처링된 막으로 병진될 수 있다. Si 입자에서의 <110> 방위에 따른 이온 채널 링 효과로 인해, 이 방향이 주입 방향에 평행한 입자만이 잔존한다. 주입이 Si 막 표면에 수직일 경우, 이것은 <110> 표면 방위 입자가 잔존한다는 것을 의미한다. 후속 재결정화 동안, 조립자의 <110> 방위형 폴리-Si 막이 획득된다.Seed Selection through Ion Channeling (SSIC) may be used to provide a (110) texture in the crystal film. Untextured (or weakly (110) textured) as-deposited poly-silicon (Si) films are strongly (by themselves) injected by a silicon "self-injection" at a particular dose adjacent to a complete amorphous crystallization threshold involving solid phase crystallization. 110) can be translated into a textured film. Due to the ion channel ring effect along the <110> orientation in the Si particles, only particles whose directions are parallel to the implantation direction remain. If the implant is perpendicular to the Si film surface, this means that <110> surface orientation particles remain. During the subsequent recrystallization, the coarse <110> oriented poly-Si film is obtained.

SEDGG는 결정 막에서 (111) 텍스처를 발생시키는데 사용될 수 있다. SEDGG는 특별한 2차의 입자 성장 메커니즘이고, 흔히 SEDSGG라고도 한다. 일차 또는 정규 입자 성장은 재료의 가열(>1000℃)시에 관찰되고, 입자 경계 면적의 감소에 의해 구동된다. 박막의 경우, 이 프로세스는 입자 직경이 막 두께에 필적할만한 값에 도달할 때 중단된다. 그 포인트를 넘어서면, 2차 또는 비정상적인 입자 성장이 발생할 수 있다. 이 프로세스는 표면 및 2차 입자의 인터페이스에서의 자유 에너지 이방성(free energy anisotropies)에 의해 구동된다. 표면 자유 에너지의 크기가 거의 확실하게 Si-SiO2 인터페이스의 자유 에너지보다 크므로, 그것에 관한 최소화가 프로세스를 좌우한다는 것이 예상된다. Si의 자유 표면의 에너지는 (111) 텍스처로써 최소화되고, 실제로 2차 입자는 주로 <111>이라는 것이 관찰된다.SEDGG can be used to generate a (111) texture in the crystalline film. SEDGG is a special secondary particle growth mechanism, often referred to as SEDSGG. Primary or regular particle growth is observed upon heating of the material (> 1000 ° C.) and is driven by the reduction of particle boundary area. In the case of thin films, this process is stopped when the particle diameter reaches a value comparable to the film thickness. Beyond that point, secondary or abnormal particle growth may occur. This process is driven by free energy anisotropies at the interface of the surface and secondary particles. Since the magnitude of the surface free energy is almost certainly greater than the free energy of the Si—SiO 2 interface, it is expected that minimization on it will govern the process. It is observed that the energy of the free surface of Si is minimized with the (111) texture, in fact the secondary particles are mainly <111>.

SEDGG에 대한 분석은 주로 인(P) 또는 비소(As)로 도핑된 Si 막으로서 획득되는 결과를 논의한다. 이 도펀트는, 입자 경계 이동성의 증가를 통해, 2차 입자의 성장 속도를 향상시키는 것으로 알려져 있다. 진성막(intrinsic films)은 여전히 2차 입자 성장을 나타내고; 합당한 성장 속도, 구동력 및/또는 증가를 취하기 위해, 다른 방법으로 입자 경계 이동성이 증가된다. 그것에 관한 개개의 일례로는 막 두께를 감소시키는 것 또는 어닐링 온도를 증가시키는 것을 들 수 있다.The analysis for SEDGG primarily discusses the results obtained as Si films doped with phosphorus (P) or arsenic (As). This dopant is known to improve the growth rate of secondary particles through an increase in particle boundary mobility. Intrinsic films still exhibit secondary particle growth; To achieve reasonable growth rates, drive forces and / or increases, particle boundary mobility is increased in other ways. Individual examples therefor include reducing the film thickness or increasing the annealing temperature.

MILC(Metal-Induced Lateral Crystallization)는 (110) 텍스처를 가진 결정 막을 제공하는데 사용될 수 있다. 금속 유도형 결정화에서는, 가장 널리 보급되어 있는 금속인 니켈(Ni)이 Si 막과 접촉되고 이후의 가열은 막을 빠르게 결정화시킨다. Ni-Si 접촉이 [예를 들어, Si와 금속 막 사이에 윈도 버퍼층(windowed buffer layer)을 갖는 것에 의해] 국지적으로만 이루어지는 경우라면, 좀더 낮은 Ni 잔류물 및 (110)의 높은 텍스처 정도에서, 측방으로 결정화된 폴리-Si 막이 획득된다.Metal-Induced Lateral Crystallization (MIL) can be used to provide a crystalline film with a (110) texture. In metal-induced crystallization, nickel (Ni), the most prevalent metal, is contacted with a Si film and subsequent heating quickly crystallizes the film. If the Ni-Si contact is only made locally (eg by having a windowed buffer layer between the Si and the metal film), at lower Ni residues and at a higher texture degree of (110), Lateral crystallized poly-Si film is obtained.

이 프로세스에서는, Si 막을 통한 Ni 확산에 의해 NiSi2 침전물이 형성된다. NiSi2는 입방 격자 구조를 갖고, c-Si와의 격자 부정합은 단지 0.4%이다. 이처럼 작은 부정합으로 인해, 수 nm의 c-Si가 성장할 것이고, 그 이후 Ni는 그것의 표면으로 이동/확산하고 프로세스는 반복된다. 프로세스가 계속됨에 따라, 긴 바늘 형태의 결정이 형성되고, 이러한 바늘 형태의 결정으로부터 측방으로 소정의 추가적인 고체상 결정화가 발생하는 것이 허용된다면, 높은 결정화 정도에 도달될 수 있다. NiSi2 침전물에서의 성장은 하나의 {111} 평면에서만 발생하고, 그에 따라 그것은 일차원이다. 그러나, 때때로 상이한 {111} 평면이 선택되고 바늘 형태 결정이 109°또는 71°회전한다. 이 프로세스는, 입자의 표면 배향이 <110>일 때 실현될 수 있는, 바늘이 막의 평면에 남을 때까지(즉, 바늘이 인터페이스의 표면을 때리지 않을 때까지) 유지될 수 있다.In this process, NiSi 2 precipitate is formed by Ni diffusion through the Si film. NiSi 2 has a cubic lattice structure, and the lattice mismatch with c-Si is only 0.4%. Due to this small mismatch, several nm of c-Si will grow, after which Ni migrates / diffuses to its surface and the process is repeated. As the process continues, a high degree of crystallization can be reached if long needle shaped crystals are formed, and if some additional solid phase crystallization is allowed to occur laterally from these needle shaped crystals. Growth in the NiSi 2 precipitate occurs only in one {111} plane, so it is one-dimensional. However, sometimes different {111} planes are selected and the needle shape crystal rotates 109 ° or 71 °. This process can be maintained until the needle remains in the plane of the membrane (ie, until the needle does not hit the surface of the interface), which can be realized when the surface orientation of the particles is <110>.

부분 용융 ZMR이 (100) 텍스처를 가진 결정 막을 제공하는데 사용될 수 있다. Si 막의 ZMR은 결정의 우선적인 <100> 표면 배향을 가진 조립자의 다결정 Si 막의 형성을 초래한다. 본 발명의 실시예는 배향된 이들 다결정 막을 SLS를 사용하는 결정화를 위한 전구체로서 사용한다. 실시예는 배향된 시드 입자를 사용해, 방향성있게 크게 성장된 배향 결정의 형성을 촉진하는 것을 포함한다. 이와 같이, 다결정 막의 ZMR은 (100) 텍스처링된 조립자의 폴리-Si 막을 획득하는데 사용된다. (100) 텍스처링된 긴 입자의 성장은 막의 용융되지 않은 영역과 완전히 용융된 영역 사이의 "전이 영역"에 형성된 입자에서 시작된다. 이것은, 용융시 Si의 반사율이 크게 증가한 결과로서 복사 가열된 Si 막에만 존재하는 부분 용융의 상황(즉, 고체와 액체의 공존)이다(반도체-금속 전이). 이러한 부분 용융 상황에서는 <100> 입자가, SiO2-Si 인터페이스 에너지에서의 결정학적 이방성으로 링크되는 현상을 지배한다는 것이 관찰되었다. Partial melt ZMR can be used to provide a crystalline film with a (100) texture. ZMR of the Si film results in the formation of a coarse polycrystalline Si film with a preferential <100> surface orientation of the crystal. Embodiments of the invention use these oriented polycrystalline films as precursors for crystallization using SLS. Examples include using oriented seed particles to facilitate the formation of oriented largely grown orientation crystals. As such, ZMR of the polycrystalline film is used to obtain a poly-Si film of the (100) textured granulator. Growth of the (100) textured long particles begins with particles formed in the “transition region” between the unmelted and fully melted regions of the film. This is a situation of partial melting (i.e., coexistence of solid and liquid) which exists only in the radiantly heated Si film as a result of a significant increase in the reflectance of Si upon melting (semiconductor-metal transition). In this partial melting situation, it has been observed that the particles dominate the phenomena linked to crystallographic anisotropy in the SiO 2 -Si interface energy.

상기 결과는 통상적으로 수 mm/s의 스캐닝 속도에서 1 mm/s 미만으로 획득되었다. 좀더 높은 속도에서(즉, "고속-ZMR"의 경우), (100) 텍스처링된 성장은 더 이상 안정하지 않으며 랜덤 배향이 획득된다. 측방 성장 입자의 결정학적 방위가 랜덤 배향으로 "롤 오프(roll-off)"된다는 것이 관찰된다. 그러나, "전이 영역"은, 증가하는 속도와 함께 정도가 감소하기는 하지만, 강한 (100) 텍스처를 나타낸다. 부분 용융 고속-ZMR에서의 텍스처 정도를 최대화하기 위한 한 가지 방법은, <100> 성장을 위한 시드의 수가 최대화된 전구체를 생성하는 것이다. 그렇게 하기 위한 한 가지 방법은 (lOO)-텍스처링된 폴리-Si 막을 증착하는 단계를 포함한다. 배향이 랜덤라면, 텍스처 (100) 입자의 고밀도를 보장하는 초미립자 재료로, 예를 들어 핵형성된 입자를 생성하기 위한 CMC(complete-melting crystallization)를 통해, Si 막을 선행 결정화하는 것도 효과가 있을 수 있다.The results were typically obtained at less than 1 mm / s at a scanning speed of several mm / s. At higher speeds (ie for "fast-ZMR"), the (100) textured growth is no longer stable and random orientation is obtained. It is observed that the crystallographic orientation of the lateral growth particles is "rolled off" in a random orientation. However, the "transition region" represents a strong (100) texture, although the degree decreases with increasing speed. One way to maximize the degree of texture in partial melt fast-ZMR is to create a precursor that maximizes the number of seeds for <100> growth. One method for doing so includes depositing a (lOO) -textured poly-Si film. If the orientation is random, it may also be effective to precrystallize the Si film with ultra-fine material that ensures the high density of the texture 100 particles, for example through complete-melting crystallization (CMC) to produce nucleated particles. .

연속 레이저를 사용하는 ZMR은 그 전체 교시 내용이 본원에 참조로 인용되어 있는 M.W. Geis 등의 "Zone-Melting recrystallization of Si films with a moveable-strip-heater oven", J. Electro-Chem. Soc. 129, 2812(1982)에 의해 설명되는 바와 같이, <100> 방위를 가진 실리콘막을 발생시킨다. 도 9는 본원에 앞서 설명된 바와 같이, CW-레이저를 사용하는 고속 ZMR을 사용하는 부분 용융 이후에 (100) 텍스처링된 전구체의 결정화된 막의 이미지를 예시한다. (100) 텍스처링은, 인터페이스 상태들의 관점에서 최대 품질의 Si/SiO2 인터페이스를 초래하므로, 전자 장치를 위해 바람직하다.ZMR using continuous lasers is described in "Zone-Melting recrystallization of Si films with a moveable-strip-heater oven", J. Electro-Chem. Soc. As described by 129, 2812 (1982), a silicon film having a <100> orientation is generated. 9 illustrates an image of a crystallized film of (100) textured precursor after partial melting using fast ZMR using CW-laser, as described previously herein. (100) Texturing is desirable for electronic devices because it results in the highest quality Si / SiO 2 interface in terms of interface states.

NCM(Near-Complete-Melting) ELA가 (111) 텍스처를 가진 결정 막을 발생시키는데 사용될 수 있다. 부분 용융 상황에서의 다중-펄스 엑시머 레이저 결정화는, 주로 <111> 표면 배향된 입자를 가진 균일한 폴리-Si 막을 생성하는데 사용된다. 최대 입자 크기의 균일성은 폴리-Si 막의 조립면에서의 간섭 효과로 인해 획득될 수 있다. 이로 인해, 예를 들어 XeCl 레이저 ~300 nm를 사용해, 거의 파장과 동일한 입자 크기의 폴리-Si 막이 얻어진다. 약간 더 높지만 완전한 용융 임계치보다는 여전히 낮은 에너지 밀도에서, 입자 직경은 더 이상 간섭 효과에 의해 안정화되지 않고, 훨씬 우세하게 <111> 표면 배향 입자가 획득된다.Near-Complete-Melting (NCM) ELA can be used to generate a crystalline film with a (111) texture. Multi-pulse excimer laser crystallization in a partial melting situation is used to produce uniform poly-Si films with mainly <111> surface oriented particles. Uniformity of the maximum particle size can be obtained due to the interference effect on the assembly surface of the poly-Si film. This results in a poly-Si film having a particle size approximately equal to the wavelength, using, for example, XeCl laser of ˜300 nm. At slightly higher but still lower energy density than the complete melting threshold, the particle diameter is no longer stabilized by the interference effect, and much more predominantly <111> surface oriented particles are obtained.

이 프로세스가 수행되는 에너지 밀도가 부분 용융 상황에 해당된다고 하더라 도, 막 두께보다 큰 입자의 점증적인 성장을 허용하기 위해서는, 약간의 완전 용융이 국지적으로 발생해야 한다. 국지적으로 향상된 흡수 및/또는 감소된 용융 온도로 인해, 입자 경계에서 우선적인 용융이 발생할 수 있다는 것이 제안된다. 입자-경계 영역의 용융 및 재성장 동안, 용융에 대한 저항이나 측방 성장 속도에 있어서, <111> 방위 입자를 위한 선호가 분명히 존재한다. 따라서, 상이하게 배향된 입자를 희생시키며 <111> 방위 입자가 성장한다.Even if the energy density at which this process is performed is a partial melting situation, some complete melting must occur locally to allow for the gradual growth of particles larger than the film thickness. It is proposed that due to the locally improved absorption and / or reduced melting temperature, preferential melting may occur at the grain boundaries. During melting and regrowth of the particle-bound region, there is clearly a preference for <111> azimuthal particles in terms of resistance to melting or lateral growth rates. Thus, <111> orientation particles grow at the expense of differently oriented particles.

Si 전구체 막과 관련하여, NMR(near-melting regime)의 엑시머 레이저로부터의 다중-펄스 조사는, 그 전체 교시 내용이 본원에 참조로 인용되어 있는 H. J. Kim 및 James S. Im의 Mat. Res. Soc. Sym. Proc, 321, 665-670(1994)에서 설명되는 바와 같이, <111> 방위를 가진 Si 막을 제공한다. 도 7a 내지 도 7c는 ELA로써 (111) 텍스처링된 전구체의 다중-펄스 입자 확대로써 처리되어 결정화된 막을 예시한다. Regarding the Si precursor film, multi-pulse irradiation from an excimer laser of a near-melting regime (NMR) is described in Mat. Res. Soc. Sym. As described in Proc, 321, 665-670 (1994), a Si film with a <111> orientation is provided. 7A-7C illustrate a film that has been processed and crystallized with multi-pulse particle magnification of a (111) textured precursor with ELA.

SLS는 (110) 텍스처를 가진 결정 막을 발생시키는데 사용될 수 있다. 소정 실시예의 혼성 SLS 프로세스는 텍스처링된 전구체를 발생시키는 제1 단계에서 SLS 프로세스를 사용할 수 있다. 제1 단계에서 사용되는 SLS 프로세스는 텍스처 유도 SLS 프로세스이다. 엑시머-레이저 기반 SLS를 통해 획득되는 방향성 폴리-Si(도 5a 참고)의 분석은, 프로세스의 세부 사항(막 두께, 스텝 사이즈, 펄스 폭)에 따라, 스캔 방향에서 (100) 또는 (110) 텍스처가 획득된다는 것을 나타낸다. 입자의 표면 배향을 위해, 이것은, 이들 평면내 배향과 필적 가능한 배향의 소정 범위로의 제한을 초래한다(예를 들어, (100) 평면내 텍스처가 존재하는 경우, (111) 표면 텍 스처는 물리적으로 불가능하다). 평면내 텍스처는 2-샷 SLS를 위한 약한 텍스처로부터 관찰되는 바와 같이, 오히려 빠르게 발전되어 왔다. 그러나, 배향의 "롤 오프"로 인해, 긴 스캔 방향 SLS를 위한 경우라 하더라도, 입자가 연장되는 경우에는 크게 효과가 없을 수도 있다.SLS can be used to generate a crystalline film with a (110) texture. The hybrid SLS process of certain embodiments may use the SLS process in a first step of generating a textured precursor. The SLS process used in the first step is a texture derived SLS process. Analysis of the directional poly-Si (see FIG. 5A) obtained via excimer-laser based SLS is based on (100) or (110) texture in the scan direction, depending on the details of the process (film thickness, step size, pulse width). Indicates that is obtained. For the surface orientation of the particles, this results in a limit to a range of orientations that are comparable to these in-plane orientations (e.g., where (100) in-plane textures exist, the (111) surface texture is physical Is impossible). In-plane textures have developed rather rapidly, as observed from weak textures for two-shot SLS. However, due to the "roll off" of the orientation, even for long scan direction SLS, it may not be very effective when the particles are extended.

특정 (100) 텍스처를 획득하기 위한 한 가지 방법은 서로에 대하여 수직인 소정의 평면내 텍스처를 2배로 생성하기 위한 특별한 SLS 프로세스를 포함한다. 이 프로세스의 세부 사항은, 그 전체 교시 내용이 본원에 참조로 인용되어 있는 "Method and system for producing crystalline thin films with a uniform crystalline orientation"이라는 제목의 J.S. Im의 미국 특허 출원 제60/503,419호에 설명되어 있다. 이것은 표면 배향 재료의 형성을 초래할 수 있는데, 배향이 x 방향과 y 방향 모두에서 제어된다면, 정의에 따라 z 방향의 배향 또한 제어된다.One method for obtaining a particular (100) texture includes a special SLS process for doubling a predetermined in-plane texture that is perpendicular to each other. Details of this process are described in J.S., entitled "Method and system for producing crystalline thin films with a uniform crystalline orientation," the entire teachings of which are incorporated herein by reference. It is described in US patent application 60 / 503,419 to Im. This can lead to the formation of surface oriented material, if the orientation is controlled in both the x and y directions, the definition in the z direction is also controlled by definition.

SLS가 (111) 텍스처를 가진 결정 막을 발생시키는데 사용될 수 있다. 펄스형 고체 상태 레이저(주파수 2배형 Nd:YVO4)를 사용하는 SLS의 분석이, 그 전체 내용이 본원에 참고로 인용되어 있는, M. Nerding의 "Tailoring texture in laser crystallization of silicon thin-films on glass", Solid State Phenom. 93, 173(2003)에 설명되어 있다. 엑시머 레이저에 의한 것과 기본적으로 동일한 프로세스이기는 하지만, 입자의 배향에 영향을 미칠 수 있는 일부 차이점이 존재한다. 이들 중 가장 두드러진 것은 파장(532 nm)이지만, 공간적 프로파일(Gaussian) 및 펄스 폭(20 ns) 또한 프로세스에서 중요한 역할을 할 수 있다. 그러나, SiNx 버퍼 층이 사용되는 경우, 약 150 nm 이상의 막 두께에 대해 강한 (111) 표면 배향이 획득된다. SLS can be used to generate a crystalline film with a (111) texture. Analysis of SLS using pulsed solid state lasers (frequency doubled Nd: YVO 4 ) is described in M. Nerding's "Tailoring texture in laser crystallization of silicon thin-films on", which is hereby incorporated by reference in its entirety. glass ", Solid State Phenom. 93, 173 (2003). Although basically the same process as with an excimer laser, there are some differences that can affect the orientation of the particles. The most prominent of these is the wavelength (532 nm), but the spatial profile (Gaussian) and pulse width (20 ns) can also play an important role in the process. However, when a SiN x buffer layer is used, a strong (111) surface orientation is obtained for film thicknesses above about 150 nm.

실시예에서, 실리콘(Si) 캐리어상의, GaAs와 같은, III-V 반도체의 에피택셜 성장은 양 재료의 이점을 조합하는 제품, 예를 들어 Si로 만들어진 전기 회로와 조합된 GaAs로 만들어진 LED(발광 다이오드)를 가능하게 한다. 또한, Si가 유리와 같은 비-반도체 기판의 상단에 증착된 막이라면, 넓은 면적 및/또는 투명 기판에 대한 이러한 이점을 낮은 가격으로 취할 수 있다.In an embodiment, the epitaxial growth of a III-V semiconductor, such as GaAs, on a silicon (Si) carrier is a combination of the advantages of both materials, for example an LED made of GaAs combined with an electrical circuit made of Si (light emitting) Diodes). In addition, if Si is a film deposited on top of a non-semiconductor substrate such as glass, this advantage for a large area and / or transparent substrate can be taken at low cost.

그러나, 적당한 에피택시는 양자의 고품질(즉, 무결함) 뿐만 아니라 균일하게 배향된 재료를 요구한다. 고품질은 SLS(순차적 측면 고상화) 방법으로, 가장 중요하게는 위치 제어형 단결정 섬을 생성하는데 사용될 수 있는 프로세스로 실현될 수 있다. 혼성 SLS 프로세스의 본원에 기술된 실시예는 TFT 업계에 특히 유용한데, 이 실시예는 에피택셜 성장을 강화하고, 이동성 및 인터페이스 결함 밀도 모두를 통해 성능 레벨의 이방성을 통한 TFT 균일성 및 재료의 품질을 통한 TFT 균일성을 제공하기 때문이다. 전계 효과 디바이스인 TFT들의 균일성의 효과들에 대한 세부 사항은, 그 전체 교시 내용이 본원에 참조로 인용되어 있는, T. Sato, Y. Takeishi, H. Hara, 및 Y. Okamoto의 "Mobility anisotropy of electrons in inversion layers on oxidized silicon surfaces"(Physical Review B (Solid State) 4, 1950(1971))에 그리고 M.H. White 및 J.R. Cricchi의 "Characterization of thin-oxide MNOS memory transistors"(IEEE Trans. Electron Devices ED-19, 1280(1972))에 기술되어 있다.However, proper epitaxy requires both high quality (ie, flawless) as well as uniformly oriented materials. High quality can be realized with the SLS (Sequential Lateral Solidification) method, most importantly with a process that can be used to create a position controlled single crystal island. Embodiments described herein of a hybrid SLS process are particularly useful in the TFT industry, which enhances epitaxial growth and improves TFT uniformity and material quality through performance levels of anisotropy through both mobility and interface defect density. This is because the TFT uniformity is provided through. Details of the effects of uniformity of TFTs as field effect devices are described in T. Sato, Y. Takeishi, H. Hara, and Y. Okamoto, "Mobility anisotropy of," the entire teaching of which is incorporated herein by reference. electrons in inversion layers on oxidized silicon surfaces "(Physical Review B (Solid State) 4, 1950 (1971)) and MH White and J.R. Cricchi's "Characterization of thin-oxide MNOS memory transistors" (IEEE Trans. Electron Devices ED-19, 1280 (1972)).

일 실시예에서는, 좀더 큰 평균 입자 크기의 막이 획득되는, 본원에 전술한 좀더 높은 에너지-밀도 ELA 프로세스가 사용된다. 이 막은, 선택되는 ELA 프로세스: 상이하게 배향된 입자의 용융 및 고형화에서의 이방성들에 관련될 것 같은 프로세스의 조건들에 따라 강한 (111) 또는 (100) 텍스처를 가질 수 있다. 제품화되어 있는 라인 빔 ELA 시스템에 의해, 아주 높은 텍스처 정도가 획득된다. 이들 텍스처링된 전구체 막은 마이크로 구조의 랜덤성으로 인해 TFT의 생산이나 에피택셜 프로세스에 사용되지 않는다. In one embodiment, the higher energy-density ELA process described herein above is used, where a film of larger average particle size is obtained. This film may have a strong (111) or (100) texture depending on the conditions of the ELA process selected: process likely to be related to anisotropy in melting and solidification of differently oriented particles. By the commercialized line beam ELA system, very high texture degree is obtained. These textured precursor films are not used in the production of TFTs or epitaxial processes due to the randomness of the microstructures.

도 6a 및 도 6b는, 각각 본 발명의 실시예에 따라 SLS 프로세스(도 6b)가 수반되는, 전술한 고에너지 ELA 프로세스를 사용해 텍스처링된 전구체의 생성(도 6a) 이후에, <111> 섬을 위한 혼성 SLS 프로세스로부터 얻어지는 결정화된 막의 이미지를 예시한다. 도 6a 및 도 6b를 위한 데이터는 결정학적 방위를 매핑하기 위한 EBSD(electron back scatter diffraction), SEM 기반 방법을 사용해 수집되었다. 도 6a는 (즉, 도 6b에 도시된 바와 같이) TFT의 제조시에 흔히 사용되는 것보다 약간 높은 에너지 밀도에서 다중-펄스 ELA를 사용하는, 프로세스의 단계 1 이후의 막에 대한 맵 및 그것의 대응되는 IPF(도 6a-1)를 나타낸다. 맵(100)은 랜덤의 고각도(high angle) 입자 경계를 예시하는 한편, IPF는 이들 (111) 입자에서의 강한 텍스처를 나타낸다. 도 6b 및 그것의 대응되는 IPF(도 6b-1)는 그 전체 교시 내용이 본원에 참조로 인용되어 있는 미국 특허 출원 제10/944,350호에서 설명된 (여기에서 도트-SLS라고도 하는) 도트-패턴형 마스크를 가진 SLS 프로세스 수행 이후의 막의 이미지를 예시한다. 마이크로 구조는 양호하게 제어되고(즉, 위치-제어형 단결 정 영역) 텍스처는 유지된다.6A and 6B illustrate islands after generation of precursors textured (FIG. 6A) using the aforementioned high energy ELA process, each involving an SLS process (FIG. 6B) in accordance with an embodiment of the present invention. Illustrates an image of a crystallized film obtained from a hybrid SLS process. Data for FIGS. 6A and 6B were collected using electron back scatter diffraction (EBSD), SEM-based methods for mapping crystallographic orientations. FIG. 6A is a map of the film after step 1 of the process and its use, using multi-pulse ELA at a slightly higher energy density than commonly used in the manufacture of TFTs (ie, as shown in FIG. 6B). The corresponding IPF (FIGS. 6A-1) is shown. The map 100 illustrates random high angle particle boundaries, while the IPF exhibits a strong texture in these (111) particles. 6B and its corresponding IPF (FIG. 6B-1) are the dot-patterns (also referred to herein as dot-SLS) described in US Patent Application No. 10 / 944,350, the entire teaching of which is incorporated herein by reference. The image of the film after performing the SLS process with the type mask is illustrated. The microstructure is well controlled (ie, position-controlled single grain area) and the texture is maintained.

실시예를 위한 실험 조건[(111) 텍스처, SLS(150 nm Si)]은, 도 5a와 관련하여 설명된 SLS 시스템으로 수행되는, 단위 면적당 125개 펄스를 발생시키는 4㎛ 펄스간 병진으로서 500 x 500 ㎛2를 스캔하는 단계를 포함한다. 제품화되어 있는 ELA 시스템이 다른 실시예에서 사용될 수 있고 단위 면적당 좀더 적은 펄스가 소정 텍스처 정도에 도달하기에 충분할 수도 있다. SLS 처리의 제2 단계를 위해, 8㎛ 정사각형 그리드에 배치된 ~1.8㎛의 큰 섀도우 영역을 사용하는 4-샷 도트-SLS 시스템이 사용된다. Experimental conditions for the example [(111) texture, SLS (150 nm Si)] are 500 × as a 4 μm inter pulse translation that generates 125 pulses per unit area, performed with the SLS system described in connection with FIG. 5A. Scanning 500 μm 2 . A commercialized ELA system may be used in other embodiments and fewer pulses per unit area may be sufficient to reach a predetermined texture degree. For the second stage of the SLS processing, a four-shot dot-SLS system using a large shadow area of ˜1.8 μm disposed in an 8 μm square grid is used.

그 전체 내용이 본원에 참고로 인용되어 있는 미국 특허 출원 제10/944,350호에서 설명되는 바와 같이, SLS 프로세스를 ELA 전처리와 조합하는 것이 Ⅲ-V 반도체의 에피택셜 성장에 유용할 수 있거나 넓은 면적의 저비용 투명 기판 상의 균일한 TFT를 위해서도 유용할 수 있는 <111> 방위의 위치-제어형 단결정 섬을 발생시킨다.As described in US patent application Ser. No. 10 / 944,350, which is hereby incorporated by reference in its entirety, combining an SLS process with ELA pretreatment may be useful for epitaxial growth of III-V semiconductors or of large area. This results in a position-controlled single crystal island of <111> orientation that may also be useful for uniform TFTs on low cost transparent substrates.

도 8a 및 도 8b는 각각, 본 발명의 실시예에 따라 전술한 ELA 프로세스를 사용하는 텍스처링된 전구체의 생성 이후(도 8a) 및 SLS 프로세스 이후(도 8b)에 <100> 섬을 위한 혼성 SLS 프로세스로부터 초래되는 결정학적 방위의 매핑을 위한 결정화된 막의 이미지를 예시한다. 도 8a 및 도 8b의 이미지를 위한 데이터는 결정학적 방위의 매핑을 위한 EBSD(electron back scatter diffraction) 방법을 사용해 수집된다. 도 8a는 TFT의 제조시에 흔히 사용되는 것보다 약간 높은 에너지 밀 도에서 다중 펄스 ELA를 사용해 수행되는 프로세스의 단계 1 이후의 막의 맵 및 그것의 대응되는 IPF(도 8a-1)를 나타낸다. 도 8b 및 그것의 대응되는 IPF(도 8b-1)는 도트-SLS 프로세스 수행 이후의 이미지를 나타낸다. 이 실시예를 위한 실험 조건은 1 cm/s에서 스캔된 가는 빔 형태(수백 ㎛ 길이, ~10 또는 수십 ㎛ 너비)의 주파수 2배형(532 nm) Nd: YV04 연속파 레이저의 사용을 포함한다. 도 8b는 도 5a에서 설명된 시스템을 사용하는 4-샷 도트-SLS 프로세스가 수반되는 3.3 cm/s 스캔을 사용한다.8A and 8B illustrate hybrid SLS processes for islands after the generation of textured precursor using the ELA process described above (FIG. 8A) and after the SLS process (FIG. 8B), respectively, according to an embodiment of the present invention. It illustrates an image of a crystallized film for the mapping of crystallographic orientations resulting from. Data for the images of FIGS. 8A and 8B are collected using an electron back scatter diffraction (EBSD) method for the mapping of crystallographic orientations. 8A shows a map of the film after step 1 of the process performed using multi-pulse ELA and its corresponding IPF (FIGS. 8A-1) at a slightly higher energy density than commonly used in the manufacture of TFTs. 8B and its corresponding IPF (FIG. 8B-1) show the image after performing the dot-SLS process. Experimental conditions for this example include the use of a frequency doubled (532 nm) Nd: YV0 4 continuous wave laser in the form of a thin beam (hundreds of μm long, ˜10 or tens of μm wide) scanned at 1 cm / s. FIG. 8B uses a 3.3 cm / s scan involving a four-shot dot-SLS process using the system described in FIG. 5A.

도 10a 내지 도 1Oc는, 각각, 주로 <110>, <111>, 및 <100> 방위 섬의 TEM 이미지를 예시한다. 도 11a 내지 도 11c는 도 10a에 예시된 이미지에 대응되는 주로 <110> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다. 도 12a 내지 도 12c는 도 10b에 예시된 이미지에 대응되는 주로 <111> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다. 도 13a 내지 도 13c는 도 10c에 예시된 이미지에 대응되는 주로 <100> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다.10A-10C illustrate TEM images of <110>, <111>, and <100> orientation islands, respectively. 11A-11C illustrate SEM images and EBSD data of mainly <110> azimuth islands corresponding to the image illustrated in FIG. 10A. 12A-12C illustrate SEM images and EBSD data of mainly <111> azimuth islands corresponding to the image illustrated in FIG. 10B. 13A-13C illustrate SEM images and EBSD data of mainly <100> azimuth islands corresponding to the image illustrated in FIG. 10C.

도 10a 내지 도 10c에서는 우세한 평면 결함이 Sigma3 경계라는 것이 관찰된다. Sigma3 경계는, 도 6a, 도 6b, 도 8a, 및 도 8b와 관련하여 본원에 앞서 도시된 EBSD 결과에서의 랜덤 고각도 입자 경계와는 대조적으로, CSL(coincident-site lattice)에 의해 설명되는 일련의 특수한 고각도 입자 경계 중 하나이다. 그것의 가장 특별한 형태로서, 이 경계는, 그것들이 전기적 활동을 갖지 않을 수도 있음을 의미하는 트윈 경계(twin boundaries)이다. 일반적으로, CSL 경계는 좀더 낮은 결 함 밀도를 갖는 경향이 있으므로, 전기적 특성에 해가 덜하다. 이 경계는 전구체에 존재하는 것이 아니라 결정화 동안 형성되는 것으로 관찰되었다. 도 10a는 Sigma3 평면 결함의 형성시에 표면 배향이 달라지며 섬은 다수 결함을 포함한다는 것을 예시한다. 도 10b에서, (에피택시 및 TFT와 같은, 표면 배향이 결정적인 용례에 대해 중요한) <111> 표면 배향은 좀더 적은 결함을 갖고 표면 배향에서의 변화가 없다. 도 1OC에서, <100> 표면 배향은 평면 결함이 거의 없다.In FIGS. 10A-10C it is observed that the predominant plane defect is the Sigma3 boundary. Sigma3 boundaries are a series described by coincident-site lattice (CSL), in contrast to the random high-angle particle boundaries in the EBSD results shown earlier in connection with FIGS. 6A, 6B, 8A, and 8B. Is one of the special high-angle particle boundaries. In its most special form, these boundaries are twin boundaries, meaning that they may not have electrical activity. In general, CSL boundaries tend to have lower defect densities and therefore less harmful to electrical properties. This boundary was observed not to be present in the precursor but to form during crystallization. 10A illustrates that the surface orientation varies upon formation of Sigma3 planar defects and that the islands contain multiple defects. In FIG. 10B, the <111> surface orientation (important for applications where surface orientation is critical, such as epitaxy and TFT) has fewer defects and no change in surface orientation. In FIG. 1OC, the <100> surface orientation has little planar defects.

도트-SLS를 사용하는 실시예(도트-패턴형 마스크를 사용하는 프로세스)에서는, <111> 및 <100> 섬이 획득될 수 있고, <100> 방위를 가진 섬이 결함의 최저 밀도를 가지며, <111>이 그 다음이다. 이러한 2가지 관찰은 특히 <100>을 위한 선호 및 좀더 낮은 정도의 <111> 방위를 위한 선호를 지시한다. 이들 관찰은, 통상적인 조건(즉, 50-250nm Si 막, 30-300ns 펄스 폭, 실온 등)에서 작업하는 경우에 유효하다. 상이한 조건에서 작업하는 것을 포함하는 다른 실시예는, 임의 배향의 무결함 섬이 획득될 수 있다는 것을 의미하면서 Sigma3 경계의 형성을 억제할 수 있다.In an embodiment using dot-SLS (process using a dot-patterned mask), <111> and <100> islands can be obtained, and islands with an <100> orientation have the lowest density of defects, <111> is next. These two observations in particular indicate a preference for <100> and a lower degree of <111> orientation. These observations are effective when working under normal conditions (ie, 50-250 nm Si film, 30-300 ns pulse width, room temperature, etc.). Other embodiments, including working in different conditions, can inhibit the formation of Sigma3 boundaries, meaning that flawless islands of any orientation can be obtained.

본 발명의 원리들이 적용될 수 있는 광범위한 실시예의 관점에서, 예시된 실시예는 단지 일례일 뿐이라는 것과 본 발명의 범위를 제한하는 것으로 간주되어서는 안되는 것이 이해될 수 있어야 한다. 예를 들어, 도면들의 단계는 설명된 시퀀스가 아닌 시퀀스로 취해질 수도 있고, 더 많거나 적은 요소들이 도면에 사용될 수도 있다. 실시예의 다양한 요소들이 소프트웨어로 구현되는 것으로 설명되었지만, 다른 방법으로, 하드웨어 또는 펌웨어 구현의 다른 실시예가 사용될 수 있으며, 그 반대일 수도 있다.In view of the broad embodiments to which the principles of the invention may be applied, it should be understood that the illustrated embodiments are merely examples and that they should not be regarded as limiting the scope of the invention. For example, the steps of the figures may be taken in a sequence other than the described sequence, and more or fewer elements may be used in the figure. Although various elements of the embodiments have been described as being implemented in software, in other ways, other embodiments of hardware or firmware implementations may be used, and vice versa.

당업자라면, 결정학적 방위 제어형 폴리실리콘막을 생성하는 것에 관련된 방법이 컴퓨터 사용 가능 매체를 포함하는 컴퓨터 프로그램 제품으로 구현될 수도 있다는 것을 분명히 알 수 있을 것이다. 예를 들어, 그러한 컴퓨터 사용 가능 매체로는 컴퓨터 판독 가능 프로그램 코드 세그먼트가 저장되어 있는, 하드 드라이브 디바이스, CD-ROM, DVD-ROM, 또는 컴퓨터 디스켓과 같은, 판독 가능 메모리 디바이스를 들 수 있다. 컴퓨터 판독 가능 매체는, 프로그램 코드 세그먼트가 디지털 또는 아날로그 데이터 신호들로서 전달되는, 광학, 유선, 또는 무선의, 버스 또는 통신 링크와 같은, 통신 또는 전송 매체를 포함할 수도 있다.Those skilled in the art will appreciate that a method related to producing a crystallographic orientation controlled polysilicon film may be implemented in a computer program product comprising a computer usable medium. For example, such computer readable media include readable memory devices, such as hard drive devices, CD-ROMs, DVD-ROMs, or computer diskettes, in which computer readable program code segments are stored. Computer-readable media may include communication or transmission media, such as an optical, wired, or wireless, bus or communication link, on which program code segments are conveyed as digital or analog data signals.

다른 양태, 변경 및 실시예가 다음 청구항의 범위 내에 해당된다. Other aspects, modifications and embodiments are within the scope of the following claims.

Claims (26)

기판 상의 막을 처리하는 방법으로서,As a method of treating a film on a substrate, 결정학적 방위가 주로 한 방향인 결정 입자를 구비하는 텍스처링된 막을 제공하는 단계; 및Providing a textured film having crystal grains whose crystallographic orientation is predominantly in one direction; And 상기 결정학적 방위으로 배향된 상기 결정 입자의 위치-제어형 성장을 제공하기 위해 SLS(순차적 측면 고상화) 결정화를 사용해 마이크로 구조를 발생시키는 단계Generating a microstructure using SLS (Sequential Lateral Solidification) crystallization to provide position-controlled growth of the crystal grains oriented in the crystallographic orientation. 를 구비하는 막 처리 방법.Membrane treatment method comprising a. 제1항에 있어서, 상기 SLS 결정화는,The method of claim 1, wherein the SLS crystallization, 복수 개의 레이저 빔 펄스를 발생시키는 단계;Generating a plurality of laser beam pulses; 상기 복수 개의 레이저 빔 펄스를 마스크에 통과시켜 복수 개의 패턴화된 레이저 빔을 발생시키는 단계;Passing the plurality of laser beam pulses through a mask to generate a plurality of patterned laser beams; 막의 일부분을 상기 복수 개의 패턴화된 빔 중 하나로 조사(照射)하는 단계로서, 상기 빔은 상기 막의 상기 조사되는 부분을 그 전체 두께에 걸쳐 용융시키기에 충분한 세기를 갖고, 상기 막의 상기 조사되는 부분은 냉각시에 측방으로 결정화하는 것인 빔 조사 단계; 및Irradiating a portion of the film with one of the plurality of patterned beams, the beam having a strength sufficient to melt the irradiated portion of the film over its entire thickness, wherein the irradiated portion of the film Beam irradiation step of crystallizing laterally upon cooling; And 상기 막의 후속 부분이 상기 앞서 조사된 부분과 중첩하여 상기 결정 입자의 추가적인 측방 성장을 허용하도록, 상기 후속 부분을 패턴화된 빔으로 조사하기 위 해, 상기 막을 재배치하는 단계를 구비하는 막 처리 방법.And repositioning the film to irradiate the subsequent portion with a patterned beam such that a subsequent portion of the film overlaps the previously irradiated portion to allow for further lateral growth of the crystal grains. 제1항에 있어서, 상기 SLS 결정화는,The method of claim 1, wherein the SLS crystallization, 복수 개의 레이저 빔 펄스를 발생시키는 단계; Generating a plurality of laser beam pulses; 상기 복수 개의 레이저 빔 펄스를 마스크에 통과시켜 복수 개의 패턴화된 레이저 빔을 발생시키는 단계; Passing the plurality of laser beam pulses through a mask to generate a plurality of patterned laser beams; 상기 복수 개의 패턴화된 빔 중 하나로 막의 선택된 영역 중 일부분을 조사하는 단계로서, 상기 빔은 상기 막의 상기 조사되는 부분을 용융시키기에 충분한 세기를 갖고, 상기 막의 상기 조사되는 부분은 냉각시에 결정화하는 것인 빔 조사 단계; 및Irradiating a portion of a selected area of the film with one of the plurality of patterned beams, the beam having a strength sufficient to melt the irradiated portion of the film, wherein the irradiated portion of the film crystallizes upon cooling A beam irradiation step; And 상기 막의 선택된 영역을 가로질러 상기 패턴화된 빔이 한번 이동하여 상기 막의 선택된 영역이 실질적으로 완전히 결정화되도록, 상기 선택된 영역의 연속적인 부분이 패턴화된 빔으로 조사되는 동안, 제1 병진 경로를 따라 상기 막을 이동시키고 제2 병진 경로를 따라 상기 마스크를 이동시키는 단계를 구비하는 것인 막 처리 방법. Along the first translational path, while a continuous portion of the selected area is irradiated with the patterned beam such that the patterned beam moves once across the selected area of the film so that the selected area of the film is substantially fully crystallized. Moving the film and moving the mask along a second translational path. 제2항에 있어서, 상기 마스크는 도트-패턴형 마스크를 구비하는 것인 막 처리 방법.3. The film processing method according to claim 2, wherein the mask comprises a dot-patterned mask. 제4항에 있어서, 상기 마스크는 도트형 영역, 육각형 영역, 및 직사각형 영 역 중 하나 이상을 포함하는 불투명한 배열 패턴을 포함하는 것인 막 처리 방법. The method of claim 4, wherein the mask comprises an opaque array pattern comprising at least one of a dot region, a hexagon region, and a rectangular region. 제1항에 있어서, 상기 텍스처링된 막은 ZMR(부분 용융 재결정), SPR(고상 재결정), 직접 증착 방법, SEDSGG(surface-energy-driven secondary grain growth) 방법, 및 펄스형 레이저 결정화 방법 중 하나에 의해 발생되는 것인 막 처리 방법.The method of claim 1, wherein the textured film is subjected to one of ZMR (partial melt recrystallization), SPR (solid phase recrystallization), direct deposition method, surface-energy-driven secondary grain growth (SEDSGG) method, and pulsed laser crystallization method. Membrane treatment method. 제6항에 있어서, 상기 직접 증착 방법은 CVD(화학적 증착), 스퍼터링, 및 증기 증착 중 하나를 구비하는 것인 막 처리 방법. The method of claim 6, wherein the direct deposition method comprises one of CVD (chemical vapor deposition), sputtering, and vapor deposition. 제6항에 있어서, 상기 펄스형 레이저 결정화 방법은 SLS 및 다중 펄스 ELA 프로세스 중 하나를 구비하는 것인 막 처리 방법.The method of claim 6, wherein the pulsed laser crystallization method comprises one of an SLS and a multi-pulse ELA process. 제1항에 있어서, 상기 막은 반도체막인 것인 막 처리 방법. The film processing method according to claim 1, wherein the film is a semiconductor film. 제1항에 있어서, 상기 막은 금속 막인 것인 막 처리 방법.The method of claim 1, wherein the film is a metal film. 제1항에 있어서, 상기 한 방향은 상기 막 표면에 수직한 방향인 것인 막 처리 방법.The method of claim 1, wherein the one direction is a direction perpendicular to the film surface. 제1항에 있어서, 상기 우세한 결정학적 방위는 <111> 방위인 것인 막 처리 방법.The method of claim 1, wherein the predominant crystallographic orientation is a <111> orientation. 제1항에 있어서, 상기 우세한 결정학적 방위는 <100> 방위인 것인 막 처리 방법.The method of claim 1, wherein the predominant crystallographic orientation is a <100> orientation. 기판 상의 막을 처리하기 위한 시스템으로서,A system for processing a film on a substrate, 복수 개의 레이저 빔 펄스를 발생시키기 위한 하나 이상의 레이저; One or more lasers for generating a plurality of laser beam pulses; 적어도 한 방향으로 이동할 수 있는 상기 막의 위치를 지정하기 위한 막 서포트;A membrane support for positioning the membrane that can move in at least one direction; 마스크 서포트;Mask support; 제1 세트의 레이저 빔 펄스를 제1 마스크에 통과시켜 텍스처링된 막을 발생시키기 위한 광학계; Optics for passing a first set of laser beam pulses through a first mask to generate a textured film; 제2 세트의 레이저 빔 펄스를 제2 마스크를 통해 상기 텍스처링된 막으로 유도하기 위한 광학계; 및 Optics for directing a second set of laser beam pulses through the second mask to the textured film; And 상기 제1 세트 및 상기 제2 세트 레이저 빔 펄스의 주파수와 관련하여, 상기 막 서포트 및 상기 마스크 서포트의 이동을 제어하기 위한 컨트롤러A controller for controlling movement of the membrane support and the mask support in relation to the frequencies of the first and second set laser beam pulses 를 구비하는 막 처리 시스템. Membrane treatment system having a. 제14항에 있어서, 상기 텍스처링된 막은 ZMR, SPR, 직접 증착 방법, SEDSGG 방법, 및 펄스형 레이저 결정화 방법 중 하나에 의해 발생되는 것인 막 처리 시스 템.The film processing system of claim 14, wherein the textured film is generated by one of a ZMR, SPR, direct deposition method, SEDSGG method, and pulsed laser crystallization method. 제14항에 있어서, 상기 직접 증착 방법은 CVD, 스퍼터링, 및 증기 증착 중 하나를 구비하는 것인 막 처리 시스템.15. The film processing system of claim 14, wherein the direct deposition method comprises one of CVD, sputtering, and vapor deposition. 제14항에 있어서, 상기 펄스형 레이저 결정화 방법은 SLS 및 다중 펄스 ELA 프로세스 중 하나를 구비하는 것인 막 처리 시스템.15. The film processing system of claim 14, wherein the pulsed laser crystallization method comprises one of an SLS and a multi-pulse ELA process. 제14항에 있어서, 상기 막은 반도체막인 것인 막 처리 시스템.The film processing system according to claim 14, wherein the film is a semiconductor film. 제14항에 있어서, 상기 막은 금속 막인 것인 막 처리 시스템.The film processing system of claim 14, wherein the film is a metal film. 다결정 박막을 구비하는 디바이스로서,A device having a polycrystalline thin film, 상기 다결정 박막은, 한 가지 결정학적 방위가 우세한 상태의 입자 각각이 주기적으로 배치된 입자를 갖는 것인 디바이스. Wherein said polycrystalline thin film has particles in which each of particles in a state in which one crystallographic orientation is predominant is arranged periodically. 제20항에 있어서, 상기 막은 반도체막인 것인 디바이스.The device of claim 20, wherein the film is a semiconductor film. 제20항에 있어서, 상기 막은 금속 막인 것인 디바이스. The device of claim 20, wherein the film is a metal film. 제20항에 있어서, 상기 우세한 결정학적 방위는 <111> 방위인 것인 디바이스.The device of claim 20, wherein the predominant crystallographic orientation is a <111> orientation. 제20항에 있어서, 상기 우세한 결정학적 방위는 <100> 방위인 것인 디바이스. The device of claim 20, wherein the predominant crystallographic orientation is a <100> orientation. 제20항에 있어서, 상기 주기적으로 배치된 입자의 마이크로 구조는 육각형 패턴, 원형 패턴, 직사각형 패턴, 또는 정사각형 패턴인 것인 디바이스. The device of claim 20, wherein the microstructure of the periodically disposed particles is a hexagonal pattern, a circular pattern, a rectangular pattern, or a square pattern. 제20항에 있어서, 상기 주기적으로 배치된 입자는 연장된 입자의 컬럼을 형성하는 것인 디바이스. The device of claim 20, wherein the periodically disposed particles form a column of elongated particles.
KR1020077013682A 2004-11-18 2004-11-18 SYSTEMS AND METHODS FOR CREATING CRYSTALLOGRAPHIC-ORIENTATION CONTROLLED poly-SILICON FILMS KR101212378B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/039055 WO2006055003A1 (en) 2004-11-18 2004-11-18 Systems and methods for creating crystallographic-orientation controlled poly-silicon films

Publications (2)

Publication Number Publication Date
KR20070097442A true KR20070097442A (en) 2007-10-04
KR101212378B1 KR101212378B1 (en) 2012-12-13

Family

ID=34959694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013682A KR101212378B1 (en) 2004-11-18 2004-11-18 SYSTEMS AND METHODS FOR CREATING CRYSTALLOGRAPHIC-ORIENTATION CONTROLLED poly-SILICON FILMS

Country Status (4)

Country Link
EP (1) EP1812958A1 (en)
JP (1) JP5068171B2 (en)
KR (1) KR101212378B1 (en)
WO (1) WO2006055003A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817458B2 (en) 2019-12-04 2023-11-14 Samsung Display Co., Ltd. Display device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CN1757093A (en) 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 Single-step semiconductor processing system and method with multiple illumination patterns
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP2009518864A (en) 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク System and method for processing membranes and thin films
TW200942935A (en) 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
EP2212913A4 (en) 2007-11-21 2013-10-30 Univ Columbia Systems and methods for preparation of epitaxially textured thick films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5135002B2 (en) * 2008-02-28 2013-01-30 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2011515834A (en) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Lithographic method for producing uniform crystalline silicon thin films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
JP2011515833A (en) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Flash optical annealing for thin films
EP2351067A4 (en) 2008-11-14 2013-07-03 Univ Columbia Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
JP5534402B2 (en) * 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー Low temperature polysilicon film forming apparatus and method
TWI528418B (en) * 2009-11-30 2016-04-01 應用材料股份有限公司 Crystallization processing for semiconductor applications
CN102181940B (en) * 2011-04-08 2012-07-18 光为绿色新能源股份有限公司 Preparation method of multicrystalline silicon texture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273030A (en) * 1994-03-28 1995-10-20 Tokyo Electron Ltd Method for polycrystallizing amorphous film of substrate and manufacture of liquid crystal display substrate
KR100296110B1 (en) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 Method of manufacturing thin film transistor
DE19839718A1 (en) * 1998-09-01 2000-03-02 Strunk Horst P Laser crystallization or crystal structure alteration of amorphous or polycrystalline semiconductor layers comprises paired laser pulse irradiation for extended melt time while maintaining a low substrate temperature
KR100400510B1 (en) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 A machine for Si crystallization and method of crystallizing Si
DE10103670A1 (en) * 2001-01-27 2002-08-01 Christiansen Jens I Textured crystalline silicon layer production using laser, includes control of energy intensity to achieve textured crystallites of specific diameter
US6573163B2 (en) * 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6635555B2 (en) * 2001-02-28 2003-10-21 Sharp Laboratories Of America, Inc. Method of controlling crystallographic orientation in laser-annealed polycrystalline silicon films
JP2003124230A (en) * 2001-10-12 2003-04-25 Hitachi Ltd Thin film transistor device, method for manufacturing the device, and image display apparatus using the device
JP2002203809A (en) * 2001-10-25 2002-07-19 Hitachi Ltd Semiconductor device and its manufacturing method
US6962860B2 (en) * 2001-11-09 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100618184B1 (en) * 2003-03-31 2006-08-31 비오이 하이디스 테크놀로지 주식회사 Method of crystallization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817458B2 (en) 2019-12-04 2023-11-14 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
WO2006055003A1 (en) 2006-05-26
JP2008521247A (en) 2008-06-19
JP5068171B2 (en) 2012-11-07
KR101212378B1 (en) 2012-12-13
EP1812958A1 (en) 2007-08-01

Similar Documents

Publication Publication Date Title
US7645337B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
KR101212378B1 (en) SYSTEMS AND METHODS FOR CREATING CRYSTALLOGRAPHIC-ORIENTATION CONTROLLED poly-SILICON FILMS
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US8715412B2 (en) Laser-irradiated thin films having variable thickness
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US8221544B2 (en) Line scan sequential lateral solidification of thin films
US20040192013A1 (en) Method for fabricating single crystal silicon film
US20140045347A1 (en) Systems and methods for processing a film, and thin films
WO2005029138A2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US9087696B2 (en) Systems and methods for non-periodic pulse partial melt film processing
US6635555B2 (en) Method of controlling crystallographic orientation in laser-annealed polycrystalline silicon films
US6818484B2 (en) Method of forming predominantly &lt;100&gt; polycrystalline silicon thin film transistors
CN101111925A (en) System and method for generating polysilicon film controlled on crystallization direction
JP2007281421A (en) Method of crystallizing semiconductor thin film
JP2007281465A (en) Method of forming polycrystalline film
JP2012038843A (en) Manufacturing method of semiconductor thin film, semiconductor device, and semiconductor thin film manufacturing apparatus
KR20120082022A (en) Systems and methods for non-periodic pulse partial melt film processing
JP2005150438A (en) Manufacturing method of semiconductor device
JP2005217301A (en) Semiconductor device, method for manufacturing the same and its precursor
JP2000114175A (en) Semiconductor film crystallization method and manufacture
JP2004186559A (en) Crystalline semiconductor film and its manufacturing method
JP2005101311A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee