KR20070094295A - 표시장치 및 이의 구동방법 - Google Patents

표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20070094295A
KR20070094295A KR1020060024799A KR20060024799A KR20070094295A KR 20070094295 A KR20070094295 A KR 20070094295A KR 1020060024799 A KR1020060024799 A KR 1020060024799A KR 20060024799 A KR20060024799 A KR 20060024799A KR 20070094295 A KR20070094295 A KR 20070094295A
Authority
KR
South Korea
Prior art keywords
gate
line
pixel
driving circuit
data
Prior art date
Application number
KR1020060024799A
Other languages
English (en)
Other versions
KR101166813B1 (ko
Inventor
문태웅
윤수영
전민두
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060024799A priority Critical patent/KR101166813B1/ko
Publication of KR20070094295A publication Critical patent/KR20070094295A/ko
Application granted granted Critical
Publication of KR101166813B1 publication Critical patent/KR101166813B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명은 게이트 라인의 충전시간을 충분히 확보할 수 있는 표시장치 및 이의 구동방법에 관한 것으로, 일방향으로 배열된 다수의 화소셀들; 상기 각 화소셀에 접속된 제 1 게이트 라인; 상기 제 1 게이트 라인들을 순차적으로 구동하는 제 1 게이트 구동회로; 상기 화소셀들에 공통으로 접속된 제 1 데이터 라인; 상기 제 1 게이트 라인이 구동될 때마다 상기 제 1 데이터 라인에 데이터 신호를 공급하는 제 1 데이터 드라이버; 상기 각 화소셀에 접속된 제 2 게이트 라인; 상기 화소셀들에 공통으로 접속된 제 2 데이터 라인; 상기 제 2 게이트 라인들을 순차적으로 구동하여, 상기 제 2 데이터 라인과 상기 화소셀간을 전기적으로 연결시키는 제 2 게이트 구동회로; 및, 상기 제 2 데이터 라인에 블랙 데이터 신호를 공급하는 블랙 데이터 공급부를 포함하여 구성되는 것이다.
액정표시장치, 임펄시브(impulsive), 블랙 데이터

Description

표시장치 및 이의 구동방법{A display device and a method for driving the same}
도 1은 종래의 임펄시브 구동방식을 설명하기 위한 도면
도 2는 본 발명의 실시예에 따른 표시장치를 나타낸 도면
도 3은 도 2의 임의의 화소셀의 상세 구조를 나타낸 도면
도 4는 도 2의 임의의 화소셀의 또 다른 상세 구조를 나타낸 도면
도 5는 도 2의 제 1 및 제 2 게이트 구동회로의 상세 구성을 나타낸 도면
도 6은 도 5의 제 1 및 제 2 게이트 구동회로에 공급되는 각종 클럭펄스 및 상기 제 1 및 제 2 게이트 구동회로로부터 출력되는 스캔펄스의 타이밍도를 나타낸 도면
도 7은 도 2의 제 1 및 제 2 게이트 구동회로의 또 다른 상세 구성을 나타낸 도면
도 8은 도 7의 제 1 및 제 2 게이트 구동회로에 공급되는 각종 클럭펄스 및 상기 제 1 및 제 2 게이트 구동회로로부터 출력되는 스캔펄스의 타이밍도를 나타낸 도면
도 9는 도 2의 제 1 및 제 2 게이트 구동회로의 또 다른 상세 구성을 나타낸 도면
도 10은 본 발명의 실시예에 따른 TN 표시장치에서, 화소셀의 또 다른 구조를 나타낸 도면
도 11은 본 발명의 실시예에 따른 IPS 표시장치에서, 화소셀의 또 다른 구조를 나타낸 도면
＊도면의 주요부에 대한 부호 설명
202a, 202b : 게이트 구동회로 201 : 데이터 구동회로
255 : 블랙 데이터 공급부 PXL : 화소셀
GL_L, GL_R : 게이트 라인 DL_L, DL_R : 데이터 라인
200 : 액정패널
본 발명은 표시장치에 관한 것으로, 특히 게이트 라인의 충전시간을 충분히 확보할 수 있는 표시장치 및 이의 구동방법에 대한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display Device : 이하 LCD)는 후면이 광원에서 발생한 빛을 전면에 있는 LCD 패널의 각 화소가 일종의 광 스위치 역할을 하여 선택적으로 투과시킴으로서 화상을 표시하는 장치이다. 즉, 종래의 음극선관(CRT)은 주사되는 전자선의 세기를 조절하여 휘도를 제어하는데 반하여, LCD 는 광원에서 발생하는 빛의 세기를 제어하여 화면의 휘도를 제어한다.
기술의 발달에 따라 정지 화상을 표시하는 기술뿐만 아니라 동영상을 표시하 는 기술이 각광을 받고 있는 실정이다.
그러나 각종 디스플레이 매체로 이용되는 액정 표시 장치에서 동화상을 구현하기에는 어려운데, 그 이유는 하나의 프레임 주기보다 액정의 응답 속도가 늦기 때문에 액정에 충전된 전압, 예를 들어 화상 신호 또는 데이터 전압을 한 프레임동안 유지한 후 다음 프레임에서 새로운 전압을 인가하면, 화면상에 끌림 현상(motion blur)이 발생한다.
즉, CRT(Cathod Ray Tube)는 임펄스(Impulse) 방식으로 구동되는 반면, 액정표시장치는 홀드(Hold) 방식으로 구동되어 동영상 구현시 화면의 끌림 현상이 발생한다.
액정표시장치에서 화면의 끌림 현상을 제거하기 위하여, CRT와 같이 한 프레임의 일정 부분에는 데이터를 입력하고, 나머지 부분에는 블랙 데이터를 입력하는 임펄스시브(Impulsive) 구동 방식이 제안된 바 있다.
이하, 첨부된 도면을 참조하여 종래의 임펄시브 구동방식을 설명하면 다음과 같다.
도 1은 종래의 임펄시브 구동방식을 설명하기 위한 도면이다.
종래의 액정표시장치에 구비된 게이트 구동회로는, 도 1에 도시된 바와 같이, 스캔펄스(Vout1 내지 Voutn+5)를 순차적으로 출력하여 게이트 라인들에 차례로 공급한다.
상기 게이트 구동회로는 제 1 기간(T1)부터 제 n+3 기간(Tn+3)까지 제 1 내지 제 n+3 스캔펄스(Vout1 내지 Voutn+3)를 출력하여 제 1 내지 제 n+3 게이트 라 인에 순차적으로 출력한다. 이에 따라 상기 제 1 내지 제 n+3 게이트 라인에 접속된 화소셀들은 데이터 구동회로로부터 실 데이터 신호를 공급받아 화상을 표시한다.
이후, 제 n+4 기간(Tn+4)에 상기 게이트 구동회로는 제 1 내지 제 4 스캔펄스(Vout1 내지 Voutn+4)를 동시에 출력하여 제 1 내지 제 4 게이트 라인을 동시에 구동한다. 그러면, 이 제 1 내지 제 4 게이트 라인에 접속된 화소셀들은 데이터 구동회로로부터 블랙 데이터 신호를 공급받는다.
그러나, 이와 같은 종래의 구동방법에 따르면 게이트 라인의 충전시간이 감소할 수밖에 없다. 즉, 종래의 임펄시브 방식은 블랙 데이터 신호를 삽입하기 위한 시간을 확보하여야 하기 때문에, 각 게이트 라인의 구동 속도가 상대적으로 빨라져야 한다. 다시말하면, 각 게이트 라인의 구동 시간이 상대적으로 줄어들 수밖에 없다. 이에 따라, 게이트 라인이 충분한 전압으로 충전되기 어려워지는 문제점이 발생한다. 이는 특히 고해상도 모델의 액정표시장치일수록 더욱 심각한 문제가 된다. 즉, 고해상도 모델의 액정표시장치일수록 더 많은 게이트 라인을 갖기 때문에 더욱 짧은 게이트 라인 구동 시간을 요구하는데, 이와 같이 블랙 데이터를 삽입하게 되면 게이트 라인 구동 시간이 더욱 짧아질 수밖에 없다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 두 종의 게이트 라인과 두 종의 데이터 라인을 사용하여 동일 시간에 실 데이터 신호와 블랙 데이터 신호를 공급함으로써, 각 게이트 라인의 충전 시간을 충분히 확보할 수 있는 표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치는, 일방향으로 배열된 다수의 화소셀들; 상기 각 화소셀에 접속된 제 1 게이트 라인; 상기 제 1 게이트 라인들을 순차적으로 구동하는 제 1 게이트 구동회로; 상기 화소셀들에 공통으로 접속된 제 1 데이터 라인; 상기 제 1 게이트 라인이 구동될 때마다 상기 제 1 데이터 라인에 데이터 신호를 공급하는 제 1 데이터 드라이버; 상기 각 화소셀에 접속된 제 2 게이트 라인; 상기 화소셀들에 공통으로 접속된 제 2 데이터 라인; 상기 제 2 게이트 라인들을 순차적으로 구동하여, 상기 제 2 데이터 라인과 상기 화소셀간을 전기적으로 연결시키는 제 2 게이트 구동회로; 및, 상기 제 2 데이터 라인에 블랙 데이터 신호를 공급하는 블랙 데이터 공급부를 포함하여 구성됨을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치는, 일방향으로 배열된 다수의 화소셀들과, 상기 각 화소셀에 접속된 제 1 게이트 라인과, 상기 제 1 게이트 라인들을 순차적으로 구동하는 제 1 게이트 구동회로와, 상기 화소셀들에 공통으로 접속된 데이터 라인과, 상기 제 1 게이트 라인이 구동될 때마다 상기 데이터 라인에 데이터 신호를 공급하는 데이터 드라이버와, 상기 각 화소셀에 접속된 제 2 게이트 라인과, 상기 제 2 게이트 라인들을 순차적으로 구동하는 제 2 게이트 구동회로를 포함하며, 상기 각 화소셀이 상기 제 1 게이트 라인으로부터의 화상표시용 스캔펄스에 따라 상기 제 1 데이터 라인으로부터의 데이터 신호를 스위 칭하는 제 1 스위칭소자; 상기 제 1 스위칭소자로부터의 데이터 신호를 공급받아 화상을 표시하며, 일측이 서로 연결된 다수의 화소전극들; 상기 화소전극들에 교번하도록 위치하며, 일측이 서로 연결된 다수의 공통전극들; 상기 화소전극들과 공통전극들간에 형성되는 수평전계의 크기에 따라 광의 투과율을 조절하는 액정층; 및, 상기 제 2 게이트 라인으로부터의 블랙표시용 스캔펄스에 따라 상기 공통전극들과 상기 화소전극들간을 전기적으로 연결하여 등전위를 형성하는 제 2 스위칭소자를 포함하여 구성됨을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치는, 일방향으로 배열된 다수의 화소셀들과, 상기 각 화소셀에 접속된 제 1 게이트 라인과, 상기 제 1 게이트 라인들을 순차적으로 구동하는 제 1 게이트 구동회로와, 상기 화소셀들에 공통으로 접속된 데이터 라인과, 상기 제 1 게이트 라인이 구동될 때마다 상기 데이터 라인에 데이터 신호를 공급하는 데이터 드라이버와, 상기 각 화소셀에 접속된 제 2 게이트 라인과, 상기 제 2 게이트 라인들을 순차적으로 구동하는 제 2 게이트 구동회로를 포함하며, 상기 각 화소셀이 상기 제 1 게이트 라인으로부터의 화상표시용 스캔펄스에 따라 상기 제 1 데이터 라인으로부터의 데이터 신호를 스위칭하는 제 1 스위칭소자; 상기 제 1 스위칭소자로부터의 데이터 신호를 공급받아 화상을 표시하는 화소전극; 상기 화소전극과 대향하도록 위치한 공통전극; 상기 화소전극과 공통전극간에 형성되는 수직전계의 크기에 따라 광의 투과율을 조절하는 액정층; 및, 상기 제 2 게이트 라인으로부터의 블랙표시용 스캔펄스에 따라 상기 공통전극과 상기 화소전극간을 전기적으로 연결하여 등전위를 형성하는 제 2 스위 칭소자를 포함하여 구성되는 것이다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치의 구동방법은, 일방향으로 배열된 다수의 화소셀들과, 상기 각 화소셀에 접속된 제 1 게이트 라인과, 상기 화소셀들에 공통으로 접속된 제 1 데이터 라인과, 상기 각 화소셀에 접속된 제 2 게이트 라인과, 상기 화소셀들에 공통으로 접속된 제 2 데이터 라인을 포함하여 구성된 표시장치의 구동방법에 있어서, 상기 제 1 게이트 라인들을 차례로 구동시켜 상기 제 1 게이트 라인에 접속된 각 화소셀에 상기 제 1 데이터 라인으로부터의 데이터 신호를 차례로 공급하는 단계; 및, 상기 제 2 게이트 라인들을 차례로 구동시켜 상기 제 2 게이트 라인에 접속된 각 화소셀에 상기 제 2 데이터 라인으로부터의 블랙 데이터 신호를 차례로 공급하는 단계를 포함하여 이루어짐을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치의 구동방법은, 일방향으로 배열된 다수의 화소셀들과, 상기 각 화소셀에 접속된 제 1 게이트 라인과, 상기 화소셀들에 공통으로 접속된 데이터 라인과, 상기 각 화소셀에 접속된 제 2 게이트 라인을 포함하고, 상기 각 화소셀이 상기 제 1 게이트 라인으로부터의 화상표시용 스캔펄스에 따라 상기 데이터 라인으로부터의 데이터 신호를 스위칭하는 제 1 스위칭소자와, 상기 제 1 스위칭소자로부터의 데이터 신호를 공급받아 화상을 표시하며, 일측이 서로 연결된 다수의 화소전극들과, 상기 화소전극들에 교번하도록 위치하며, 일측이 서로 연결된 다수의 공통전극들과, 상기 화소전극들과 공통전극들간에 형성되는 수평전계의 크기에 따라 광의 투과율을 조절하는 액정 층과, 상기 제 2 게이트 라인, 상기 화소전극들 및 상기 공통전극들간에 접속된 제 2 스위칭소자를 포함하는 표시장치의 구동방법에 있어서, 상기 제 1 게이트 라인들을 차례로 구동시켜 상기 제 1 게이트 라인에 접속된 각 화소셀에 상기 데이터 라인으로부터의 데이터 신호를 차례로 공급하는 단계; 및, 상기 제 2 게이트 라인들을 차례로 구동시켜 상기 각 화소셀의 화소전극들과 상기 공통전들간에 등전위를 형성하는 단계를 포함하여 이루어짐을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 표시장치를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 표시장치는, 도 2에 도시된 바와 같이, 화상을 표시하는 액정패널(200)과, 상기 액정패널(200)을 구동하기 위한 제 1 및 제 2 게이트 구동회로(202a, 202b)와, 상기 액정패널(200)에 데이터 신호를 공급하기 위한 데이터 구동회로(201)와, 상기 액정패널(200)에 블랙 데이터 신호를 공급하기 위한 블랙 데이터 공급부(255)를 구비한다.
상기 액정패널(200)의 표시부에는 단위 화상을 표시하기 위한 다수의 화소셀(PXL)들이 매트릭스 형태로 배열되어 있으며, 이 각 화소셀(PXL)은 제 1 및 제 2 게이트 라인(GL_L, GL_R) 그리고 제 1 및 제 2 데이터 라인(DL_L, DL_R)에 각각 접속된다.
상기 제 1 게이트 라인(GL_L)은 행방향으로 배열된 화소셀(PXL)들의 상측에 배열되어 상기 행방향으로 배열된 화소셀(PXL)들에 공통으로 접속되며, 제 2 게이 트 라인(GL_R)은 행방향으로 배열된 화소셀(PXL)들의 하측에 배열되어 상기 행방향으로 배열된 화소셀(PXL)들에 공통으로 접속된다. 상기 제 1 게이트 라인(GL_L)의 수와 제 2 게이트 라인(GL_R)의 수는 동일하다.
상기 제 1 데이터 라인(DL_L)은 열방향으로 배열된 화소셀(PXL)들의 좌측에 구비되어 상기 열방향으로 배열된 화소셀(PXL)들에 공통으로 접속되며, 제 2 데이터 라인(DL_R)은 상기 열방향으로 배열된 화소셀(PXL)들의 우측에 구비되어 상기 열방향으로 배열된 화소셀(PXL)들에 공통으로 접속된다.
이 제 2 데이터 라인(DL_R)들의 일측은 서로 연결되어 있으며, 이 연결된 부분은 블랙 데이터 공급부(255)의 출력단자에 접속된다. 상기 제 1 데이터 라인(DL_L)의 수와 제 2 데이터 라인(DL_R)의 수는 동일하다.
상기 블랙 데이터 공급부(255)는 상기 제 2 데이터 라인(DL_R)들에 블랙 데이터 신호를 공급하는데, 이 블랙 데이터 신호는 일정한 크기를 갖는 신호이다. 구체적으로, 이 블랙 데이터 신호는 노멀리 화이트 모드의 TN(Twisted Nematic) 액정표시장치에서 최대 계조전압을 나타내는 전압을 의미한다.
상기 제 1 게이트 라인(GL_L)들은 제 1 게이트 구동회로(202a)로부터의 화상표시용 스캔펄스를 공급받아 순차적으로 구동된다. 즉, 상기 제 1 게이트 구동회로(202a)는 가장 상측에 위치한 제 1 게이트 라인(GL_L)부터 가장 하측에 위치한 제 1 게이트 라인(GL_L)까지 순차적으로 화상표시용 스캔펄스를 공급하여 상기 제 1 게이트 라인(GL_L)들을 차례로 구동시킨다.
이 제 1 게이트 라인(GL_L)이 구동 될 때 마다 상기 데이터 구동회로(201)는 상기 제 1 데이터 라인(DL_L)들에 실(real) 데이터 신호를 충전시킨다. 이에 따라, 임의의 제 1 게이트 라인(GL_L)이 구동될 때 이 제 1 게이트 라인(GL_L)에 접속된 화소셀(PXL)들은 자신이 접속된 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 화상을 표시한다.
상기 제 2 게이트 라인(GL_R)들은 제 2 게이트 구동회로(202b)로부터의 블랙표시용 스캔펄스를 공급받아 순차적으로 구동된다. 즉, 상기 제 2 게이트 구동회로(202b)는 가장 상측에 위치한 제 2 게이트 라인(GL_R)부터 가장 하측에 위치한 제 2 게이트 라인(GL_R)까지 순차적으로 블랙표시용 스캔펄스를 공급하여 상기 제 2 게이트 라인(GL_R)들을 차례로 구동시킨다.
이 제 2 게이트 라인(GL_R)이 구동 될 때, 상기 구동된 제 2 게이트 라인(GL_R)에 접속된 화소셀(PXL)들은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
표시장치의 사이즈를 줄이기 위해, 상기 제 1 및 제 2 게이트 구동회로(202a, 202b)는 액정패널(200)에 내장될 수 있다.
여기서, 상기 각 화소셀(PXL)의 구조를 살펴보면 다음과 같다.
도 3은 도 2의 임의의 화소셀의 상세 구조를 나타낸 도면이다.
화소셀(PXL)은, 도 3에 도시된 바와 같이, 제 1 스위칭소자(TFT1)와, 제 2 스위칭소자(TFT2)와, 화소전극(PE)과, 공통전극(도시되지 않음)과, 액정층(도시되지 않음)을 포함한다.
상기 공통전극은 상기 화소전극(PE)과 대향하도록 위치한다. 즉, 상기 표시 장치는 서로 마주보는 두 개의 기판을 갖는데, 상기 공통전극은 상부기판에 형성되며, 상기 화소전극(PE)은 하부기판에 형성된다. 상기 액정층은 상기 화소전극(PE)과 상기 공통전극 사이에 위치한다. 이 액정층은 상기 화소전극(PE)과 상기 공통전극간에 형성되는 수직전계의 크기에 따라 다른 투과율을 나타낸다.
상기 화소전극(PE)은 제 2 게이트 라인(GL_R)의 일부를 중첩하도록 형성되는데, 이에 의해 상기 화소전극(PE)과 제 2 게이트 라인(GL_R)이 중첩하는 부분에 스토리지 커패시터가 형성된다.
상기 제 1 스위칭소자(TFT1)는 제 1 게이트 라인(GL_L)으로부터의 화상표시용 스캔펄스에 응답하여 턴-온되며, 턴-온시 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 화소전극(PE)으로 공급한다. 이를 위해, 상기 제 1·스위칭소자(TFT1)의 게이트전극(GE)은 상기 제 1 게이트 라인(GL_L)에 접속되며, 소스전극(SE)은 제 1 데이터 라인(DL_L)에 접속되며, 그리고 드레인전극(DE)은 상기 화소전극(PE)에 접속된다. 여기서, 상기 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)은 반도체층(301)을 중첩하도록 형성된다.
그리고, 상기 제 2 스위칭소자(TFT2)는 제 2 게이트 라인(GL_R)으로부터의 블랙표시용 스캔펄스에 응답하여 턴-온되며, 턴-온시 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 화소전극(PE)으로 공급한다. 이를 위해, 상기 제 2 스위칭소자(TFT2)의 게이트전극(GE)은 상기 제 2 게이트 라인(GL_R)에 접속되며, 소스전극(SE)은 상기 제 2 데이터 라인(DL_R)에 접속되며, 그리고 드레인전극(DE)은 상기 화소전극(PE)에 접속된다. 여기서, 상기 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)은 반도체층(301)을 중첩하도록 형성된다.
상기 제 1 스위칭소자(TFT1)가 턴-온될 때 상기 화소전극(PE)에는 실 데이터 신호가 공급되며, 이때 상기 화소전극(PE)과 상기 공통전극간에는 상기 실 데이터 신호의 크기에 따른 수직전계가 발생된다. 이 수직전계에 따라 상기 액정층을 통과하는 광의 투과율이 변화하고, 상기 화소셀(PXL)은 상기 투과율에 따른 실 화상을 표시한다.
상기 제 2 스위칭소자(TFT2)가 턴-온될 때 상기 화소전극(PE)에는 블랙 데이터 신호가 공급되며, 이때 상기 화소전극(PE)과 상기 공통전극간에는 최대크기의 수직전계가 발생된다. 따라서, 상기 액정층의 투과율은 거의 0(zero)을 나타낸다. 이에 따라, 상기 화소셀(PXL)은 블랙 화상을 표시한다(노밀리 화이트 모드의 TN 액정표시장치).
한편, 각 화소셀(PXL)은 다음과 같은 구조를 가질 수 있다.
도 4는 도 2의 임의의 화소셀의 또 다른 상세 구조를 나타낸 도면이다.
화소셀(PXL)은, 도 4에 도시된 바와 같이, 제 1 스위칭소자(TFT1)와, 제 2 스위칭소자(TFT2)와, 다수의 화소전극(PE)들과, 다수의 공통전극(CE)들과, 액정층(도시되지 않음)을 포함한다.
상기 화소전극(PE)들과 공통전극(CE)들은 동일한 기판상에 같이 형성된다. 즉, 상기 액정표시장치는 서로 마주보는 두 개의 기판을 갖는데, 상기 공통전극(CE)들과 화소전극(PE)들은 하부기판에 같이 형성된다. 이 공통전극(CE)들과 화소전극(PE)들 사이에는 절연막이 형성되어 상기 공통전극과 화소전극(PE)간을 전기적 으로 분리시킨다.
상기 화소전극(PE)들과 상기 공통전극(CE)들은 교번적으로 위치한다. 여기서, 상기 화소전극(PE)들의 양측은 서로 전기적으로 연결되어 있으며, 그리고 상기 공통전극(CE)들의 중심부가 서로 전기적으로 연결된다.
상기 화소전극(PE)들이 연결된 부분은 제 2 게이트 라인(GL_R)의 일부를 중첩하도록 형성되는데, 이에 의해 상기 연결된 부분과 제 2 게이트 라인(GL_R)이 중첩하는 부분에 스토리지 커패시터가 형성된다.
상기 제 1 스위칭소자(TFT1)는 제 1 게이트 라인(GL_L)으로부터의 화상표시용 스캔펄스에 응답하여 턴-온되며, 턴-온시 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 화소전극(PE)으로 공급한다. 이를 위해, 상기 제 1·스위칭소자(TFT1)의 게이트전극(GE)은 상기 제 1 게이트 라인(GL_L)에 접속되며, 소스전극(SE)은 제 1 데이터 라인(DL_L)에 접속되며, 그리고 드레인전극(DE)은 상기 화소전극(PE)들간의 연결부분에 접속된다. 여기서, 상기 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)은 반도체층(301)을 중첩하도록 형성된다.
그리고, 상기 제 2 스위칭소자(TFT2)는 제 2 게이트 라인(GL_R)으로부터의 블랙표시용 스캔펄스에 응답하여 턴-온되며, 턴-온시 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 화소전극(PE)으로 공급한다. 이를 위해, 상기 제 2 스위칭소자(TFT2)의 게이트전극(GE)은 상기 제 2 게이트 라인(GL_R)에 접속되며, 소스전극(SE)은 상기 제 2 데이터 라인(DL_R)에 접속되며, 그리고 드레인전극(DE)은 상기 화소전극(PE)의 연결부분에 접속된다. 여기서, 상기 게이트전극(GE), 소스전 극(SE), 및 드레인전극(DE)은 반도체층(301)을 중첩하도록 형성된다.
상기 제 1 스위칭소자(TFT1)가 턴-온될 때 상기 화소전극(PE)들에는 실 데이터 신호가 공급되며, 이때 상기 화소전극(PE)들과 상기 공통전극(CE)들간에는 상기 실 데이터 신호의 크기에 따른 수평전계가 발생된다. 이 수평전계에 따라 상기 액정층을 통과하는 광의 투과율이 변화하고, 상기 화소셀(PXL)은 상기 투과율에 따른 실 화상을 표시한다.
상기 제 2 스위칭소자(TFT2)가 턴-온될 때 상기 화소전극(PE)에는 블랙 데이터 신호가 공급되며, 이때 상기 화소전극(PE)들과 상기 공통전극(CE)들간에는 최소크기의 수평전계가 발생된다. 즉, 상기 화소전극(PE)들에 인가된 전압크기와 상기 공통전극(CE)들간에 인가된 전압 크기가 동일한 크기를 나타내어 상기 수평전계는 발생하지 않는다. 따라서, 상기 액정층의 투과율은 거의 0(zero)을 나타낸다. 이에 따라, 상기 화소셀(PXL)은 블랙 화상을 표시한다(노밀리 블랙 모드의 IPS(In-Plain Switching 액정표시장치).
이와 같은 구조의 화소셀(PXL)을 갖는 액정표시장치에서, 서로 대응되는 제 1 게이트 라인(GL_L)과 제 2 게이트 라인(GL_R), 즉 k 번째 제 1 게이트 라인(GL_L)과 k 번째 제 2 게이트 라인(GL_R)은 서로 다른 시기에 구동되므로, 각 화소셀(PXL)들은 한번은 실 화상을 표시하고 이후 블랙 화상을 표시하게 된다. 구체적으로, 상기 각 화소셀(PXL)들은 실 화상과 블랙 화상을 교번하여 표시하게 된다.
이러한 동작을 위해 한 프레임을 기준으로 하여 상기 제 1 게이트 구동회로(202a)는 상기 제 2 게이트 구동회로(202b)보다 먼저 동작한다. 즉, 상기 제 1 게 이트 라인(GL_L)의 수와 제 2 게이트 라인(GL_R)의 수가 동일하게 n개라고 가정하였을 때, 상기 제 1 게이트 구동회로(202a)가 먼저 첫 번째 제 1 게이트 라인(GL_L), 두 번째 제 1 게이트 라인(GL_L), 세 번째 제 1 게이트 라인(GL_L), ..., p 번째 제 1 게이트 라인(GL_L)(p는 n보다 작은 자연수), p+1 번째 제 1 게이트 라인(GL_L), p+2 번째 제 1 게이트 라인(GL_L), ..., n 번째 제 1 게이트 라인(GL_L)을 구동한다.
이때, 상기 제 2 게이트 구동회로(202b)는 상기 제 1 게이트 라인(GL_L)들 중 어느 하나(첫 번째 제 1 게이트 라인(GL_L)은 제외)가 구동되는 시점에 맞추어 첫 번째 제 2 게이트 라인(GL_R)을 구동하기 시작한다.
일예로서, 상기 제 2 게이트 구동회로(202b)는 상기 p 번째 제 1 게이트 라인(GL_L)이 구동되는 타이밍에 맞추어 첫 번째 제 2 게이트 라인(GL_R)을 구동하기 시작한다. 이에 따라, 상기 p 번째 제 1 게이트 라인(GL_L)과 상기 첫 번째 제 2 게이트 라인(GL_R)은 동시에 구동된다. 따라서, 상기 p 번째 제 1 게이트 라인(GL_L)에 접속된 화소셀(PXL)들이 실 데이터 신호를 공급받을 때, 상기 첫 번째 제 2 게이트 라인(GL_R)에 접속된 화소셀(PXL)들(이 화소셀(PXL)들은 실 데이터 신호를 공급받아 실 화상을 표시하고 있는 상태임)은 블랙 화상을 표시하게 된다.
즉, 상기 p 번째 제 1 게이트 라인(GL_L)을 기준 게이트 라인이라고 하면, 상기 제 2 게이트 구동회로(202b)는 상기 기준 게이트 라인이 구동되는 시점에 맞추어 상기 제 2 게이트 라인(GL_R)들을 순차적으로 구동하기 시작한다.
결국, 상기 기준 게이트 라인이 구동되는 시점부터 상기 기준 게이트 라인의 상측에 위치한 화소셀(PXL)들은 블랙 화상을 표시하기 시작하고, 상기 기준 게이트 라인의 하측에 위치한 화소셀(PXL)들은 실 화상을 표시하기 시작한다. 다시말하면, 상기 기준 게이트 라인이 구동되는 시점부터 상기 기준 게이트 라인의 상측에 위치한 화소셀(PXL)과 상기 기준 게이트 라인의 하측에 위치한 화소셀(PXL)들이 동시에 구동되기 시작한다.
이에 따라, 기준 게이트 라인(즉, p 번째 제 1 게이트 라인(GL_L))과 첫 번째 제 2 게이트 라인(GL_R)이 동시에 구동되고, 이후 p+1 번째 제 1 게이트 라인(GL_L)과 두 번째 제 2 게이트 라인(GL_R)이 동시에 구동되고, 이후 p+2 번째 제 1 게이트 라인(GL_L)과 세 번째 제 2 게이트 라인(GL_R)이 동시에 구동된다. 즉, k 번째 제 1 게이트 라인(GL_L)과 k-p+1 번째 제 2 게이트 라인(GL_R)이 동시에 구동된다(k는 p보다 크고 n보다 작은 자연수).
다른 방법으로, 기준 게이트 라인으로부터 몇 개의 제 1 게이트 라인(GL_L)을 순차적으로 구동하고, 이 제 1 게이트 라인(GL_L)들이 구동되는 기간내에 이 구동된 제 1 게이트 라인(GL_L)의 수에 상응하는 제 2 게이트 라인(GL_R)들을 동시에 구동할 수 도 있다.
즉, 상기 제 1 게이트 구동회로(202a)가 제 p 기간에 상기 기준 게이트 라인(즉, p 번째 제 1 게이트 라인(GL_L))을 구동하고, 이후 제 p+1 기간에 p+1 번째 게이트 라인을 구동한다고 하면, 상기 제 2 게이트 구동회로(202b)는 상기 제 p 기간에 첫 번째 제 2 게이트 라인(GL_R)과 두 번째 제 2 게이트 라인(GL_R)을 동시에 구동한다. 이때, 상기 제 2 게이트 구동회로(202b)는 상기 p+1 기간에는 동작하지 않는다.
즉, 상기 제 1 게이트 구동회로(202a)는 각 기간마다 해당 제 1 게이트 라인(GL_L)을 구동하고, 상기 제 2 게이트 구동회로(202b)는 제 p+2i 기간에만 동작하고 제 p+(2i+1) 기간에는 동작하지 않는다(i는 0을 포함한 자연수). 이때, 상기 제 2 게이트 구동회로(202b)는 제 p+2i 기간에 상기 i의 배수에 해당하는 수만큼의 제 2 게이트 라인(GL_R)들을 동시에 구동하게 된다. 여기서, i의 배수는 2이므로, 상기 제 2 게이트 구동회로(202b)는 2개의 제 2 게이트 라인(GL_R)들을 동시에 구동한다.
또 다른 방법으로, 상기 제 2 게이트 구동회로(202b)가 제 p+(2i+1) 기간에 상기 i의 배수에 해당하는 수만큼의 제 2 게이트 라인(GL_R)들을 동시에 구동하도록 하고, 제 p+2i 기간에는 동작하지 않도록 할 수도 있다.
이와 같은 구동을 위해, 상기 제 1 및 제 2 게이트 구동회로(202a, 202b)는 다음과 같은 구조를 가질 수 있다.
도 5는 도 2의 제 1 및 제 2 게이트 구동회로의 상세 구성을 나타낸 도면이고, 도 6은 도 5의 제 1 및 제 2 게이트 구동회로에 공급되는 각종 클럭펄스 및 상기 제 1 및 제 2 게이트 구동회로로부터 출력되는 스캔펄스의 타이밍도를 나타낸 도면이다.
여기서, 모든 화소셀(PXL)의 구동이 동일하므로 임의의 하나의 화소열을 따라 배열된 화소셀(PXL)들의 동작을 대표적으로 설명하기로 한다.
먼저, 제 1 게이트 구동회로(202a)를 설명하면 다음과 같다.
제 1 게이트 구동회로(202a)는 서로 종속적으로 연결된 n개의 스테이지들(ST1_L 내지 STn_L) 및 하나의 더미 스테이지(STn+1_L)로 구성된다. 여기서, 각 스테이지들(ST1_L 내지 STn+1_L)은 한 프레임에 하나씩의 스캔펄스(Vout1_L 내지 Voutn+1_L)를 출력하며, 이때 상기 제 1 스테이지(ST1_L)부터 더미 스테이지(STn_L)까지 차례로 스캔펄스(Vout1_L 내지 Voutn+1_L)를 출력한다. 이때, 상기 더미 스테이지(STn+1_L)를 제외한 나머지 스테이지들(ST1_L 내지 STn_L)로부터 출력된 스캔펄스들(Vout1_L 내지 Voutn_L)은 상기 액정패널(200)의 제 1 게이트 라인(GL1_L 내지 GLn_L)들에 순차적으로 공급되어, 상기 제 1 게이트 라인(GL1_L 내지 GLn_L)들을 순차적으로 스캐닝하게 된다.
이와 같이 구성된 제 1 게이트 구동회로(202a)의 전체 스테이지(ST1_L 내지 STn+1_L)는 고전위 전압원(VDD) 및 저전위 전압원(VSS)과, 그리고 서로 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 한 개의 클럭펄스를 인가받는다. 여기서, 상기 고전위 전압원(VDD)은 정극성의 전압원을 의미하며, 상기 저전위 전압원(VSS)은 접지전압을 의미한다.
여기서, 상기 각 스테이지(ST1_L 내지 STn+1_L)는 1종류의 클럭펄스, 또는 서로 다른 위상차를 갖는 2개 이상의 클럭펄스들 중 몇 개를 공급받을 수도 있다.
한편, 상기 스테이지들(ST1_L 내지 STn+1_L) 중 가장 상측에 위치한 제 1 스테이지(ST1_L)는, 상기 고전위 전압원(VDD), 저전위 전압원(VSS), 및 상기 두 개의 클럭펄스 외에도 제 1 스타트 펄스(Vst1)를 공급받는다.
이와 같이 구성된 제 1 게이트 구동회로(202a)의 동작을 상세히 설명하면 다 음과 같다.
먼저, 타이밍 콘트롤러(도시되지 않음)로부터의 제 1 스타트 펄스(Vst1)가 제 1 스테이지(ST1_L)에 공급되면, 상기 제 1 스테이지(ST1_L)는 상기 제 1 스타트 펄스(Vst1)에 응답하여 인에이블된다.
이어서, 상기 인에이블된 제 1 스테이지(ST1_L)는 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 1 스캔펄스(Vout1_L)를 출력하고, 이를 첫 번째 제 1 게이트 라인(GL1_L)에 공급한다. 그러면, 상기 첫 번째 제 1 게이트 라인(GL1_L)에 접속된 제 1 화소셀(PXL1)이 구동된다. 즉, 상기 제 1 화소셀(PXL1)에 구비된 제 1 스위칭소자(TFT1)가 턴-온된다. 그러면, 상기 제 1 화소셀(PXL1)은 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 실 화상을 표시한다.
여기서, 상기 제 1 스테이지(ST1_L)로부터 출력된 제 1 스캔펄스(Vout1_L)는 제 2 스테이지(ST2_L)에도 공급되어 상기 제 2 스테이지(ST2_L)를 인에이블시킨다. 이 인에이블된 제 2 스테이지(ST2_L)는 타이밍 콘트롤러로부터의 제 2 클럭펄스(CLK2)를 입력받아 제 2 스캔펄스(Vout2_R)를 출력하고, 이를 두 번째 제 1 게이트 라인(GL2_L)에 공급한다. 그러면, 상기 두 번째 제 1 게이트 라인(GL2_L)에 접속된 제 2 화소셀(PXL2)이 구동된다. 즉, 상기 제 2 화소셀(PXL2)에 구비된 제 1 스위칭소자(TFT1)가 턴-온된다. 그러면, 상기 제 2 화소셀(PXL2)은 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 실 화상을 표시한다.
여기서, 상기 제 2 스테이지(ST2_L)로부터 출력된 제 2 스캔펄스(Vout2_L)는 제 3 스테이지(ST3_L)에도 공급되어 상기 제 3 스테이지(ST3_L)를 인에이블시킨다. 이 인에이블된 제 3 스테이지(ST3_L)는 타이밍 콘트롤러로부터의 제 3 클럭펄스(CLK3)를 입력받아 제 3 스캔펄스(Vout3_L)를 출력하고, 이를 세 번째 제 1 게이트 라인(GL3_L)에 공급한다. 그러면, 상기 세 번째 제 1 게이트 라인(GL3_L)에 접속된 제 3 화소셀(PXL3)이 구동된다. 즉, 상기 제 3 화소셀(PXL3)에 구비된 제 1 스위칭소자(TFT1)가 턴-온된다. 그러면, 상기 제 3 화소셀(PXL3)은 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 실 화상을 표시한다.
또한, 상기 제 2 스테이지(ST2_L)로부터 출력된 제 2 스캔펄스(Vout2_L)는 상기 제 1 스테이지(ST1_L)에도 공급되어 상기 제 1 스테이지(ST1_L)를 디스에이블시킨다. 이 디스에이블된 제 1 스테이지(ST1_L)는 저전위 전압원(VSS)을 첫 번째 제 1 게이트 라인(GL1_L)에 공급하여 상기 첫 번째 제 1 게이트 라인(GL1_L)을 비활성화시킨다. 이에 따라, 상기 첫 번째 제 1 게이트 라인(GL1_L)에 접속된 제 1 화소셀(PXL1)은 실 화상을 유지한다.
즉, h 번째 스테이지(h는 자연수)는 h-1 번째 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, h+1 번째 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
이와 같은 방식으로, 나머지 제 4 내지 제 n 스테이지(ST4_L 내지 STn_L)까지 순차적으로 제 4 내지 제 n 스캔펄스(Vout4_L 내지 Voutn_L)를 출력하여 해당 제 1 게이트 라인에 순차적으로 인가한다. 결국, 제 1 게이트 라인(GL1_L 내지 GLn_L)들은 상기 순차적으로 출력되는 제 1 내지 제 n 스캔펄스(Vout1_L 내지 Voutn_L)에 의해 차례로 스캐닝된다.
이어서, 제 2 게이트 구동회로(202b)를 상세히 설명하면 다음과 같다.
제 2 게이트 구동회로(202b)는 서로 종속적으로 연결된 n개의 스테이지들(ST1_R 내지 STn_R) 및 하나의 더미 스테이지(STn+1_R)로 구성된다. 여기서, 각 스테이지들(ST1_R 내지 STn+1_R)은 한 프레임에 하나씩의 스캔펄스(Vout1_R 내지 Voutn+1_R)를 출력하며, 이때 상기 제 1 스테이지(ST1_R)부터 더미 스테이지(STn+1_R)까지 차례로 스캔펄스(Vout1_R 내지 Voutn+1_R)를 출력한다. 이때, 상기 더미 스테이지(STn+1_R)를 제외한 상기 스테이지들(ST1_R 내지 STn_R)로부터 출력된 스캔펄스들(Vout1_R 내지 Voutn_R)은 상기 액정패널(200)(도시되지 않음)의 제 2 게이트 라인(GL_R)들에 순차적으로 공급되어, 상기 제 2 게이트 라인(GL1_R 내지 GLn_R)들을 순차적으로 스캐닝하게 된다.
이와 같이 구성된 제 2 게이트 구동회로(202b)의 전체 스테이지(ST1_R 내지 STn+1_R)는 고전위 전압원(VDD) 및 저전위 전압원(VSS)과, 그리고 서로 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 한 개의 클럭펄스를 인가받는다. 여기서, 상기 고전위 전압원(VDD)은 정극성의 전압원을 의미하며, 상기 저전위 전압원(VSS)은 접지전압을 의미한다.
여기서, 상기 각 스테이지(ST1_R 내지 STn+1_R)는 1종류의 클럭펄스, 또는 서로 다른 위상차를 갖는 2개 이상의 클럭펄스들 중 몇 개를 공급받을 수도 있다.
한편, 상기 스테이지들(ST1_R 내지 STn+1_R) 중 가장 상측에 위치한 제 1 스테이지(ST1_R)는, 상기 고전위 전압원(VDD), 저전위 전압원(VSS), 및 상기 두 개의 클럭펄스 외에도 제 2 스타트 펄스(Vst2)를 공급받는다.
이와 같이 구성된 제 2 게이트 구동회로(202b)의 동작을 상세히 설명하면 다음과 같다.
먼저, 타이밍 콘트롤러(도시되지 않음)로부터의 제 2 스타트 펄스(Vst2)가 제 1 스테이지(ST1_R)에 공급되면, 상기 제 1 스테이지(ST1_R)는 상기 제 2 스타트 펄스(Vst2)에 응답하여 인에이블된다.
이어서, 상기 인에이블된 제 1 스테이지(ST1_R)는 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 1 스캔펄스(Vout1_R)를 출력하고, 이를 첫 번째 제 2 게이트 라인(GL1_R)에 공급한다. 그러면, 상기 첫 번째 제 2 게이트 라인(GL1_R)에 접속된 제 1 화소셀(PXL1)이 구동된다. 즉, 상기 제 1 화소셀(PXL1)에 구비된 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 상기 제 1 화소셀(PXL1)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
여기서, 상기 제 1 스테이지(ST1_R)로부터 출력된 제 1 스캔펄스(Vout1_R)는 제 2 스테이지(ST2_R)에도 공급되어 상기 제 2 스테이지(ST2_R)를 인에이블시킨다. 이 인에이블된 제 2 스테이지(ST2_R)는 타이밍 콘트롤러로부터의 제 2 클럭펄스(CLK2)를 입력받아 제 2 스캔펄스(Vout2_R)를 출력하고, 이를 두 번째 제 2 게이트 라인(GL2_R)에 공급한다. 그러면, 상기 두 번째 제 2 게이트 라인(GL2_R)에 접속된 제 2 화소셀(PXL2)이 구동된다. 즉, 상기 제 2 화소셀(PXL2)에 구비된 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 상기 제 2 화소셀(PXL2)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
여기서, 상기 제 2 스테이지(ST2_R)로부터 출력된 제 2 스캔펄스(Vout2_R)는 제 3 스테이지(ST3_R)에도 공급되어 상기 제 3 스테이지(ST3_R)를 인에이블시킨다. 이 인에이블된 제 3 스테이지(ST3_R)는 타이밍 콘트롤러로부터의 제 3 클럭펄스(CLK3)를 입력받아 제 3 스캔펄스(Vout3_R)를 출력하고, 이를 세 번째 제 2 게이트 라인(GL3_R)에 공급한다. 그러면, 상기 세 번째 제 2 게이트 라인(GL3_R)에 접속된 제 3 화소셀(PXL3)이 구동된다. 즉, 상기 제 3 화소셀(PXL3)에 구비된 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 상기 제 3 화소셀(PXL3)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
또한, 상기 제 2 스테이지(ST2_R)로부터 출력된 제 2 스캔펄스(Vout2_R)는 상기 제 1 스테이지(ST1_R)에도 공급되어 상기 제 1 스테이지(ST1_R)를 디스에이블시킨다. 이 디스에이블된 제 1 스테이지(ST1_R)는 저전위 전압원(VSS)을 첫 번째 제 2 게이트 라인(GL1_R)에 공급하여 상기 첫 번째 제 2 게이트 라인(GL1_R)을 비활성화시킨다. 이에 따라, 상기 첫 번째 제 2 게이트 라인(GL1_R)에 접속된 제 1 화소셀(PXL1)은 블랙 화상을 유지한다.
즉, h 번째 스테이지(h는 자연수)는 h-1 번째 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, h+1 번째 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
이와 같은 방식으로, 나머지 제 4 내지 제 n 스테이지(ST4_R 내지 STn_R)까지 순차적으로 제 4 내지 제 n 스캔펄스(Vout4_R 내지 Voutn_R)를 출력하여 상기 해당 제 2 게이트 라인(GL1_R 내지 GLn_R)들에 순차적으로 인가한다. 결국, 각 제 2 게이트 라인(GL1_R 내지 GLn_R)은 상기 순차적으로 출력되는 제 1 내지 제 n 스캔펄스(Vout1_R 내지 Voutn_R)에 의해 차례로 스캐닝된다.
여기서, 도 6에 도시된 바와 같이, 상기 제 1 스타트 펄스(Vst1)와 제 2 스타트 펄스(Vst2)는 한 프레임에 한번 출력되는데, 이때 상기 제 1 스타트 펄스(Vst1)와 제 2 스타트 펄스(Vst2)는 그 출력 시점이 서로 다르다. 즉, 상기 제 1 스타트 펄스(Vst1)가 제 2 스타트 펄스(Vst2)보다 먼저 출력된다. 이에 따라, 상기 제 1 게이트 구동회로(202a)가 제 2 게이트 구동회로(202b)보다 먼저 동작한다.
예를들어, 도 6에 도시된 바와 같이, 제 1 스타트 펄스(Vst1)가 시작 기간(T0)에 출력되고, 상기 제 2 스타트 펄스(Vst2)가 제 12 기간(T12)에 출력된다고 한다면, 상기 제 1 게이트 구동회로(202a)는 상기 시작 기간(T0)에 인에이블되고, 상기 제 2 게이트 구동회로(202b)는 제 12 기간(T12)에 인에이블된다.
다시말하면, 상기 시작 기간(T0)에 상기 제 1 게이트 구동회로(202a)에 구비된 제 1 스테이지(ST1_L)가 인에이블되고, 상기 제 12 기간(T12)에 상기 제 2 게이트 구동회로(202b)에 구비된 제 1 스테이지(ST1_R)가 인에이블된다.
이에 따라, 제 1 기간(T1)부터 제 13 기간(T13)까지 상기 제 1 게이트 구동회로(202a)에 구비된 제 1 스테이지(ST1_L)부터 제 13 스테이지(ST13_L)까지 차례로 스캔펄스를 출력하여 첫 번째 제 1 게이트 라인(GL_L)부터 열세 번째 제 1 게이트 라인(GL_L)까지 순차적으로 구동한다.
이 열세 번째 제 1 게이트 라인(GL13_L)은 상술한 기준 게이트 라인으로서, 이 열세 번째 제 1 게이트 라인(GL13_L)이 구동되는 시점에 첫 번째 제 2 게이트 라인(GL1_R)이 구동된다. 즉, 상기 제 13 기간(T13)에 상기 열세 번째 제 1 게이트 라인(GL13_L)과 첫 번째 제 2 게이트 라인(GL1_R)이 동시에 구동된다. 구체적으로, 상기 제 13 기간(T13)에 상기 제 1 게이트 구동회로(202a)의 제 13 스테이지(ST13_L)가 제 13 스캔펄스(Vout13_L)를 출력하여 열세 번째 제 1 게이트 라인(GL13_L)에 공급하고, 상기 제 13 기간(T13)에 상기 제 2 게이트 구동회로(202b)의 제 1 스테이지(ST1_R)가 제 1 스캔펄스(Vout1_R)를 출력하여 첫 번째 제 2 게이트 라인(GL1_R)에 공급한다.
이에 따라 상기 제 13 기간(T13)에, 상기 열세 번째 제 1 게이트 라인(GL13_L)에 접속된 제 13 화소셀(PXL13)은 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 실 화상을 표시하고, 상기 첫 번째 제 2 게이트 라인(GL1_R)에 접속된 제 1 화소셀(PXL1)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
제 13 기간(T13) 이후부터는 상기 기준 게이트 라인(즉, 열세 번째 제 1 게이트 라인(GL13_L))의 상측에 위치한 화소셀들은 블랙 화상을 표시하고, 상기 기준 게이트 라인의 하측에 위치한 화소셀들은 실 화상을 표시하기 시작한다.
즉, 제 14 기간(T14)에는 열네 번째 제 1 게이트 라인(GL14_L)에 접속된 제 14 화소셀(PXL14)이 실 화상을 표시하고, 두 번째 제 1 게이트 라인(GL2_L)에 접속된 제 2 화소셀(PXL2)이 블랙 화상을 표시한다.
이후 기간이 지남에 따라, 상기 기준 게이트 라인의 하측에 위치한 화소셀들도 모두 블랙 화상을 표시하며, 이때 상기 기준 게이트 라인의 상측에 위치한 화소 셀들이 첫 번째 제 1 게이트 라인(GL1_L)에 접속된 화소셀(PXL1)부터 차례대로 실 화상을 표시하게 된다. 즉, 이러한 과정이 순환적으로 반복된다.
한편, 상술한 바와 같이, 상기 제 2 게이트 구동회로(202b)는 두 개 이상의 제 2 게이트 라인들을 동시에 구동할 수도 있다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
도 7은 도 2의 제 1 및 제 2 게이트 구동회로의 또 다른 상세 구성을 나타낸 도면이고, 도 8은 도 7의 제 1 및 제 2 게이트 구동회로에 공급되는 각종 클럭펄스 및 상기 제 1 및 제 2 게이트 구동회로로부터 출력되는 스캔펄스의 타이밍도를 나타낸 도면이다.
제 1 게이트 구동회로(202a)의 구조 및 동작은 도 6을 참조하여 설명한 바와 동일하므로, 이에 대한 설명은 생략한다.
제 2 게이트 구동회로(202b)는, 도 7에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST1_R 내지 STn_R) 및 하나의 더미 스테이지(STn+1_R)로 구성된다. 이때, 상기 제 2 게이트 구동회로(202b)는 제 2 게이트 라인(GL1_R 내지 GLn_R)들을 다수의 라인그룹(lg1 내지 lg(n/2))으로 나누어 구동하며, 이를 위해 상기 제 2 게이트 구동회로(202b)는 상기 스테이지(ST1_R 내지 STn_R)들을 다수의 스테이지그룹(sg1 내지 sg(n/2))으로 나누어 구동시킨다.
즉, 각 라인그룹(lg1 내지 lg(n/2))은 다수의 제 2 게이트 라인들을 포함하며, 상기 각 스테이지그룹(sg1 내지 sg(n/2))은 다수의 스테이지들을 포함한다.
상기 라인그룹(lg1 내지 lg(n/2))의 수와 상기 스테이지그룹(sg1 내지 sg(n/2))의 수는 서로 동일하며, 임의의 라인그룹에 포함된 제 2 게이트 라인들의 수와, 이에 대응하는 스테이지그룹에 포함된 스테이지의 수는 동일하다.
본 발명에 구비된 제 2 게이트 구동회로(202b)는 적어도 두 개 이상의 제 2 게이트 라인을 구동할 수 있는데, 설명의 편의상 여기서는 두 개의 제 2 게이트 라인들을 동시에 구동하는 것을 예로 들어 설명하기로 한다.
이와 같은 경우, 각 라인그룹(lg1 내지 lg(n/2))은 두 개의 제 2 게이트 라인을 포함하며, 각 스테이지그룹(sg1 내지 sg(n/2))은 두 개의 스테이지를 포함한다. 즉, f개(f는 자연수)의 제 2 게이트 라인(GL_R)들을 동시에 구동하기 위해서 각 라인그룹(lg1 내지 lg(n/2))은 f개의 제 2 게이트 라인들을 포함하며, 각 스테이지그룹(sg1 내지 sg(n/2))은 f개의 스테이지들을 포함한다.
여기서, 상기 동일 라인그룹내에 포함된 제 2 게이트 라인들의 일측은 서로 연결되어 있다.
그리고 이 연결된 부분은 대응되는 스테이지그룹내의 스테이지들 중 어느 하나에만 접속된다. 구체적으로, 도 7에 도시된 바와 같이, 각 스테이지그룹내(sg1 내지 sg(n/2))의 상측에 위치한 스테이지(ST1_R, ST3_R, ..., STn-1_R)가 상기 제 2 게이트 라인들간의 연결부분에 접속된다.
다른 방법으로, 상기 각 스테이지그룹(sg1 내지 sg(n/2))내의 하측에 위치한 스테이지(ST2_R, ST4_R, ..., STn_R)가 상기 제 2 게이트 라인들간의 연결부분에 접속되어도 무방하다.
이와 같이 구성된 제 2 게이트 구동회로(202b)의 동작을 설명하면 다음과 같 다.
먼저, 타이밍 콘트롤러(도시되지 않음)로부터의 제 2 스타트 펄스(Vst2)가 제 1 스테이지(ST1_R)에 공급되면, 상기 제 1 스테이지(ST1_R)는 상기 제 2 스타트 펄스(Vst2)에 응답하여 인에이블된다.
이어서, 상기 인에이블된 제 1 스테이지(ST1_R)는 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 1 스캔펄스(Vout1_R)를 출력하고, 이를 첫 번째 제 2 게이트 라인(GL1_R) 및 두 번째 제 2 게이트 라인(GL2_R)에 공급한다. 그러면, 상기 첫 번째 제 2 게이트 라인(GL1_R)에 접속된 제 1 화소셀(PXL1) 및 두 번째 제 2 게이트 라인(GL2_R)에 접속된 제 2 화소셀(PXL2)이 동시에 구동된다. 즉, 상기 제 1 화소셀(PXL1)에 구비된 제 2 스위칭소자(TFT2) 및 제 2 화소셀(PXL2)에 구비된 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 상기 제 1 화소셀(PXL1) 및 제 2 화소셀(PXL2)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 한다.
여기서, 상기 제 1 스테이지(ST1_R)로부터 출력된 제 1 스캔펄스(Vout1_R)는 제 2 스테이지(ST2_R)에도 공급되어 상기 제 2 스테이지(ST2_R)를 인에이블시킨다. 이 인에이블된 제 2 스테이지(ST2_R)는 타이밍 콘트롤러로부터의 제 2 클럭펄스(CLK2)를 입력받아 제 2 스캔펄스(Vout2_R)를 출력한다. 이때, 상기 제 2 스테이지(ST2_R)로부터 출력된 제 2 스캔펄스(Vout2_R)는 어떤 게이트 라인에도 공급되지 않으며, 단지 제 1 스테이지(ST1_R)에 공급되어 상기 제 1 스테이지(ST1_R)를 디스에이블시킨다.
여기서, 상기 제 2 스테이지로(ST2_R)부터 출력된 제 2 스캔펄스(Vout2_R)는 제 3 스테이지(ST3_R)에도 공급되어 상기 제 3 스테이지(ST3_R)를 인에이블시킨다. 이 인에이블된 제 3 스테이지(ST3_R)는 타이밍 콘트롤러로부터의 제 3 클럭펄스(CLK3)를 입력받아 제 3 스캔펄스(Vout3_R)를 출력하고, 이를 세 번째 제 2 게이트 라인(GL3_R) 및 네 번째 제 2 게이트 라인(GL4_R)에 공급한다. 그러면, 상기 세 번째 제 2 게이트 라인(GL3_R)에 접속된 제 3 화소셀(PXL3) 및 네 번째 제 2 게이트 라인(GL4_R)에 접속된 제 4 화소셀(PXL4)이 동시에 구동된다. 즉, 상기 제 3 화소셀(PXL3)에 구비된 제 2 스위칭소자(TFT2) 및 제 4 화소셀(PXL4)에 구비된 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 상기 제 3 화소셀(PXL3) 및 제 4 화소셀(PXL4)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
이와 같은 방식으로, 나머지 각 기수번째 스테이지가(ST1_R, ST3_R, ..., STn-1_R) 순차적으로 스캔펄스(Vout1_R, Vout3_R, ..., Voutn-1_R)를 출력하여 상기 두 개씩의 제 2 게이트 라인에 동시에 인가한다. 결국, 두 개씩의 제 2 게이트 라인은 동시에 출력되는 스캔펄스에 의해 동시에 스캐닝된다.
여기서, 도 8에 도시된 바와 같이, 상기 제 1 스타트 펄스(Vst1)와 제 2 스타트 펄스(Vst2)는 한 프레임에 한번 출력되는데, 이때 상기 제 1 스타트 펄스(Vst1)와 제 2 스타트 펄스(Vst2)는 그 출력 시점이 서로 다르다. 즉, 상기 제 1 스타트 펄스(Vst1)가 제 2 스타트 펄스(Vst2)보다 먼저 출력된다. 이에 따라, 상기 제 1 게이트 구동회로(202a)가 제 2 게이트 구동회로(202b)보다 먼저 동작한다.
예를들어, 도 8에 도시된 바와 같이, 제 1 스타트 펄스(Vst1)가 시작 기간(T0)에 출력되고, 상기 제 2 스타트 펄스(Vst2)가 제 12 기간(T12)에 출력된다고 한다면, 상기 제 1 게이트 구동회로(202a)는 상기 시작 기간(T0)에 인에이블되고, 상기 제 2 게이트 구동회로(202b)는 제 12 기간(T12)에 인에이블된다.
다시말하면, 상기 시작 기간(T0)에 상기 제 1 게이트 구동회로(202a)에 구비된 제 1 스테이지(ST1_L)가 인에이블되고, 상기 제 12 기간(T12)에 상기 제 2 게이트 구동회로(202b)에 구비된 제 1 스테이지(ST1_R)가 인에이블된다.
이에 따라, 제 1 기간(T1)부터 제 13 기간(T13)까지 상기 제 1 게이트 구동회로(202a)에 구비된 제 1 스테이지(ST1_L)부터 제 13 스테이지(ST13_L)까지가 차례로 스캔펄스(Vout1_L 내지 Vout13_L)를 출력하여 첫 번째 제 1 게이트 라인(GL1_L)부터 열세 번째 제 1 게이트 라인(GL13_L)까지 순차적으로 구동한다.
이 열세 번째 제 1 게이트 라인(GL13_L)은 상술한 기준 게이트 라인으로서, 이 열세 번째 제 1 게이트 라인(GL13_L)이 구동되는 시점에 첫 번째 제 2 게이트 라인(GL1_R) 및 두 번째 제 2 게이트 라인(GL2_R)이 구동된다. 즉, 상기 제 13 기간(T13)에 상기 열세 번째 제 1 게이트 라인(GL13_L)과, 첫 번째 제 2 게이트 라인(GL1_R)과, 그리고 두 번째 제 2 게이트 라인(GL2_R)이 동시에 구동된다. 구체적으로, 상기 제 13 기간(T13)에 상기 제 1 게이트 구동회로(202a)의 제 13 스테이지(ST13_L)가 제 13 스캔펄스(Vout13_L)를 출력하여 열세 번째 제 1 게이트 라인(GL13_L)에 공급하고, 상기 제 13 기간(T13)에 상기 제 2 게이트 구동회로(202b)의 제 1 스테이지(ST1_R)가 제 1 스캔펄스(Vout1_R)를 출력하여 첫 번째 제 2 게이트 라인(GL1_R) 및 두 번째 제 2 게이트 라인(GL2_R)에 공급한다.
이에 따라 상기 제 13 기간(T13)에, 상기 열세 번째 제 1 게이트 라인(GL13_L)에 접속된 제 13 화소셀(PXL13)은 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 실 화상을 표시하고, 상기 첫 번째 제 2 게이트 라인(GL1_R)에 접속된 제 1 화소셀(PXL1)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
이어서, 제 14 기간(T14)에, 제 1 게이트 구동회로(202a)에 구비된 제 14 스테이지(ST14_L)가 제 14 스캔펄스(Vout14_L)를 출력하여 열네 번째 제 1 게이트 라인(GL14_L)에 공급한다. 이에 따라, 상기 열네 번째 제 1 게이트 라인(GL14_L)에 접속된 제 14 화소셀(PXL14)은 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 실 화상을 표시한다. 단, 상기 제 14 기간(T14)에, 상기 제 2 게이트 구동회로(202b)는 스캔펄스를 출력하지 않는다.
즉, 기수번째 기간에 기수번째 스테이지(ST1_R, ST3_R, ..., STn-1_R)가 스캔펄스(Vout1_R, Vout3_R, ... Voutn-1_R)를 출력하여 인접한 두 개의 제 2 게이트 라인을 구동하며, 그리고 우수번째 기간에는 우수번째 스테이지(ST2_R, ST4_R, ..., STn_R)가 스캔펄스(Vout2_R, Vout4_R, ... Voutn_R)를 출력하여 자신으로부터 전단에 위치한 스테이지에 공급하여 해당 스테이지를 디스에이블시킨다. 다시말하면, 상기 우수번째 스테이지(Vout2_R, Vout4_R, ... Voutn_R)는 스캔펄스를 출력을 하되, 제 2 게이트 라인(GL_R)에는 공급하지 않는다.
제 14 기간(T14) 이후부터는 상기 기준 게이트 라인(즉, 열세 번째 제 1 게 이트 라인(GL13_L))의 상측에 위치한 화소셀들은 블랙 화상을 표시하고, 상기 기준 게이트 라인의 하측에 위치한 화소셀들은 실 화상을 표시하기 시작한다.
이후 기간이 지남에 따라, 상기 기준 게이트 라인의 하측에 위치한 화소셀들도 모두 블랙 화상을 표시하며, 이때 상기 기준 게이트 라인의 상측에 위치한 화소셀들이 첫 번째 제 1 게이트 라인(GL1_L) 및 두 번째 제 1 게이트 라인(GL2_L)에 접속된 제 1 화소셀(PXL1)부터 차례대로 실 화상을 표시하게 된다. 즉, 이러한 과정이 순환적으로 반복된다.
한편, 상기 제 2 게이트 구동회로(202b)는 상기와 다른 방법으로 두 개 이상의 제 2 게이트 라인(GL_R)들을 동시에 구동할 수도 있다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
도 9는 도 2의 제 1 및 제 2 게이트 구동회로의 또 다른 상세 구성을 나타낸 도면이다.
제 2 게이트 구동회로(202b)는, 도 9에 도시된 바와 같이, 서로 종속적으로 연결된 n/2개의 스테이지들(ST1_R 내지 ST(n/2)_R) 및 하나의 더미 스테이지(STn+1_R)로 구성된다. 이때, 상기 제 2 게이트 구동회로(202b)는 제 2 게이트 라인(GL1_R 내지 GLn_R)들을 다수의 라인그룹(lg1 내지 lg(n/2))으로 나누어 구동한다.
즉, 각 라인그룹(lg1 내지 lg(n/2))은 다수의 제 2 게이트 라인들을 포함한다.
상기 라인그룹(lg1 내지 lg(n/2))의 수와 상기 스테이지(ST1_R 내지 ST(n/2))의 수는 서로 동일하다.
본 발명에 구비된 제 2 게이트 구동회로(202b)는 적어도 두 개 이상의 제 2 게이트 라인을 구동할 수 있는데, 설명의 편의상 여기서는 두 개의 제 2 게이트 라인들을 동시에 구동하는 것을 예로 들어 설명하기로 한다.
이와 같은 경우, 각 라인그룹(lg1 내지 lg(n/2))은 두 개의 제 2 게이트 라인을 포함한다. 즉, f개(f는 자연수)의 제 2 게이트 라인들을 동시에 구동하기 위해서 각 라인그룹(lg1 내지 lg(n/2))은 f개의 제 2 게이트 라인들을 포함한다.
여기서, 상기 동일 라인그룹내에 포함된 제 2 게이트 라인들의 일측은 서로 연결되어 있다. 그리고 이 연결된 부분은 대응되는 스테이지에 접속된다.
상기 각 스테이지(ST1_R 내지 STn+1_R)에는 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 두 개의 클럭펄스가 공급되는데, 특히 인접한 스테이지간에는 두 클럭펄스폭에 해당하는 시간차를 갖고 출력되는 클럭펄스가 공급된다. 예를들어, 도 9에 도시된 바와 같이, 제 1 스테이지(ST1_R)에는 제 1 클럭펄스(CLK1)가 공급되며, 제 2 스테이지(ST2_R)에는 제 3 클럭펄스(CLK3)가 공급된다. 도시하지 않았지만, 제 3 스테이지(ST3_R)는 상기 제 2 스테이지(ST2_R)에 공급된 제 3 클럭펄스(CLK3)로부터 두 클럭펄스만큼 위상차를 갖는 제 1 클럭펄스(CLK1)가 공급된다. 즉, 기수번째 스테이지(ST1_R, ST3_R, ..., ST(n/2)-1, ST(n/2)+1_R)에는 제 1 클럭펄스(CLK1)가 공급되며, 우수번째 스테이지(ST2_R, ST4_R, ..., ST(n/2)_R)에는 제 3 클럭펄스(CLK3)가 공급된다.
이와 같이 구성된 제 2 게이트 구동회로(202b)의 동작을 설명하면 다음과 같 다.
먼저, 타이밍 콘트롤러(도시되지 않음)로부터의 제 2 스타트 펄스(Vst2)가 제 1 스테이지(ST1_R)에 공급되면, 상기 제 1 스테이지(ST1_R)는 상기 제 2 스타트 펄스(Vst2)에 응답하여 인에이블된다.
이어서, 상기 인에이블된 제 1 스테이지(ST1_R)는 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 1 스캔펄스(Vout1_R)를 출력하고, 이를 첫 번째 제 2 게이트 라인(GL1_R) 및 두 번째 제 2 게이트 라인(GL2_R)에 공급한다. 그러면, 상기 첫 번째 제 2 게이트 라인(GL1_R)에 접속된 제 1 화소셀(PXL1) 및 두 번째 제 2 게이트 라인(GL2_R)에 접속된 제 2 화소셀(PXL2)이 동시에 구동된다. 즉, 상기 제 1 화소셀(PXL1)에 구비된 제 2 스위칭소자(TFT2) 및 제 2 화소셀(PXL2)에 구비된 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 상기 제 1 화소셀(PXL1) 및 제 2 화소셀(PXL2)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 한다.
여기서, 상기 제 1 스테이지(ST1_R)로부터 출력된 제 1 스캔펄스(Vout1_R)는 제 2 스테이지(ST2_R)에도 공급되어 상기 제 2 스테이지(ST2_R)를 인에이블시킨다. 이 인에이블된 제 2 스테이지(ST2_R)는 타이밍 콘트롤러로부터의 제 3 클럭펄스(CLK3)를 입력받아 제 3 스캔펄스(Vout3_R)를 출력하고, 이를 세 번째 제 2 게이트 라인(GL3_R) 및 네 번째 제 2 게이트 라인(GL4_R)에 공급한다. 그러면, 상기 세 번째 제 2 게이트 라인(GL3_R)에 접속된 제 3 화소셀(PXL3) 및 네 번째 제 2 게이트 라인(GL4_R)에 접속된 제 4 화소셀(PXL4)이 동시에 구동된다. 즉, 상기 제 3 화소 셀(PXL3)에 구비된 제 2 스위칭소자(TFT2) 및 제 4 화소셀(PXL4)에 구비된 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 상기 제 3 화소셀(PXL3) 및 제 4 화소셀(PXL4)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 한다.
여기서, 상기 제 2 스테이지(ST2_R)로부터 출력된 제 3 스캔펄스(Vout3_R)는 제 3 스테이지(ST3_R)에 공급되어 상기 제 3 스테이지(ST3_R)를 인에이블시킨다. 이 인에이블된 제 3 스테이지(ST3_R)는 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 5 스캔펄스(Vout5_R)를 출력하고, 이를 다섯 번째 제 2 게이트 라인(GL5_R) 및 여섯 번째 제 2 게이트 라인(GL6_R)에 공급한다. 그러면, 상기 다섯 번째 제 2 게이트 라인(GL5_R)에 접속된 제 5 화소셀(PXL5) 및 여섯 번째 제 2 게이트 라인(GL6_R)에 접속된 제 6 화소셀(PXL6)이 동시에 구동된다. 즉, 상기 제 5 화소셀(PXL5)에 구비된 제 2 스위칭소자(TFT2) 및 제 6 화소셀(PXL6)에 구비된 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 상기 제 5 화소셀(PXL5) 및 제 6 화소셀(PXL6)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
또한, 상기 제 2 스테이지(ST2_R)로부터 출력된 제 3 스캔펄스(Vout3_R)는 제 1 스테이지(ST1_R)에도 공급되어 상기 제 1 스테이지(ST1_R)를 디스에이블시킨다.
이와 같은 방식으로, 나머지 각 스테이지(ST4_R 내지 STn_R)가 순차적으로 스캔펄스를 출력하여 상기 두 개씩의 제 2 게이트 라인에 동시에 인가한다. 결국, 두 개씩의 제 2 게이트 라인은 상기 동시에 출력되는 스캔펄스에 의해 동시에 스캐닝된다.
여기서, 도 8에 도시된 바와 같이, 상기 제 1 스타트 펄스(Vst1)와 제 2 스타트 펄스(Vst2)는 한 프레임에 한번 출력되는데, 이때 상기 제 1 스타트 펄스(Vst1)와 제 2 스타트 펄스(Vst2)는 그 출력 시점이 서로 다르다. 즉, 상기 제 1 스타트 펄스(Vst1)가 제 2 스타트 펄스(Vst2)보다 먼저 출력된다. 이에 따라, 상기 제 1 게이트 구동회로(202a)가 제 2 게이트 구동회로(202b)보다 먼저 동작한다.
예를들어, 도 8에 도시된 바와 같이, 제 1 스타트 펄스(Vst1)가 시작 기간(T0)에 출력되고, 상기 제 2 스타트 펄스(Vst2)가 제 12 기간(T12)에 출력된다고 한다면, 상기 제 1 게이트 구동회로(202a)는 상기 시작 기간(T0)에 인에이블되고, 상기 제 2 게이트 구동회로(202b)는 제 12 기간(T12)에 인에이블된다.
다시말하면, 상기 시작 기간(T0)에 상기 제 1 게이트 구동회로(202a)에 구비된 제 1 스테이지(ST1_L)가 인에이블되고, 상기 제 12 기간(T12)에 상기 제 2 게이트 구동회로(202b)에 구비된 제 1 스테이지(ST1_R)가 인에이블된다.
이에 따라, 제 1 기간(T1)부터 제 13 기간(T13)까지 상기 제 1 게이트 구동회로(202a)에 구비된 제 1 스테이지(ST1_L)부터 제 13 스테이지(ST13_L)까지가 차례로 스캔펄스(Vout1_L 내지 Vout13_L)를 출력하여 첫 번째 제 1 게이트 라인(GL1_L)부터 열세 번째 제 1 게이트 라인(GL13_L)까지 순차적으로 구동한다.
이 열세 번째 제 1 게이트 라인(GL13_L)은 상술한 기준 게이트 라인으로서, 이 열세 번째 제 1 게이트 라인(GL13_L)이 구동되는 시점에 첫 번째 제 2 게이트 라인(GL1_R) 및 두 번째 제 2 게이트 라인(GL2_R)이 구동된다. 즉, 상기 제 13 기간(T13)에 상기 열세 번째 제 1 게이트 라인(GL13_L)과, 첫 번째 제 2 게이트 라인(GL1_R)과, 그리고 두 번째 제 2 게이트 라인(GL2_R)이 동시에 구동된다. 구체적으로, 상기 제 13 기간(T13)에 상기 제 1 게이트 구동회로(202a)의 제 13 스테이지(ST13_L)가 제 13 스캔펄스(Vout13_L)를 출력하여 열세 번째 제 1 게이트 라인(GL13_L)에 공급하고, 상기 제 13 기간(T13)에 상기 제 2 게이트 구동회로(202b)의 제 1 스테이지(ST1_R)가 제 1 스캔펄스(Vout1_R)를 출력하여 첫 번째 제 2 게이트 라인(GL1_R) 및 두 번째 제 2 게이트 라인(GL2_R)에 공급한다.
이에 따라 상기 제 13 기간(T13)에, 상기 열세 번째 제 1 게이트 라인(GL13_L)에 접속된 제 13 화소셀(PXL13)은 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 실 화상을 표시하고, 상기 첫 번째 제 2 게이트 라인(GL1_R)에 접속된 제 1 화소셀(PXL1) 및 두 번째 제 2 게이트 라인(GL2_R)에 접속된 제 2 화소셀(PXL2)은 제 2 데이터 라인(DL_R)으로부터의 블랙 데이터 신호를 공급받아 블랙 화상을 표시한다.
이어서, 제 14 기간(T14)에, 제 1 게이트 구동회로(202a)에 구비된 제 14 스테이지(ST14_L)가 제 14 스캔펄스(Vout14_L)를 출력하여 열네 번째 제 1 게이트 라인(GL14_L)에 공급한다. 이에 따라, 상기 열네 번째 제 1 게이트 라인(GL14_L)에 접속된 제 14 화소셀(PXL14)은 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 공급받아 실 화상을 표시한다. 단, 상기 제 14 기간(T14)에, 상기 제 2 게이트 구동회로(202b)는 스캔펄스를 출력하지 않는다.
이와 같이 제 13 기간(T13) 이후부터는 상기 기준 게이트 라인(즉, 열세 번째 제 1 게이트 라인(GL13_L))의 상측에 위치한 화소셀들은 블랙 화상을 표시하고, 상기 기준 게이트 라인의 하측에 위치한 화소셀들은 실 화상을 표시하기 시작한다.
이후 기간이 지남에 따라, 상기 기준 게이트 라인의 하측에 위치한 화소셀들도 모두 블랙 화상을 표시하며, 이때 상기 기준 게이트 라인의 상측에 위치한 화소셀들이 첫 번째 제 1 게이트 라인(GL1_L) 및 두 번째 제 1 게이트 라인(GL2_L)에 접속된 화소셀부터 차례대로 실 화상을 표시하게 된다. 즉, 이러한 과정이 순환적으로 반복된다.
한편, 도 2에 도시된 표시장치는 다수의 제 2 데이터 라인(DL_R)들을 갖기 때문에 표시부의 개구율이 줄어들 수 있는데, 상기 화소셀(PXL)의 구조를 다음과 같이 변경함으로써 개구율을 증가시킬 수 있다.
도 10은 본 발명의 실시예에 따른 TN 표시장치에서, 화소셀의 구조를 나타낸 도면이다.
화소셀(PXL)은, 도 10에 도시된 바와 같이, 제 1 스위칭소자(TFT1)와, 제 2 스위칭소자(TFT2)와, 화소전극(PE)과, 공통전극(도시되지 않음)과, 액정층(도시되지 않음)을 포함한다.
상기 공통전극은 상기 화소전극(PE)과 대향하도록 위치한다. 즉, 상기 표시장치는 서로 마주보는 두 개의 기판을 갖는데, 상기 공통전극은 상부기판에 형성되며, 상기 화소전극(PE)은 하부기판에 형성된다. 상기 액정층은 상기 화소전극(PE)과 상기 공통전극 사이에 위치한다. 이 액정층은 상기 화소전극(PE)과 상기 공통전 극간에 형성되는 수직전계의 크기에 따라 다른 투과율을 나타낸다.
상기 화소전극(PE)은 제 2 게이트 라인(GL_R)의 일부를 중첩하도록 형성되는데, 이에 의해 상기 화소전극(PE)과 제 2 게이트 라인(GL_R)이 중첩하는 부분에 스토리지 커패시터가 형성된다.
상기 제 1 스위칭소자(TFT1)는 제 1 게이트 라인(GL_L)으로부터의 화상표시용 스캔펄스에 응답하여 턴-온되며, 턴-온시 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 화소전극(PE)으로 공급한다. 이를 위해, 상기 제 1·스위칭소자(TFT1)의 게이트전극(GE)은 상기 제 1 게이트 라인(GL_L)에 접속되며, 소스전극(SE)은 제 1 데이터 라인(DL_L)에 접속되며, 그리고 드레인전극(DE)은 상기 화소전극(PE)에 접속된다. 여기서, 상기 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)은 반도체층(301)을 중첩하도록 형성된다.
그리고, 상기 제 2 스위칭소자(TFT2)는 제 2 게이트 라인(GL_R)으로부터의 블랙표시용 스캔펄스에 응답하여 턴-온되며, 턴-온시 상기 화소전극(PE)과 공통전극간을 전기적으로 연결시킴으로써 상기 화소전극(PE)과 공통전극(CE)간을 단락시킨다. 이를 위해, 상기 제 2 스위칭소자(TFT2)의 게이트전극(GE)은 상기 제 2 게이트 라인(GL_R)에 접속되며, 소스전극(SE)은 상기 공통전극에 접속되며, 그리고 드레인전극(DE)은 상기 화소전극(PE)에 접속된다. 여기서, 상기 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)은 반도체층(301)을 중첩하도록 형성된다.
상기 제 1 스위칭소자(TFT1)가 턴-온될 때 상기 화소전극(PE)에는 실 데이터 신호가 공급되며, 이때 상기 화소전극(PE)과 상기 공통전극간에는 상기 실 데이터 신호의 크기에 따른 수직전계가 발생된다. 이 수직전계에 따라 상기 액정층을 통과하는 광의 투과율이 변화하고, 상기 화소셀(PXL)은 상기 투과율에 따른 실 화상을 표시한다.
상기 제 2 스위칭소자(TFT2)가 턴-온될 때 상기 화소전극(PE)과 공통전극간이 단락되어 상기 화소전극(PE)과 상기 공통전극간에 등전위가 형성되며, 이에 따라 상기 화소전극(PE)과 공통전극(CE)간에는 수직전계가 발생하지 않는다. 즉, 상기 화소전극(PE)에 인가된 전압크기와 상기 공통전극(CE)간에 인가된 전압 크기가 동일한 크기를 나타내어 상기 수직전계는 발생하지 않는다. 따라서, 상기 액정층의 투과율은 거의 0(zero)을 나타낸다. 이에 따라, 상기 화소셀(PXL)은 블랙 화상을 표시한다(노밀리 블랙 모드의 TN 액정표시장치).
이와 같은 구조의 화소셀(PXL)을 도 2의 표시장치에 적용하면, 상기 블랙 데이터 신호를 공급하기 블랙 데이터 공급부(255) 및 이 블랙 데이터 공급부(255)로부터의 블랙 데이터 신호를 전송하는 제 2 데이터 라인(DL_R)들을 도 2의 표시장치로부터 제거할 수 있다. 이에 따라, 상기 표시장치의 개구율을 증가시킬 수 있다.
도 11은 본 발명의 실시예에 따른 IPS 표시장치에서, 화소셀의 구조를 나타낸 도면이다.
본 발명의 실시예에 따른 화소셀(PXL)은, 도 11에 도시된 바와 같이, 제 1 스위칭소자(TFT1)와, 제 2 스위칭소자(TFT2)와, 다수의 화소전극(PE)들과, 다수의 공통전극(CE)들과, 액정층(도시되지 않음)을 포함한다.
상기 화소전극(PE)들과 공통전극(CE)들은 동일한 기판상에 같이 형성된다. 즉, 상기 액정표시장치는 서로 마주보는 두 개의 기판을 갖는데, 상기 공통전극(CE)들과 화소전극(PE)들은 하부기판에 같이 형성된다. 이 공통전극(CE)들과 화소전극(PE)들 사이에는 절연막이 형성되어 상기 공통전극(CE)과 화소전극(PE)간을 전기적으로 분리시킨다.
상기 화소전극(PE)들과 상기 공통전극(CE)들은 교번적으로 위치한다. 여기서, 상기 화소전극(PE)들의 양측은 서로 전기적으로 연결되어 있으며, 상기 공통전극(CE)들의 중심부가 서로 전기적으로 연결된다.
상기 화소전극(PE)들이 연결된 부분은 제 2 게이트 라인(GL_R)의 일부를 중첩하도록 형성되는데, 이에 의해 상기 연결된 부분과 제 2 게이트 라인(GL_R)이 중첩하는 부분에 스토리지 커패시터가 형성된다.
상기 제 1 스위칭소자(TFT1)는 제 1 게이트 라인(GL_L)으로부터의 화상표시용 스캔펄스(Vout1_L 내지 Voutn_L)에 응답하여 턴-온되며, 턴-온시 제 1 데이터 라인(DL_L)으로부터의 실 데이터 신호를 화소전극(PE)으로 공급한다. 이를 위해, 상기 제 1·스위칭소자(TFT1)의 게이트전극(GE)은 상기 제 1 게이트 라인(GL_L)에 접속되며, 소스전극(SE)은 제 1 데이터 라인(DL_L)에 접속되며, 그리고 드레인전극(DE)은 상기 화소전극(PE)들간의 연결부분에 접속된다. 여기서, 상기 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)은 반도체층(301)을 중첩하도록 형성된다.
그리고, 상기 제 2 스위칭소자(TFT2)는 제 2 게이트 라인(GL_R)으로부터의 블랙표시용 스캔펄스(Vout1_R 내지 Voutn_R)에 응답하여 턴-온되며, 턴-온시 상기 화소전극(PE)들과 공통전극(CE)들간을 전기적으로 연결시킴으로써 상기 화소전극 (PE)들과 공통전극(CE)들간을 단락시킨다. 이를 위해, 상기 제 2 스위칭소자(TFT2)의 게이트전극(GE)은 상기 제 2 게이트 라인(GL_R)에 접속되며, 소스전극(SE)은 상기 공통전극(CE)들의 연결부분에 접속되며, 그리고 드레인전극(DE)은 상기 화소전극(PE)의 연결부분에 접속된다. 여기서, 상기 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)은 반도체층(301)을 중첩하도록 형성된다.
상기 제 1 스위칭소자(TFT1)가 턴-온될 때 상기 화소전극(PE)들에는 실 데이터 신호가 공급되며, 이때 상기 화소전극(PE)들과 상기 공통전극(CE)들간에는 상기 실 데이터 신호의 크기에 따른 수평전계가 발생된다. 이 수평전계에 따라 상기 액정층을 통과하는 광의 투과율이 변화하고, 상기 화소셀(PXL)은 상기 투과율에 따른 실 화상을 표시한다.
상기 제 2 스위칭소자(TFT2)가 턴-온될 때 상기 화소전극(PE)들과 공통전극(CE)들간이 단락되어 상기 화소전극(PE)들과 상기 공통전극(CE)들간에 등전위가 형성되며, 이에 따라 상기 화소전극(PE)들과 공통전극(CE)들간에는 수평전계가 발생하지 않는다. 즉, 상기 화소전극(PE)들에 인가된 전압크기와 상기 공통전극(CE)들간에 인가된 전압 크기가 동일한 크기를 나타내어 상기 수평전계는 발생하지 않는다. 따라서, 상기 액정층의 투과율은 거의 0(zero)을 나타낸다. 이에 따라, 상기 화소셀(PXL)은 블랙 화상을 표시한다(노밀리 블랙 모드의 IPS(In-Plain Switching) 액정표시장치).
이와 같은 구조의 화소셀(PXL)을 도 2의 표시장치에 적용하면, 상기 블랙 데이터 신호를 공급하기 블랙 데이터 공급부(255) 및 이 블랙 데이터 공급부(255)로 부터의 블랙 데이터 신호를 전송하는 제 2 데이터 라인(DL_R)들을 도 2의 표시장치로부터 제거할 수 있다. 이에 따라, 상기 표시장치의 개구율을 증가시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 표시장치 및 이의 구동방법에는 다음과 같은 효과가 있다.
본 발명의 실시예에 따른 표시장치는 화상표시용 스캔펄스를 공급하는 제 1 게이트 구동회로, 블랙표시용 스캔펄스를 공급하는 제 2 게이트 구동회로, 상기 화상표시용 스캔펄스에 따라 제 1 데이터 라인에 실 데이터 신호를 공급하는 데이터 드라이버, 및 상기 블랙표시용 스캔펄스에 따라 제 2 데이터 라인에 블랙 데이터 신호를 공급하는 블랙 데이터 공급부를 포함한다.
즉, 본 발명의 표시장치는 두 종의 데이터 라인을 통해 한 번에 실 데이터 신호와 블랙 데이터 신호를 동시에 공급할 수 있으므로, 두 종의 게이트 라인들을 동시에 구동할 수 있다. 따라서, 각 게이트 라인의 충전시간을 증가시킬 수 있다.

Claims (29)

  1. 일방향으로 배열된 다수의 화소셀들;
    상기 각 화소셀에 접속된 제 1 게이트 라인;
    상기 제 1 게이트 라인들을 순차적으로 구동하는 제 1 게이트 구동회로;
    상기 화소셀들에 공통으로 접속된 제 1 데이터 라인;
    상기 제 1 게이트 라인이 구동될 때마다 상기 제 1 데이터 라인에 데이터 신호를 공급하는 제 1 데이터 드라이버;
    상기 각 화소셀에 접속된 제 2 게이트 라인;
    상기 화소셀들에 공통으로 접속된 제 2 데이터 라인;
    상기 제 2 게이트 라인들을 순차적으로 구동하여, 상기 제 2 데이터 라인과 상기 화소셀간을 전기적으로 연결시키는 제 2 게이트 구동회로; 및,
    상기 제 2 데이터 라인에 블랙 데이터 신호를 공급하는 블랙 데이터 공급부를 포함하여 구성됨을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 게이트 구동회로가 제 2 게이트 구동회로보다 먼저 동작하는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 제 1 게이트 구동회로는 제 1 스타트 펄스에 의해 동작되며, 상기 제 2 게이트 구동회로는 상기 제 1 스타트 펄스보다 늦게 출력되는 제 2 스타트 펄스에 의해 동작되는 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서,
    상기 제 2 게이트 구동회로는 상기 제 2 게이트 라인들을 적어도 두 개의 제 2 게이트 라인들을 포함하는 다수의 라인그룹으로 나누어 동일 라인그룹내의 게이트 라인들을 동시에 구동함과 아울러, 각 라인그룹간의 게이트 라인들을 순차적으로 구동하는 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 제 1 게이트 구동회로는 상기 제 1 스타트 펄스에 따라 화상표시용 스캔펄스를 출력하는 다수의 스테이지를 구비하며, 상기 제 2 게이트 구동회로는 상기 제 2 스타트 펄스에 따라 블랙표시용 스캔펄스를 출력하는 다수의 스테이지를 포함함을 특징으로 하는 표시장치.
  6. 제 5 항에 있어서,
    상기 제 2 게이트 구동회로의 상기 각 스테이지는 위상차를 갖는 적어도 두 개의 클럭펄스들 중 어느 하나를 공급받아 블랙표시용 스캔펄스를 출력하며; 그리고,
    n 번째 스테이지는 n-i 번째 스테이지(n은 자연수, i는 n보다 작은 자연수)로부터의 블랙표시용 스캔펄스에 의해 인에이블되고, n+i 번째 스테이지로부터의 블랙표시용 스캔펄스에 의해 디스에이블되는 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 스테이지들은 적어도 두 개의 스테이지들을 포함하는 다수의 스테이지그룹으로 나누어지며, k 번째 스테이지그룹(k는 자연수)내의 스테이지들 중 어느 하나로부터의 블랙표시용 스캔펄스가 k 번째 라인그룹내의 모든 제 2 게이트 라인들에 공급되는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    각 스테이지그룹내의 각 p 번째 스테이지(p는 자연수)로부터의 각 블랙표시용 스캔펄스가 각 라인그룹에 각각 공급되어, 해당 라인그룹내의 제 2 게이트 라인들을 동시에 구동시키는 것을 특징으로 하는 표시장치.
  9. 제 6 항에 있어서,
    각 스테이지에는 위상차를 갖는 적어도 세 개의 클럭펄스들 중 어느 하나가 공급되며;
    서로 인접한 스테이지에 공급되는 클럭펄스는 적어도 두 클럭펄스폭 이상의 시간차를 가지며; 그리고,
    상기 인접한 스테이로부터 출력되는 블랙표시용 스캔펄스는 적어도 두 클럭펄스폭 이상의 시간차를 갖는 것을 특징으로 하는 표시장치.
  10. 제 9 항에 있어서,
    k 번째 스테이지로부터의 블랙표시용 스캔펄스는 k 번째 라인그룹에 포함된 제 2 게이트 라인들에 모두 공급되는 것을 특징으로 하는 표시장치.
  11. 제 1 항에 있어서,
    각 화소셀은 상기 제 1 게이트 라인으로부터의 화상표시용 스캔펄스에 따라 상기 제 1 데이터 라인으로부터의 데이터 신호를 스위칭하는 제 1 스위칭소자;
    상기 제 1 스위칭소자로부터의 데이터 신호를 공급받아 화상을 표시하는 화소전극;
    상기 화소전극과 대향하여 위치한 공통전극;
    상기 화소전극과 공통전극 사이에 형성된 액정층; 및,
    상기 제 2 게이트 라인으로부터의 블랙표시용 스캔펄스에 따라 상기 제 2 데이터 라인으로부터의 블랙 데이터 신호를 스위칭하고, 이 스위칭된 블랙 데이터 신호를 상기 화소전극에 공급하는 제 2 스위칭소자를 포함함을 특징으로 하는 표시장치.
  12. 제 1 항에 있어서,
    각 화소셀은 상기 제 1 게이트 라인으로부터의 화상표시용 스캔펄스에 따라 상기 제 1 데이터 라인으로부터의 데이터 신호를 스위칭하는 제 1 스위칭소자;
    상기 제 1 스위칭소자로부터의 데이터 신호를 공급받아 화상을 표시하며, 일측이 서로 연결된 다수의 화소전극들;
    상기 화소전극들에 교번하도록 위치하며, 일측이 서로 연결된 다수의 공통전극들;
    상기 화소전극들과 공통전극들간에 형성되는 수평전계의 크기에 따라 광의 투과율을 조절하는 액정층; 및,
    상기 제 2 게이트 라인으로부터의 블랙표시용 스캔펄스에 따라 상기 제 2 데이터 라인으로부터의 블랙 데이터 신호를 스위칭하고, 이 스위칭된 블랙 데이터 신호를 상기 화소전극들에 공급하는 제 2 스위칭소자를 포함함을 특징으로 하는 표시장치.
  13. 제 12 항에 있어서,
    상기 블랙 데이터 신호의 전압 크기는 상기 공통전극들에 공급되는 공통전압의 전압 크기와 동일한 것을 특징으로 하는 표시장치.
  14. 제 1 항에 있어서,
    상기 제 2 데이터 라인들의 일측이 서로 연결되어 있으며, 이 연결된 부분이 상기 블랙 데이터 공급부의 출력단자에 접속된 것을 특징으로 하는 표시장치.
  15. 제 1 항에 있어서,
    상기 화소셀들이 형성된 패널을 더 포함하며, 상기 제 1 게이트 구동회로는 상기 패널의 일측 비표시부에 내장되고, 상기 제 2 게이트 구동회로는 상기 패널의 타측 비표시부에 내장된 것을 특징으로 하는 표시장치.
  16. 일방향으로 배열된 다수의 화소셀들과, 상기 각 화소셀에 접속된 제 1 게이트 라인과, 상기 제 1 게이트 라인들을 순차적으로 구동하는 제 1 게이트 구동회로와, 상기 화소셀들에 공통으로 접속된 데이터 라인과, 상기 제 1 게이트 라인이 구동될 때마다 상기 데이터 라인에 데이터 신호를 공급하는 데이터 드라이버와, 상기 각 화소셀에 접속된 제 2 게이트 라인과, 상기 제 2 게이트 라인들을 순차적으로 구동하는 제 2 게이트 구동회로를 포함하며,
    상기 각 화소셀이 상기 제 1 게이트 라인으로부터의 화상표시용 스캔펄스에 따라 상기 제 1 데이터 라인으로부터의 데이터 신호를 스위칭하는 제 1 스위칭소자;
    상기 제 1 스위칭소자로부터의 데이터 신호를 공급받아 화상을 표시하며, 일측이 서로 연결된 다수의 화소전극들;
    상기 화소전극들에 교번하도록 위치하며, 일측이 서로 연결된 다수의 공통전극들;
    상기 화소전극들과 공통전극들간에 형성되는 수평전계의 크기에 따라 광의 투과율을 조절하는 액정층; 및,
    상기 제 2 게이트 라인으로부터의 블랙표시용 스캔펄스에 따라 상기 공통전극들과 상기 화소전극들간을 전기적으로 연결하여 등전위를 형성하는 제 2 스위칭소자를 포함하여 구성됨을 특징으로 하는 표시장치.
  17. 제 16 항에 있어서,
    상기 제 1 게이트 구동회로가 제 2 게이트 구동회로보다 먼저 동작하는 것을 특징으로 하는 표시장치.
  18. 제 17 항에 있어서,
    상기 제 1 게이트 구동회로는 제 1 스타트 펄스에 의해 동작되며, 상기 제 2 게이트 구동회로는 상기 제 1 스타트 펄스보다 늦게 출력되는 제 2 스타트 펄스에 의해 동작되는 것을 특징으로 하는 표시장치.
  19. 제 18 항에 있어서,
    상기 제 2 게이트 구동회로는 상기 제 2 게이트 라인들을 적어도 두 개의 제 2 게이트 라인들을 포함하는 다수의 라인그룹으로 나누어 동일 라인그룹내의 게이트 라인들을 동시에 구동함과 아울러, 각 라인그룹간의 게이트 라인들을 순차적으로 구동하는 것을 특징으로 하는 표시장치.
  20. 제 19 항에 있어서,
    상기 제 1 게이트 구동회로는 상기 제 1 스타트 펄스에 따라 화상표시용 스캔펄스를 출력하는 다수의 스테이지를 구비하며, 상기 제 2 게이트 구동회로는 상기 제 2 스타트 펄스에 따라 블랙표시용 스캔펄스를 출력하는 다수의 스테이지를 포함함을 특징으로 하는 표시장치.
  21. 제 20 항에 있어서,
    상기 제 2 게이트 구동회로의 상기 각 스테이지는 위상차를 갖는 적어도 두 개의 클럭펄스들 중 어느 하나를 공급받아 블랙표시용 스캔펄스를 출력하며; 그리고,
    n 번째 스테이지는 n-i 번째 스테이지(n은 자연수, i는 n보다 작은 자연수)로부터의 블랙표시용 스캔펄스에 의해 인에이블되고, n+i 번째 스테이지로부터의 블랙표시용 스캔펄스에 의해 디스에이블되는 것을 특징으로 하는 표시장치.
  22. 제 21 항에 있어서,
    상기 스테이지들은 적어도 두 개의 스테이지들을 포함하는 다수의 스테이지그룹으로 나누어지며, k 번째 스테이지그룹(k는 자연수)내의 스테이지들 중 어느 하나로부터의 블랙표시용 스캔펄스가 k 번째 라인그룹내의 모든 제 2 게이트 라인들에 공급되는 것을 특징으로 하는 표시장치.
  23. 제 22 항에 있어서,
    각 스테이지그룹내의 각 p 번째 스테이지(p는 자연수)로부터의 각 블랙표시용 스캔펄스가 각 라인그룹에 각각 공급되어, 해당 라인그룹내의 제 2 게이트 라인들을 동시에 구동시키는 것을 특징으로 하는 표시장치.
  24. 제 21 항에 있어서,
    각 스테이지에는 위상차를 갖는 적어도 세 개의 클럭펄스들 중 어느 하나가 공급되며;
    서로 인접한 스테이지에 공급되는 클럭펄스는 적어도 두 클럭펄스폭 이상의 시간차를 가지며; 그리고,
    상기 인접한 스테이로부터 출력되는 블랙표시용 스캔펄스는 적어도 두 클럭펄스폭 이상의 시간차를 갖는 것을 특징으로 하는 표시장치.
  25. 제 24 항에 있어서,
    k 번째 스테이지로부터의 블랙표시용 스캔펄스는 k 번째 라인그룹에 포함된 제 2 게이트 라인들에 모두 공급되는 것을 특징으로 하는 표시장치.
  26. 제 16 항에 있어서,
    상기 화소셀들이 형성된 패널을 더 포함하며, 상기 제 1 게이트 구동회로는 상기 패널의 일측 비표시부에 내장되고, 상기 제 2 게이트 구동회로는 상기 패널의 타측 비표시부에 내장된 것을 특징으로 하는 표시장치.
  27. 일방향으로 배열된 다수의 화소셀들과, 상기 각 화소셀에 접속된 제 1 게이트 라인과, 상기 제 1 게이트 라인들을 순차적으로 구동하는 제 1 게이트 구동회로와, 상기 화소셀들에 공통으로 접속된 데이터 라인과, 상기 제 1 게이트 라인이 구동될 때마다 상기 데이터 라인에 데이터 신호를 공급하는 데이터 드라이버와, 상기 각 화소셀에 접속된 제 2 게이트 라인과, 상기 제 2 게이트 라인들을 순차적으로 구동하는 제 2 게이트 구동회로를 포함하며,
    상기 각 화소셀이 상기 제 1 게이트 라인으로부터의 화상표시용 스캔펄스에 따라 상기 제 1 데이터 라인으로부터의 데이터 신호를 스위칭하는 제 1 스위칭소자;
    상기 제 1 스위칭소자로부터의 데이터 신호를 공급받아 화상을 표시하는 화소전극;
    상기 화소전극과 대향하도록 위치한 공통전극;
    상기 화소전극과 공통전극간에 형성되는 수직전계의 크기에 따라 광의 투과율을 조절하는 액정층; 및,
    상기 제 2 게이트 라인으로부터의 블랙표시용 스캔펄스에 따라 상기 공통전극과 상기 화소전극간을 전기적으로 연결하여 등전위를 형성하는 제 2 스위칭소자를 포함하여 구성됨을 특징으로 하는 표시장치.
  28. 일방향으로 배열된 다수의 화소셀들과, 상기 각 화소셀에 접속된 제 1 게이트 라인과, 상기 화소셀들에 공통으로 접속된 제 1 데이터 라인과, 상기 각 화소셀에 접속된 제 2 게이트 라인과, 상기 화소셀들에 공통으로 접속된 제 2 데이터 라인을 포함하여 구성된 표시장치의 구동방법에 있어서,
    상기 제 1 게이트 라인들을 차례로 구동시켜 상기 제 1 게이트 라인에 접속된 각 화소셀에 상기 제 1 데이터 라인으로부터의 데이터 신호를 차례로 공급하는 단계; 및,
    상기 제 2 게이트 라인들을 차례로 구동시켜 상기 제 2 게이트 라인에 접속된 각 화소셀에 상기 제 2 데이터 라인으로부터의 블랙 데이터 신호를 차례로 공급하는 단계를 포함하여 이루어짐을 특징으로 하는 표시장치의 구동방법.
  29. 일방향으로 배열된 다수의 화소셀들과, 상기 각 화소셀에 접속된 제 1 게이트 라인과, 상기 화소셀들에 공통으로 접속된 데이터 라인과, 상기 각 화소셀에 접속된 제 2 게이트 라인을 포함하고, 상기 각 화소셀이 상기 제 1 게이트 라인으로부터의 화상표시용 스캔펄스에 따라 상기 데이터 라인으로부터의 데이터 신호를 스위칭하는 제 1 스위칭소자와, 상기 제 1 스위칭소자로부터의 데이터 신호를 공급받아 화상을 표시하며, 일측이 서로 연결된 다수의 화소전극들과, 상기 화소전극들에 교번하도록 위치하며, 일측이 서로 연결된 다수의 공통전극들과, 상기 화소전극들과 공통전극들간에 형성되는 수평전계의 크기에 따라 광의 투과율을 조절하는 액정층과, 상기 제 2 게이트 라인, 상기 화소전극들 및 상기 공통전극들간에 접속된 제 2 스위칭소자를 포함하는 표시장치의 구동방법에 있어서,
    상기 제 1 게이트 라인들을 차례로 구동시켜 상기 제 1 게이트 라인에 접속된 각 화소셀에 상기 데이터 라인으로부터의 데이터 신호를 차례로 공급하는 단계; 및,
    상기 제 2 게이트 라인들을 차례로 구동시켜 상기 각 화소셀의 화소전극들과 상기 공통전들간에 등전위를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 표시장치의 구동방법.
KR1020060024799A 2006-03-17 2006-03-17 표시장치 및 이의 구동방법 KR101166813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060024799A KR101166813B1 (ko) 2006-03-17 2006-03-17 표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024799A KR101166813B1 (ko) 2006-03-17 2006-03-17 표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20070094295A true KR20070094295A (ko) 2007-09-20
KR101166813B1 KR101166813B1 (ko) 2012-07-20

Family

ID=38688224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024799A KR101166813B1 (ko) 2006-03-17 2006-03-17 표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101166813B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9195107B2 (en) 2009-05-29 2015-11-24 Samsung Display Co., Ltd. Liquid crystal display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234938B1 (ko) * 1996-10-25 1999-12-15 구본준 대면적의 액정 표시 장치를 형성하기 위한 구동회로 및 그 운영 방법
KR100635938B1 (ko) * 1999-01-15 2006-10-18 삼성전자주식회사 듀얼 스캔 구동 방식을 이용한 액정표시장치
KR20030004872A (ko) * 2001-07-07 2003-01-15 엘지.필립스 엘시디 주식회사 액정표시패널과 그 구동방법 및 장치
KR20050077573A (ko) * 2004-01-28 2005-08-03 삼성전자주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9195107B2 (en) 2009-05-29 2015-11-24 Samsung Display Co., Ltd. Liquid crystal display
US9411206B2 (en) 2009-05-29 2016-08-09 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR101166813B1 (ko) 2012-07-20

Similar Documents

Publication Publication Date Title
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
US9818353B2 (en) Scan driver adn display device using the same
US7839374B2 (en) Liquid crystal display device and method of driving the same
US7508479B2 (en) Liquid crystal display
KR101030528B1 (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
JP5306762B2 (ja) 電気光学装置及び電子機器
US20050041006A1 (en) Liquid crystal display apparatus and driving method thereof
KR20070098591A (ko) 표시장치 및 이의 구동방법
CN106935172B (zh) 显示装置
KR101349781B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
CN105489178B (zh) 栅极驱动结构、显示面板及显示装置
CN110415659B (zh) 显示装置
US10332471B2 (en) Pulse generation device, array substrate, display device, drive circuit and driving method
US20160118002A1 (en) Electro-optic apparatus, control method for electro-optic apparatus, and electronic device
KR101243812B1 (ko) 액정 표시장치의 구동장치와 그의 구동방법
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
KR20080044397A (ko) 액정표시장치
KR101977225B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR101351386B1 (ko) 액정표시장치 및 이의 구동방법
US20150379952A1 (en) Display device
KR102581724B1 (ko) 표시장치
JP5035165B2 (ja) 表示駆動装置及び表示装置
KR101166813B1 (ko) 표시장치 및 이의 구동방법
KR102437178B1 (ko) 게이트 구동 회로
KR101192800B1 (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8