KR20070089627A

KR20070089627A - 고체 촬상 장치

Info

Publication number: KR20070089627A
Application number: KR1020070019648A
Authority: KR
Inventors: 요시따까 에가와
Original assignee: 가부시끼가이샤 도시바
Priority date: 2006-02-28
Filing date: 2007-02-27
Publication date: 2007-08-31
Also published as: KR100837454B1; CN101071820A; CN100541809C; US20070201114A1; JP2007235418A

Abstract

고체 촬상 장치는, 복수의 색 필터-각각, 복수의 수광부의 수직 방향의 2화소×수평 방향의 4화소를 1단위로 하고, 수직 방향의 1라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색이 배치되고, 수평 방향의 제2 화소에는 제2 색이 배치되고, 수평 방향의 제4 화소에는 제3 색이 배치됨과 함께, 수직 방향의 2라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색이 배치되고, 수평 방향의 제2 화소에는 제3 색이 배치되고, 수평 방향의 제4 화소에는 제2 색이 배치되어 이루어짐-를 구비한다.

색 필터, 광전 변환 셀, CMOS형 컬러 이미지 센서, 포토다이오드

Description

고체 촬상 장치{SOLID-STATE IMAGE SENSING DEVICE}

도 1은 본 발명의 제1 실시예에 따른 1칩 카메라의 구성예를 도시하는 블록도.

도 2는 도 1에 도시한 1칩 카메라의, 고체 촬상 소자에서의 화소 영역의 일례를 도시하는 회로도.

도 3은 도 2에 도시한 고체 촬상 소자의 구성예를 도시하는 단면도.

도 4는 고체 촬상 소자의 구성예를 도시하는 평면도.

도 5는 고체 촬상 소자의 다른 구성예를 도시하는 평면도.

도 6은 도 1에 도시한 1칩 카메라의, 신호 처리부에서의 색 분리 회로에서의 처리를 설명하기 위해서 나타내는 도면.

도 7은 본 발명의 제2 실시예에 따른, 1칩 카메라의 구성예를 도시하는 블록도. 도 8은 본 발명의 제3 실시예에 따른, 1칩 카메라의 구성예를 도시하는 블록도.

도 9는 본 발명의 제4 실시예에 따른, 1칩 카메라의 구성예를 도시하는 블록도.

도 10은 본 발명의 제5 실시예에 따른, 1칩 카메라의 구성예를 도시하는 블록도.

도 11은 본 발명의 제6 실시예에 따른, 1칩 카메라의 구성예를 도시하는 블록도.

도 12는 도 1에 도시한 1칩 카메라의, 고체 촬상 소자에서의 화소 영역의 다른 일례를 도시하는 회로도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 광학 렌즈(촬상 광학계)

11 : 적외 컷 필터

20 : 증폭형 CMOS 컬러 이미지 센서

201 : 고체 촬상 소자

202 : 신호 처리부

202a : 타이밍 발생부

202b : A/D 컨버터

202c : 라인 메모리

202d : 색 분리 회로

202e : 화이트 밸런스 회로

202f : 휘도 신호 처리 회로

202g : 컬러 신호 처리 회로

211 : 화소 영역

[특허 문헌 1] 일본 특개평 10-150182호 공보

본 출원은 2006년 2월 28일 출원된 일본 특허 출원 번호 2006-053298호에 기초한 것으로 그 우선권 주장을 하며, 그 전체 내용은 본 명세서에서 참조로서 포함된다.

본 발명은, 고체 촬상 장치에 관한 것이다. 보다 상세하게는, 카메라가 부착된 휴대 전화 또는 디지털 카메라 및 비디오 카메라 등에 사용되는, CMOS(Complementary Metal Oxide Semiconductor)형 컬러 이미지 센서에 관한 것이다.

최근 CCD(Charged Coupled Device)형 및 CMOS형 컬러 이미지 센서에서는, 그 대부분이, 색 재현성이 양호한 원색 필터를 베이어 배열로 하고 있다. 또한, 디지털 카메라 또는 휴대 전화 등에 사용되는 이미지 센서의 경우, 다화소화를 위해서, 화소 사이즈가 2㎛ 전반의 것이 주류로 되어 있다. 개발 레벨에서는, 2㎛보다 작은 화소 사이즈의 것도 발표되어 있다. 그러나, 화소 사이즈가 작아지면, 1개의 화소에 집광할 수 있는 광량이 감소한다. 그 때문에, 감도의 열화가 현저해지고, 저조도의 화질이 대폭 열화한다.

이러한 미세 화소의 감도 열화를 개선하기 위해서, 수직 방향의 2개의 포토다이오드(PD)마다 1개의 출력 회로를 배치한다. 이와 같이 하여, 2개의 포토다이오드를 공유한, 소위 수직 2화소 1셀 구조로 함으로써, 실질적으로 포토다이오드의 면적(화소 사이즈)을 증가시키는 방법이 이미 제안되어 있다(예를 들면, 특허 문헌 1 참조).

한편, 휴대 전화용 센서 모듈로서는, 전화기의 박형화에 수반하여, 높이가 낮은, 광학 렌즈가 부착된 소형 모듈이 요구되고 있다. 이 소형 모듈의 경우, 화소 영역의, 특히 주변부에서는, 광학 렌즈로부터 출사되는 광이 경사 방향으로부터 포토다이오드에 입사한다. 이 경사 방향으로부터의 입사광에 대응시키기 위해서, 종래, 예로 들면, 알루미늄(Al) 등의 차광막, 색 필터, 및 마이크로 렌즈가, 포토다이오드의 바로 위로부터 입사광의 방향으로 위치를 어긋나게 해서 배치되어 있다.

그런데, 상기한 수직 2화소 1셀 구조로 한 경우, 포토다이오드 사이의 분리 상태가 일률적으로 되지 않는 등의 이유로부터, 포토다이오드를 등간격으로 배치할 수 없다. 그 때문에, 광의 입사각이 20도 이상으로 되면, 각 셀의 한 쪽의, 화소 영역의 상부 혹은 하부에 보다 가까운 측의 포토다이오드에 입사되는 광의 일부가 읽어내기 게이트에 의해 차광된다. 그렇게 하면, 집광할 수 있는 광량이 더욱 감소하기 때문에, 그 포토다이오드에서의 신호량이 감소한다. 특정한 포토다이오드에서의 신호량의 감소는, 출력 화면 상에서의 착색 또는 횡선의 발생 등이 원인으로 된다.

특히, 미세 화소의 경우, 제조 변동의 영향에 의해, 출력 화면의 상부 혹은 하부에서의 착색이 발생하기 쉽다. 즉, 마이크로 렌즈, 차광막, 또는 읽어내기 게 이트 등의 위치 어긋남이, 착색의 발생에 크게 영향을 준다.

또한, 휴대 전화에 탑재되는 센서 모듈의 경우, 통상, 저렴한 재료에 의해 광학 렌즈가 작성된다. 그 때문에, 광학 렌즈의 색 수차에 의해, 포토다이오드를 공유화하지 않는 1화소 1셀 구조이여도, 출력 화면의 상부 혹은 하부에서의 착색이 발생하기 쉬운 것으로 되어 있다.

본 발명은, 상기한 문제점을 해결하기 위해서 이루어진 것으로, 라인 사이에서 신호차가 있는 경우에도 출력 화면 상에서의 착색을 억제할 수 있어, 고화질화가 가능한 고체 촬상 장치를 제공하는 것을 목적으로 한다.

본 발명의 제1 양태에 따르면, 고체 촬상 장치에 있어서, 반도체 기판 위에 이차원적으로 배치되고, 각각이 단일 화소로 되는 복수의 수광부와, 상기 복수의 수광부의 상방에 각각 배치된 복수의 집광부와, 상기 복수의 수광부 및 상기 복수의 집광부 사이에 배치된 복수의 색 필터-상기 복수의 색 필터는, 각각, 상기 복수의 수광부의 수직 방향의 2화소×수평 방향의 4화소를 1단위로 하고, 상기 수직 방향의 1라인째의, 상기 수평 방향의 제1 및 제3 각 화소에는 제1 색이 배치되고, 상기 수평 방향의 제2 화소에는 제2 색이 배치되고, 상기 수평 방향의 제4 화소에는 제3 색이 배치됨과 함께, 상기 수직 방향의 2라인째의, 상기 수평 방향의 제1 및 제3 각 화소에는 상기 제1 색이 배치되고, 상기 수평 방향의 제2 화소에는 상기 제3 색이 배치되고, 상기 수평 방향의 제4 화소에는 상기 제2 색이 배치되어 이루어짐-와, 상기 복수의 수광부로부터 읽어내어지는, 상기 수직 방향의 2n(단, n은 자 연수) 라인분의 출력 신호에 기초하여 1수평 영상 신호를 생성하는 신호 처리부를 포함한다.

<실시예>

본 발명의 여러가지 다양한 실시예들이 첨부 도면을 참조로 하여 설명될 것이다. 전 도면에 걸쳐서 동일 또는 유사한 참조번호들이 동일 또는 유사한 부분 또는 구성 요소에 적용되며, 그러한 동일 또는 유사한 부분 또는 구성 요소에 대한 설명은 생락되거나 간략하게만 설명될 것이다.

(제1 실시예)

도 1은, 본 발명의 제1 실시예에 따른, CMOS형 컬러 이미지 센서(고체 촬상 장치)를 이용한, 디지털 카메라 또는 비디오 카메라와 같은 1칩 카메라의 기본 구성을 나타내는 것이다. 또한, 여기에서는, 색 필터로서, 적(R), 녹(G), 청(B)의 원색 필터를 이용한 경우에 대하여 설명한다.

도 1에 도시한 바와 같이, 이 1칩 카메라는, 광학 렌즈(촬상 광학계)(10), 적외 컷 필터(11), 및 증폭형 CMOS 컬러 이미지 센서(20)를 갖고 구성되어 있다. 적외 컷 필터(11)는, 광학 렌즈(10)로부터의 사출광에 포함되는 적외광을 컷트하기 위한 것이다.

이미지 센서(20)는, 예를 들면 1칩 위에 탑재된, 고체 촬상 소자(201)와 신호 처리부(202)로 구성되어 있다. 고체 촬상 소자(201)의 화소 영역(211) 위에는, 복수의 3원색의 색 필터(220)가 이차원 형상으로 설치되어 있다. 색 필터(220)는, 각각 수직(행) 방향 2화소×수평(열) 방향 4화소를 1단위로 하는, 합계 8화소 상당 의 사이즈를 갖고 있다. 본 실시예의 경우, 색 필터(220)의, 예를 들면, 수직 방향의 1라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 G11 필터, G12 필터가 배치되고, 수평 방향의 제2 화소에는 제2 색으로서의 R1 필터가 배치되고, 수평 방향의 제4 화소에는 제3 색으로서의 B1 필터가 배치되어 있다. 또한, 예를 들면, 수직 방향의 2라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 G21 필터, G22 필터가 배치되고, 수평 방향의 제2 화소에는 제3 색으로서의 B2 필터가 배치되고, 수평 방향의 제4 화소에는 제2 색으로서의 R2 필터가 배치되어 있다. 또한, 본 실시예에서는, 1개의 포토다이오드(수광부)를 1화소(단일 화소)로 하고 있다. 또한, R1 필터와 B1 필터 및 B2 필터와 R2 필터는, 역배치이어도 된다.

이러한 배열의 색 필터(220)가, 상기 화소 영역(211) 위에는, 단위마다 반복하여 배치되어 있다(이를, G 스트라이프 RB 완전 체크 배치라고 함). 즉, G11, G21 필터 및 G12, G22 필터는, 수평 방향의 1, 3, …열째 화소에, 각각 세로 스트라이프 형상으로 배치되어 있다. 한편, R1, R2 필터 및 B1, B2 필터는, 수평 방향의 2, 4, …열째 화소에, 각각 상호 교차하도록 교대로 배치되어 있다.

신호 처리부(202)는, 타이밍 발생부(202a)의 블록, 아날로그/디지털 변환 회로(이하, A/D 컨버터)(202b)의 블록, 라인 메모리(202c)의 블록, 색 분리 회로(202d)의 블록, 화이트 밸런스 회로(202e)의 블록, 휘도 신호 처리 회로(202f)의 블록, 및 컬러 신호 처리 회로(202g)의 블록을 갖고 구성되어 있다.

타이밍 발생부(202a)는, 고체 촬상 소자(201)의 화소 영역(211)을 동작시키 기 위한 펄스를 발생한다. 또한, 타이밍 발생부(202a)는, 다른 각 블록에 대하여, 동작에 필요한 펄스를 공급한다. A/D 컨버터(202b)는, 고체 촬상 소자(201)의 출력을 디지털 출력으로 변환한다. 라인 메모리(202c)는, A/D 컨버터(202b)로부터의 디지털 출력 신호를 라인마다 유지한다. 색 분리 회로(202d)는, 2라인분의 신호를 가산하여, 주지의 R, G, B의 각 신호(1수평 영상 신호)를 생성한다. 화이트 밸런스 회로(202e)는, R, G, B의 각 신호의 레벨을 조정하고, 주지의 화이트 밸런스 처리(신호 Rw, Gw, Bw의 생성)를 실행한다. 휘도 신호 처리 회로(202f)는, 2라인분의 신호를 이용하여 주지의 방법에 의해 휘도 제어 신호 Y'를 생성한다. 컬러 신호 처리 회로(202g)는, 화이트 밸런스 처리 신호 Rw, Gw, Bw 및 휘도 제어 신호 Y'에 기초하여, γ 보정, 윤곽 강조, 렌즈 쉐이딩 보정, 색 밸런스 조정 등의 주지의 처리를 실행하고, Y 신호(휘도 신호), R-YL 신호, 및 B-YL 신호를 생성한다.

여기에서, 고체 촬상 소자(201)의 구성에 대하여 상세하게 설명한다. 도 2는, 화소 영역(211)의 기본 구성을 나타내는 것이다. 화소 영역(211)에는, 복수의 광전 변환 셀 PDC가 이차원적으로 배치되어 있다. 본 실시예의 경우, 예를 들면 도 2에 도시한 바와 같이, 각 광전 변환 셀 PDC는 수직 2화소 1셀 구조로 되어 있다. 즉, 이차원 형상으로 배치된 복수의 포토다이오드 PDn(단, n은 자연수) 중, 수직 방향의 2개의 포토다이오드 PD1, PD2마다 1개의 증폭 회로(출력 회로)(212)가 배치되어, 각각 1개의 광전 변환 셀 PDC가 구성되어 있다. 수직 2화소 1셀 구조로 함으로써, 포토다이오드의 면적을 실질적으로 증가시킬 수 있어, 미세 화소의 감도의 열화의 개선이 도모된다.

증폭 회로(212)는, 5개의 트랜지스터, 예를 들면 출력 앰프용 트랜지스터 Ta, 셀렉트 스위치용 트랜지스터 Ts, 리세트 트랜지스터 Tr, 및 신호 전하 읽어내기용 게이트 트랜지스터 Tg1, Tg2에 의해 구성되어 있다. 결국, 각 광전 변환 셀 PDC는, 증폭 회로(212)를 형성하는 5개의 트랜지스터 Ta, Ts, Tr, Tg1, Tg2와, 2개의 포토다이오드 PD1, PD2로 구성되어 있다. 예를 들면, 포토다이오드 PD1, PD2의 각 애노드는, 각각 접지되어 있다. 포토다이오드 PD1, PD2의 각 캐소드에는, 트랜지스터 Tg1, Tg2의 소스가 각각 접속되어 있다. 트랜지스터 Tg1, Tg2의 각 게이트(TG 게이트)에는, 펄스 TG1, TG2가 각각 인가되도록 되어 있다. 트랜지스터 Tg1, Tg2의 각 드레인에는, 트랜지스터 Ta의 게이트 및 트랜지스터 Tr의 드레인이 공통으로 접속되어 있다. 그리고, 이 공통 접속점이 검출부 FD로 되어 있다. 트랜지스터 Tr의 게이트에는 펄스 RESET가, 소스에는 전원 전압 VDD가, 각각 인가되도록 되어 있다. 트랜지스터 Ta의 드레인은 트랜지스터 Ts의 드레인에 접속되고, 소스에는 상기 전원 전압 VDD가 인가되도록 되어 있다. 트랜지스터 Ts의 소스는 수직 신호선 VLIN에 접속되고, 게이트에는 펄스 SEL이 인가되도록 되어 있다.

화소 영역(211)의 하부(혹은, 상부)에는, 수평 방향으로, 소스 팔로워 회로용 부하 트랜지스터 TLM이 병설되어 있다. 부하 트랜지스터 TLM의 각 드레인은 상기 수직 신호선 VLIN에 각각 접속되고, 각 소스는 접지되어 있다. 부하 트랜지스터 TLM의 각 게이트에는, 상기 수직 신호선 VLIN에 흘리는 정전류량을 제어하기 위한 전압 VLM(예를 들면, 1V)이 공통으로 인가되도록 되어 있다.

이하에, 상기한 구성에서의 신호 전하의 읽어내기 동작에 대하여 설명한다. 우선, 펄스 SEL을 온시켜서, 소정의, 트랜지스터 Ts와 부하 트랜지스터 TLM으로 이루어지는 소스 팔로워 회로를 동작시킨다. 일정 기간, 포토다이오드 PD1에 광전 변환에 의해 얻은 신호 전하를 축적시킨 후, 그것을 읽어내기 전에, 검출부 FD의 암전류 등의 노이즈 신호를 제거하기 위해서, 펄스 RESET를 온으로 한다. 이에 의해, 검출부 FD의 전위는, 전원 전압 VDD(예를 들면, 2.8V)로 세트된다. 한편, 수직 신호선 VLIN에는, 기준으로 되는 검출부 FD에 신호가 없는 상태의 전압(리세트 레벨)이 출력된다. 이 상태에서, 최초의 읽어내기 라인일 때에는 펄스 TG1을 온으로 함으로써, 트랜지스터 Tg1을 온시킨다. 이와 같이 하여, 포토다이오드 PD1에 축적되어 있는 신호 전하를, 검출부 FD에 읽어낸다. 마찬가지로 하여, 다음 읽어내기 라인일 때에는 펄스 TG2를 온으로 함으로써, 트랜지스터 Tg2를 온시킨다. 이와 같이 하여, 포토다이오드 PD2에 축적되어 있는 신호 전하를, 검출부 FD에 읽어낸다. 그렇게 하면, 수직 신호선 VLIN에는, 검출부 FD의 전압(신호 전하+리세트 레벨)이 읽어내어진다. 이 리세트 레벨은, 앞의 리세트 레벨과의 차분을 취함으로써 제거할 수 있다. 이 동작을, 저노이즈화 처리 동작(CDS(Correlated Double Sampling; 상관 이중 샘플링) 동작)이라고 한다.

도 3은, 고체 촬상 소자(201)의 단면 구조를 나타내는 것이다. 도면의 (a)로 도시하는 부분이, 도 2의 Ⅲa-Ⅲa선을 따라 취한 단면(1광전 변환 셀 PDC)에 거의 대응하고 있다. 또한, 여기에서는, 화소 영역(211)의 주변부(특히, 광학 렌즈(10)로부터의 광이 비스듬히 입사하는 상부)를 예시하고 있다.

도 3에 도시한 바와 같이, 예를 들면 P형의 반도체 기판(211a)의 표면에는, N형의 확산층(211b)으로 이루어지는 복수의 포토다이오드 PDn이 형성되어 있다(이 예의 경우, 복수의 포토다이오드 PD1, PD2가 교대로 비연속적으로 배치되어 있다). 복수의 포토다이오드 PD1, PD2의 상면에는, 각각, 리크 전류 대책을 위한 P형의 확산층으로 이루어지는 실드층(211e)이 형성되어 있다. 또한, 광전 변환 셀 PDC을 이루는 포토다이오드 PD1, PD2의 상호간에 대응하는, 상기 P형 반도체 기판(211a)의 표면에는, 각각, 신호 전하를 전압으로 변환하는 상기 검출부 FD로 되는 N형의 확산층(211d)이 형성되어 있다. N형의 확산층(211d)과 상기 포토다이오드 PD1, PD2 사이에는, 각각, 일정한 거리가 설정되어 있다. 또한, 포토다이오드 PD1과 검출부 FD의 사이에 대응하는, 상기 P형 반도체 기판(211a)의 표면 위에는, 각각, 절연막(도시 생략)을 개재하여, 신호 전하 읽어내기용 트랜지스터 Tg1의 TG 게이트가 배치되어 있다. 마찬가지로, 포토다이오드 PD2와 검출부 FD의 사이에 대응하는, 상기 P형 반도체 기판(211a)의 표면 위에는, 각각, 절연막(도시 생략)을 개재하여, 신호 전하 읽어내기용 트랜지스터 Tg2의 TG 게이트가 배치되어 있다. 또한, 광전 변환 셀 PDC의 상호간으로서, 포토다이오드 PD2와 포토다이오드 PD1의 사이에 대응하는, 상기 P형 반도체 기판(211a)의 표면부에는, 각각, 소자 분리용 절연막(예를 들면, LOCOS 산화막)(211e)이 형성되어 있다.

또한, 상기 P형 반도체 기판(211a)의 표면 위에는, 그 표면 위의 단차를 흡수하기 위한 평활층(211f)을 개재하여, 광의 입사를 제어하기 위한 복수의 차광막(예를 들면, Al)(211g)이 형성되어 있다. 이 차광막(211g)은, 전원 전압 VDD를 공급하기 위한 배선으로서도 사용된다. 차광막(211g)의 상방에는, 상기 평활 층(211f)을 더 개재하여, 상기한 복수의 색 필터(220)가 연속적으로 배치되어 있다. 색 필터(220)의 상방에는, 색 필터(220)의 두께 차를 개선하기 위한 상기 평활층(211f)을 더 개재하여, 복수의 마이크로 렌즈(집광부)(211h)가 연속적으로 배치되어 있다. 이 마이크로 렌즈(211h)는, 화소 영역(211)에 입사한 광(광학 렌즈(10)로부터의 사출광)을 효율적으로, 각 포토다이오드 PD1, PD2에 집광하기 위해서 형성되어 있다.

화소 영역(211)의, 특히 주변부에서는, 광학 렌즈(10)로부터 출사되는 광이, 경사 방향으로부터 포토다이오드 PD1, PD2에 입사한다. 이 경사 방향으로부터의 입사광에 대응시키기 위해, 상기 차광막(211g), 상기 색 필터(220), 및 상기 마이크로 렌즈(211h)는, 포토다이오드 PD1, PD2의 바로 위로부터 입사광의 방향으로 위치를 어긋나게 해서 배치되어 있다.

본 실시예의 구성에 따르면, 화소 영역(211)의 신호 전하 읽어내기용 트랜지스터 Tg1, Tg2의 각 TG 게이트에 돌기를 형성할 수 있다.

도 4는, 화소 영역(211)에서의 광전 변환 셀 PDC의 구성예를 나타내는 것이다. 여기에서는, 일부를 투과하여 나타내고 있다. 본 실시예의 경우, 수직 2화소 1셀 구조를 위해서, 검출부 FD를 중심으로, 그 상하(수직) 방향의 각 포토다이오드 PD1, PD2로부터 신호 전하를 읽어내는 구조로 되어 있다. 즉, 수직 방향에 인접하는 2개의 포토다이오드 PD1, PD2 사이에, 수평 방향으로, 신호 전하 읽어내기용 트랜지스터 Tg1, Tg2의 각 TG 게이트가 병행하여 설치되어 있다. 그리고, 그 TG 게이트의 상호간에, 검출부 FD가 배치되어 있다.

트랜지스터 Tg1의 TG 게이트는, 그 일부(TG1a)가 돌기 형상으로 형성되고, 포토다이오드 PD1의 집광 에리어의 거의 중심에까지 연장하도록 배치되어 있다. 마찬가지로, 트랜지스터 Tg2의 TG 게이트는, 그 일부(TG2a)가 돌기 형상으로 형성되고, 포토다이오드 PD2의 집광 에리어의 거의 중심에까지 연장하도록 배치되어 있다. 이러한 구조로 한 경우, 포토다이오드 PD1, PD2에 축적된 신호 전하를 보다 읽어내기 쉽게 할 수 있다. 또한, 보다 깊게 포토다이오드 PD1, PD2를 형성하는 것이 가능해지고, 포화 전하량을 증가할 수 있게 된다.

도 5는, 화소 영역(211)에서의 광전 변환 셀 PDC의 다른 구성예를 나타내는 것이다. 이 예의 경우와 같이, 예를 들면, 수직 방향에 인접하는 2개의 포토다이오드 PD1, PD2에 대하여, 검출부 FD의 용량(면적)이 보다 저감하도록, 신호 전하 읽어내기용 트랜지스터 Tg1, Tg2의 각 TG 게이트를 비스듬히 배치하도록 해도 된다. 이에 의해, 전하 전압 변환 게인을 더욱 높일 수 있으며, 후단의 신호 처리부(202)에서의 노이즈의 영향을 감소할 수 있게 된다. 게다가, TG 게이트의 일부(TG1a, TG2a)가, 포토다이오드 PD1, PD2의 집광 에리어의 거의 중심에까지 연장하는 돌기를 형성한 구조로 한 경우에는, 포토다이오드 PD1, PD2에 축적된 신호 전하를 보다 읽어내기 쉽게 할 수 있다.

다음으로, 상기한 구성에서의, 1칩 카메라에서의 신호 처리에 관한 동작에 대하여 설명한다. 예를 들면 도 1에 도시한 바와 같이, 광학 렌즈(10)로부터의 사출광은, 적외 컷 필터(11)를 통하여, 고체 촬상 소자(201)의 화소 영역(211)에 입사된다. 화소 영역(211)에서는, 색 필터(220)를 각각 통과한 광이, 대응하는 포토 다이오드 PD1, PD2에 의해 광전 변환된다. 고체 촬상 소자(201)의 출력 신호는, A/D 컨버터(202b)에서 디지털 출력으로 변환된다. 이 디지털 출력 신호는, 라인 메모리(202c)에 입력됨과 함께, 다음의 라인 신호와 병행하여, 색 분리 회로(202d) 및 휘도 신호 처리 회로(202f)에 입력된다.

색 분리 회로(202d)에서는, 2라인분의 신호가 가산되어, 1수평 영상 신호(R, G, B의 각 신호)가 생성된다. 즉, 본 실시예의 경우, R 신호는 1라인째의 R1의 신호와 2라인째의 R2의 신호의 가산에 의해, B 신호는 1라인째의 B1의 신호와 2라인째의 B2의 신호의 가산에 의해, G 신호는 1라인째의 G11, G12의 신호와 2라인째의 G21, G22의 신호의 가산에 의해, 각각 생성된다. 이에 의해, 예를 들면 도 6에 파선으로 나타낸 바와 같이, 화소 영역(211)의 주변부의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다.

도 1에 도시한 화이트 밸런스 회로(202e)에서는, 통상의 컬러 신호 처리, 예를 들면 R, G, B의 각 신호의 레벨을 맞추는 화이트 밸런스 처리가 행해지고, 화이트 밸런스 처리 신호 Rw, Gw, Bw가 생성된다.

휘도 신호 처리 회로(202f)에서는, 2라인분의 신호가, 수직 2화소×수평 2화소의 4화소씩 순서대로 가산되어, 최종적으로 휘도 제어 신호 Y'의 생성이 행해진다. 즉, 본 실시예의 경우, 수평 방향으로 1화소씩 시프트시키면서 각 신호의 가산 동작(G+G+R+B의 연산)이 반복됨으로써, 가산 신호 Y1, Y2, Y3, Y4가 산출된다. 예를 들면, 가산 신호 Y1은 각 신호의 가산 동작(G11+G21+R1+B2)에 의해, 가산 신호 Y2는 각 신호의 가산 동작(R1+B2+G12+G22)에 의해, 가산 신호 Y3은 각 신호의 가산 동작(G12+G22+B1+R2)에 의해, 가산 신호 Y4는 각 신호의 가산 동작(B1+R2+G11+G21)에 의해, 각각 산출된다. 그리고, 이 가산 신호 Y1, Y2, Y3, Y4에 기초하여, 휘도 제어 신호 Y'가 생성된다.

또한, 적색이나 청색 등의 단색의 피사체를 촬상했을 때는, 수직 방향의 R1, B2의 열의 각 신호와 B1, R2의 열의 각 신호의 가산 신호 레벨 차에 의해, 세로 줄무늬가 발생하는 경우가 있다. 이 세로 줄무늬는, 2라인분의 신호를, 수직 2화소×수평 4화소의 8화소씩 순서대로 가산 처리하는 방식에 의해, 억압할 수 있다.

컬러 신호 처리 회로(202g)에서는, 상기 휘도 신호 처리 회로(202f)로부터의 휘도 제어 신호 Y' 및 상기 화이트 밸런스 회로(202e)로부터의 화이트 밸런스 처리 신호 Rw, Gw, Bw에 기초하여, γ 보정, 윤곽 강조, 렌즈 쉐이딩 보정, 색 밸런스 조정 등의 처리가 행해진다. 그리고, 이 컬러 신호 처리 회로(202g)로부터는, 출력 화면의 형성에 필요한, 휘도 신호 Y, R-YL 신호, 및 B-YL 신호가 생성된다.

상기한 바와 같이, 이미지 센서의 수직 방향의 복수의 화소를 공유화한 셀 레이아웃에 대하여, 최적의 온 칩 색 필터 배열을 제공할 수 있다. 즉, 색 필터 배열로서, 수직 방향의 2화소×수평 방향의 4화소로 이루어지는 8화소를 1단위로 하는 3색 필터에 있어서, 제1 색을 세로 일렬마다의 스트라이프로 하고, 그 이웃에, 각각 제2, 제3 각 색을 교대로, 또한 1라인째와 2라인째로 배열을 어긋나게 해서 배치(소위, 완전 체크 배치)한다. 그리고, 2라인분의 광전 변환 출력 신호를 디지털 처리에 의해 가산함으로써, 1수평 영상 신호 R, G, B를 산출한다. 이에 의해, 가령 홀수 라인째와 짝수 라인째의 사이에서 신호차가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차의 억압이 가능하게 된다. 따라서, 출력 화면 상에서의 착색을 억압할 수 있어, 고화질화가 가능하게 되는 것이다.

본 실시예에서는, 광전 변환 셀 PDC를 수직 2화소 1셀 구조로 하고 있다. 그 때문에, 예를 들면 도 3에 도시한 바와 같이, 포토다이오드 PD1, PD2 사이의 분리 상태(피치)가 상이하다. 즉, 수직 2화소 1셀 구조로 한 경우, 복수의 포토다이오드 PD1, PD2를 등간격으로 배치할 수 없다. 따라서, 포토 다이오드 PD1, PD2에 대한 광의 입사각에 의해서는, 입사광의 적어도 일부가 TG 게이트에 의해 차광된다. 예를 들면, 포토다이오드 PD1, PD2에의 광의 입사각이 20도 이상으로 되면, 각 셀 PDC의 한 쪽(도 3의 예에서는 트랜지스터 Tg1측)의 TG 게이트에 입사광이 걸린다. 이에 의해, 포토다이오드 PD1에의 입사광이 저하하기 때문에, 포토다이오드 PD1에서의 신호량(전하량)이 감소한다. 그렇게 하면, 전체적으로, R1의 신호량이 감소한다. 이에 대하여, 이웃의 포토다이오드 PD2에서는, TG 게이트에 의해 입사광이 차광되지 않으므로, B2의 신호량은 감소하지 않는다. 이러한 현상은, 화소 영역(211)의 주변부 부근, 특히 수직 2화소 1셀 구조의 경우, 화소 영역(211)의 상부 혹은 하부에서 현저하게 된다.

이 경우, 촬상 영역(211)의 중심부 부근에서의 R, G, B의 각 신호량을 화이트 밸런스 회로(202e)에 의해 동일하게 조정하고, 이에 따라 "백"을 발생시키도록 했다고 해도, 촬상 영역(211)의 상부에서는 B 신호가 많아지고, 출력 화면 상에서 파랗게 된다. 반대로, 촬상 영역(211)의 하부에서는 R 신호가 많아지고, 빨갛게 된다. 또한, 촬상 영역(211)의 상부 및 하부에서는 G의 신호량이 다르기 때문에, 횡선이 발생한다.

본 실시예에 따르면, 이러한 문제를 해결할 수 있다. 즉, R, G, B의 각 신호에서의 라인 간의 신호차의 억압이 가능하게 된다. 그 결과, 한 쪽의 포토다이오드에의 입사광이 저하했다고 해도, 출력 화면 상에서 파랗게 되거나, 빨갛게 되거나, 횡선이 발생하는 것을 방지할 수 있다.

특히, 도 4 또는 도 5에 도시한 바와 같이, 포토다이오드 PD1, PD2의 집광 에리어의 중심 부근에까지 TG 게이트의 일부(TG1a, TG2a)를 늘이도록 한 경우, 광의 입사각에 상관없이, 입사광(집광 에리어)의 적어도 일부가 TG 게이트에 의해 차광되므로, 신호량이 저하한다. 이러한 구성으로 한 경우에도, R, G, B의 각 신호에서의 라인 간의 신호차의 억압이 가능하고, 출력 화면 상에서 파랗게 되거나, 빨갛게 되거나, 횡선이 발생하는 등의 문제를 해결할 수 있다.

또한, 화소 영역(211)의 주변부에서의 신호량의 차에 수반하는 착색에 한정하지 않고, 마이크로 렌즈, 차광막, TG 게이트 등의 위치 어긋남(제조 변동)에 의한 착색의 문제도 마찬가지로 해결할 수 있다.

또한, 상기한 실시예에서는, 색 분리 회로(202d)에서의 처리 시에, R, B의 각 신호와 G의 신호의 가산 처리 후의 의사적인 공간 샘플링 포인트가 어긋난다. 즉, R의 신호는 R1+R2로 되므로, 그 의사적인 공간 샘플링 포인트는, R1 필터와 R2 필터와의 중간(색 필터(220) 위에서, G12 필터와 G22 필터와의 접점)이 된다. 마 찬가지로, B의 신호는 B1+B2로 되므로, 그 의사적인 공간 샘플링 포인트는, B1 필터와 B2 필터와의 중간(색 필터(220) 위에서, G12 필터와 G22 필터와의 접점)이 된다. 이에 대하여, G의 신호는 G11+G21+G12+G22로 되므로, 그 의사적인 공간 샘플링 포인트는, G11 필터와 G22 필터와의 중간이며, 또한 G21 필터와 G12 필터와의 중간(색 필터(220) 위에서, R1 필터와 B2 필터와의 접점)이 된다. 이러한 경우, 예를 들면, G의 신호의 산출에 또한 오른쪽에 이웃한 색 필터(220)의 1열째의 G의 신호 G11+G21을 가산하는, G11+G21+G12+G22+G11+G21(수직 2화소×수평 3화소의 계 6화소 가산)로 한다. 이렇게 함으로써, G의 신호의 의사적인 공간 샘플링 포인트를, R, B의 각 신호의 의사적인 공간 샘플링 포인트에 맞추는 것이 가능하다.

(제2 실시예)

도 7은, 본 발명의 제2 실시예에 따른, CMOS형 컬러 이미지 센서(고체 촬상 장치)를 이용한 1칩 카메라의 기본 구성을 나타내는 것이다. 여기에서는, 광전 변환 셀을 수직 2화소 1셀 구조로 하고, 색 필터로서, 화이트/투명(W), 시안(Cy), 옐로우(Ye)의 보색 필터를 이용한 경우에 대하여 설명한다. 또한, 도 1과 동일 부분에는 동일 부호를 병기하여, 상세한 설명은 생략한다.

도 7에 도시한 바와 같이, 본 실시예에서는, 색 필터(221)의 배열이, W, Cy, Ye로 이루어지는 수직(행) 방향 2화소×수평(열) 방향 4화소의 합계 8화소 상당의 사이즈를 갖는, W 스트라이프 CyYe 완전 체크 배치로 하고 있다. 즉, 본 실시예의 경우, 색 필터(221)의, 예를 들면, 수직 방향의 1라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 W11 필터, W12 필터가 배치되고, 수평 방향의 제2 화소에는 제2 색으로서의 Cy1 필터가 배치되고, 수평 방향의 제4 화소에는 제3 색으로서의 Ye1 필터가 배치되어 있다. 또한, 예를 들면, 수직 방향의 2라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 W21 필터, W22 필터가 배치되고, 수평 방향의 제2 화소에는 제3 색으로서의 Ye2 필터가 배치되고, 수평 방향의 제4 화소에는 제2 색으로서의 Cy2 필터가 배치되어 있다. 이러한 배열의 색 필터(221)가, 화소 영역(211) 위에, 단위마다 반복하여 배치되어 있다. 또한, Cy1 필터와 Ye1 필터 및 Ye2 필터와 Cy2 필터는, 역배치이어도 된다.

한편, 신호 처리부(202)의 색 분리 회로(202d)에서는, 2라인분의 신호가 가산되어, 1수평 영상 신호(R, G, B의 각 신호)가 생성된다. 즉, 본 실시예의 경우, R(R1) 신호는 (W11-Cy1)+(W21-Cy1)의 신호와 (W12-Cy2)+(W22-Cy2)의 신호의 가산에 의해, B 신호는 (W11-Ye2)+(W21-Ye2)의 신호와 (W12-Ye1)+(W22-Ye1)의 신호의 가산에 의해, G 신호는 (Cy1+Ye2-W11)의 신호와 (Cy1+Ye2-W21)의 신호와 (Ye1+Cy2-W12)의 신호와 (Ye1+Cy2-W22)의 신호의 가산에 의해, 각각 생성된다. 이에 의해, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도 차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다.

휘도 신호 처리 회로(202f)에서는, 2라인분의 신호가, 수직 2화소×수평 2화소의 4화소씩 순서대로 가산되어, 최종적으로 휘도 제어 신호 Y'의 생성이 행해진다. 즉, 본 실시예의 경우, 수평 방향으로 1화소씩 시프트시키면서 각 신호의 가산 동작(W+W+Cy+Ye의 연산)이 반복됨으로써, 가산 신호 Y1, Y2, Y3, Y4가 산출된 다. 예를 들면, 가산 신호 Y1은 각 신호의 가산 동작(W11+W21+Cy1+Ye2)에 의해, 가산 신호 Y2는 각 신호의 가산 동작(Cy1+Ye2+W12+W22)에 의해, 가산 신호 Y3은 각 신호의 가산 동작(W12+W22+Ye1+Cy2)에 의해, 가산 신호 Y4는 각 신호의 가산 동작(Ye1+Cy2+W11+W21)에 의해, 각각 산출된다. 그리고, 이 가산 신호 Y1, Y2, Y3, Y4에 기초하여, 휘도 제어 신호 Y'가 생성된다.

이와 같이, 색 필터(221)를 채용하도록 한 경우에도, 상술한 제1 실시예의 경우와 마찬가지로, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다. 따라서, 출력 화면 상에서의 착색을 억압할 수 있어, 고화질화가 가능하게 된다.

게다가, 색 필터(221)를 채용하도록 한 경우에는, 원색의 색 필터(220)를 채용하는 방식에 비하여, 2배의 RB 신호, 2.5배의 휘도 신호 Y를 얻을 수 있어, 보다 고감도화가 가능하다.

(제3 실시예)

도 8은, 본 발명의 제3 실시예에 따른, CMOS형 컬러 이미지 센서(고체 촬상 장치)를 이용한 1칩 카메라의 기본 구성을 나타내는 것이다. 여기에서는, 광전 변환 셀을 수직 2화소 1셀 구조로 하고, 색 필터로서, 화이트/투명(W), 적(R), 청(B)의 색 필터를 이용한 경우에 대하여 설명한다. 또한, 도 1과 동일 부분에는 동일 부호를 병기하여, 상세한 설명은 생략한다.

도 8에 도시한 바와 같이, 본 실시예에서는, 색 필터(222)의 배열이, W, R, B로 이루어지는 수직(행) 방향 2화소×수평(열) 방향 4화소의 합계 8화소 상당의 사이즈를 갖는, W 스트라이프 RB 완전 체크 배치로 하고 있다. 즉, 본 실시예의 경우, 색 필터(222)의, 예를 들면, 수직 방향의 1라인째의, 수평 방향의 제1 및 제3의 각 화소에는 제1 색으로서의 W11 필터, W12 필터가 배치되고, 수평 방향의 제2 화소에는 제2 색으로서의 R1 필터가 배치되고, 수평 방향의 제4 화소에는 제3 색으로서의 B1 필터가 배치되어 있다. 또한, 예를 들면, 수직 방향의 2라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 W21 필터, W22 필터가 배치되고, 수평 방향의 제2 화소에는 제3 색으로서의 B2 필터가 배치되고, 수평 방향의 제4 화소에는 제2 색으로서의 R2 필터가 배치되어 있다. 이러한 배열의 색 필터(222)가, 화소 영역(211) 위에, 단위마다 반복하여 배치되어 있다. 또한, R1 필터와 B1 필터 및 B2 필터와 R2 필터는, 역배치이어도 된다.

한편, 신호 처리부(202)의 색 분리 회로(202d)에서는, 2라인분의 신호가 가산되어, 1수평 영상 신호(R, G, B의 각 신호)가 생성된다. 즉, 본 실시예의 경우, R 신호는 R1의 신호와 R2의 신호의 가산에 의해, B 신호는 B1의 신호와 B2의 신호의 가산에 의해, G 신호는 W11-(R1+B2)의 신호와 W21-(R1+B2)의 신호와 W12-(B1+R2)의 신호와 W22-(B1+R2)의 신호의 가산에 의해, 각각 생성된다. 이에 의해, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다.

휘도 신호 처리 회로(202f)에서는, 2라인분의 신호가, 수직 2화소×수평 2화 소의 4화소씩 순서대로 가산되어, 최종적으로 휘도 제어 신호 Y'의 생성이 행해진다. 즉, 본 실시예의 경우, 수평 방향으로 1화소씩 시프트시키면서 각 신호의 가산 동작(W+W+R+B의 연산)이 반복됨으로써, 가산 신호 Y1, Y2, Y3, Y4가 산출된다. 예를 들면, 가산 신호 Y1은 각 신호의 가산 동작(W11+W21+R1+B2)에 의해, 가산 신호 Y2는 각 신호의 가산 동작(R1+B2+W12+W22)에 의해, 가산 신호 Y3은 각 신호의 가산 동작(W12+W22+B1+R2)에 의해, 가산 신호 Y4는 각 신호의 가산 동작(B1+R2+W11+W21)에 의해, 각각 산출된다. 그리고, 이 가산 신호 Y1, Y2, Y3, Y4에 기초하여, 휘도 제어 신호 Y'가 생성된다.

이와 같이, 색 필터(222)를 채용하도록 한 경우에도, 상술한 제1 실시예인 경우와 마찬가지로, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다. 따라서, 출력 화면 상에서의 착색을 억압할 수 있어, 고화질화가 가능하게 된다.

(제4 실시예)

도 9는, 본 발명의 제4 실시예에 따른, CMOS형 컬러 이미지 센서(고체 촬상 장치)를 이용한 1칩 카메라의 기본 구성을 나타내는 것이다. 여기에서는, 광전 변환 셀을 수직 2화소 1셀 구조로 하고, 색 필터로서, 화이트/투명(W), 마젠타(Mg), 옐로우(Ye)의 색 필터를 이용한 경우에 대하여 설명한다. 또한, 도 1과 동일 부분에는 동일 부호를 병기하여, 상세한 설명은 생략한다.

도 9에 도시한 바와 같이, 본 실시예에서는, 색 필터(223)의 배열이, W, Mg, Ye로 이루어지는 수직(행) 방향 2화소×수평(열) 방향 4화소의 합계 8화소 상당의 사이즈를 갖는, W 스트라이프 MgYe 완전 체크 배치로 하고 있다. 즉, 본 실시예의 경우, 색 필터(223)의, 예를 들면, 수직 방향의 1라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 W11 필터, W12 필터가 배치되고, 수평 방향의 제2 화소에는 제2 색으로서의 Mg1 필터가 배치되고, 수평 방향의 제4 화소에는 제3 색으로서의 Ye1 필터가 배치되어 있다. 또한, 예를 들면, 수직 방향의 2라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 W21 필터, W22 필터가 배치되고, 수평 방향의 제2 화소에는 제3 색으로서의 Ye2 필터가 배치되고, 수평 방향의 제4 화소에는 제2 색으로서의 Mg2 필터가 배치되어 있다. 이러한 배열의 색 필터(223)가, 화소 영역(211) 위에, 단위마다 반복하여 배치되어 있다. 또한, Mg1 필터와 Ye1 필터 및 Ye2 필터와 Mg2 필터는, 역배치이어도 된다.

한편, 신호 처리부(202)의 색 분리 회로(202d)에서는, 2라인분의 신호가 가산되어, 1수평 영상 신호(R, G, B의 각 신호)가 생성된다. 즉, 본 실시예의 경우, R 신호는 (Mg1+Ye2)-W11+(Mg1+Ye2)-W21의 신호와 (Ye1+Mg2)-W12+(Ye1+Mg2)-W22의 신호의 가산에 의해, B신호는 (W11-Ye2)+(W21-Ye2)의 신호와 (W12-Ye1)+(W22-Ye1)의 신호의 가산에 의해, G 신호는 W11-Mg1의 신호와 W21-Mg1의 신호와 W12-Mg2의 신호와 W22-Mg2의 신호의 가산에 의해, 각각 생성된다. 이에 의해, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다.

휘도 신호 처리 회로(202f)에서는, 2라인분의 신호가, 수직 2화소×수평 2화소의 4화소씩 순서대로 가산되어, 최종적으로 휘도 제어 신호 Y'의 생성이 행해진다. 즉, 본 실시예의 경우, 수평 방향으로 1화소씩 시프트시키면서 각 신호의 가산 동작(W+W+Mg+Ye의 연산)이 반복됨으로써, 가산 신호 Y1, Y2, Y3, Y4가 산출된다. 예를 들면, 가산 신호 Y1은 각 신호의 가산 동작(W11+W21+Mg1+Ye2)에 의해, 가산 신호 Y2는 각 신호의 가산 동작(Mg1+Ye2+W12+W22)에 의해, 가산 신호 Y3은 각 신호의 가산 동작(W12+W22+Ye1+Mg2)에 의해, 가산 신호 Y4는 각 신호의 가산 동작(Ye1+Mg2+W11+W21)에 의해, 각각 산출된다. 그리고, 이 가산 신호 Y1, Y2, Y3, Y4에 기초하여, 휘도 제어 신호 Y'가 생성된다

이와 같이, 색 필터(223)를 채용하도록 한 경우에도, 상술한 제1 실시예의 경우와 마찬가지로, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다. 따라서, 출력 화면 상에서의 착색을 억압할 수 있어, 고화질화가 가능하게 된다.

(제5 실시예)

도 10은, 본 발명의 제5 실시예에 따른, CMOS형 카메라 이미지 센서(고체 촬상 장치)를 이용한 1칩 카메라의 기본 구성을 나타내는 것이다. 여기에서는, 광전 변환 셀을 수직 2화소 1셀 구조로 하고, 색 필터로서, 화이트/투명(W), 시안(Cy), 마젠타(Mg)의 보색 필터를 이용한 경우에 대하여 설명한다. 또한, 도 1과 동일 부분에는 동일 부호를 병기하여, 상세한 설명은 생략한다.

도 10에 도시한 바와 같이, 본 실시예에서는, 색 필터(224)의 배열이, W, Cy, Mg으로 이루어지는 수직(행) 방향 2화소×수평(열) 방향 4화소의 합계 8화소 상당의 사이즈를 갖는, W 스트라이프 CyMg 완전 체크 배치로 하고 있다. 즉, 본 실시예의 경우, 색 필터(224)의, 예를 들면, 수직 방향의 1라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 W11 필터, W12 필터가 배치되고, 수평 방향의 제2 화소에는 제2 색으로서의 Cy1 필터가 배치되고, 수평 방향의 제4 화소에는 제3 색으로서의 Mg1 필터가 배치되어 있다. 또한, 예를 들면, 수직 방향의 2라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 W21 필터, W22 필터가 배치되고, 수평 방향의 제2 화소에는 제3 색으로서의 Mg2 필터가 배치되고, 수평 방향의 제4 화소에는 제2 색으로서의 Cy2 필터가 배치되어 있다. 이러한 배열의 색 필터(224)가, 화소 영역(211) 위에, 단위마다 반복하여 배치되어 있다. 또한, Cy1 필터와 Mg1 필터 및 Mg2 필터와 Cy2 필터는, 역배치이어도 된다.

한편, 신호 처리부(202)의 색 분리 회로(202d)에서는, 2라인분의 신호가 가산되어, 1수평 영상 신호(R, G, B의 각 신호)가 생성된다. 즉, 본 실시예의 경우, R 신호는 (W11-Cy1)+(W21-Cy1)의 신호와 (W12-Cy2)+(W22-Cy2)의 신호의 가산에 의해, B 신호는 (Cy1+Mg2)-W11+(Cy1+Mg2)-W21의 신호와 (Mg1+Cy2)-W12+(Mg1+Cy2)-W22의 신호의 가산에 의해, G 신호는 W11-Mg2의 신호와 W21-Mg2의 신호와 W12-Mg1의 신호와 W22-Mg1의 신호의 가산에 의해, 각각 생성된다. 이에 의해, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에 서의 라인 간의 신호차를 억압할 수 있다.

휘도 신호 처리 회로(202f)에서는, 2라인분의 신호가, 수직 2화소×수평 2화소의 4화소씩 순서대로 가산되어, 최종적으로 휘도 제어 신호 Y'의 생성이 행해진다. 즉, 본 실시예의 경우, 수평 방향으로 1화소씩 시프트시키면서 각 신호의 가산 동작(W+W+Cy+Mg의 연산)이 반복됨으로써, 가산 신호 Y1, Y2, Y3, Y4가 산출된다. 예를 들면, 가산 신호 Y1은 각 신호의 가산 동작(W11+W21+Cy1+Mg2)에 의해, 가산 신호 Y2는 각 신호의 가산 동작(Cy1+Mg2+W12+W22)에 의해, 가산 신호 Y3은 각 신호의 가산 동작(W12+W22+Mg1+Cy2)에 의해, 가산 신호 Y4는 각 신호의 가산 동작(Mg1+Cy2+W11+W21)에 의해, 각각 산출된다. 그리고, 이 가산 신호 Y1, Y2, Y3, Y4에 기초하여, 휘도 제어 신호 Y'가 생성된다

이와 같이, 색 필터(224)를 채용하도록 한 경우에도, 상술한 제1 실시예의 경우와 마찬가지로, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다. 따라서, 출력 화면 상에서의 착색을 억압할 수 있어, 고화질화가 가능하게 된다.

(제6 실시예)

도 11은, 본 발명의 제6 실시예에 따른, CMOS형 카메라 이미지 센서(고체 촬상 장치)를 이용한 1칩 카메라의 기본 구성을 나타내는 것이다. 여기에서는, 광전 변환 셀을 수직 2화소 1셀 구조로 하고, 색 필터로서, 녹(G), 시안(Cy), 옐로우(Ye)의 색 필터를 이용한 경우에 대하여 설명한다. 또한, 도 1과 동일 부분에는 동일 부호를 병기하여, 상세한 설명은 생략한다.

도 11에 도시한 바와 같이, 본 실시예에서는, 색 필터(225)의 배열이, G, Cy, Ye로 이루어지는 수직(행) 방향 2화소×수평(열) 방향 4화소의 합계 8화소 상당의 사이즈를 갖는, G 스트라이프 CyYe 완전 체크 배치로 하고 있다. 즉, 본 실시예의 경우, 색 필터(225)의, 예를 들면, 수직 방향의 1라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 G11 필터, G12 필터가 배치되고, 수평 방향의 제2 화소에는 제2 색으로서의 Cy1 필터가 배치되고, 수평 방향의 제4 화소에는 제3 색으로서의 Ye1 필터가 배치되어 있다. 또한, 예를 들면, 수직 방향의 2라인째의, 수평 방향의 제1 및 제3 각 화소에는 제1 색으로서의 G21 필터, G22 필터가 배치되고, 수평 방향의 제2 화소에는 제3 색으로서의 Ye2 필터가 배치되고, 수평 방향의 제4 화소에는 제2 색으로서의 Cy2 필터가 배치되어 있다. 이러한 배열의 색 필터(225)가, 화소 영역(211) 위에, 단위마다 반복하여 배치되어 있다. 또한, Cy1 필터와 Ye1 필터 및 Ye2 필터와 Cy2 필터는, 역배치이어도 된다.

한편, 신호 처리부(202)의 색 분리 회로(202d)에서는, 2라인분의 신호가 가산되어, 1수평 영상 신호(R, G, B의 각 신호)가 생성된다. 즉, 본 실시예의 경우, R 신호는 (Ye2-G11)+(Ye2-G21)의 신호와 (Ye1-G12)+(Ye1-G22)의 신호의 가산에 의해, B신호는 (Cy1-G11)+(Cy1-G21)의 신호와 (Cy2-G12)+(Cy2-G22)의 신호의 가산에 의해, G 신호는 G11의 신호와 G21의 신호와 G12의 신호와 G22의 신호의 가산에 의해, 각각 생성된다. 이에 의해, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다.

휘도 신호 처리 회로(202f)에서는, 2라인분의 신호가, 수직 2화소×수평 2화소의 4화소씩 순서대로 가산되어, 최종적으로 휘도 제어 신호 Y'의 생성이 행해진다. 즉, 본 실시예의 경우, 수평 방향으로 1화소씩 시프트시키면서 각 신호의 가산 동작(G+G+Cy+Ye의 연산)이 반복됨으로써, 가산 신호 Y1, Y2, Y3, Y4가 산출된다. 예를 들면, 가산 신호 Y1은 각 신호의 가산 동작(G11+G21+Cy1+Ye2)에 의해, 가산 신호 Y2는 각 신호의 가산 동작(Cy1+Ye2+G12+G22)에 의해, 가산 신호 Y3은 각 신호의 가산 동작(G12+G22+Ye1+Cy2)에 의해, 가산 신호 Y4는 각 신호의 가산 동작(Ye1+Cy2+G11+G21)에 의해, 각각 산출된다. 그리고, 이 가산 신호 Y1, Y2, Y3, Y4에 기초하여, 휘도 제어 신호 Y'가 생성된다.

이와 같이, 색 필터(225)를 채용하도록 한 경우에도, 상술한 제1 실시예의 경우와 마찬가지로, 화소 영역(211)의, 특히 상부(혹은, 하부)에서, 포토다이오드 PD1, PD2의 홀수 라인째와 짝수 라인째의 사이에서 신호차(감도차)가 발생했다고 해도, R, G, B의 각 신호에서의 라인 간의 신호차를 억압할 수 있다. 따라서, 출력 화면 상에서의 착색을 억압할 수 있어, 고화질화가 가능하게 된다.

또한, 상술한 각 실시예에서는, 어느 것이나 광전 변환 셀을 수직 2화소 1셀 구조로 한 경우에 대하여 설명했다. 이에 한정하지 않고, 예를 들면 도 12에 도시한 바와 같이, 수직 4화소 1셀 구조의 것에도 적용할 수 있다. 수직 4화소 1셀 구조의 광전 변환 셀 PDCa의 일반적인 레이아웃은, 수직 2화소 1셀 구조의 광전 변환 셀 PDC와 거의 동등하게 된다. 왜냐하면, 수직 4화소 1셀 구조의 광전 변환 셀 PDCa는, 수직 방향으로 배치된 2개의 수직 2화소 1셀 구조의 광전 변환 셀 PDC의, 각 검출부 FD의 컨택트 사이를, 예를 들면 Al 배선을 통하여 서로 접속함으로써 간단하게 구성할 수 있다. 즉, 각 수직 4화소 1셀 구조의 광전 변환 셀 PDCa는, 증폭 회로(212a)를 형성하는 7개의 트랜지스터 Ta, Ts, Tr, Tg1, Tg2, Tg3, Tg4와, 4개의 포토다이오드 PD1, PD2, PD3, PD4로 구성되어 있다.

특히, 수직 4화소 1셀 구조의 광전 변환 셀 PDCa로 한 경우, 신호 처리부(202)의 색 분리 회로(202d)를 4(2n)라인 입력으로 하여 처리함으로써, 또한 신호/노이즈(SN)비의 개선이 가능하게 된다.

또한, 1화소 1셀 구조의 광전 변환 셀에도 적용하는 것이 가능하다. 그 경우, 광학 렌즈(10)의 색 수차(파장의 차이에 의한 굴절율(입사각)의 변화)에 기인하는 착색도 억압할 수 있다.

또한, 각 실시예에서는, 어느 것이나 1칩 카메라를 예로, 이미지 센서(20)를 1칩에 의해 구성한 경우에 대하여 설명했다. 이에 한정하지 않고, 예를 들면 고체 촬상 소자(201)와 신호 처리부(202)를 별도의 칩에 의해 구성하여 이루어지는, 소위 다칩 구성의 이미지 센서이어도 된다.

또한, 1칩 카메라에 한정하지 않고, 예를 들면 광학 렌즈가 부착된 휴대 전화용 센서 모듈(소형 모듈) 등에도 마찬가지로 적용할 수 있다.

당 분야의 업자라면 부가적인 장점 및 변경들을 용이하게 이룰 수 있다. 따라서, 광의의 관점에서의 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예들에 한정되는 것은 아니다. 따라서, 첨부된 청구 범위들 및 그 등가물 들에 의해 정의된 바와 같은 일반적인 발명적 개념의 정신 또는 범위로부터 벗어나지 않고 다양한 변경이 가능하다.

본 발명에 따르면, 라인 사이에서 신호차가 있는 경우에도 출력 화면 상에서의 착색을 억제할 수 있어, 고화질화가 가능한 고체 촬상 장치를 제공할 수 있다.

Claims

고체 촬상 장치에 있어서,

반도체 기판 위에 이차원적으로 배치되고, 각각이 단일 화소로 되는 복수의 수광부와,

상기 복수의 수광부의 상방에 각각 배치된 복수의 집광부와,

상기 복수의 수광부 및 상기 복수의 집광부 사이에 배치된 복수의 색 필터-상기 복수의 색 필터는, 각각, 상기 복수의 수광부의 수직 방향의 2화소×수평 방향의 4화소를 1단위로 하고, 상기 수직 방향의 1라인째의, 상기 수평 방향의 제1 및 제3 각 화소에는 제1 색이 배치되고, 상기 수평 방향의 제2 화소에는 제2 색이 배치되고, 상기 수평 방향의 제4 화소에는 제3 색이 배치됨과 함께, 상기 수직 방향의 2라인째의, 상기 수평 방향의 제1 및 제3 각 화소에는 상기 제1 색이 배치되고, 상기 수평 방향의 제2 화소에는 상기 제3 색이 배치되고, 상기 수평 방향의 제4 화소에는 상기 제2 색이 배치되어 이루어짐-와,

상기 복수의 수광부로부터 읽어내어지는, 상기 수직 방향의 2n(단, n은 자연수) 라인분의 출력 신호에 기초하여 1수평 영상 신호를 생성하는 신호 처리부

를 구비하는 고체 촬상 장치.
제1항에 있어서,

상기 복수의 수광부는, 상기 수직 방향에 인접하는 2n(단, n은 자연수)개의 수광부에 의해 1개의 광전 변환 셀을 각각 구성하는 고체 촬상 장치.
제2항에 있어서,

상기 1개의 광전 변환 셀은, 상기 2n개의 수광부로부터 각각 신호 전하를 읽어내기 위한 읽어내기 게이트, 및 상기 읽어내기 게이트에 의해 각각 읽어내어진 상기 신호 전하를 전압치로 변환하기 위한 1개의 검출부를 갖는 고체 촬상 장치.
제3항에 있어서,

상기 1개의 광전 변환 셀은, 상기 1개의 검출부를 중심으로, 그 수직 방향으로 2개의 수광부가 인접해서 배치되고, 또한 상기 2개의 수광부와 상기 1개의 검출부의 사이에 각각 대응하는 수평 방향으로 상기 읽어내기 게이트가 병행하여 설치되어 있는 고체 촬상 장치.
제4항에 있어서,

상기 읽어내기 게이트는, 그 일부가, 각각, 상기 2개의 수광부의 집광 에리어의 중심 부근에까지 연장하도록 배치되어 있는 고체 촬상 장치.
제3항에 있어서,

상기 1개의 광전 변환 셀은, 수직 방향에 인접해서 2개의 수광부가 배치되고, 또한 상기 2개의 수광부에 대하여 각각 경사 방향으로 상기 읽어내기 게이트가 설치되어 있는 고체 촬상 장치.
제6항에 있어서,

상기 읽어내기 게이트는, 그 일부가, 각각, 상기 2개의 수광부의 집광 에리어의 중심 부근에까지 연장하도록 배치되어 있는 고체 촬상 장치.
제1항에 있어서,

상기 복수의 색 필터는, 제1 색이 녹이며, 제2 색이 적 또는 청이며, 제3 색이 청 또는 적인 고체 촬상 장치.
제1항에 있어서,

상기 복수의 색 필터는, 제1 색이 투명이며, 제2 색이 시안 또는 옐로우이며, 제3 색이 옐로우 또는 시안인 고체 촬상 장치.
제1항에 있어서,

상기 복수의 색 필터는, 제1 색이 투명이며, 제2 색이 적 또는 청이며, 제3 색이 청 또는 적인 고체 촬상 장치.
제1항에 있어서,

상기 복수의 색 필터는, 제1 색이 투명이며, 제2 색이 마젠타 또는 옐로우이 며, 제3 색이 옐로우 또는 마젠타인 고체 촬상 장치.
제1항에 있어서,

상기 복수의 색 필터는, 제1 색이 투명이며, 제2 색이 시안 또는 마젠타이며, 제3 색이 마젠타 또는 시안인 고체 촬상 장치.
제1항에 있어서,

상기 복수의 색 필터는, 제1 색이 녹이며, 제2 색이 시안 또는 옐로우이며, 제3 색이 옐로우 또는 시안인 고체 촬상 장치.
제1항에 있어서,

상기 복수의 수광부에는, 각각, 상기 복수의 집광부 및 상기 복수의 색 필터를 통하여, 카메라용 촬상 광학계로부터의 사출광이 입사되는 고체 촬상 장치.
제1항에 있어서,

상기 복수의 수광부에 의해 형성되는 화소 영역의, 그 주변부에 대응하는 수광부의 상방에는, 그 수광부의 바로 위로부터 입사광의 방향으로 위치를 어긋나게 하여, 색 필터 및 집광부가 배치되어 있는 고체 촬상 장치.