KR20070088871A

KR20070088871A - Disply device

Info

Publication number: KR20070088871A
Application number: KR1020060018641A
Authority: KR
Inventors: 김철호; 김일곤; 김철민
Original assignee: 삼성전자주식회사
Priority date: 2006-02-27
Filing date: 2006-02-27
Publication date: 2007-08-30

Abstract

A display device is provided to prevent short-circuit of a dummy pixel and protect a display pixel from static electricity by supplying a common voltage to a dummy data line through resistance and thus supplying a common voltage from which static electricity is removed. A first substrate includes a first electrode. A second substrate includes a second electrode and faces the first substrate. A liquid crystal layer is formed between the first electrode and the second electrode. A common voltage supply unit(700) supplies a common voltage to the first substrate. The first substrate includes a display area(370) having the first electrode of a display pixel, a dummy area(330,350) surrounding the display area and having the first electrode and a dummy data line(Ddu) of the dummy pixel, a short-circuit area(320) supplying the common voltage to the second electrode, a voltage application line(CL) applying the common voltage from the common voltage supply unit to the short-circuit area, and a resistor(R) formed between the dummy data line and the voltage application line.

Description

Display device {DISPLY DEVICE}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 기판의 블록도이다. 3 is a block diagram of a lower substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 더미 화소에 대한 배치도이다.4 is a layout view of a dummy pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 5는 도 4의 Ⅴ-Ⅴ선을 따라 잘라낸 액정 표시 장치의 단면도이다. FIG. 5 is a cross-sectional view of the liquid crystal display taken along the line VV of FIG. 4.

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

최근 퍼스널 컴퓨터나 텔레비전 등의 경량화 및 박형화에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 평판 표시 장치로 대체되고 있다.In recent years, with the reduction in weight and thickness of personal computers and televisions, display devices are also required to be lighter and thinner, and cathode ray tubes (CRTs) are being replaced by flat panel displays.

이러한 평판 표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 유기 발광 표시 장치(organic light emitting display), 플라스마 표시 장치(plasma display panel, PDP) 등이 있다. Such flat panel displays include liquid crystal displays (LCDs), field emission displays (FEDs), organic light emitting displays, plasma display panels (PDPs), and the like. There is this.

일반적으로 액티브 매트릭스형 평판 표시 장치에서는 복수의 표시 화소가 매트릭스 형태로 배열되며, 주어진 휘도 정보에 따라 각 표시 화소의 광 강도를 제어함으로써 화상을 표시한다. 이 중 액정 표시 장치는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성을 갖는 액정층을 포함한다. 액정 표시 장치는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. In general, in an active matrix flat panel display, a plurality of display pixels are arranged in a matrix form, and an image is displayed by controlling the light intensity of each display pixel according to given luminance information. Among them, the liquid crystal display includes two display panels including a pixel electrode and a common electrode, and a liquid crystal layer having dielectric anisotropy interposed therebetween. The liquid crystal display device applies an electric field to the liquid crystal layer, and adjusts the intensity of the electric field to adjust the transmittance of light passing through the liquid crystal layer to obtain a desired image.

이러한 액정 표시 장치는 화소 전극이 형성되어 있는 하부 기판으로 공통 전압을 공급하고, 하부 기판의 단락 지점(short point)을 통하여 상부 기판의 공통 전극으로 공통 전압을 전달한다. 이때, 러빙(rubbing) 공정에서 단락 지점으로 유입되는 정전기가 하부 기판의 화소로 들어와 불량이 발생한다. The liquid crystal display supplies a common voltage to the lower substrate on which the pixel electrode is formed, and transfers the common voltage to the common electrode of the upper substrate through a short point of the lower substrate. At this time, the static electricity flowing into the short-circuit point in the rubbing process enters the pixel of the lower substrate, thereby causing a defect.

본 발명이 이루고자 하는 기술적 과제는 정전기에 따른 불량을 최소화할 수 있는 액정 표시 장치를 제공하는 것이다. An object of the present invention is to provide a liquid crystal display device capable of minimizing defects caused by static electricity.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치는 제1 전극이 형성되어 있는 제1 기판, 제2 전극이 형성되어 있으며, 상기 제1 기판과 마주하는 제2 기판, 상기 제1 전극과 상기 제2 전극 사이에 형성되어 있는 액정 층, 그리고 상기 제1 기판에 공통 전압을 공급하는 공통 전압 공급부를 포함하며, 상기 제1 기판은, 표시 화소의 상기 제1 전극을 가지는 표시 영역, 상기 표시 영역을 둘러싸며, 더미 화소의 상기 제1 전극 및 더미 데이터선을 가지는 더미 영역, 상기 공통 전압을 상기 제2 전극으로 공급하는 단락 영역, 상기 공통 전압 공급부로부터 상기 공통 전압을 상기 단락 영역으로 전달하는 전압 전달선, 상기 더미 데이터선과 상기 전압 전달선 사이에 형성되어 있는 저항을 포함한다. According to an exemplary embodiment of the present invention, a display device includes a first substrate on which a first electrode is formed, a second substrate on which a second electrode is formed, and faces the first substrate, and the first substrate. A liquid crystal layer formed between the electrode and the second electrode, and a common voltage supply unit supplying a common voltage to the first substrate, wherein the first substrate includes: a display area having the first electrode of the display pixel; A dummy area surrounding the display area and having the first electrode and the dummy data line of the dummy pixel, a shorting area for supplying the common voltage to the second electrode, and the common voltage from the common voltage supplying part to the shorting area And a resistor formed between the voltage transfer line to transfer and the dummy data line and the voltage transfer line.

상기 더미 영역은 상기 표시 영역의 좌/우 가장자리 영역에 열 방향으로 형성되어 있는 복수의 제1 더미 화소, 그리고 상기 표시 영역의 상/하 가장자리 영역에 행 방향으로 형성되어 있는 복수의 제2 더미 화소를 포함할 수 있다. The dummy area may include a plurality of first dummy pixels formed in a column direction at left and right edges of the display area, and a plurality of second dummy pixels formed in a row direction at upper and lower edge areas of the display area. It may include.

상기 더미 데이터선은 상기 복수의 제1 더미 화소를 가로지르며 형성되어 있을 수 있다. The dummy data line may be formed to cross the plurality of first dummy pixels.

상기 전압 전달선은 상기 공통 전압 공급부로부터 상기 제1 기판의 가장자리를 따라 상기 단락 영역까지 연장되어 있을 수 있다. The voltage transmission line may extend from the common voltage supply part to the short circuit area along an edge of the first substrate.

상기 저항은 상기 전압 전달선 및 상기 더미 데이터선의 선저항일 수있다. The resistance may be line resistance of the voltage transfer line and the dummy data line.

상기 저항은 상기 전압 전달선 및 상기 더미 데이터선의 일부가 굴곡을 가지며 형성될 수 있다. The resistor may be formed with a portion of the voltage transmission line and the dummy data line curved.

상기 액정층은 상기 제1 전극과 상기 제2 전극의 전위차가 0V일 때 최대 계조의 빛을 투과시킬 수 있다. The liquid crystal layer may transmit light having a maximum gray level when the potential difference between the first electrode and the second electrode is 0V.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한 다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily practice the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.A display device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다. 1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 공통 전압 공급부(700), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.As shown in FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a data driver 500 connected thereto. And a gray voltage generator 800 connected to 500, a common voltage supply 700, and a signal controller 600 for controlling the gray voltage generator 800.

액정 표시판 조립체(300)는 상부 기판(도시하지 않음)과 하부 기판(도시하지 않음), 그리고 양 기판 사이의 액정층(도시하지 않음)을 포함하며, 등가 회로로 볼 때 복수의 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. The liquid crystal panel assembly 300 includes an upper substrate (not shown), a lower substrate (not shown), and a liquid crystal layer (not shown) between both substrates, and the plurality of signal lines G _{1 in an} equivalent circuit. -G _n , D ₁ -D _m ) and a plurality of pixels PX connected thereto and arranged in a substantially matrix form.

신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 전압을 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다. The signal lines G ₁ -G _n and D ₁ -D _m are a plurality of gate lines G ₁ -G _n for transmitting a gate signal (also called a “scan signal”) and a plurality of data lines for transmitting a data voltage ( D ₁ -D _m ). The gate lines G ₁ -G _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend substantially in the column direction and are substantially parallel to each other.

또한, 액정 표시판 조립체(300)는 액정 표시판 조립체(300)를 가로지르며 공통 전압(Vcom)을 전달하는 복수의 유지 전극선(SL)을 포함하며, 유지 전극선(SL)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 그 끝이 서로 연결되어 있다. In addition, the liquid crystal panel assembly 300 includes a plurality of storage electrode lines SL that cross the liquid crystal panel assembly 300 and transmit a common voltage Vcom, and the storage electrode lines SL extend substantially in a row direction and mutually extend. Are nearly parallel and their ends are connected to each other.

도 2를 참조하면, 각 화소(PX), 예를 들면 i번째(i=1, 2, …, n) 게이트선(G_i)과 j번째(j=1, 2, …, m) 데이터선(Dj)에 연결된 표시 화소(PX)는 신호선(G_i D_j)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. Referring to FIG. 2, each pixel PX, for example, the i-th (i = 1, 2, ..., n) gate line G _i and the j-th (j = 1, 2, ..., m) data line The display pixel PX connected to (Dj) includes a switching element Q connected to the signal line G _i D _j , a liquid crystal capacitor Clc, and a storage capacitor Cst connected thereto. do.

스위칭 소자(Q)는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.The switching element Q is a three-terminal element such as a thin film transistor, the control terminal of which is connected to the gate line G _i , the input terminal of which is connected to the data line D _j , and the output terminal of the liquid crystal capacitor ( Clc) and holding capacitor Cst.

액정 축전기(Clc)는 액정층을 유전체로 가지는 축전기로서, 스위칭 소자(Q)로부터 공급된 데이터 전압에 따라 액정의 배열을 달리하여 빛을 투과시킨다. The liquid crystal capacitor Clc is a capacitor having a liquid crystal layer as a dielectric, and transmits light by varying the arrangement of the liquid crystals according to the data voltage supplied from the switching element Q.

유지 축전기(Cst)는 유지 전극선(SL)과 스위칭 소자(Q)의 출력 단자 사이에 형성되며 액정 축전기(Clc)의 충전 전압을 유지하는 보조적인 역할을 한다. The storage capacitor Cst is formed between the storage electrode line SL and the output terminal of the switching element Q and plays an auxiliary role of maintaining the charging voltage of the liquid crystal capacitor Clc.

색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. To implement color display, each pixel PX uniquely displays one of the primary colors (spatial division) or each pixel PX alternately displays the primary colors over time (time division). Spatial and temporal sum of the primary colors ensures that the desired color is recognized. Examples of the primary colors include three primary colors such as red, green, and blue.

다시 도 1을 참조하면, 계조 전압 생성부(800)는 표시 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다. Referring back to FIG. 1, the gray voltage generator 800 generates two gray voltage sets (or reference gray voltage sets) related to the transmittance of the display pixel PX. One of the two sets has a positive value for the common voltage Vcom and the other set has a negative value.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.A gate driver 400, a gate line (G ₁ -G _n) and is connected to the gate turn-on voltage (Von), and a gate signal consisting of a combination of a gate-off voltage (Voff), a gate line (G ₁ of the liquid crystal panel assembly 300 -G _n ).

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 전압으로서 데이터선(D₁-D_m)에 인가한다. Data driver 500 is connected with the data lines (D ₁ -D _m) of the liquid crystal panel assembly 300, select a gray voltage from the gray voltage generator 800 and the data lines do this as a data voltage (D ₁ -D _m ).

공통 전압 공급부(700)는 액정 표시판 조립체(300)로 공통 전압(Vcom)을 공급한다. The common voltage supply unit 700 supplies the common voltage Vcom to the liquid crystal panel assembly 300.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다. The signal controller 600 controls the gate driver 400, the data driver 500, and the like.

이러한 구동 장치(400, 500, 800, 700, 600) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 800, 700, 600)가 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 800, 700, 600)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다. Each of the driving devices 400, 500, 800, 700, and 600 may be mounted directly on the liquid crystal panel assembly 300 in the form of at least one integrated circuit chip, or may be a flexible printed circuit film (not shown). It may be mounted on the liquid crystal panel assembly 300 in the form of a tape carrier package (TCP), or mounted on a separate printed circuit board (not shown). Alternatively, these driving devices 400, 500, 800, 700, and 600 are connected to the liquid crystal panel assembly 300 together with the signal lines G ₁ -G _n , D ₁ -D _m and the thin film transistor switching element Q. It may be integrated. In addition, the driving devices 400, 500, 800, 700, and 600 may be integrated into a single chip, in which case at least one of them or at least one circuit element constituting them may be outside the single chip.

이하에서는, 도 3 내지 도 5를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 기판을 상세히 살펴본다. Hereinafter, the lower substrate of the liquid crystal display according to the exemplary embodiment will be described in detail with reference to FIGS. 3 to 5.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 기판의 블록도이고, 도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 더미 화소에 대한 배치도이며, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 잘라낸 액정 표시 장치의 단면도이다. 3 is a block diagram of a lower substrate of a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 4 is a layout view of one dummy pixel of the liquid crystal display according to the exemplary embodiment, and FIG. 5 is FIG. 4. It is sectional drawing of the liquid crystal display device cut out along the V-V line.

도 3을 참조하면, 액정 표시판 조립체(300)의 하부 기판(110)은 표시 영역(370)과 표시 영역(370)을 둘러싸는 더미 영역(330, 350)을 포함한다.Referring to FIG. 3, the lower substrate 110 of the liquid crystal panel assembly 300 includes a display area 370 and dummy areas 330 and 350 surrounding the display area 370.

표시 영역(370)은 행렬로 배열되어 있는 복수의 표시 화소(도시하지 않음)를 포함하며, 더미 영역(330, 350)은 표시 영역(370)의 왼쪽/오른쪽 가장자리 영역에 형성되어 있는 제1 더미 영역(330)과 표시 영역(370)의 위쪽/아래쪽 가장자리 영역에 형성되어 있는 제2 더미 영역(350)을 포함한다. The display area 370 includes a plurality of display pixels (not shown) arranged in a matrix, and the dummy areas 330 and 350 are first dummy formed in the left / right edge areas of the display area 370. And a second dummy region 350 formed in the upper and lower edge regions of the region 330 and the display region 370.

이러한 더미 영역(330, 350)은 외부의 정전기가 표시 영역(370)으로 유입되는 것을 방지하기 위한 것으로서, 더미 영역(330, 350)에 형성되어 있는 더미 화소의 회로 구성은 표시 영역(370)의 표시 화소의 그것과 같을 수 있고, 다를 수 도 있다. The dummy regions 330 and 350 are to prevent external static electricity from flowing into the display region 370. The circuit configuration of the dummy pixels formed in the dummy regions 330 and 350 may be described as that of the display region 370. It may be the same as that of the display pixel, or may be different.

제1 더미 영역(330)은 열 방향으로 배열되어 있는 복수의 제1 더미 화소(333)를 포함하며, 더미 데이터선(Ddu)이 복수의 제1 더미 화소(333)를 가로질러 열 방향으로 형성되어 있다. The first dummy region 330 includes a plurality of first dummy pixels 333 arranged in a column direction, and the dummy data line Ddu is formed in the column direction across the plurality of first dummy pixels 333. It is.

하부 기판(110)은 상부 기판(도시하지 않음)의 공통 전극(도시하지 않음)으로 공통 전압을 전달하는 단락 영역(320)을 포함한다. The lower substrate 110 includes a short circuit region 320 that transmits a common voltage to a common electrode (not shown) of the upper substrate (not shown).

또한 하부 기판(110)은 공통 전압 공급부(700)로부터 하부 기판(110)의 가장자리 영역을 따라 단락 영역(320)까지 연장되어 공통 전압을 전달하는 공통 전압 전달선(CL)을 포함한다. In addition, the lower substrate 110 includes a common voltage transmission line CL extending from the common voltage supply unit 700 to the short region 320 along the edge region of the lower substrate 110 to transfer the common voltage.

이때 더미 데이터선(Ddu)은 공통 전압을 전달하는 공통 전압 전달선(CL)과 연결되며, 그 연결 지점은 단락 영역(320)과 먼 쪽의 공통 전압 전달선(CL) 위에 위치하여 단락 영역(320)에서 발생하는 정전기가 더미 데이터선(Ddu)을 따라 더미 영역(330, 350)에 공급되는 것을 최대한 지연시킨다. In this case, the dummy data line Ddu is connected to the common voltage transmission line CL which transfers the common voltage, and the connection point is positioned on the common voltage transmission line CL far away from the short circuit region 320. The static electricity generated at 320 is delayed to be supplied to the dummy regions 330 and 350 along the dummy data line Ddu as much as possible.

또한 하부 기판(110)은 더미 데이터선(Ddu)과 공통 전압 전달선(CL) 사이에 저항(R)을 더 포함한다. 저항(R)은 단락 영역(320)에서 발생하는 정전기를 지연시 키고, 배선 사이에 형성되는 기생 축전기와 함께 필터(filter)를 형성하여 정전기가 더미 데이터선(Ddu)을 따라 더미 영역(320)으로 침투하는 것을 방지할 수 있다. 이러한 저항(R)은 더미 데이터선(Ddu)과 공통 전압 전달선(CL)의 선저항일 수 있으며, 또는 더미 데이터선(Ddu)과 공통 전압 전달선(CL)의 배선을 굴곡지게 하여 형성할 수 있다. In addition, the lower substrate 110 further includes a resistor R between the dummy data line Ddu and the common voltage transmission line CL. The resistor R delays the static electricity generated in the short region 320 and forms a filter together with a parasitic capacitor formed between the wires so that the static electricity is accumulated along the dummy data line Ddu. Can be prevented from infiltrating The resistor R may be a line resistance of the dummy data line Ddu and the common voltage transmission line CL, or may be formed by bending the wires of the dummy data line Ddu and the common voltage transmission line CL. have.

이하, 제1 더미 화소(333)에 대하여 상세히 살펴본다. Hereinafter, the first dummy pixel 333 will be described in detail.

도 4 및 도 5를 참조하면, 투명한 절연 기판(110) 위에 산화 규소(SiO₂) 또는 질화 규소(SiNx) 등으로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다. 4 and 5, a blocking film 111 made of silicon oxide (SiO ₂ ), silicon nitride (SiNx), or the like is formed on the transparent insulating substrate 110. The blocking film 111 may have a multilayer structure.

차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 섬형 반도체(151)가 형성되어 있다. On the blocking film 111, a plurality of island-like semiconductors 151 made of polycrystalline silicon are formed.

섬형 반도체(151)는 순차적 측면 고상 결정화를 통하여 비정질 규소를 결정화한 것으로서 각각의 반도체(151)는 도전성 불순물을 함유하는 불순물 영역(extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포함한다. The island-like semiconductor 151 crystallizes amorphous silicon through sequential lateral solid crystallization, and each semiconductor 151 has an impurity region containing conductive impurities and an intrinsic region containing little conductive impurities. It includes.

불순물 영역에는 불순물 농도가 높은 고농도 영역(heavily doped region)이 있으며, 불순물 농도가 낮은 저농도 영역(lightly doped region)을 더 포함할 수 있다.The impurity region may include a heavily doped region having a high impurity concentration, and may further include a lightly doped region having a low impurity concentration.

섬형 반도체(151)의 진성 영역은 채널 영역(channel region)을 포함하고, 고 농도 불순물 영역은 채널 영역을 중심으로 서로 분리되어 있는 복수의 소스/드레인 영역(source/drain region)을 포함한다. The intrinsic region of the island semiconductor 151 includes a channel region, and the high concentration impurity region includes a plurality of source / drain regions separated from each other with respect to the channel region.

그리고 소스/드레인 영역과 채널 영역 사이에 위치한 저농도 불순물 영역은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고 하며 그 폭이 다른 영역보다 좁다. The low concentration impurity region located between the source / drain region and the channel region is called a lightly doped drain region (LDD region), and its width is narrower than that of other regions.

이러한 섬형 반도체(151)는 왼쪽 아래의 모서리 부분에서 좁은 폭을 가지며 위로 뻗다가 오른쪽으로 꺾어진 후 넓게 확장된다. The island-like semiconductor 151 has a narrow width at the lower left corner, extends upward, bends to the right, and then widens.

섬형 반도체(151)의 도전성 불순물로는 붕소(B), 갈륨(G) 등의 P형 불순물과 인(P), 비소(s) 등의 N형 불순물을 들 수 있다. 저농도 도핑 영역은 박막 트랜지스터의 누설 전류(leakage current)나 펀치 스루(punch through) 현상이 발생하는 것을 방지하며, 불순물이 들어 있지 않은 오프셋(offset) 영역으로 대체할 수 있다.Examples of the conductive impurity of the island semiconductor 151 include P-type impurities such as boron (B) and gallium (G), and N-type impurities such as phosphorus (P) and arsenic (s). The low concentration doped region prevents leakage current or punch through from the thin film transistor and can be replaced with an offset region free of impurities.

반도체(151) 및 차단막(111) 위에는 질화규소 또는 산화규소로 이루어진 게이트 절연막(gate insulting layer)(140)이 형성되어 있다.A gate insulting layer 140 made of silicon nitride or silicon oxide is formed on the semiconductor 151 and the blocking layer 111.

게이트 절연막(140) 위에는 가로 방향으로 뻗어 있으며 게이트 전극(124)을 가지는 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다. 게이트선(121)은 게이트 신호를 전달하며, 게이트 전극(124)은 위로 돌출하여 반도체(151)의 채널 영역과 중첩되어 있다. 게이트 전극(124)은 저농도 도핑 영역과도 중첩될 수 있다. 게이트선(121)의 한쪽 끝 부분은 게이트 구동부(400)에 바로 연결되어 있다.A plurality of gate lines 121 and a plurality of storage electrode lines 131 extending in the horizontal direction and having the gate electrode 124 are formed on the gate insulating layer 140. The gate line 121 transmits a gate signal, and the gate electrode 124 protrudes upward to overlap the channel region of the semiconductor 151. The gate electrode 124 may also overlap with the lightly doped region. One end portion of the gate line 121 is directly connected to the gate driver 400.

유지 전극선(131)은 공통 전극(도시하지 않음)에 인가되는 공통 전압(common voltage) 등 소정의 전압을 인가 받으며, 넓게 확장된 반도체(151)와 중첩되도록 아래로 확장된 유지 전극(133)을 포함한다.The storage electrode line 131 receives a predetermined voltage such as a common voltage applied to a common electrode (not shown), and the storage electrode 133 extended downward so as to overlap the widened semiconductor 151. Include.

게이트선(121) 및 유지 전극선(131)은 알루미늄(l)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(g)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(T) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121), 유지 전극선(131), 제2 게이트 전극(124b) 및 제어 전극(124c)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The gate line 121 and the storage electrode line 131 may be formed of aluminum-based metal such as aluminum (l) or aluminum alloy, silver-based metal such as silver (g) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, and molybdenum ( It may be made of molybdenum-based metals such as Mo) or molybdenum alloy, chromium (Cr), tantalum (T) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having low resistivity, such as aluminum-based metal, silver-based metal, or copper-based metal, so as to reduce signal delay or voltage drop. In contrast, other conductive films are made of other materials, particularly materials having excellent physical, chemical, and electrical contact properties with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, tantalum, and titanium. Good examples of such a combination include a chromium bottom film, an aluminum (alloy) top film, and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121, the storage electrode line 131, the second gate electrode 124b, and the control electrode 124c may be made of various other metals or conductors.

게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121), 유지 전극선(131) 및 게이트 절연막(140) 위에는 층간 절연 막(interlayer insulting film)(160)이 형성되어 있다. 층간 절연막(160)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 층간 절연막(160)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. An interlayer insulating film 160 is formed on the gate line 121, the storage electrode line 131, and the gate insulating layer 140. The interlayer insulating layer 160 is made of an inorganic insulator or an organic insulator and may have a flat surface. Examples of the inorganic insulator include silicon nitride and silicon oxide. The organic insulator may have photosensitivity and the dielectric constant is preferably about 4.0 or less. However, the interlayer insulating layer 160 may have a double layer structure of a lower inorganic layer and an upper organic layer.

층간 절연막(160) 및 게이트 절연막(140)에는 소스 영역과 드레인 영역을 각각 노출하는 복수의 접촉 구멍(163, 165)이 형성되어 있다.In the interlayer insulating layer 160 and the gate insulating layer 140, a plurality of contact holes 163 and 165 exposing the source region and the drain region, respectively, are formed.

층간 절연막(160) 위에는 복수의 소스 전극(173)을 가지는 복수의 더미 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다.A plurality of dummy data lines 171 and a plurality of drain electrodes 175 having a plurality of source electrodes 173 are formed on the interlayer insulating layer 160.

데이터 신호를 전달하는 더미 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며, 소스 전극(173)은 접촉 구멍(163)을 통해 반도체(151)의 소스 영역과 연결되어 있다. The dummy data line 171 transmitting the data signal mainly extends in the vertical direction to cross the gate line 121, and the source electrode 173 is connected to the source region of the semiconductor 151 through the contact hole 163. .

드레인 전극(175)은 소스 전극(173)과 떨어져 있으며 접촉 구멍(165)을 통해 반도체(151)의 드레인 영역과 연결되어 있다. 드레인 전극(175)은 확장 및 연장되어 유지 전극(133)과 중첩한다.The drain electrode 175 is separated from the source electrode 173 and is connected to the drain region of the semiconductor 151 through the contact hole 165. The drain electrode 175 extends and extends to overlap the storage electrode 133.

소스 전극(153)과 드레인 전극(155)은 게이트 전극(124)을 중심으로 서로 마주본다. The source electrode 153 and the drain electrode 155 face each other with respect to the gate electrode 124.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역에 형성된다. One gate electrode 124, one source electrode 173, and one drain electrode 175 form one thin film transistor together with the semiconductor 151, and the channels of the thin film transistor are the source electrode 173 and the drain electrode. Is formed in the channel region between 175.

더미 데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 더미 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The dummy data line 171 and the drain electrode 175 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and include a refractory metal film (not shown) and a low resistance conductive material. It may have a multilayer structure including a film (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum (alloy) upper layer, and a triple layer of molybdenum (alloy) lower layer and aluminum (alloy) interlayer and molybdenum (alloy) upper layer. However, the dummy data line 171 and the drain electrode 175 may be made of various metals or conductors.

더미 데이터선(171) 및 드레인 전극(175)은 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.Side surfaces of the dummy data line 171 and the drain electrode 175 may also be inclined at an inclination angle of about 30 ° to about 80 ° with respect to the surface of the substrate 110.

더미 데이터선(171), 드레인 전극(175) 및 층간 절연막(160) 위에 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 층간 절연막(160)과 동일한 물질로 만들 수 있으며 드레인 전극(175)을 노출하는 복수의 접촉 구멍(185)을 가진다. A passivation layer 180 is formed on the dummy data line 171, the drain electrode 175, and the interlayer insulating layer 160. The passivation layer 180 may be made of the same material as the interlayer insulating layer 160 and may have a plurality of contact holes 185 exposing the drain electrode 175.

보호막(180) 위에는 IZO 또는 ITO 등과 같이 투명한 도전 물질 또는 알루미늄이나 은 등 불투명한 반사성 도전 물질로 이루어지는 화소 전극(pixel electrode)(191)이 형성되어 있다. A pixel electrode 191 made of a transparent conductive material such as IZO or ITO or an opaque reflective conductive material such as aluminum or silver is formed on the passivation layer 180.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 영역(155)에 연결된 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며 드레인 영역(155) 및 드레인 전극(175)으로부터 더미 데이터 전압을 인가 받는다. 이때 더미 데이터 전압은 정전기가 제거된 공통 전압과 같은 크기를 가진다. The pixel electrode 191 is physically and electrically connected to the drain electrode 175 connected to the drain region 155 through the contact hole 185 and applies a dummy data voltage from the drain region 155 and the drain electrode 175. Receive. In this case, the dummy data voltage has the same size as the common voltage from which static electricity is removed.

따라서 제1 더미 화소는 양 전극에 동일한 공통 전압(Vcom)을 공급받아 0V의 전압을 충전한다. 따라서 액정은 배열을 변화하지 않고, 액정이 TN(twisted nematic)인 경우 항상 최대 계조의 빛을 투과시킨다. Therefore, the first dummy pixel is supplied with the same common voltage Vcom to both electrodes to charge a voltage of 0V. Therefore, the liquid crystal does not change the arrangement, and always transmits light of maximum gradation when the liquid crystal is twisted nematic (TN).

이와 같이, 본 발명에 의하면 저항을 통하여 더미 데이터선에 공통 전압을 공급함으로써 정전기가 제거된 공통 전압을 공급할 수 있다. 따라서 더미 화소의 단락을 방지할 수 있으며, 정전기로부터 표시 화소를 보호할 수 있다. As described above, according to the present invention, a common voltage from which static electricity is removed can be supplied by supplying a common voltage to the dummy data line through a resistor. Therefore, a short circuit of the dummy pixel can be prevented, and the display pixel can be protected from static electricity.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims

A first substrate having a first electrode formed thereon,

A second substrate having a second electrode and facing the first substrate,

A liquid crystal layer formed between the first electrode and the second electrode, and

A common voltage supply unit supplying a common voltage to the first substrate

Including;

The first substrate,

A display area having the first electrode of the display pixel,

A dummy area surrounding the display area and having the first electrode and a dummy data line of the dummy pixel;

A short region supplying the common voltage to the second electrode,

A voltage transfer line configured to transfer the common voltage from the common voltage supply unit to the short region;

A resistance formed between the dummy data line and the voltage transfer line

Display device comprising a.

In claim 1,

The dummy area is

A plurality of first dummy pixels formed in a column direction in left and right edge regions of the display area, and

And a plurality of second dummy pixels formed in row directions in upper and lower edge regions of the display area.

In claim 2,

The dummy data line is formed to cross the plurality of first dummy pixels.

In claim 3,

The voltage transmission line extends from the common voltage supply part to the short circuit area along an edge of the first substrate.

In claim 1,

And the resistor is a line resistance of the voltage transfer line and the dummy data line.

In claim 1,

The resistor is formed in which the voltage transmission line and a portion of the dummy data line are curved.

In claim 1,

The liquid crystal layer transmits light having a maximum gray scale when the potential difference between the first electrode and the second electrode is 0V.