KR20070085809A - Ｎｌｍｓ 칩 레벨 등화가 개선된 다이버시티 수신기 - Google Patents

Ｎｌｍｓ 칩 레벨 등화가 개선된 다이버시티 수신기 Download PDF

Info

Publication number
KR20070085809A
KR20070085809A KR1020077012735A KR20077012735A KR20070085809A KR 20070085809 A KR20070085809 A KR 20070085809A KR 1020077012735 A KR1020077012735 A KR 1020077012735A KR 20077012735 A KR20077012735 A KR 20077012735A KR 20070085809 A KR20070085809 A KR 20070085809A
Authority
KR
South Korea
Prior art keywords
signal
equalizer
vector
sample data
filter
Prior art date
Application number
KR1020077012735A
Other languages
English (en)
Inventor
아리엘라 제이라
필립 제이 피에트라스키
카일 정-린 판
미하엘라 벨루리
뤼 양
Original Assignee
인터디지탈 테크날러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터디지탈 테크날러지 코포레이션 filed Critical 인터디지탈 테크날러지 코포레이션
Publication of KR20070085809A publication Critical patent/KR20070085809A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/03044—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using fractionally spaced delay lines or combinations of fractionally integrally spaced taps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842—Weighted combining
    • H04B7/0848—Joint weighting
    • H04B7/0854—Joint weighting using error minimizing algorithms, e.g. minimum mean squared error [MMSE], "cross-correlation" or matrix inversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03426—Arrangements for removing intersymbol interference characterised by the type of transmission transmission using multiple-input and multiple-output channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03509—Tapped delay lines fractionally spaced
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03617—Time recursive algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Radio Transmission System (AREA)

Abstract

수신 다이버시티를 구현하는 탭 계수 생성기 및 적어도 하나의 등화기 필터를 포함하는 수신기. 등화기 필터는 복수의 안테나에 의해 수신되는 신호들로부터 유래된 신호를 처리한다. 일 실시예에서, 안테나로부터의 샘플 데이터 스트림은 하나의 샘플 데이터 스트림으로 병합된다. 병합된 샘플 데이터 스트림은 단일의 확장된 등화기 필터에 의해 처리되어, 필터 계수가 합동(joint) 에러 신호에 따라 조정된다. 등화기 필터에 의해 사용되는 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용한 탭 계수 생성기에 의해 생성된다. 다른 실시예에서, 복수의 등화기 필터가 이용되어, 각각의 등화기는 안테나 중 특정 하나로부터 샘플 데이터 스트림을 수신한다. 또 다른 실시예에서, 샘플 데이트 스트림들은 각각의 추정된 채널 임펄스 응답에 기초하여 복수의 정합 필터에 의해 처리된 후에 결합된다.

Description

ＮＬＭＳ 칩 레벨 등화가 개선된 다이버시티 수신기{NORMALIZED LEAST MEAN SQUARE CHIP-LEVEL EQUALIZATION ADVANCED DIVERSITY RECEIVER}
본 발명은 수신 다이버시티를 이용하는 무선 통신 시스템에 관한 것이다. 보다 구체적으로, 본 발명은 정규화된 최소평균제곱(normalized least mean square; NLMS) 칩-레벨 등화(chip-level equalization; CLE) 수신기에 대한 수신 다이버시티 기술에 관한 것이다.
칩 레벨 등화기(equalizer)는 무선 송수신 유닛(WTRUs) 및 기지국에서 사용되는 것과 같은, 개선된 수신기 시스템을 위해 적합한 후보이다. NLMS 기반의 CLE 수신기는 레이크(rake) 수신기를 통한 고속 다운링크 패킷 액세스(HSDPA)와 같은 고속 데이터 레이트(high data rate) 서비스를 위해 우수한 성능을 제공한다. 통상적인 NLMS 수신기는 등화기 필터 및 NLMS 알고리즘으로 구성된다. 등화기 필터는 통상적으로 유한 임펄스 응답(finite impulse response; FIR) 필터이다.
NLMS 알고리즘은 탭(tap) 계수 생성기로서 사용된다. NMLS 알고리즘은 등화기 필터에 의해 이용되는 적절한 탭 계수를 생성하고, 시기 적절한 방식으로 탭 계수를 적절하게 그리고 반복적으로 업데이트한다. 통상적으로, 탭 계수를 생성 및 업데이트하기 위해, 탭 계수 생성은 에러 신호 연산, 벡터 놈(norm) 계산 및 누설 적분(leaky integration)을 포함한다.
NLMS CLE가 단일 안테나 수신기에 대해 충분히 증명되었지만, 수신기 다이버시티에 대한 NLMS 알고리즘의 확장(extension)은 제공되지 않았다. 각 안테나에 대한 하나의 NLMS CLE를 제공하고 각각의 결과를 결합하도록 단순한 확장이 제공될 수 있다. 그러나, 이는 불필요하게 차선(suboptimal)이다.
본 발명은 수신 다이버시티를 구현하기 위한 적어도 하나의 등화기 필터 및 탭 계수 생성기를 포함하는 수신기에 관한 것이다. 등화기 필터는 복수의 안테나에 의해 수신된 신호들로부터 유도된 신호를 처리한다. 일 실시예에서, 안테나로부터의 샘플 데이터 스트림은 하나의 샘플 데이터 스트림으로 병합된다. 병합된 샘플 데이터 스트림은 단일의 확장된 등화기 필터에 의해 처리되고, 그에 따라 필터 계수는 합동(joint) 에러 신호에 따라 조정된다. 등화기 필터에 의해 사용되는 필터 계수 보정 항(term)은 NLMS 알고리즘을 이용하여 탭 계수 생성기에 의해 생성된다. 다른 실시예에서, 복수의 등화기 필터가 이용되어, 각 등화기는 안테나들 중 특정 하나로부터 샘플 데이터 스트림을 수신한다. 또 다른 실시예에서, 샘플 데이터 스트림들은 각각의 추정된 채널 임펄스 응답에 기초하여 복수의 정합 필터에 의해 처리된 후에 결합된다.
첨부 도면을 참조하여 이해될 수 있는, 예로서 주어진 이하의 설명으로부터 본 발명을 더욱 구체적으로 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따라 구성되는 대표적인 NMLS CLE 수신기의 블록도이다.
도 2는 본 발명의 제2 실시예에 따라 구성되는 대표적인 NMLS CLE 수신기의 블록도이다.
도 3은 도 2의 NMLS CLE 수신기의 단순화된 버전의 블록도이다.
도 4는 본 발명의 제3 실시예에 따라 구성되는 대표적인 NMLS CLE 수신기의 블록도이다.
도면을 참조하여 바람직한 실시예가 설명될 것이며, 전체에서 동일한 번호는 동일한 구성요소를 나타낸다.
이하에서, 용어 "WTRU"는 사용자 장치(user equipment; UE), 이동국, 랩탑(laptop), 개인 정보 단말기(PDA), 고정 또는 이동 가입자 유닛, 페이저(pager), 또는 무선 환경에서 동작할 수 있는 임의의 다른 종류의 장치를 포함하나, 이들에 제한되지 않는다. 이하에서 언급될 때, 용어 "기지국"은 액세스 포인트(access point; AP), 노드-B, 사이트 제어기(site controller) 또는 무선 환경에서의 임의의 다른 종류의 인터페이싱 장치를 포함하나, 이들에 제한되지 않는다.
본 발명의 특징부는 집적회로(IC)에 통합되거나, 다수의 상호접속 부품을 포함하는 회로 내에 구성될 수 있다.
이하에서, 본 발명은 NLMS 알고리즘을 참조하여 설명될 것이다. 그러나, 임의의 다른 적응형 등화 알고리즘이 이용될 수 있음을 유의해야 한다.
이하에서, 본 발명은 NLMS 알고리즘에 대한 수신기 다이버시티 방법을 참조하여 설명될 것이다. 그러나, 최소평균제곱(least mean square; LMS), 그리피스 알고리즘(Griffith's algorithm), 채널 추정 기반의 NLMS(CE-NLMS), 및 다른 반복 또는 순환(recursive) 알고리즘과 같은, 임의의 유형의 적응형 등화 또는 필터링이 사용될 수 있음을 알아야 한다.
도 1은 본 발명의 제1 실시예에 따라 구성되는 대표적인 NLMS CLE 수신기(100)의 블록도이다. NLMS CLE 수신기(100)는 단일 등화기 필터를 사용하는 합동 처리 NLMS 수신기이다. NLMS CLE 수신기(100)는 복수의 안테나(102A, 102B), 복수의 샘플러(104A, 104B), 멀티플렉서(106) 및 NLMS 등화기(108)를 포함한다. NLMS 등화기(108)는 등화기 필터(110) 및 탭 계수 생성기(112)를 포함한다.
안테나(102A, 102B)에 의해 수신되는 신호는, 2배의(2x) 칩 레이트로 샘플링되는 각각의 샘플 데이터 스트림(105A, 105B)을 생성하는 샘플러(104A,104B)에 각각 입력된다. 샘플 데이터 스트림(105A, 105B)은 멀티플렉서(106)에 의해, NLMS 등화기(108)의 등화기 필터(110)에 입력되는 단일 샘플 데이터 스트림(114)에 병합된다. 각각의 샘플 데이터 스트림(105A, 105B)에서 2배의 칩 레이트로 샘플이 발생하므로, 샘플 데이터 스트림(114)에서 4배의(4x) 칩 레이트로 샘플이 발생할 것이다. 샘플 데이터 스트림(114)에서 발생하는 각각의 샘플은 샘플 데이터 스트림 (105A 또는 105B)중 하나에서 시작되었다. 등화기 필터(106)의 효과적인 레이트는 4배속(4x) 칩 레이트이다.
도 1은 NLMS CLE 수신기(100)가 2배의(2x) 칩 레이트로 2개의 안테나로부터 수신하는 신호를 샘플링할 수 있는 것으로 도시되어 있지만, NLMS CLE 수신기(100)는 임의의 개수의 안테나를 포함할 수 있고, 안테나에 의해 수신되는 신호는 임의의 원하는 레이트로 샘플링될 수 있음을 유의해야 한다.
등화기 필터(110)는 필터 계수를 갖는 복수의 탭을 포함한다. FIR 필터는 등화기 필터(110)로서 이용될 수 있다. 등화기 필터(110) 내의 탭의 수는 상이한 전력 지연 프로파일 및 매체 속도의 특정 다중경로 채널에 대해 최적화될 수 있다. 탭 계수 생성기(112)는 벡터 놈 제곱 추정기(116), 탭 보정 유닛(118), 승산기(multiplier)(120,122,124), 및 가산기(126)를 포함한다.
등화기 필터(110)는 칩 레이트 신호인 등화기 출력 신호(130)를 출력한다. 등화기 출력 신호(130)는, 승산기(120)를 통해 스크램블 코드 공액 신호(134)와 승산되어, 디스크램블링된(descrambled) 등화기 출력 신호(142)(언스크램블링된(unscrambled) 송신 칩의 추정값)를 생성한다. 디스크램블링된 등화기 출력 신호(142)는 가산기(126)의 제1 입력으로 입력된다. 등화기 출력 신호(130)는 등화기 탭 지연 라인(tapped delay line; TDL) 신호(132) 및 탭 보정 신호(152)에 기초하여 결정된다.
파일럿 기준 크기 신호(144)는 파일럿 기준 신호(148)의 크기를 변화함으로써, 등화기(108)의 평균 출력 전력을 조절하기 위해 사용되며, 파일럿 기준 신호(148)는 파일럿 기준 크기 신호(144)와 스케일링된(scaled) 파일럿(즉, 공통 파일럿 채널(CPICH)) 채널화 코드(146)를 승산하는 승산기(122)에 의해 생성된다. 파일럿 기준 신호(148)는 가산기(126)의 제2 입력으로 입력된다. 디스크램블링된 등화기 출력 신호(142)는 가산기(126)에 의해 파일럿 기준 신호(148)로부터 감산되어, 탭 보정 유닛(118)의 제1 입력에 입력되는 에러 신호(150)를 생성한다. 외부 신호(134,144 및 146)는 더 상위 계층(higher layer)으로부터 시그널링된(signaled) 정보에 기초하여 구성 및 생성된다.
등화기 TDL 신호(132)는 승산기(124)를 통해 스크램블링 코드 공액 신호(134)와 승산되어, 신호(132)의 디스크램블링된 버전인 X 값을 갖는 벡터 신호(136)를 생성한다. 벡터 신호(136)는 벡터 놈 제곱 추정기(116)에 입력되고, 탭 보정 유닛(118)의 제2 입력에 입력된다. 벡터 놈 제곱 추정기(116)는
Figure 112007041118837-PCT00001
(즉, 벡터 신호(136)의 값 X의 놈 제곱, 또는 등화기 TDL 신호(132)와 동등하게)와 같은 값을 갖는 신호(138)를 생성한다. 벡터 놈 제곱 추정기(116)는 신호(138)를 탭 보정 유닛(118)의 제3 입력으로 출력한다. 신호(136, 138 및 150)에 기초하여, 탭 보정 유닛(118)은, 등화기 필터(110)에 입력되는 값 w를 갖는 탭 보정 신호(152)를 출력한다.
탭 보정 신호(152)는 등화기 필터(110)에 의해 사용되는 탭 값을 나타낸다. 주어진 시간에, 탭 보정 신호(152)의 다음 값 w는 탭 보정 신호(152)의 현재 값, (누설 팩터(leakage factor)에 의해 가중될 수 있음), 정규화된 신호의 곱(신호(140)에 의해 나누어진 신호(130)) 및 에러 신호(150)와 탭 보정 유닛(118) 내에서 정의되는 스텝 크기 파라미터를 가산함으로써 연산된다. 더 구체적인 수학적 설명이 이하에서 제공된다.
탭 보정 신호(152)는 탭 보정 유닛(118)에 의해 다음과 같이 업데이트 된다.
Figure 112007041118837-PCT00002
Figure 112007041118837-PCT00003
Figure 112007041118837-PCT00004
Figure 112007041118837-PCT00005
Figure 112007041118837-PCT00006
Figure 112007041118837-PCT00007
Figure 112007041118837-PCT00008
여기서, 은 등화기 필터(110)에 대해 정의된 가중치 벡터, 은 안테나(102A, 102B)로부터 수신된 샘플에 기초한 벡터, 는 각각 적응 스텝 크기, 탭 누설을 제어하고, 0으로(또는 0근처) 나누어지는 것을 방지하기 위해 선택된 파라미터이다. 는 0으로 나누어지는 것을 방지하도록 사용되는 작은 수이다. 누설 파라미터 (알파)는 통상적으로 1을 넘지 않는 가중치 파라미터이다. 스텝 크기 파라미터 는 에러에 대한 스케일 팩터(scale factor)이다. 등화기 필터(110)는 w와 X의 내적, <w,X>을 연산하는 간단한 FIR 구조이다. 내적의 결과는 등화기 출력 신호(130)이다.
본 발명은 수신 성능을 상당히 개선시키는 적응형 등화기와 함께 수신 다이버시티를 구현한다. 본 발명에 따른 합동 등화기 필터 계수 벡터 적응 방법이 이하에서 설명된다.
합동 가중치 벡터
Figure 112007041118837-PCT00009
는 다수 성분 가중치 벡터의 결합으로서 등화기 필터에 대해 정의된다. 각 성분 가중치 벡터는 상이한 안테나에 의해 수집된 데이터에 대응한다. 성분 벡터로부터의 구성요소의 임의의 순열(permutation)은, 이 순열이 데이터가 합동 NLMS 등화기에 입력되는 순서를 적절히 반영하기만 하면, 합동 가중치 벡터를 포함할 수 있다. 이들은 수학적으로 등가이므로, 순열은 표시하기 편하도록 선택될 수 있다. 예컨대, 2개의 안테나에 대해서, 합동 가중치 벡터
Figure 112007041118837-PCT00010
는 다음과 같이 정의될 수 있다.
Figure 112007041118837-PCT00011
,
Figure 112007041118837-PCT00012
Figure 112007041118837-PCT00013
여기서 는 트랜스포즈(transpose) 연산을 표시한다. 등화기 필터의 탭의 총 개수는 L로 표시된다. 는 열벡터(column vector)이다.
수학식 2에서 선택된 표시에 대해, 합동 업데이트 벡터
Figure 112007041118837-PCT00014
는 다음과 같이 정의된다.
Figure 112007041118837-PCT00015
Figure 112007041118837-PCT00016
Figure 112007041118837-PCT00017
여기서는 각각 안테나 1 및 안테나 2로부터 수신된 샘플에 기초한 벡터이다. 는 행벡터(row vector)이다.
다음으로, NLMS 등화기에 대한 통상적인 방법으로 합동 NLMS 등화기에 대한 필터 계수 적응이 처리될 수 있다. 예컨대, 업데이트된 계수 벡터는 다음과 같이 얻어질 수 있다.
Figure 112007041118837-PCT00018
Figure 112007041118837-PCT00019
Figure 112007041118837-PCT00020
Figure 112007041118837-PCT00021
Figure 112007041118837-PCT00022
Figure 112007041118837-PCT00023
Figure 112007041118837-PCT00024
여기서 는 전치 공액(transpose conjugate) 연산을 나타내고, 은 NLMS에 대한 기준 신호이고, 는 0으로 나누어지는 것을 방지하기 위해 사용되는 작은 수이다. 파라미터는 가중치 파라미터이고, 는 에러 신호의 스케일 팩터이다. 는 매체 속도, 및 신호 대 간섭 및 잡음 비율(SINR)에 기초하여 추정될 수 있고, 연속 추정값을 얻도록 보간(interpolate)될 수 있다.
파일럿-지향 NLMS,
Figure 112007041118837-PCT00025
은 파일럿 신호, 훈련 신호(training signal), 또는 미리 결정된 역확산(despreading) 팩터를 가진 역확산 신호이거나 비-역확산 신호인 다른 공지의 패턴 신호일 수 있다. 이와 유사하게, 데이터-지향 NLMS에 대해,
Figure 112007041118837-PCT00026
은 완전-, 부분적-, 또는 비-역확산 데이터 심볼일 수 있다. 탭 보정 항
Figure 112007041118837-PCT00027
는 다음과 같이 연산된다.
Figure 112007041118837-PCT00028
Figure 112007041118837-PCT00029
Figure 112007041118837-PCT00030
여기서 팩터 는 합동 에러 신호이며, 다음과 같이 기준 신호 로부터 등화기 필터 출력을 감산함으로써 연산된다.
Figure 112007041118837-PCT00031
Figure 112007041118837-PCT00032
Figure 112007041118837-PCT00033
다음 반복처리(iteration)에 대한 새로운 탭 계수는, 탭 보정 항 을 이전의 반복처리의 (가중치가 부여된) 탭 계수에 가산함으로써 얻어진다. 가중 메커니즘은 다음과 같이 공식화되는 파라미터 (알파)에 의해 특징화될 수 있다.
Figure 112007041118837-PCT00034
Figure 112007041118837-PCT00035
Figure 112007041118837-PCT00036
Figure 112007041118837-PCT00037
Figure 112007041118837-PCT00038
Figure 112007041118837-PCT00039
수학식 4의 합동 탭 업데이트 벡터는 표준 NLMS 공식 안으로 대신에 합동 가중치 벡터 로 대체하고, 대신에 합동 업데이트 벡터 로 대체함으로써 단순히 얻어진다. 수학식 4는 합동 등화기 출력을 사용하여, 그것을 원하는 신호 또는 파일럿 신호로부터 감산하여 합동 추정 에러를 생성한다. 입력 신호에 대한 벡터 놈 제곱은 합동 벡터 놈 제곱이다. 합동 추정 에러는 입력 신호의 복소 공액, 및 입력 신호의 벡터 놈 제곱과 함께, 반복처리 n의 탭 가중치 벡터에 가산되어 반복처리 n+1의 탭 가중치 벡터, 즉 업데이트된 탭 가중치 벡터를 생성하는 보정 항을 생성한다.
도 2는 본 발명의 제2 실시예에 따라 구성되는 대표적인 NLMS CLE 수신기(200)의 블록도이다. NLMS CLE 수신기(200)는 다수의 등화기를 사용하는 역확산 파일럿-지향 합동 처리 NLMS 수신기이다. NLMS CLE 수신기(200)은 복수의 안테 나(202A, 202B), 복수의 샘플러(204A, 204B) 및 NLMS 등화기(206)를 포함한다. NLMS 등화기(206)는 복수의 등화기 필터(208A, 208B) 및 탭 계수 생성기(210)를 포함한다. 안테나(202A, 202B)에 의해 수신되는 신호는 각각 샘플러(204A, 204B)에 입력되는데, 상기 샘플러(204A, 204B)는 각각의 샘플 데이터 스트림(205A, 205B),
Figure 112007041118837-PCT00040
을 생성한다.
도 2는 2배(2x)의 칩 레이트로 2개의 안테나로부터 수신되는 신호를 샘플링할 수 있는 것으로 도시되어 있지만, NLMS CLE 수신기(200)는 임의의 수의 안테나 및 등화기 필터를 포함할 수 있고, 안테나에 의해 수신되는 신호는 임의의 원하는 레이트로 샘플링될 수 있음을 유의해야 한다.
샘플러(204A, 204B)로부터의 샘플 데이터 스트림(205A, 205B)는 대응하는 등화기 필터(208A, 208B) 및 탭 계수 생성기(210)에 입력된다. 샘플 데이터 스트림(205A, 205B)은 등화기 필터(208A, 208B)에 의해 처리되고, 다운 샘플링(down-sampling)되어(이 예에서, 2로 다운 샘플링됨), 1배(1x)의 칩 레이트로 등화된 신호(212A, 212B)를 생성한다.
탭 계수 생성기(210)는 직렬-병렬(serial-to-parallel)(S→P) 벡터 변환기(213A, 213B), 승산기(214A, 214B 및 222), 벡터 누산기(accumulator)(216A, 216B), 보정 항 생성기(218A, 218B), 가산기(220, 226), 및 칩 누산기(224)를 포함한다. S→P 벡터 변환기(213A, 213B)는 TDL과 유사하여, S→P 벡터 변환기(213A, 213B)의 출력은 도 1에서 등화기 필터(110)에 의해 출력되는 신호를 생성하는데 사용되는 TDL의 상태를 나타낸다.
각각의 2x 칩 레이트 샘플 데이터 스트림(205A, 205B)은 S→P 벡터 변환기(213A, 213B)에 의해 1x 칩 레이트, 길이 L인 벡터 신호(231A, 231B)로 변환된다. 그 후, 길이 L인 벡터 신호(231A, 231B)는 각각 승산기(214A, 214B)를 통해 스크램블링 코드 공액 신호(232)("P")와 승산되며, 각각의 승산기는 각각의 벡터 누산기(216A, 216B)에 디스크램블링된 벡터 신호(234A, 234B)를 출력하여 각각의 업데이트 벡터 신호(217A, 217B)를 생성한다. 벡터 누산기(216A, 216B)는 주기들에 걸쳐(즉, 칩 누산기(224)에서와 동일 주기들), 안테나(202A, 202B)에 의해 수신되는 파일럿 신호의 확산 팩터와 다를 수 있는 역확산 동작을 구현한다. 업데이트 벡터 신호(217A, 217B)는 보정 항 생성기(218A, 218B)로 전달된다.
등화된 신호(212A, 212B)는 가산기(220)에 의해 같이 합산되고, 가산기(220)는 합산된 등화된 신호(221)를 출력한다. 그 후, 합산된 등화된 신호(221)는 승산기(222)를 통해 스크램블링 코드 공액 신호(232)와 승산되고, 그 후 승산기는 디스크램블링된 신호(223)을 출력한다. 디스크램블링된 신호(223)는 칩 누산기(224)에 공급되며, 상기 칩 누산기(224)는 안테나(202A, 202B)에 의해 수신되는 파일럿 신호의 확산 팩터와 다를 수 있는 역확산 동작을 주기들에 걸쳐 구현한다. 칩 누산기(224)에 의해 출력되는 누산된 결과 신호(225)는 가산기(226)에 의해 파일럿 기준 신호(230)로부터 감산되어 합동 에러 신호(227)를 생성한다.
각 보정 항 생성기(218A, 218B)는 업데이트 벡터 신호(217A, 217B)의 벡터 놈 제곱을 생성하고, 등화기 필터(208A, 208B)를 위해 업데이트 벡터 신호(217A, 217B), 업데이트 벡터 신호(217A, 217B)의 벡터 놈 제곱 및 합동 에러 신호(227)에 기초하여 보정 항(219A, 219B)을 생성하여, 다음 반복처리에 대한 업데이트된 필터 계수를 생성하기 위해 이전 반복처리의 필터 계수로 가산되는 벡터 놈 제곱 추정기(도시되지 않았지만 도 1에 도시된 블록(116)과 유사)를 포함한다.
보정 항 생성기(218A)는 등화기 필터(208A)에서 이전 반복처리의 필터 계수에 가산되어 다음 반복처리에 대한 업데이트된 필터 계수를 생성하는 보정 항
Figure 112007041118837-PCT00041
에 기초하여 보정 항(219A)을 생성할 수 있다. 마찬가지로, 보정 항 생성기(218B)는 등화기 필터(208B)에서 이전 반복처리의 필터 계수에 가산되어 다음 반복처리에 대한 업데이트된 필터 계수를 생성하는 보정 항
Figure 112007041118837-PCT00042
에 기초하여 보정 항(219A)을 생성할 수 있다.
대안적으로, 보정 항 생성기(218A)는 보정 항
Figure 112007041118837-PCT00043
에 기초하여 보정 항(219A)를 생성할 수 있고, 보정 항 생성기(218B)는 보정 항
Figure 112007041118837-PCT00044
에 기초하여 보정 항(219B)를 생성할 수 있다. 변수
Figure 112007041118837-PCT00045
는 보정 항이 생성될 때 수치 특성을 개선하고 고정점(fixed point) 연산이 오버플로우(overflow)되는 것으로부터 방지하기 위해 사용되는 상대적으로 작은 수이다.
도 3은 도 2의 NLMS CLE 수신기(200)의 단순화된 버전의 블록도이다. NLMS CLE 수신기(300)는 다수의 등화기를 사용하는 비-역확산(non-despread) 파일럿-지향(pilot-directed) 합동 처리 NLMS 수신기이다. NLMS CLE 수신기(300)는 복수의 안테나(302A, 302B), 복수의 샘플러(304A, 304B) 및 NLMS 등화기(306)를 포함한다. NLMS 등화기(306)는 복수의 등화기 필터(308A, 308B) 및 탭 계수 생성기(310)를 포함한다. 안테나(302A, 302B)에 의해 수신되는 신호는 각각 샘플러(304A, 304B)에 입력되어, 각각의 샘플 데이터 스트림(305A, 305B)을 생성한다.
도 3은 2배(2x)의 칩 레이트로 2개의 안테나로부터 수신되는 신호를 샘플링할 수 있는 것으로 도시되어 있지만, NLMS CLE 수신기(300)는 임의의 수의 안테나 및 등화기 필터를 포함할 수 있고, 안테나에 의해 수신되는 신호는 임의의 원하는 레이트로 샘플링될 수 있음을 유의해야 한다.
도 3의 NLMS CLE 수신기(300)는, 입력 샘플 데이터 스트림 및 필터 계수로부터의 출력이 누산되지 않는다는 점을 제외하고 도 2에서 도시된 NLMS CLE 수신기(200)와 유사하다.
샘플러(304A, 304B)로부터의 샘플 데이터 스트림(305A, 305B)는 대응하는 등화기 필터(308A, 308B) 및 탭 계수 생성기(310)에 입력된다. 샘플 데이터 스트림(305A, 305B)은 등화기 필터(308A, 308B)에 의해 처리되고, 다운 샘플링(down-sampling)되어(이 예에서, 2로 다운 샘플링됨), 1배의 칩 레이트로 등화된 신호(312A, 312B)를 생성한다.
탭 계수 생성기(310)는 S→P 벡터 변환기(313A, 313B), 승산기(314A, 314B 및 322), 보정 항 생성기(318A, 318B) 및 가산기(320, 326)를 포함한다. 각각의 샘플 데이터 스트림(305A, 305B)는 S→P 벡터 변환기(313A, 313B)에 의해 길이 L인 벡터 신호(331A, 331B)로 변환되어, 안테나(302A, 302B)에 의해 수신되는 파일럿 신호의 확산 팩터와 다를 수 있는 역확산 동작을 주기들에 걸쳐 구현한다. 그 후, 길이 L인 벡터 신호(331A, 331B)는 각각 승산기(314A, 314B)를 통해 스크램블링 코드 공액 신호(332)("P")와 승산되어, 디스크램블링된 벡터 신호(334A, 334B)를 생성한다. 디스크램블링된 벡터 신호(334A, 334B)는 각각 보정 항 생성기(318A, 318B)로 전달된다.
등화된 신호(312A, 312B)는 가산기(320)에 의해 같이 합산되고, 가산기(320)는 합산된 등화된 신호(321)를 출력한다. 그 후, 합산된 등화된 신호(321)는 승산기(322)에 의해 스크램블링 코드 공액 신호(332)("P")와 승산되고, 그 후 승산기는 디스크램블링된 신호(323)를 출력한다. 디스크램블링된 신호(323)는 가산기(326)에 의해 기준 파일럿(예컨대, 스케일링된 파일럿) 신호(325)로부터 감산되어 합동 에러 신호(327)를 생성한다.
보정 항 생성기(318A, 318B)는 위에서 상세히 설명한 보정 항 생성기(218A, 218B)와 유사하다. 각 보정 항 생성기(318A, 318B)는, 디스크램블링된 벡터 신호(334A, 334B)의 벡터 놈 제곱을 생성하고, 등화기 필터(308A, 308B)를 위해 디스크램블링된 벡터(317A, 317B), 디스크램블링된 벡터 신호(334A, 334B)의 벡터 놈 제곱 및 합동 에러 신호(227)에 기초하여 보정 항(319A, 319B)을 생성하여, 이전 반복처리의 필터 계수로 가산되어 다음 반복처리의 업데이트된 필터 계수를 생성하기 위한 벡터 놈 제곱 추정기(도시되지 않았지만 도 1에 도시된 블록(116)과 유사)를 포함한다.
NLMS CLE 수신기(200, 300)에 의해 사용되는 업데이트된 필터 계수의 생성은 다음과 같다.
Figure 112007041118837-PCT00046
Figure 112007041118837-PCT00047
여기서, 는 2개의 안테나의 합동 처리로부터 발생하는 합동 추정 오류이며, 다음과 같이 정의된다.
Figure 112007041118837-PCT00048
다이버시티 수신기는 다음과 같이 각각의 수신 안테나에 대해 독립적으로 NLMS 등화를 수행한다.
Figure 112007041118837-PCT00049
Figure 112007041118837-PCT00050
Figure 112007041118837-PCT00051
여기서, 및 는 각각 반복처리 n에서의 수신 안테나 i에 대응하는 NLMS 등화기 i의 탭 가중치 벡터 및 입력 업데이트 벡터이다. 등화기 i는 자신의 에러 신호를 생성하고 독립적으로 탭 가중치 벡터를 업데이트한다. 등화기 출력은 역확산되고 결합된다. 파일럿-지향 방법을 위해, 다수의 안테나의 역확산 데이터가 소프트 결합되어(soft combined) 향상된 성능을 위한 최종 출력을 생성한다. 데이터-지향 방법을 위해, 다수의 안테나의 역확산 데이터가 소프트 결합되어 하드 판단(hard decision)을 위한 최종 출력을 생성하고, 그로 인해 발생한 하드 신호는 기준 신호로서 사용된다.
수학식 10의 탭 보정 항이 다음과 같이 연산되는 경우 다른 변형이 얻어질 수 있다.
Figure 112007041118837-PCT00052
Figure 112007041118837-PCT00053
도 4는 본 발명의 제3 실시예에 따라 구성되는 대표적인 NLMS CLE 수신기(400)의 블록도이다. NLMS CLE 수신기(400)는 다이버시티 안테나로부터 수신된 신호의 사전-등화(pre-equalization) 결합을 이용한다. NLMS CLE 수신기(400)는 복수의 안테나(402A, 402B), 복수의 샘플러(403A, 403B), 복수의 정합 필터(matched filters; MFs)(404A, 404B), 복수의 채널 추정기(405A, 405B), 결합기(combiner)(406) 및 NLMS 등화기(408)를 포함한다. NLMS 등화기(408)는 등화기 필터(410) 및 탭 계수 생성기(412)를 포함한다.
신호는 안테나(402)에 의해 수신되고, 샘플 데이터 스트림은 수신된 신호로부터 샘플러에 의해 생성된다. 예컨대, 도 4는 2개의 안테나와 2x 칩 레이트로의 샘플링을 도시한다. 그러나, 수신기(400)는 임의의 수의 안테나를 포함할 수 있 고, 샘플은 임의의 레이트로 생성될 수 있음을 유의해야 한다. 샘플들은 채널 추정기(405)와 함께 정합 필터(404)에 의해 처리되고, 결합기(406)에 의해 결합되어 결합된 샘플 데이터 스트림(407)을 생성한다. 결합기(406)는 가중(weighting)을 가지거나 가지지 않는 단순한 가산기가 될 수 있다. 대안적으로, 정합 필터는 결합기(406)로서 다이버시티 신호 결합을 수행하기 위해 사용될 수 있다. 결합된 샘플 데이터 스트림(407)은 샘플링 레이트와 동일한 레이트로 남아 있다.
그 후 결합된 샘플 데이터 스트림(407)은 등화기 필터(408) 및 탭 계수 생성기(410)에 공급된다. 2개의 안테나가 사용된다고 가정하면, 결합된 신호는 다음과 같이 표현될 수 있다.
Figure 112007041118837-PCT00054
Figure 112007041118837-PCT00055
Figure 112007041118837-PCT00056
여기서 2개의 안테나 i=1,2를 가진 대표적인 NLMS CLE 수신기(400)에 대해서 는 수신 안테나 i에 대응하는 추정된 채널 응답 매트릭스이다. 벡터 는 반복처리 n에서 수신 다이버시티 결합 후에 결합된 신호 벡터이다.
다이버시티 결합이 수행되고 난 후, 결합된 샘플 데이터 스트림(407)은 생성되고, 등화기 필터(410)에 전달되며, 등화를 수행하도록 처리되어 심볼간 간섭(inter-symbol interference; ISI) 및 다중 접속 간섭(multiple access interference; MAI)과 같은 간섭을 완화시킨다. 이 예에서, 등화기 필터(410)는 2배(2x)의 칩 레이트로 동작하고, 처리된 결과는 2로 다운 샘플링되어 칩 레이트 출 력을 생성하고, 그 후 스크램블링 코드 시퀀스와 디스크램블링된다.
NLMS는 다음과 같은 탭 가중치 벡터 업데이트의 항으로 설명될 수 있다.
Figure 112007041118837-PCT00057
Figure 112007041118837-PCT00058
Figure 112007041118837-PCT00059
여기서, 는 결합된 수신 신호를 등화하기 위한 탭 가중치 벡터이고, 은 시간 n에서 기준 신호이다.
탭 계수 생성기(412)는 승산기(411, 420), 칩 누산기(413), 가산기(414), 보정 항 생성기(417), 벡터 누산기(422), 승산기(420) 및 S→P 벡터 변환기(418)를 포함한다. 등화기 필터(410)로부터의 출력은 승산기(411) 통해 디스크램블링된다. 승산기(411)의 출력은 칩 누산기(413)에 의해 누산되어, 안테나(402A, 402B)에 의해 수신되는 파일럿 신호의 확산 팩터와 다를 수 있는 역확산 동작을 주기들에 걸쳐 구현한다. 칩 누산기(413)에 의해 출력되는 누산된 결과는 가산기(414)에 의해 파일럿 기준 신호(415)로부터 감산되어, 합동 에러 신호(416)를 생성한다.
결합된 데이터 샘플 스트림(407)은 S→P 벡터 변환기(418)에 의해 길이 L인 벡터로 변환되고 승산기(420)에 의해 디스크램블링된다. 디스크램블링된 입력 벡터는 벡터 누산기(422)에 의해 누산되어 업데이트 벡터(423)를 생성한다. 벡터 누산기(422)는 주기들에 걸쳐(즉, 칩 누산기(413)에서와 동일 주기들), 안테나(402A, 402B)에 의해 수신되는 파일럿 신호의 확산 팩터와 다를 수 있는 역확산 동작을 구 현한다. 업데이트 벡터(423)는 보정 항 생성기(417)로 전달된다. 보정 항 생성기(417)는 등화기 필터(410)를 위한 보정 항(425)을 생성하여 이전 반복처리의 필터 계수에 가산되어, 다음 반복처리에 대한 업데이트된 필터 계수를 생성한다.
보정 항 생성기(417)에 의해 생성되는 보정 항은 정규화된 신호(신호(423)의 놈에 의해 나누어진 신호(423)) 및 에러 신호(416) 및 417 내에서 정의된 스텝 크기 파라미터(mu)의 생성물이다. 새로운 필터 값은 이전 필터 값에 보정 항을 가산함으로써 생성된다. 필터 출력은 필터 값과 TDL 상태 벡터의 내적이다.
보정 항 생성기(417)는 등화기 필터(410)에서 이전 반복처리의 필터 계수에 가산되어 다음 반복처리에 대한 업데이트된 필터 계수를 생성하는 보정 항
Figure 112007041118837-PCT00060
에 기초하여 보정 항(425)를 생성한다. 대안적으로, 보정 항 생성기(417)는 보정 항
Figure 112007041118837-PCT00061
에 기초하여 보정 항(425)를 생성할 수 있다.
도 4에서 도시된 제3 실시예의 상기 설명은 역확산 파일럿-지향 수신기와 관한 것이다. 대안적으로, 수신기는 도 3에서 도시된 것과 같이 비-역확산 파일럿-지향이 될 수 있다. 그러한 경우, 디스크램블링된 샘플의 누적 및 업데이트 벡터를 생성하기 위한 수신 샘플 스트림이 수행될 필요가 없다.
본 발명의 특징 및 구성요소가 특정 조합으로 설명되었지만, 각각의 특징 또는 구성요소는 바람직한 실시예의 다른 특징 및 구성요소 없이 단독으로 이용되거나, 본 발명의 다른 특징 및 구성요소의 유무에 따라 다양한 조합으로 이용될 수 있다.
본 발명은 바람직한 실시예의 관점에서 기술되었지만, 본 발명의 범주 내에서 다른 변형은 당업자에게 명백할 것이다.

Claims (76)

  1. 수신기에 있어서,
    신호를 수신하는 복수의 안테나;
    복수의 샘플 데이터 스트림을 생성하는 상기 안테나 중 각각의 것에 결합되는 복수의 샘플러;
    상기 샘플러에 의해 생성된 상기 샘플 데이터 스트림을 하나의 병합된 샘플 데이터 스트림으로 병합하는 멀티플렉서; 및
    상기 병합된 샘플 데이터 스트림을 처리하는 등화기를 포함하며,
    상기 각각의 샘플러는 상기 안테나 중 각각의 것에 의해 수신되는 상기 신호에 기초하여 각각의 샘플 데이터 스트림을 생성하는 것인 수신기.
  2. 제1항에 있어서, 상기 수신기는 상기 샘플 데이터 스트림이 상기 각각의 샘플러에 의해 칩 레이트(chip rate)의 2배로 샘플링되고, 상기 병합된 샘플 데이터 스트림이 상기 칩 레이트의 4배로 상기 등화기에 의해 처리되는 코드 분할 다중 접속(CDMA) 수신기인 것인 수신기.
  3. 제1항에 있어서, 상기 등화기는,
    필터 계수를 이용해 상기 병합된 샘플 스트림을 처리하는 등화기 필터; 및
    상기 등화기 필터에 의해 사용되는 적어도 하나의 필터 계수 보정 항을 생성 하는 탭 계수 생성기를 포함하는 것인 수신기.
  4. 제3항에 있어서, 상기 필터 계수 보정 항은 역확산(despread) 파일럿 시퀀스에 기초하여 생성되는 것인 수신기.
  5. 제3항에 있어서, 상기 필터 계수 보정 항은 비-역확산(non-despread) 파일럿 시퀀스에 기초하여 생성되는 것인 수신기.
  6. 제3항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(normalized least mean square; NLMS) 알고리즘을 이용한 상기 탭 계수 생성기에 의해 생성되는 것인 수신기.
  7. 제3항에 있어서, 상기 탭 계수 생성기는,
    상기 등화기 필터의 제1 출력과 결합하며, 상기 등화기 필터의 상기 제1 출력으로부터 등화기 출력 신호를 수신하고 상기 등화기 출력 신호를 스크램블링 코드 공액(conjugate) 신호와 승산하여 디스크램블링된 등화기 출력 신호를 생성하도록 구성되는 제1 승산기;
    상기 등화기 필터의 제2 출력과 결합하며, 상기 등화기 필터의 상기 제2 출력으로부터 등화기 탭 지연 라인(tapped delay line; TDL) 신호를 수신하고 상기 등화기 TDL 신호를 스크램블링 코드 공액 신호와 승산하여 X 값을 갖는 벡터 신호 를 생성하도록 구성되는 제2 승산기;
    파일럿 기준 신호로부터 상기 제1 디스크램블링된(descrambled) 신호를 감산하여 에러 신호를 생성하는 가산기;
    상기 벡터 신호를 수신하고,
    Figure 112007041118837-PCT00062
    과 동일한 값을 갖는 신호를 생성하는 벡터 놈 제곱 추정기(vector norm square estimator); 및
    상기 등화기 출력 신호 및 상기 등화기 TDL 신호를 생성하기 위해 상기 등화기 필터에 의해 사용되는 탭 값을 나타내는 벡터 신호를 생성하는 탭 보정 유닛을 포함하는 것인 수신기.
  8. 수신기에 있어서,
    신호를 수신하는 복수의 안테나;
    복수의 샘플 데이터 스트림을 생성하는 상기 안테나 중 각각의 것에 결합되는 복수의 샘플러;
    상기 샘플 데이터 스트림을 처리하는 등화기를 포함하며,
    상기 각각의 샘플러는 상기 안테나 중 각각의 것에 의해 수신되는 상기 신호에 기초하여 각각의 샘플 데이터 스트림을 생성하는 것인 수신기.
  9. 제8항에 있어서, 상기 수신기는 상기 샘플 데이터 스트림이 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되는 코드 분할 다중 접속(CDMA) 수신기인 것인 수신기.
  10. 제8항에 있어서, 상기 등화기는,
    필터 계수를 이용하여 상기 샘플 데이터 스트림을 처리하는 상기 샘플러 중 각각의 것에 결합되는 복수의 등화기 필터; 및
    상기 등화기 필터에 의해 사용되는 적어도 하나의 필터 계수 보정 항을 생성하는 탭 계수 생성기를 포함하는 것인 수신기.
  11. 제10항에 있어서, 상기 수신기는 상기 샘플 데이터 스트림이 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되고, 상기 각각의 등화기 필터에 의해 칩 레이트로 다운 샘플링되는 코드 분할 다중 접속(CDMA) 수신기인 것인 수신기.
  12. 제10항에 있어서, 상기 필터 계수 보정 항은 역확산 파일럿 시퀀스에 기초하여 생성되는 것인 수신기.
  13. 제10항에 있어서, 상기 필터 계수 보정 항은 비-역확산 파일럿 시퀀스에 기초하여 생성되는 것인 수신기.
  14. 제10항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용한 상기 탭 계수 생성기에 의해 생성되는 것인 수신기.
  15. 제10항에 있어서, 상기 탭 계수 생성기는,
    상기 샘플러 및 등화기 필터 중 각각의 것에 결합되고, 각각의 샘플 데이터 스트림을 길이 L인 벡터 신호로 각각 변환하는 복수의 직렬-병렬(serial-to-parallel)(S→P) 벡터 변환기;
    상기 S→P 벡터 변환기 중 각각의 것에 결합되는 복수의 벡터 디스크램블링 승산기 -상기 각각의 벡터 디스크램블링 승산기는 각각의 S→P 벡터 변환기에 의해 출력된 상기 길이 L인 벡터 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 벡터 신호를 생성하도록 구성됨-;
    상기 각각의 등화기 필터에 결합되고, 상기 각각의 등화기 필터에 의해 생성된 등화된 출력 신호를 가산하여, 합산된 등화기 출력 신호를 생성하는 제1 가산기;
    상기 가산기에 결합되고, 상기 합산된 등화기 출력 신호를 상기 스크램블링 코드 공액 신호와 승산하여, 디스크램블링된 합산된 등화기 신호를 생성하는 등화기 출력 승산기;
    파일럿 기준 신호로부터 상기 디스크램블링된 합산된 등화기 신호를 감산하여 합동(joint) 에러 신호를 생성하는 제2 가산기; 및
    상기 가산기, 상기 벡터 디스크램블링 승산기 중 각각의 것 및 상기 등화기 필터 중 각각의 것에 결합되는 복수의 보정 항 생성기를 포함하며,
    상기 각각의 보정 항 생성기는 상기 합동 에러 신호, 및 각각의 벡터 디스크 램블링 승산기에 의해 생성되는 각각의 디스크램블링된 벡터 신호에 기초하여 상기 등화기 필터 중 각각의 것에 의해 사용되는 보정 항을 출력하는 것인 수신기.
  16. 제15항에 있어서, 상기 탭 계수 생성기는,
    상기 벡터 디스크램블링 승산기 중 각각의 것과 상기 보정 항 생성기 중 각각의 것 사이에 결합되는 복수의 벡터 누산기(accumulator); 및
    상기 등화기 출력 승산기 및 상기 제2 가산기 사이에 결합되는 칩 누산기를 더 포함하는 것인 수신기.
  17. 수신기에 있어서,
    신호를 수신하는 복수의 안테나;
    복수의 샘플 데이터 스트림을 생성하는 상기 안테나 중 각각의 것에 결합되는 복수의 샘플러;
    채널 임펄스 응답을 추정하는 복수의 채널 추정기;
    상기 샘플러 중 각각의 것에 결합되고, 상기 추정된 채널 임펄스 응답에 따라 상기 샘플 데이터 스트림을 처리하는 복수의 정합 필터(matched filters; MFs);
    상기 MFs로부터의 출력을 결합하는 결합기; 및
    상기 MFs의 상기 결합된 출력을 처리하는 등화기를 포함하며,
    상기 각각의 샘플러는 상기 안테나 중 각각의 것에 의해 수신되는 상기 신호에 기초하여 각각의 샘플 데이터 스트림을 생성하는 것인 수신기.
  18. 제17항에 있어서, 상기 수신기는 상기 샘플 데이터 스트림이 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되는 코드 분할 다중 접속(CDMA) 수신기인 것인 수신기.
  19. 제17항에 있어서, 상기 결합기는 상기 안테나에 의해 수신되는 상기 신호의 복수의 다중경로 성분(multipath componet)을 결합하는 것인 수신기.
  20. 제17항에 있어서, 상기 등화기는,
    필터 계수를 이용하여 상기 MFs의 상기 결합된 출력을 처리하는 등화기 필터 및;
    상기 등화기 필터에 의해 사용되는 적어도 하나의 필터 계수 보정 항을 생성하는 탭 계수 생성기를 포함하는 것인 수신기.
  21. 제17항에 있어서, 상기 수신기는 상기 샘플 데이터 스트림이 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되고, 상기 등화기 필터에 의해 칩 레이트로 다운 샘플링되는 코드 분할 다중 접속(CDMA) 수신기인 것인 수신기.
  22. 제20항에 있어서, 상기 필터 계수 보정 항은 역확산 파일럿 시퀀스에 기초하여 생성되는 것인 수신기.
  23. 제20항에 있어서, 상기 필터 계수 보정 항은 비-역확산 파일럿 시퀀스에 기초하여 생성되는 것인 수신기.
  24. 제15항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용한 상기 탭 계수 생성기에 의해 생성되는 것인 수신기.
  25. 제20항에 있어서, 상기 탭 계수 생성기는,
    상기 결합기 및 상기 등화기 필터에 결합되고, 상기 MFs의 상기 결합된 출력을 길이 L인 벡터 신호로 변환하는 직렬-병렬(serial-to-parallel)(S→P) 벡터 변환기;
    상기 S→P 벡터 변환기에 결합되고, 상기 S→P 벡터 변환기에 의해 출력된 상기 길이 L인 벡터 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 벡터 신호를 생성하는 벡터 디스크램블링 승산기;
    상기 등화기 필터에 결합되고, 상기 등화기 필터에 의해 생성된 등화기 출력 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 등화기 신호를 생성하는 등화기 출력 승산기;
    파일럿 기준 신호로부터 상기 디스크램블링된 등화기 신호를 감산하여 에러 신호를 생성하는 가산기; 및
    상기 가산기, 상기 벡터 디스크램블링 승산기 및 상기 등화기 필터에 결합되 는 보정 항 생성기를 포함하며,
    상기 보정 항 생성기는 상기 에러 신호 및 상기 벡터 디스크램블링 승산기에 의해 생성되는 상기 디스크램블링된 벡터 신호에 기초하여 상기 등화기 필터에 의해 사용되는 보정 항을 출력하는 것인 수신기.
  26. 제25항에 있어서, 상기 탭 계수 생성기는,
    상기 벡터 디스크램블링 승산기와 상기 보정 항 생성기 사이에 결합되는 벡터 누산기; 및
    상기 등화기 출력 승산기 및 상기 가산기 사이에 결합되는 칩 누산기를 더 포함하는 것인 수신기.
  27. 신호를 수신하는 복수의 안테나를 갖는 수신기와 함께 사용되는 집적회로(IC)에 있어서,
    복수의 샘플 데이터 스트림을 생성하는 상기 안테나 중 각각의 것에 결합되는 복수의 샘플러;
    상기 샘플러에 의해 생성된 상기 샘플 데이터 스트림을 하나의 병합된 샘플 데이터 스트림으로 병합하는 멀티플렉서; 및
    상기 병합된 샘플 데이터 스트림을 처리하는 등화기를 포함하며,
    상기 각각의 샘플러는 상기 안테나 중 각각의 것에 의해 수신되는 상기 신호에 기초하여 각각의 샘플 데이터 스트림을 생성하는 것인 집적회로.
  28. 제27항에 있어서, 상기 수신기는 상기 샘플 데이터 스트림이 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되고, 상기 병합된 샘플 데이터 스트림이 상기 칩 레이트의 4배로 상기 등화기에 의해 처리되는 코드 분할 다중 접속(CDMA) 수신기인 것인 집적회로.
  29. 제27항에 있어서, 상기 등화기는
    필터 계수를 이용해 상기 병합된 샘플 스트림을 처리하는 등화기 필터; 및
    상기 등화기 필터에 의해 사용되는 적어도 하나의 필터 계수 보정 항을 생성하는 탭 계수 생성기를 포함하는 것인 집적회로.
  30. 제29항에 있어서, 상기 필터 계수 보정 항은 역확산 파일럿 시퀀스에 기초하여 생성되는 것인 집적회로.
  31. 제29항에 있어서, 상기 필터 계수 보정 항은 비-역확산 파일럿 시퀀스에 기초하여 생성되는 것인 집적회로.
  32. 제29항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용한 상기 탭 계수 생성기에 의해 생성되는 것인 집적회로.
  33. 제29항에 있어서, 상기 탭 계수 생성기는,
    상기 등화기 필터의 제1 출력과 결합하며, 상기 등화기 필터의 상기 제1 출력으로부터 등화기 출력 신호를 수신하고 상기 등화기 출력 신호를 스크램블링 코드 공액(conjugate) 신호와 승산하여 디스크램블링된 등화기 출력 신호를 생성하도록 구성되는 제1 승산기;
    상기 등화기 필터의 제2 출력과 결합하며, 상기 등화기 필터의 상기 제2 출력으로부터 등화기 탭 지연 라인(TDL) 신호를 수신하고 상기 등화기 TDL 신호를 스크램블링 코드 공액 신호와 승산하여 X 값을 갖는 벡터 신호를 생성하도록 구성되는 제2 승산기;
    파일럿 기준 신호로부터 상기 제1 디스크램블링된(descrambled) 신호를 감산하여 에러 신호를 생성하는 가산기;
    상기 벡터 신호를 수신하고,
    Figure 112007041118837-PCT00063
    과 동일한 값을 갖는 신호를 생성하는 벡터 놈 제곱 추정기; 및
    상기 등화기 출력 신호 및 상기 등화기 TDL 신호를 생성하기 위해 상기 등화기 필터에 의해 사용되는 탭 값을 나타내는 벡터 신호를 생성하는 탭 보정 유닛을 포함하는 것인 집적회로.
  34. 신호를 수신하는 복수의 안테나를 갖는 수신기와 함께 사용되는 집적회로(IC)에 있어서,
    복수의 샘플 데이터 스트림을 생성하는 상기 안테나 중 각각의 것에 결합되는 복수의 샘플러; 및
    상기 샘플 데이터 스트림을 처리하는 등화기를 포함하며,
    상기 각각의 샘플러는 상기 안테나 중 각각의 것에 의해 수신되는 상기 신호에 기초하여 각각의 샘플 데이터 스트림을 생성하는 것인 집적회로.
  35. 제34항에 있어서, 상기 수신기는 코드 분할 다중 접속(CDMA) 수신기이고, 상기 샘플 데이터 스트림은 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되는 것인 집적회로.
  36. 제34항에 있어서, 상기 등화기는,
    필터 계수를 이용하여 상기 샘플 데이터 스트림을 처리하는 상기 샘플러 중 각각의 것에 결합되는 복수의 등화기 필터; 및
    상기 등화기 필터에 의해 사용되는 적어도 하나의 필터 계수 보정 항을 생성하는 탭 계수 생성기를 포함하는 것인 집적회로.
  37. 제36항에 있어서, 상기 수신기는 코드 분할 다중 접속(CDMA) 수신기이고, 상기 샘플 데이터 스트림은 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되고, 상기 각각의 등화기 필터에 의해 칩 레이트로 다운 샘플링되는 것인 집적회로.
  38. 제36항에 있어서, 상기 필터 계수 보정 항은 역확산 파일럿 시퀀스에 기초하여 생성되는 것인 집적회로.
  39. 제36항에 있어서, 상기 필터 계수 보정 항은 비-역확산 파일럿 시퀀스에 기초하여 생성되는 것인 집적회로.
  40. 제36항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용한 상기 탭 계수 생성기에 의해 생성되는 것인 집적회로.
  41. 제36항에 있어서, 상기 탭 계수 생성기는,
    상기 샘플러 및 등화기 필터 중 각각의 것에 결합되고, 각각의 샘플 데이터 스트림을 길이 L인 벡터 신호로 각각 변환하는 복수의 직렬-병렬(serial-to-parallel)(S→P) 벡터 변환기;
    상기 S→P 벡터 변환기 중 각각의 것에 결합되는 복수의 벡터 디스크램블링 승산기 -상기 각각의 벡터 디스크램블링 승산기는 각각의 S→P 벡터 변환기에 의해 출력된 상기 길이 L인 벡터 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 벡터 신호를 생성하도록 구성됨-;
    상기 각각의 등화기 필터에 결합되고, 상기 각각의 등화기 필터에 의해 생성된 등화된 출력 신호를 가산하여, 합산된 등화기 출력 신호를 생성하는 제1 가산기;
    상기 가산기에 결합되고, 상기 합산된 등화기 출력 신호를 상기 스크램블링 코드 공액 신호와 승산하여, 디스크램블링된 합산된 등화기 신호를 생성하는 등화기 출력 승산기;
    파일럿 기준 신호로부터 상기 디스크램블링된 합산된 등화기 신호를 감산하여 합동(joint) 에러 신호를 생성하는 제2 가산기; 및
    상기 가산기, 상기 벡터 디스크램블링 승산기 중 각각의 것 및 상기 등화기 필터 중 각각의 것에 결합되는 복수의 보정 항 생성기를 포함하며,
    상기 각각의 보정 항 생성기는 상기 합동 에러 신호, 및 각각의 벡터 디스크램블링 승산기에 의해 생성되는 각각의 디스크램블링된 벡터 신호에 기초하여 상기 등화기 필터 중 각각의 것에 의해 사용되는 보정 항을 출력하는 것인 집적회로.
  42. 제41항에 있어서, 상기 탭 계수 생성기는,
    상기 벡터 디스크램블링 승산기 중 각각의 것과 상기 보정 항 생성기 중 각각의 것 사이에 결합되는 복수의 벡터 누산기; 및
    상기 등화기 출력 승산기 및 상기 제2 가산기 사이에 결합되는 칩 누산기를 더 포함하는 것인 수신기.
  43. 신호를 수신하는 복수의 안테나를 갖는 수신기와 함께 사용되는 집적회로(IC)에 있어서,
    복수의 샘플 데이터 스트림을 생성하는 상기 안테나 중 각각의 것에 결합되 는 복수의 샘플러;
    채널 임펄스 응답을 추정하는 복수의 채널 추정기;
    상기 샘플러 중 각각의 것에 결합되고, 상기 추정된 채널 임펄스 응답에 따라 상기 샘플 데이터 스트림을 처리하는 복수의 정합 필터(MFs);
    상기 MFs로부터의 출력을 결합하는 결합기; 및
    상기 MFs의 상기 결합된 출력을 처리하는 등화기를 포함하며,
    상기 각각의 샘플러는 상기 안테나 중 각각의 것에 의해 수신되는 상기 신호에 기초하여 각각의 샘플 데이터 스트림을 생성하는 것인 집적회로.
  44. 제43항에 있어서, 상기 수신기는 코드 분할 다중 접속(CDMA) 수신기이고, 상기 샘플 데이터 스트림은 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되는 것인 집적회로.
  45. 제43항에 있어서, 상기 결합기는 상기 안테나에 의해 수신되는 상기 신호의 복수의 다중경로 성분을 결합하는 것인 집적회로.
  46. 제43항에 있어서, 상기 등화기는,
    필터 계수를 이용하여 상기 MFs의 상기 결합된 출력을 처리하는 등화기 필터; 및
    상기 등화기 필터에 의해 사용되는 적어도 하나의 필터 계수 보정 항을 생성 하는 탭 계수 생성기를 포함하는 것인 집적회로.
  47. 제43항에 있어서, 상기 수신기는 상기 샘플 데이터 스트림이 상기 각각의 샘플러에 의해 칩 레이트의 2배로 샘플링되고, 상기 등화기 필터에 의해 칩 레이트로 다운 샘플링되는 코드 분할 다중 접속(CDMA) 수신기인 것인 집적회로.
  48. 제46항에 있어서, 상기 필터 계수 보정 항은 역확산 파일럿 시퀀스에 기초하여 생성되는 것인 집적회로.
  49. 제46항에 있어서, 상기 필터 계수 보정 항은 비-역확산 파일럿 시퀀스에 기초하여 생성되는 것인 집적회로.
  50. 제46항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용한 상기 탭 계수 생성기에 의해 생성되는 것인 집적회로.
  51. 제46항에 있어서, 상기 탭 계수 생성기는,
    상기 결합기 및 상기 등화기 필터에 결합되고, 상기 MFs의 상기 결합된 출력을 길이 L인 벡터 신호로 변환하는 직렬-병렬(serial-to-parallel)(S→P) 벡터 변환기;
    상기 S→P 벡터 변환기에 결합되고, 상기 S→P 벡터 변환기에 의해 출력된 상기 길이 L인 벡터 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 벡터 신호를 생성하는 벡터 디스크램블링 승산기;
    상기 등화기 필터에 결합되고, 상기 등화기 필터에 의해 생성된 등화기 출력 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 등화기 신호를 생성하는 등화기 출력 승산기;
    파일럿 기준 신호로부터 상기 디스크램블링된 등화기 신호를 감산하여 에러 신호를 생성하는 가산기; 및
    상기 가산기, 상기 벡터 디스크램블링 승산기 및 상기 등화기 필터에 결합되는 보정 항 생성기를 포함하며,
    상기 보정 항 생성기는 상기 에러 신호 및 상기 벡터 디스크램블링 승산기에 의해 생성되는 상기 디스크램블링된 벡터 신호에 기초하여 상기 등화기 필터에 의해 사용되는 보정 항을 출력하는 것인 집적회로.
  52. 제51항에 있어서, 상기 탭 계수 생성기는,
    상기 벡터 디스크램블링 승산기와 상기 보정 항 생성기 사이에 결합되는 벡터 누산기; 및
    상기 등화기 출력 승산기 및 상기 가산기 사이에 결합되는 칩 누산기를 더 포함하는 것인 집적회로.
  53. 복수의 안테나로부터 수신되는 신호를 처리하는 방법에 있어서,
    (a) 복수의 샘플 데이터 스트림을 생성하는 단계;
    (b) 상기 샘플 데이터 스트림을 하나의 병합된 샘플 데이터 스트림으로 병합하는 단계; 및
    (c) 상기 병합된 샘플 데이터 스트림을 처리하는 단계를 포함하며,
    상기 각각의 샘플 데이터 스트림은 상기 안테나 중 각각의 것에 의해 수신되는 상기 신호에 기초하는 것인 신호 처리 방법.
  54. 제53항에 있어서, 상기 단계 (a) 내지 (c)를 수행하는데 코드 분할 다중 접속(CDMA) 수신기가 사용되며, 상기 방법은,
    (d) 상기 샘플 데이터 스트림을 칩 레이트의 2배로 샘플링하는 단계; 및
    (e) 상기 병합된 샘플 데이터 스트림을 상기 칩 레이트의 4배로 처리하는 단계를 더 포함하는 것인 신호 처리 방법.
  55. 제53항에 있어서,
    (d) 상기 병합된 샘플 스트림을 필터 계수를 이용하여 처리하는 단계; 및
    (e) 적어도 하나의 필터 계수 보정 항을 생성하는 단계를 더 포함하는 신호 처리 방법.
  56. 제55항에 있어서, 상기 필터 계수 보정 항은 역확산 파일럿 시퀀스에 기초하여 생성되는 것인 신호 처리 방법.
  57. 제55항에 있어서, 상기 필터 계수 보정 항은 비-역확산 파일럿 시퀀스에 기초하여 생성되는 것인 신호 처리 방법.
  58. 제55항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용하여 생성되는 것인 신호 처리 방법.
  59. 제55항에 있어서,
    (f) 등화된 출력 신호를 수신하고, 상기 등화된 출력 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 등화된 출력 신호를 생성하는 단계;
    (g) 등화기 탭 지연 라인(TDL) 신호를 수신하고, 상기 등화기 TDL 신호를 상기 스크램블링 코드 공액 신호와 승산하여 X 값을 갖는 벡터 신호를 생성하는 단계;
    (h) 파일럿 기준 신호로부터 상기 제1 디스크램블링된 신호를 감산하여 에러 신호를 생성하는 단계;
    (i) 상기 벡터 신호에 기초하여
    Figure 112007041118837-PCT00064
    과 동일한 값을 갖는 신호를 생성하는 단계; 및
    (j) 상기 등화된 출력 신호 및 상기 등화기 TDL 신호를 생성하는데 사용되는 탭 값을 나타내는 벡터 신호를 생성하는 단계를 더 포함하는 신호 처리 방법.
  60. 복수의 안테나로부터 수신된 신호를 처리하는 방법으로서,
    (a) 복수의 샘플 데이터 스트림을 생성하는 단계; 및
    (b) 상기 샘플 데이터 스트림을 처리하는 단계를 포함하며,
    상기 각각의 샘플 데이터 스트림은 상기 안테나 중 각각의 것에 의해 수신되는 신호에 기초하는 것인 신호 처리 방법.
  61. 제60항에 있어서, 상기 단계 (a) 및 (b)를 수행하는데 코드 분할 다중 접속(CDMA) 수신기가 사용되며, 상기 방법은,
    (c) 상기 샘플 데이터 스트림을 칩 레이트의 2배로 샘플링하는 단계를 더 포함하는 것인 신호 처리 방법.
  62. 제60항에 있어서,
    (c) 필터 계수를 이용하여 상기 샘플 데이터 스트림을 처리하는 단계; 및
    (d) 적어도 하나의 필터 계수 보정 항을 생성하는 단계를 더 포함하는 신호 처리 방법.
  63. 제60항에 있어서, 상기 단계 (a) 내지 (d)를 수행하는데 코드 분할 다중 접속(CDMA) 수신기가 사용되며, 상기 방법은,
    (e) 상기 샘플 데이터 스트림을 칩 레이트의 2배로 샘플링하는 단계; 및
    (f) 상기 샘플 데이터 스트림을 칩 레이트로 다운 샘플링하는 단계를 더 포함하는 것인 신호 처리 방법.
  64. 제62항에 있어서, 상기 필터 계수 보정 항은 역확산 파일럿 시퀀스에 기초하여 생성되는 것인 신호 처리 방법.
  65. 제62항에 있어서, 상기 필터 계수 보정 항은 비-역확산 파일럿 시퀀스에 기초하여 생성되는 것인 신호 처리 방법.
  66. 제62항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용하여 생성되는 것인 신호 처리 방법.
  67. 제62항에 있어서,
    (e) 각각의 샘플 데이터 스트림을 길이 L인 벡터 신호로 각각 변환하는 단계;
    (f) 각각의 길이 L인 벡터 신호를 스크램블링 코드 공액 신호와 승산하여 각각의 디스크램블링된 벡터 신호를 생성하는 단계;
    (g) 복수의 등화된 출력 신호를 가산하여 합산된 등화기 출력 신호를 생성하는 단계;
    (h) 상기 합산된 등화기 출력 신호를 상기 스크램블링 코드 공액 신호와 승 산하여 디스크램블링된 합산된 등화기 신호를 생성하는 단계;
    (i) 파일럿 기준 신호로부터 상기 디스크램블링된 합산된 등화기 신호를 감산하여 합동 에러 신호를 생성하는 단계; 및
    (j) 상기 합동 에러 신호 및 각각의 디스크램블링된 벡터 신호에 기초하여 보정 항을 생성하는 단계를 더 포함하는 신호 처리 방법.
  68. 복수의 안테나로부터 수신된 신호를 처리하는 방법으로서,
    (a) 복수의 샘플 데이터 스트림을 생성하는 단계;
    (b) 채널 임펄스 응답을 추정하는 단계;
    (c) 복수의 처리된 신호를 생성하기 위해 추정된 채널 임펄스 응답에 따라 상기 샘플 데이터 스트림을 처리하는 단계;
    (d) 상기 처리된 신호를 결합하는 단계; 및
    (e) 상기 결합된 처리된 신호를 처리하는 단계를 포함하며,
    상기 각각의 샘플 데이터 스트림은 상기 안테나 중 각각의 것에 의해 수신되는 신호에 기초하는 것인 신호 처리 방법.
  69. 제68항에 있어서, 상기 단계 (a) 내지 (e)를 수행하는데 코드 분할 다중 접속(CDMA) 수신기가 사용되며, 상기 방법은,
    (f) 상기 샘플 데이터 스트림을 칩 레이트의 2배로 샘플링하는 단계를 더 포함하는 것인 신호 처리 방법.
  70. 제68항에 있어서, 상기 단계 (d)는 상기 안테나에 의해 수신되는 상기 신호의 복수의 다중경로 성분을 결합하는 단계를 포함하는 것인 신호 처리 방법.
  71. 제68항에 있어서,
    (f) 필터 계수를 사용하여 상기 결합된 처리된 신호를 처리하는 단계; 및
    (g) 적어도 하나의 필터 계수 보정 항을 생성하는 단계를 더 포함하는 방법.
  72. 제68항에 있어서, 상기 단계 (a) 내지 (e)를 수행하는데 코드 분할 다중 접속(CDMA) 수신기가 사용되며, 상기 방법은,
    (f) 상기 샘플 데이터 스트림을 칩 레이트의 2배로 샘플링하는 단계; 및
    (g) 상기 샘플 데이터 스트림을 칩 레이트로 다운 샘플링하는 단계를 더 포함하는 것인 신호 처리 방법.
  73. 제71항에 있어서, 상기 필터 계수 보정 항은 역확산 파일럿 시퀀스에 기초하여 생성되는 것인 신호 처리 방법.
  74. 제71항에 있어서, 상기 필터 계수 보정 항은 비-역확산 파일럿 시퀀스에 기초하여 생성되는 것인 신호 처리 방법.
  75. 제71항에 있어서, 상기 필터 계수 보정 항은 정규화된 최소평균제곱(NLMS) 알고리즘을 이용하여 생성되는 것인 신호 처리 방법.
  76. 제71항에 있어서,
    (h) 상기 결합된 처리된 신호를 길이 L인 벡터 신호로 변환하는 단계;
    (i) 상기 S→P 벡터 변환기에 의해 출력된 상기 길이 L인 벡터 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 벡터 신호를 생성하는 단계;
    (j) 등화된 출력 신호를 스크램블링 코드 공액 신호와 승산하여 디스크램블링된 등화기 신호를 생성하는 단계;
    (k) 파일럿 기준 신호로부터 상기 디스크램블링된 등화기 신호를 감산하여 에러 신호를 생성하는 단계; 및
    (l) 상기 에러 신호 및 상기 디스크램블링된 벡터 신호에 기초하여 보정 항을 생성하는 단계를 더 포함하는 신호 처리 방법.
KR1020077012735A 2004-11-05 2005-10-18 Ｎｌｍｓ 칩 레벨 등화가 개선된 다이버시티 수신기 KR20070085809A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US62564804P 2004-11-05 2004-11-05
US60/625,648 2004-11-05
US11/210,949 US20060114974A1 (en) 2004-11-05 2005-08-24 Normalized least mean square chip-level equalization advanced diversity receiver
US11/210,949 2005-08-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077015449A Division KR20070086949A (ko) 2004-11-05 2005-10-18 Ｎｌｍｓ 칩 레벨 등화가 개선된 다이버시티 수신기

Publications (1)

Publication Number Publication Date
KR20070085809A true KR20070085809A (ko) 2007-08-27

Family

ID=36336935

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077012735A KR20070085809A (ko) 2004-11-05 2005-10-18 Ｎｌｍｓ 칩 레벨 등화가 개선된 다이버시티 수신기
KR1020077015449A KR20070086949A (ko) 2004-11-05 2005-10-18 Ｎｌｍｓ 칩 레벨 등화가 개선된 다이버시티 수신기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077015449A KR20070086949A (ko) 2004-11-05 2005-10-18 Ｎｌｍｓ 칩 레벨 등화가 개선된 다이버시티 수신기

Country Status (8)

Country Link
US (1) US20060114974A1 (ko)
EP (1) EP1810400A4 (ko)
JP (1) JP2008519559A (ko)
KR (2) KR20070085809A (ko)
CA (1) CA2585516A1 (ko)
MX (1) MX2007005452A (ko)
TW (2) TW200711393A (ko)
WO (1) WO2006052407A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022015640A1 (en) * 2020-07-13 2022-01-20 Jabil Inc. Method and apparatus for finite impulse response filter under constrained sampling rate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070086972A (ko) * 2004-11-05 2007-08-27 인터디지탈 테크날러지 코포레이션 듀얼-모드 능동 탭 마스크 생성기 및 파일럿 기준신호 진폭제어유닛을 갖는 적응형 등화기
US7532667B2 (en) * 2004-11-05 2009-05-12 Interdigital Technology Corporation Pilot-directed and pilot/data-directed equalizers
US7116705B2 (en) 2004-11-08 2006-10-03 Interdigital Technology Corporation Method and apparatus for reducing the processing rate of a chip-level equalization receiver
US7397849B2 (en) * 2005-03-18 2008-07-08 Interdigital Technology Corporation Channel estimation enhanced LMS equalizer
CN102547813B (zh) * 2011-12-16 2014-04-02 华为技术有限公司 码道检测方法和相关装置及通信系统
US9693240B2 (en) 2015-05-29 2017-06-27 Interdigital Technology Corporation Methods and apparatuses for advanced receiver design

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449327B1 (en) * 1990-03-30 1998-07-15 Nec Corporation Noise-immune space diversity receiver
US6721293B1 (en) * 1999-03-10 2004-04-13 Nokia Corporation Unsupervised adaptive chip separation filter for CDMA terminal
US6771706B2 (en) * 2001-03-23 2004-08-03 Qualcomm Incorporated Method and apparatus for utilizing channel state information in a wireless communication system
US7158558B2 (en) * 2001-04-26 2007-01-02 Interuniversitair Microelektronica Centrum (Imec) Wideband multiple access telecommunication method and apparatus
US8135057B2 (en) * 2002-12-20 2012-03-13 Texas Instruments Incorporated Reconfigurable chip level equalizer architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022015640A1 (en) * 2020-07-13 2022-01-20 Jabil Inc. Method and apparatus for finite impulse response filter under constrained sampling rate

Also Published As

Publication number Publication date
WO2006052407A3 (en) 2007-04-12
JP2008519559A (ja) 2008-06-05
MX2007005452A (es) 2007-05-21
WO2006052407A2 (en) 2006-05-18
TW200711393A (en) 2007-03-16
CA2585516A1 (en) 2006-05-18
KR20070086949A (ko) 2007-08-27
EP1810400A2 (en) 2007-07-25
EP1810400A4 (en) 2008-01-16
TW200629829A (en) 2006-08-16
US20060114974A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP4938201B2 (ja) イコライザ及びレイク受信機を用いて変調信号を処理するための方法及び装置
US8170083B2 (en) Method and apparatus for reducing the processing rate of a chip-level equalization receiver
US8213493B2 (en) Pilot-directed and pilot/data-directed equalizers
US7301990B2 (en) Equalization of multiple signals received for soft handoff in wireless communication systems
KR20070085809A (ko) Ｎｌｍｓ 칩 레벨 등화가 개선된 다이버시티 수신기
WO2007094728A2 (en) Reduced complexity interference suppression for wireless communications
EP2213001B1 (en) Processing digital samples in a wireless receiver
CN101151801A (zh) 常态化最小均方芯片级等化高级多样接收器
Baştuğ et al. Downlink WCDMA receivers based on combined chip and symbol level equalisation

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
WITB Written withdrawal of application