KR20070084468A - 비휘발성 기억장치의 정보 설정 방법 및 비휘발성 기억장치 - Google Patents

Abstract

검증 센스 증폭기(19)는 리라이트 대상인 비휘발성 메모리 셀의 데이터를 읽어낸다. 읽어낸 데이터는 비교 회로(21)에 있어서 기대 데이터와 비교된다. 리라이트 완료에 따라서 비교 회로(21)로부터 일치 신호(MCH)가 출력된다. 셀렉터(23)으로부터는, 리라이트 대상의 비휘발성 메모리 셀(MC)에 대응하여 휘발성 데이터 유지부(25)의 디코드 신호(STR)(i)/SWAP(i)가 출력된다. 검증 지시신호 PGV/ERV에 따라서, 검증 센스 증폭기(19)에 읽어낸 데이터가 휘발성 데이터 유지부(25)에 저장된다. 검증 지시 신호 PGV/ERV를 대신하여 일치 신호 (MCH)로 제어하면, 리라이트 완료에 따라서 휘발성 데이터 유지부(25)에 데이터가 저장저장. 휘발성 기억부로부터 동작 정보를 다시 읽어낼 필요가 없다.

리라이트, 비휘발성 기억부, 휘발성 기억부, 동작 정보

Description

비휘발성 기억장치의 정보 설정 방법 및 비휘발성 기억장치 {INFORMATION SETTING METHOD OF NONVOLATILE STORAGE DEVICE, AND NONVOLATILE STORAGE DEVICE}

본 발명은 비휘발성 기억장치에 있어서의 동작 정보의 설정에 관한 것이다. 특히, 본 발명은 동작 정보(operation information)를 비휘발성 저장 영역에 저장하며, 전원이 공급되는 기간 중에는 상기 동작 정보를 휘발성 데이터 저장 영역에 저장하는 기술에 관한 것이다.

특허 문헌 1에 개시되어 있는 반도체 장치에서는, 도 7에 도시된 바와 같이, 전기적으로 리라이트(rewrite)가 가능한 비휘발성 메모리 셀로 구성되어 있는 메모리 셀 어레이(110)에는, 초기 설정 데이터를 기록하기 위한 초기 설정 데이터 영역이 제공된다. 또한, 메모리 셀 어레이(110)에서 발생하는 불량 칼럼에 대응하는 불량 칼럼 어드레스를 기록하기 위한 불량 칼럼 어드레스 레지스터(190)가 설치되어 있다. 또한, 내부 전압 생성 회로(200)에서 각종 전압을 생성하기 위해 사용되는 조정용 데이터와, 타이머 회로(220)에서 각종 타이밍 펄스를 생성하기 위해 사용되는 조정용 데이터를 각각 기록하기 위한, 트리밍 데이터 레지스터(210, 230)가 설치되어 있다.

웨이퍼 테스트에 의하면, 내부 전압 생성 회로(200)에서 생성되는 각종 전압 들에 대한 조정용 데이터와 타이머 회로(220)에서 생성되는 각종 타이밍 펄스들에 대한 조정용 데이터는, 트리밍 데이터 레지스터(210, 230)에 설정되며, 불량 컬럼 어드레스들은 불량 컬럼 어드레스 레지스터(190)에 설정된다.

트리밍 데이터 레지스터(210, 230) 및 불량 칼럼 어드레스 레지스터(190)에 설정된 데이터의 내용은, 비휘발성 메모리 셀로 구성되어 있는 메모리 셀 어레이(110) 내의 초기 설정 데이터 영역에 초기 설정들로서 기록된다.

또한, 도 8에 도시된 바와같은 특허 문헌 2에 개시되어 있는 화상 입력장치에서는, 전원 스위치가 턴온 되어 시스템 전원이 공급되면, 제어 정보를 갱신하기 위한 요구가 원격 제어 장치로부터 입력되었는지 또는 외부적으로 연결된 컴퓨터로부터 입력되었는지를 결정하기 위한 검사가 수행된다. 만일, 갱신 요구가 있으면, RAM에 저장되어 있는 제어 정보를 갱신하거나 또는, 새로운 제어 정보가 RAM에 저장되며, 갱신 수행에 대한 데이터는 RAM의 소정 위치에 저장된다(S300).

전원이 턴오프되면, 갱신된 제어 정보가 존재하는지 또는 존재하지 않는지를 체크하기 위하여 RAM이 참조된다(S500). 만일, 갱신이 이루어졌으면, RAM에 저장된 제어 정보를 EEPROM에 써넣는다(S600). 전압 유지 회로는, 전원 스위치가 오프된 이후, 적어도 단계 S600 이 완료될 때 까지의 일정기간 동안에 시스템 전원 전압을 유지하도록 설계된다.

특허 문헌 1: 일본공개특허공보 2002-117699호

특허 문헌 2: 일본공개특허공보 1996-125914호

상기의 특허 문헌 1, 2는, 트리밍 데이터 레지스터(210, 230), 불량 칼럼 어드레스 레지스터(190) 등의 각종 레지스터나 RAM에 각종 설정 값이나 제어 정보를 저장한 후에, 필요에 따라서 이들 각종 설정 값이나 제어 정보를 메모리 셀 어레이(110) 또는 EEPROM에 기록하는 기술에 관한 것이다.

하지만, 이러한 기술들은 때때로 많은 시간을 요구하는바, 이는 메모리 셀 어레이(110)나 EEPROM이 비휘발성 메모리 셀로 구성되어 있으며, 데이터를 리라이트하기 위해서는 소정의 바이어스 전압이 반복적으로 인가되어야 하기 때문이다. 따라서, 레지스터나 RAM에 저장된 설정값들/제어 정보가 메모리 셀 어레이(110)나 EEPROM에 저장될 때까지, 레지스터나 RAM에 저장된 설정값들/제어 정보와 메모리 셀 어레이(110)나 EEPROM에 저장된 설정값들/제어 정보가 불일치하는 상태가 계속된다. 비휘발성 메모리 셀로 데이터를 리라이트하는 것이 장시간을 필요로 하는 경우, 장시간에 걸쳐서 설정값이나 제어 정보의 불일치 상태가 계속될 우려가 있다. 이는 회로 동작상, 불안정한 상태가 장시간에 걸쳐서 유지되기 때문에 문제가 된다.

또한, 비휘발성 메모리 셀에 데이터를 리라이트하는 경우, 프로그램 동작(즉, 데이터를 "0"으로 변경하는 리라이트)은 소거 동작(즉, 데이터를 ""으로 변경하는 리라이트)과는 여러 모로 서로 다른데, 비휘발성 메모리 셀에 인가되는 바이어스 전압, 리라이트 상태를 판정하기 위한 검증 동작에서 사용되는 레퍼런스 문턱전압, 리라이트시의 동작 순서라는 관점에서 서로 다르다. 따라서, 만일 리라이트 동작이 데이터 "0"을 데이터 "1"로 변경하는 것과 데이터 "1"을 데이터 "0"으로 변경하는 것 모두를 포함하고 있다면, 프로그램 동작과 소거 동작을 모두 실시하여야 하기 때문에, 리라이트 시간은 더욱 길어질 우려가 있다. 이와같은 점은 설정값들이나 제어 정보가 불일치하는 상태를 더욱 연장할 수 있으며, 결과적으로는 회로 동작상, 불안정한 상태가 더욱 장시간에 걸쳐 유지되는 문제가 발생한다.

또한, 특허 문헌 1은, 출하전의 웨이퍼 테스트시에 벤더에 의하여, 내부 설정 전압이나 타이밍 펄스 등의 트리밍 정보나, 불량 칼럼 어드레스 등의 리던던시 어드레스 정보를 비휘발성 메모리 셀에 저장하는 기술에 관한 것이다. 그러나, 사용자가 적당하게 설정하여야 하는, 라이트 프로텍트 정보 등의 유저 설정 정보(예를 들면, write protection 정보)에 대하여는 전혀 개시되어 있지 않다. 유저 설정 정보에 대하여 특허 문헌 1을 적용하는 경우, 각종 레지스터와 비휘발성 메모리 셀의 사이에서 사용자 제어 정보가 불일치하는 기간이 계속되는 문제가 있다.

또한, 특허 문헌 2에 따르면, 제어 정보의 갱신은 수시로 수행되지만, 갱신된 제어 정보는, 전원이 차단(shut off)될 때에 EEPROM에 저장된다. 그 때문에, 전원 차단 후에도 전원을 계속해서 공급하기 위하여, 전압 유지 회로를 구비하고 있기는 하다. 하지만, 전원 차단 후에도 전원 공급을 가능하게 하기 위해서는, 용량 소자 등에 에너지를 비축해야 하기 때문에, 전원 공급 기간 중에 전압을 소정의 전압값으로 유지하기 위한 회로도 또한 필요한 단점이 있다. EEPROM에 데이터를 저장하는데 걸리는 시간 및 저장되어야 할 데이터의 양에 의존하여, 장시간의 급전이 필요한 경우도 예상될 수 있다. 이러한 경우, 소정 전압값을 유지하기 위해서는 충분한 사이즈의 용량 소자 및 레귤레이터 회로(regulator circuit) 등을 구비하여야 하는 문제가 있으며, 그 결과 회로 사이즈가 더 커지게 되며, 소비 전류 역시 더 증가하는 문제가 발생한다.

또한, 설정값이나 제어 정보를, 비휘발성 저장 영역에 기록한 후에, 레지스터나 RAM 등의 휘발성 데이터 기억부에 전송하는 경우도 생각할 수 있다. 그러나, 이 경우, 비휘발성 저장 영역으로부터 설정값이나 제어 정보를 읽어내기 위해서는, 리드아웃(readout) 억세스 제어가 필요하다. 설정값이나 제어 정보가 비휘발성 저장 영역에 기록된 후에, 휘발성 데이터 기억부에 저장될 때까지, 비휘발성 저장 영역으로부터의 다시 읽어내기 위한 읽기 시간을 필요로 한다. 이는 휘발성 데이터 기억부에 저장된 설정값이나 제어 정보를 갱신하는데 있어 지연을 야기하는 문제가 있다.

과제를 해결하기 위한 수단

본 발명은 상기 배경 기술의 적어도 1개의 문제점을 해소하기 위한 것으로, 비휘발성 메모리의 동작 정보를 비휘발성 저장 영역에 저장하며, 전원 공급 기간 중에는 비휘발성 저장 영역의 동작 정보와 동일한 정보를 휘발성 데이터 저장 영역에도 저장하여 동작 정보를 설정하는 비휘발성 기억장치에 관한 것으로, 동작 정보의 설정 또는 갱신시에, 비휘발성 저장 영역의 리라이트를 선행시킨 후에, 지체 없이 휘발성 데이터 저장 영역에 동작 정보를 저장하는 것이 가능한 비휘발성 메모리의 정보 설정 방법 및 비휘발성 메모리를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 비휘발성 기억장치의 정보 설정 방법은 동작 정보를 기록되어 있는 비휘발성 기억부와, 전원 공급중에, 상기 비휘발성 기억부에 저장된 상기 동작 정보를 저장하는 휘발성 기억부를 구비하는 비휘발성 기억장치의 정보 설정 방법에 있어서, 상기 동작 정보의 설정 또는 갱신시에, 상기 비휘발성 기억부를 리라이트하는 단계와; 그리고 상기 리라이트 단계의 종료시에, 논리 처리 가능하게 유지되어 있는 상기 동작 정보에 대응하는 논리 신호에 기초하여, 상기 동작 정보를 상기 휘발성 기억부에 저장하는 단계를 포함하여 이루어진다. 또한, 상기 목적을 달성하기 위한 본 발명의 비휘발성 기억장치는, 동작 정보를 저장하는 비휘발성 기억부와 전원공급중, 비휘발성 기억부에 저장되어 있는 동작 정보를 저장하여 두는 휘발성 기억부를 구비하는 비휘발성 기억장치에 있어서, 동작 정보의 설정 또는 갱신시에, 비휘발성 기억부의 리라이트 종료시에, 동작 정보에 따라 논리 처리 가능한 논리 신호를 출력하는 식별부를 구비하고 식별부로부터 출력되는 논리 신호에 기초하여 휘발성 기억부의 동작 정보의 저장을 실시하는 것을 특징으로 한다.

본 발명에 따른 비휘발성 기억장치의 정보 설정 방법 및 비휘발성 기억장치에서는, 동작 정보를 저장하는 비휘발성 기억부와, 전원 공급 중에 상기 비휘발성 기억부에 저장된 동작 정보를 저장하여 두는 휘발성 기억부를 구비하고 있다. 동작 정보의 설정 또는 갱신에 있어서, 비휘발성 기억부의 리라이트를 먼저 실시하고, 리라이트가 종료된 시점에서, 설정된 또는 갱신된 동작 정보에 따른 논리 신호가 논리 처리 가능하게 유지되어 있다. 이 논리 신호에 기초하여 휘발성 기억부에 동작 정보를 저장한다. 이 경우, 논리적으로 처리 가능한 논리 신호가 동작 정보에 따라 식별부에 의해 출력된다.

발명의 효과

본 발명에 의하면, 설정 또는 갱신되는 동작 정보를 비휘발성 기억부에 저장하는 동작을 선행시키면서, 저장 완료 시에 동작 정보에 대응하는 논리 신호가 논리 처리 가능하게 유지되고 있으므로, 비휘발성 기억부에 저장된 동작 정보를 휘발성 기억부에 저장할 때에, 비휘발성 기억부로부터 다시 동작 정보를 읽어내는 억세스 동작을 실시할 필요는 없다. 그 결과, 비휘발성 기억부에 동작 정보를 저장하는 스텝과 휘발성 기억부에 동작 정보를 저장하는 스텝으로 이루어진 일련의 동작 정보 설정/갱신 프로세스가 매우 빠르게 수행될 수 있다.

전원 공급 기간 중의 비휘발성 기억장치의 동작 조건은, 휘발성 기억부에 저장되어 있는 동작 정보에 따라 설정되지만, 전원 공급 기간 중에 동작 정보를 변경할 때에, 비휘발성 기억부에 동작 정보를 저장하는 선행 동작이 완료된 시점에서, 지체 없이 휘발성 기억부의 내용을 갱신하여 회로 동작에 반영할 수 있다. 따라서, 본 발명에 의하면, 휘발성 기억부의 내용을 먼저 변경할 때에 비휘발성 기억부의 내용과 휘발성 기억부의 내용간의 불일치 기간이 길어지는 문제, 전원 차단 후의 비휘발성 기억부의 리라이트 제어를 확보하여야 하는 문제 등을 해소함과 동시에, 동작 정보의 변경을 지체 없이 실시하고, 동작 조건을 신속하게 변경할 수 있다.

또한, 동작 정보의 설정 또는 갱신에 있어서, 휘발성 기억부에 저장될 동작 정보를 비휘발성 기억부로부터 새롭게 읽어낼 필요가 없으며, 이에 따라 리드아웃(readout)억세스 동작에 따른 전류 소비를 절감할 수 있다. 따라서, 동작 정보를 설정 또는 갱신함에 있어서, 소비 전류의 절감을 도모할 수 있다.

도1은 제 1 실시예에 따른 회로도이다.

도2는 제 1 실시예의 셀렉터에 대한 제 1 구현예이다.

도3은 제 1 실시예의 셀렉터에 대한 제 2 구현예이다.

도4는 제 1 실시예에 있어서 프로그램 동작을 나타내는 타이밍 차트이다.

도5는 제 2 실시예의 회로 블럭도이다.

도6은 제 2 실시예의 휘발성 기억부 및 휘발성 기억부에의 기록 제어를 실시하는 회로 부분에 대한 회로도이다.

도7은 특허 문헌 1의 반도체 장치에 대한 회로 블록도이다.

도8은 특허 문헌 2의 동작 플로우 차트이다.

도9는 제 1 실시예의 휘발성 기억부(25)의 상세한 회로이다.

도10은 제 1 실시예의 셀렉터에 대한 제 3 구현예이다.

도11은 Y 디코드 신호 SEL_Y(i)(i=0 내지 7)의 디코드 회로이다.

도12는 섹터 어드레스와 제 2 동작 정보와 비휘발성 기억부의 메모리 셀과의 대응표이다.

도13은 섹터 어드레스와 제 1 동작 정보와 비휘발성 기억부의 메모리 셀과의 대응표이다.

도14는 제 1 실시예에 있어서 전원 공급 후의 제 1 동작 정보와 제 2 동작 정보의 읽기 동작을 나타내는 타이밍 차트이다.

도15는 제 1 실시예에 있어서 섹터 O의 동작 정보의 프로그램 동작을 나타내 는 타이밍 차트이다.

도16은 제 1 실시예에 있어서 셀렉터의 동작 정보의 소거 동작을 나타내는 타이밍 차트이다.

부호의 설명

11 비휘발성 기억부

13 워드 드라이버

15 Y 디코더

17 바이어스 제어 회로

19 검증 센스 증폭기

21 비교 회로

23, 27 셀렉터

25 휘발성 기억부

27A 프로그램용 디코드부

27B 소거용 디코드부

29 전송 데이터 생성부

BL(i) 비트 라인그룹

D1, D2, D3 데이터 라인

MC 비휘발성 메모리 셀

WLTR, WLWP 워드 라인

ER 소거 지시 신호

MCH 일치 신호

PG(j) 프로그램 지시 신호

PGV, ERV 검증 지시 신호

SEL_TR, SEL_WP 선택 신호

SEL_Y(i) Y 디코드 신호

STR(i), SWP(i) 디코드 신호

T 출력 타이밍 신호

POR 전원 공급 검지 신호

VERIFY 검증 모드 신호

이하, 본 발명의 비휘발성 기억장치의 정보 설정 방법 및 비휘발성 기억장치에 대하여 구체화한 실시예를 도 1 내지 도 6을 참조하여 상세하게 설명한다.

비휘발성 기억장치에서는 회로 동작을 실시할 때에, 여러 가지 동작 정보에 따라 동작 조건이 설정된다. 동작 정보는 크게 2 종류로 분류된다.

제 1 동작 정보는 제품 출하 전에 벤더에 의하여 설정되는 정보이며 비휘발성 기억장치에 소정의 동작을 실시하게 하기 위하여 필요한 정보이다. 예를 들면, 프로그램 동작, 소거 동작, 읽기 동작 등의 각종 동작에 있어서 사용되는 바이어스 전압값의 조정, 각종 동작에 있어서의 타이밍의 조정, 내장 발진기의 발진 주파수의 조정, 그리고, 불량 메모리 셀을 리던던시 구제할 때의 리던던시 어드레스 정보 등을 생각할 수 있다. 이들 동작 정보는 출하 전의 테스트 공정에서 결정된다.

제 2 동작 정보는 유저에 의하여 사용 상황에 따라서 설정되는 정보이며, 시스템의 기능에 따라 비휘발성 기억장치를 커스터마이즈하기 위하여 필요한 정보이다. 예를 들면, 비휘발성 기억장치에 있어서의 메모리 셀 어레이를 소정 영역 마다 구획하고, 구획된 각각의 영역에 대하여 리라이트가 가능한지의 여부를 설정하는 경우, 이른 바 모든 섹터 또는 섹터들의 모든 그룹 마다 쓰기 방지 기능을 설정하는 경우를 생각할 수 있다. 또한, 동작 정보의 리라이트의 가부를 설정하는 것도 가능하다. 리라이트의 자유도를 제한하고 싶은 경우에는, 소정 코드의 입력을 받아들였을 경우에만 리라이트를 가능하게 하는 기능을 설정하는 경우를 생각할 수 있다. 이러한 기능들이나 소정 코드는 사용자에 의해 설정된다.

비휘발성 기억장치에서는, 전원 차단 후에도 상기의 동작 정보가 유지될 필요가 있다. 제 1 동작 정보가 유지되지 않으면, 공장 출하시에 설정된 회로 동작을 유지할 수 없고, 동작 성능의 저하나 동작 불능과 같은 문제를 초래할 우려가 있기 때문이다. 제 2 동작 정보가 유지되지 않으면, 비휘발성 기억장치가 탑재되어 있는 시스템에 따른 성능, 기능을 유지할 수 없을 우려가 있기 때문이다. 따라서, 벤더 또는 유저에 의하여 설정되는 동작 정보는, 비휘발성 기억부에 저장될 필요가 있다.

비휘발성 기억부에 저장된 동작 정보는 비휘발성 기억장치의 동작 상태에 따라 적당하게 참조됨으로써, 소망하는 회로 동작이 실현된다. 이들 동작 정보는, 소망하는 동작 조건을 확보하기 위해 전원이 턴온될 때마다 상시 참조되어야만 하며, 동작 상태에 따라 지체 없이 설정되어야 하는 정보이다.

전자에 속하는 동작 정보로서는, 바이어스 전압값의 조정, 동작 타이밍의 조정, 내장 발진기의 발진 주파수의 조정, 리던던시 어드레스 정보 등이 있다. 전원 공급에 따라 회로 정수들은 확정되어 있을 필요가 있다. 내부 전압 발생 회로, 각종 타이밍 회로 및 내장 발진기 등에는 전원 공급에 따라 지체 없이 각종 회로 정수가 제공될 필요가 있는바, 이는 조정된 전압값, 동작 타이밍 및 발진 주파수를 구비하기 위함이다. 또한, 리던던시 어드레스 정보에 대해서는, 입력되는 어드레스 정보에 대하여 지체 없이 리던던시 구제의 필요 여부가 판단되는 것이 바람직하며, 전원 공급에 따라 지체 없이 불량 메모리 셀에 대한 리던던시 어드레스 정보가 제공될 필요가 있다.

또한, 후자에 속하는 동작 정보로서는, 쓰기 방지 정보, 리라이트 제한 정보, 리라이트 허가를 하기 위한 지정 코드 정보 등의 정보가 있다. 이들 동작 정보에 대하여도, 해당 억세스에 대하여 지체 없이 제공되는 것이 좋다.

이러한 이유로 인해, 몇몇 비휘발성 기억장치는 비휘발성 기억부와 휘발성 기억부의 2단 구조를 취하는 경우가 있는바, 이는 동작 정보를 유지하기 위함이다. 비휘발성 기억부는, 전원의 차단 후에도 동작 정보가 소실되는 것을 방지하기 위해서 구비되며, 비휘발성 기억부에 동작 정보가 저장된다. 전원이 공급되는 기간 중에는 회로 동작에 대하여 지체 없이 동작 정보가 공급되도록, 동작 정보는 비휘발성 기억부로부터 휘발성 기억부에 전송되어 저장된다. 이러한 전송은 전원 공급에 응답하여 또는 비휘발성 기억장치를 초기화하는 리셋 동작에 응답하여 실행된다. 전원 공급 기간 중에는, 휘발성 기억부에 저장되어 있는 동작 정보에 기초하여 각 종 동작 조건이 결정된다. 또한, 전원 공급 기간 중에 불휘발성 기억부에 저장된 동작 정보의 갱신(변경) 될 때, 비휘발성 저장 장치의 외부로부터 입력된 동작 정보(갱신 정보)는 비휘발성 기억부에 먼저 저장(즉 "갱신" 전에 비휘발성 기억부의 메모리 셀에 저장된 정보가 갱신됨)된 후에, 이어서 휘발성 기억부에도 동일한 갱신 정보가 저장된다. 따라서, 전원 공급 기간 중에 동작 정보가 갱신되는 경우에도, 갱신된 휘발성 기억부의 동작 정보에 기초하여 각종 동작 조건이 결정된다.

전술한 바에 의하면 비휘발성 저장 장치는, 전원 공급 후의 회로 동작에 있어서, 또한 회로 동작 중의 동작 요구시마다, 지체 없이 동작 정보가 참조되어 소망하는 회로 동작을 할 수 있다.

이 때, 비휘발성 기억부와 휘발성 기억부로 구성되어 비휘발성 저장 장치에 제공되는 2 단 메모리 구성은 다음과 같은 특징을 갖는다. 상기의 2단 메모리 구성은, 컴퓨터 시스템에서 주 메모리와 캐쉬 메모리로 구성되는 다층 메모리 구성인 캐쉬 시스템과는 다른 목적을 가지고 구성되는 것이며, 따라서 캐쉬 시스템과는 다른 기능 및 효과를 갖는다. 또한, 주 메모리는 DRAM 등의 메모리로 구성되는 반면에, 캐쉬 메모리는 SRAM 등의 메모리로 구성된다. 일반적으로 이러한 메모리들은 휘발성 메모리로 구성된다.

즉, 컴퓨터 시스템에 있어서 다계층의 메모리 시스템은 고속의 메모리 억세스를 실현하기 위하여 구성되어 있다. 주메모리의 일부 영역에 대하여, SRAM 등의 고속 억세스가 가능한 캐쉬 메모리가 구비되고, 캐쉬 메모리에 대하여 고속의 데이터 읽기/쓰기가 이루어진다. 억세스 영역의 이동이나 캐쉬 메모리에의 써넣기 양은 소정 레벨에 달하는 것에 따라서, 적절한 타이밍으로 주메모리의 새로운 데이터 영역으로부터 캐쉬 메모리로 데이터가 판독되고, 또한 캐쉬 메모리의 내용이 주메모리에 기입된다. 또한 메모리 디바이스 외부로부터 억세스 요구가 있을 때에 상기 억세스 요구가 캐쉬 메모리에 의해 유지되는 어드레스 공간과 일치하면, 캐쉬 메모리는 외부 I/O와 접속되고, 고속 억세스를 제공한다. 이러한 이유로, 캐쉬 메모리는 외부 I/O에 접속된다.

전술한 메모리 시스템에 반하여, 비휘발성 기억장치에 구비된 2 단계의 메모리 구성은 아래와 같은 특징을 가지고 있다.

먼저, 전원 차단 후에도 동작 정보를 유지하기 위하여 비휘발성 기억부를 구비하고 있지만, 전원 공급 기간 중에는 고속 동작이 필요한 경우가 있다. 하지만, 비휘발성 기억부의 억세스 속도로는 충분한 회로 동작을 확보할 수 없는 경우가 있다. 이것을 보완하기 위하여 휘발성 기억부를 구비하고, 비휘발성 기억부의 제한된 억세스 속도를 보완하고 있다. 따라서, 2 단계의 메모리 구성은, 전원 차단 후에도 동작 정보의 유지를 가능케 하는 비휘발성 기억부와, 전원 공급 기간 중에 동작 정보를 내부 회로에 고속으로 제공할 수 있는 휘발성 기억부로 구성된다.

또한, 동일한 동작 정보가 전원 공급의 유무에 관계 없이 비휘발성 기억부에 저장되는 동시에, 전원 공급 후에는 휘발성 기억부에 전송되어 휘발성 기억부의 동작 정보가 회로 동작상의 동작 조건을 결정하기 위하여 사용된다. 따라서, 동작 정보를 저장하는 비휘발성 기억부와 동작 정보를 저장하는 휘발성 기억부는 동일한 저장 용량을 가지고 있다.

또한, 동작 정보를 새롭게 설정 또는 갱신하는 순서는, 동작정보가 비휘발성 기억부에 먼저 저장되고 그 후에 휘발성 기억부에 저장되는 것으로 고정되어 있다. 비휘발성 기억부에 동작 정보를 리라이트 하는데 걸리는 시간은 휘발성 기억부에 리라이트하는데 걸리는 시간보다 오래 걸리는데 그 이유는, 예를 들면 비휘발성 기억부는 플로팅 게이트에의 전하의 주입·방출이라는 데이터 저장의 물리적인 메카니즘을 갖고 있기 때문이다. 반면에 휘발성 기억부는 전기적인 매커니즘을 갖는다. 상기 설정 또는 갱신의 한 방향의 순서에 의하면, 비휘발성 기억부에의 저장이 완료된 후에, 휘발성 기억부에 저장된 설정 또는 갱신된 동작 정보가 회로 동작에 적용되며, 비휘발성 기억부의 내용과 휘발성 기억부의 내용이 불일치하는 기간을 없앨 수 있고, 따라서 잘못된 회로 동작을 방지할 수 있다. 따라서, 전술한 설정 또는 갱신의 일 방향의 흐름에 따르면, 휘발성 기억부는 외부 I/0에 접속되어 있지 않으며, 휘발성 기억부의 설정 또는 갱신 정보는 모두 비휘발성 기억부로부터 받게 된다. 또한, 동작 정보가 필요한 내부 회로는 휘발성 기억부의 출력으로부터 동작 정보를 받아들인다.

비휘발성 기억부와 휘발성 기억부의 2 단계의 메모리 구성을 구비하고 있는 점이, 모두 휘발성 메모리로 구성되는 캐쉬 시스템과는 다르다. 또한, 비휘발성 기억부와 휘발성 기억부가 동이한 저장 용량을 구비하고 있는 점이, 주메모리의 일부 영역에 캐쉬 메모리를 구비한 캐쉬 시스템과는 다르다. 또한, 설정 또는 갱신되는 동작 정보의 흐름이 비휘발성 기억부로부터 휘발성 기억부로 향하는 방향으로 고정되어 있는 점이, 주메모리와 캐쉬 메모리와의 사이에서 쌍방향으로 전송되는 캐쉬 시스템과는 다르다. 또한, 비휘발성 기억부가 외부 I/0으로 접속되고, 휘발성 기억부는 외부 I/0과는 접속되지 않는 점이, 캐쉬가 외부 I/0에 접속되는 캐쉬 시스템과는 다르다.

동작 정보가 저장되는 비휘발성 기억부는, 유저가 요구하는 저장 영역으로서의 어드레스 공간을 나타내는 비휘발성 기억장치의 메모리 셀 어레이와 동일한 비휘발성 메모리 셀 구조를 가질 수도 있다. 이 경우, 비휘발성 기억부는 비휘발성 기억장치와 동일한 영역에 배치하는 구성도 가능하고, 다른 영역에 배치하는 것도 가능하다. 동일한 영역에 배치한다는 것은, 예를 들면, 웰 영역을 공유하는 것이다. 배치 영역을 공통으로 함으로써, 비휘발성 기억부와 비휘발성 기억장치의 메모리 셀 어레이 사이의 경계 영역이 필요 없게되어, 불필요한 부분 없이 컴팩트한 영역에 배치할 수 있다. 또한, 비휘발성 기억부의 비휘발성 메모리 셀과 메모리 셀 어레이의 비휘발성 메모리 셀에 있어서, 비트 라인 또는/및 워드 라인을 분리하는 구성, 또는 공유로 하는 구성 중 어느 하나의 구성도 가능하다. 분리하는 구성으로 하는 경우에는 비휘발성 기억부와 메모리 셀 어레이는, 각각 독립하여 병렬 억세스를 할 수 있다. 특히, 유저에 의해 사용되는 저장 영역으로서 구실하는 어드레스 공간에 대한 통상적인 억세스 동작을 멈추지 않고도, 비휘발성 기억부에 저장되는 동작 정보를 갱신할 수 있다. 또한, 공유하는 구성으로 하는 경우에는, 비휘발성 기억부와 메모리 셀 어레이에서, 로우/칼럼 디코더나 리드아웃/리라이트의 제어부 등등을 공유할 수 있어, 이에 따라 집적도의 향상을 꾀할 수 있다.

휘발성 기억부는 래치 회로나 레지스터 회로를 사용할 수 있다. 래치 회로나 레지스터 회로로 구성하면, 동작 정보가 필요한 회로 블록에 근접하여 배치할 수 있어, 동작 정보를 상시 읽어내기 출력하는 것이 가능하게 된다. 이러한 배치는, 전원이 턴온된 후의 전원 공급 기간중에 상시 참조되는 제 1 동작 정보인 회로 정수나 리던던시 어드레스 등을 저장하는데 사용되는 것이 바람직하다. 또한, 래치 회로나 레지스터 회로는, 비휘발성 기억장치의 메모리 셀 어레이를 제어하는 논리성 제어 회로 등으로 구성되는 회로 블록이 배치되는 소위, 주변 회로 영역에 배치된다. 주변 회로 영역에 있는 소자의 레이아웃 패턴은 메모리 셀보다 더 넓은 라인 폭과 스페이스 폭을 갖는다. 이것은 메모리 셀이 리던던시 기능을 가지는데 대하여 논리 제어 회로는 리던던시 기능을 구비하지 않기 때문이다. 따라서, 래치 회로나 레지스터 회로도 더 넓은 라인 폭과 스페이스 폭으로 레이아웃된다.

또한, 휘발성 메모리 셀이 워드 라인과 비트 라인에 의해 어레이 모양으로 배치되고 어드레스 지정에 따라서 데이터의 읽어내기와 써넣기가 수행되는 RAM 구성을, 휘발성 기억부가 갖는다면, 대량의 동작 정보 데이터를 저장하는 경우들에 적용하면 좋다. 비휘발성 기억장치의 대용량화가 진전되어 탑재 섹터수가 증대하는 등에 의하여, 쓰기 방지 기능이 설정되어 있는 영역의 수가 증대하는 경우 등에 있어서, 제2 동작 정보인 쓰기 방지 정보를 RAM에 저장하여 둘 수 있다. 이 경우 RAM 구조를, 가령 SRAM 과 같은 파인 피치(fine-pitch)에 의한 레이아웃 패턴(이는 비휘발성 기억장치의 메모리 셀 어레이와 실질적으로 동등하다)으로 하는 것이 좋다. 동작 정보의 비트수는 비휘발성 기억장치의 메모리 셀 수보다 훨씬 적기 때문에, 결함 밀도(defect density)를 고려하면 SRAM에 대한 리던던시 기능은 실질적으로 불필요하다. 또한 SRAM은 주변 회로에 배치된다면, SRAM은 동작 정보를 필요로 하는 회로에 고속으로 동작 정보를 부여할 수 있다. SRAM의 소자 영역은, 느슨한 라인 폭과 스페이스 폭으로 레이아웃되는 상기 래치 회로나 상기 레지스터 회로보다, 매우 작기 때문에 다이 크기를 축소할 수 있다.

비휘발성 기억부를 포함하여 이루어진 비휘발성 메모리 셀을 새로운 동작 정보로 리라이트하려면, 프로그램 동작 또는 소거 동작이 이루어진다. 이러한 리라이트 동작은 비휘발성 메모리 셀의 문턱 전압의 변동에 의하여 이루어지며, 상기 문턱 전압의 변동은 비휘발성 메모리 셀의 각 단자에 바이어스를 인가함으로써 플로팅 게이트로의 전하 방출/주입에 의해 야기된다. 전하의 방출/주입은 FN 터널 현상/핫 일렉트론 현상이라는 물리 현상에 의하여 이루어지지만, 1회의 바이어스 인가로 소망하는 문턱값 변동이 얻어지지는 않으며, 복수회의 바이어스 인가에 의하여 전하의 방출/주입이 이루어지는 것이 일반적이다. 또한, 비휘발성 메모리 셀 특성의 불균일 등에 의하여 바이어스 인가에 의한 문턱값 전압의 변화 폭도 불균일하므로, 바이어스 인가 후에는 리라이트 상태를 검증하는 검증 동작이 매회 실시되는 것이 일반적이다. 검증 동작에 의하여 리라이트 대상의 비휘발성 메모리 셀에 저장되어 있는 데이터를 읽어냄으로써, 리라이트 상태를 판정한다.

도 1에 나타내는 제1 실시예에서는 비휘발성 기억부로의 리라이트 동작마다 실시되는 검증 동작에 있어서, 리라이트 대상의 비휘발성 메모리 셀로부터 읽어내는 데이터를, 휘발성 기억부에 저장하는 경우이다. 리라이트 동작 후의 검증 동작마다 반복하여 검증 센스 증폭기로부터 논리 처리 가능하게 유지되어 있는 동작 정 보에 대응하는 논리 신호에 기초하여 휘발성 기억부에 저장 동작을 한다. 또는 검증 일치에 따라 검증 센스 증폭기로부터 논리 처리 가능하게 유지되어 있는 동작 정보에 따른 논리 신호에 기초하여 휘발성 기억부에의 저장 동작이 실시된다.

비휘발성 기억부(11)에는 로우 방향/칼럼 방향으로 매트릭스 모양으로 비휘발성 메모리 셀(MC)이 배치되어 있다. 로우 방향으로는, 선택 제어되는 복수의 비휘발성 메모리 셀(MC)이, 워드 드라이버(13, 13)에 의하여 구동되는 워드 라인 WLTR, WLWP 마다 정렬되어 배치되어 있다. 제1 실시예에서 워드 드라이버(13, 13)는 선택 신호 SEL_TR, SEL_WP에 따라 제어된다. 예를 들면, 선택 신호 SEL_TR에 의하여 워드 라인 WLTR이 활성화되고, 워드 라인 WLTR에서 선택되는 비휘발성 메모리 셀(MC)에는 회로 동작의 동작 조건을 조정하는 트리밍 정보가 저장되어 있는 것으로 한다. 마찬가지로, 선택 신호 SEL_WP에 의하여 워드 라인 WLWP이 활성화되고, 워드 라인 WLWP에서 선택되는 비휘발성 메모리 셀(MC)에는 섹터 등의 메모리 셀 어레이의 소정 영역(미도시)에 대하여 리라이트의 가부를 설정하는 쓰기 방지 정보가 저장된다.

칼럼 방향에는 동일 칼럼의 비휘발성 메모리 셀(MC)이 비트 라인으로 접속되어 있다. 비트 라인은 BL(1) 내지 BL(M) 까지의 비트 라인 그룹으로 나눠져 있으며, 이들 각각은 N개의 비트라인으로 구성되며 억세스의 기본 단위를 구성하고 있다. 비트 라인 그룹 BL(1) 내지 BL(M)은 Y 디코더(15)를 거쳐, N 비트 폭의 데이터 라인(D2)에 접속된다. Y 디코더(15)는 비트 라인 그룹 BL(1) 내지 BL(M)마다, N 비트 폭의 데이터 라인(D2)과의 사이에 NMOS 트랜지스터 그룹을 구비하여 구성된다. Y 디코더(15)의 NMOS 트랜지스터 그룹은 NMOS 트랜지스터 그룹마다 Y 디코드 신호 SEL_Y(1) 내지 SEL_Y(M)에 의하여 도통 제어된다. 어느 한 조의 비트 라인 그룹 BL(1) 내지 BL(M)를 데이터 라인(D2)에 접속된다.

데이터 라인(D2)은 미도시한 읽기 센스 증폭기에 접속되고, 데이터의 읽기 억세스가 이루어지는 동시에, 바이어스 제어 회로(17)를 거쳐, 데이터 단자에 연결되는 데이터 라인(D1)에 접속된다. 또한, 검증 센스 증폭기(19)에 접속되어 있다.

바이어스 제어 회로(17)는 프로그램 지시 신호 PG(j)(j=1 내지 N) 또는 소거 지시 신호(ER)에 따라서, 리라이트시의 동작 모드가 프로그램 동작인지 소거 동작인지에 대한 지시가 내려지고, 데이터 라인(D2)으로부터 비트 라인을 거쳐 비휘발성 메모리 셀(MC)의 드레인 단자에 바이어스 인가를 행하기 위한 제어 회로이다. 프로그램 지시 신호 PG(j), 소거 지시 신호(ER)는 커멘드 디코더(16)로부터 출력된다. 외부로부터 입력되는 커멘드 신호(CMD)가 커멘드 디코더(16)에 입력됨에 따라, 커멘드 신호(CMD)가 디코드되고, 프로그램 지시 신호 PG(j), 소거 지시 신호(ER)가 출력된다.

프로그램 동작에서는 데이터 라인(D1)에 입력된 데이터 기대 값에 대하여 프로그램 동작을 실시하여야 할 비트 위치가 확정되고, 대응하는 비트 라인 그룹 내의 비트 라인 위치에 따라 프로그램 지시 신호 PG(j)(j=1 내지 N)가 활성화된다. 이것에 의하여, 대응하는 데이터 라인(D2)에 바이어스를 인가한다. 소거 동작에서는 일괄 소거를 하기 때문에, N 비트 폭의 데이터 라인(D2)에 대하여 공통으로 바이어스를 인가한다. 바이어스 인가가 소정시간 동안 계속된 후, 검증 센스 증폭 기(19)로 검증 지시 신호(PGV/ERV)가 출력된다.

검증 센스 증폭기(19)는 Y 디코더(15)를 거쳐 데이터 라인(D2)에 읽어낸, 리라이트 동작 중의 비휘발성 메모리 셀(MC)에 저장되어 있는 저장 정보를 증폭한다. 바이어스 제어 회로(17)로부터 출력되는 프로그램 동작에 대한 검증 지시 신호(PGV), 또는 소거 동작에 대한 검증 지시 신호(ERV)에 응답하여, 바이어스 인가시 마다, 대응하는 문턱값 전압을 가지는 레퍼런스 메모리 셀이 선택되고 리드아웃 데이터가 증폭된다.

증폭된 데이터는 데이터 라인(D3)을 거쳐, 비교 회로(21)와 휘발성 기억부(25)에 입력된다. 비교 회로(21)에는 데이터 라인(D1)을 거쳐 기대 데이터(expected data)가 입력되며, 검증 센스 증폭기(19)로부터 증폭되어 출력된 리드아웃 데이터와 비교된다. 리라이트가 완료된 후, 리드아웃 데이터가 기대 데이터와 일치한다면, 비교 회로(21)는 일치 신호(MCH)를 출력한다.

비휘발성 메모리 셀(MC)로부터 읽혀진 데이터는 데이터 라인(D3)을 거쳐 휘발성 기억부(25)의 저장 영역에 저장되며, 상기 저장 영역은 셀렉터(23)에 의하여 선택된다. 프로그램 동작/소거 동작에 있어서의 검증 지시 신호(PGV/ERV), 선택 신호(SEL_TR, SEL_WP), Y 디코드 신호(SEL_Y(i)(i=1 내지 M))가 셀렉터(23)로 입력된다. 선택 신호(SEL_TR, SEL_WP) 및 Y 디코드 신호(SEL_Y(i))에 의하여 선택되는 비휘발성 기억부(11)의 비트 라인그룹 BL(i)에 접속되어 있는 비휘발성 메모리 셀(MC) 마다, 휘발성 기억부(25)의 저장 위치를 나타내는 디코드 신호(STR(i) 또는 SWP(i))가 출력된다. 이 경우, 디코드 신호(STR(i)/SWP(i))는 검증 지시 신 호(PGV/ERV)에 응답하여 출력된다. 검증 지시 신호(PGV/ERV)를 출력함으로써, 검증 센스 증폭기(19)에 의해 증폭되는 상기 리드아웃 데이터(즉, 논리 처리 가능하게 유지되어 있는 동작 정보에 대응하는 논리 신호)가 휘발성 기억부(25)에 저장된다.

또한, 검증 지시 신호(PGV/ERV)를 대신하여, 또는 검증 지시 신호(PGV/ERV)에 추가하여, 비교 회로(21)로부터 출력되는 일치 신호(MCH)가 입력될 수도 있다. 이것에 의하여, 리라이트 동작은 완료되며, 만일 리라이트 대상의 비휘발성 메모리 셀(MC)에 저장되어 있는 저장 정보가 기대 데이터와 일치한다면, 디코드 신호 (STR(i)/SWP(i))가 출력된다. 휘발성 기억부(25)로의 동작 정보의 저장은 리라이트 완료시에 한번만 수행되며, 불필요한 저장 동작은 수행되지 않는다. 따라서, 불필요한 회로 동작을 멈출 수 있어, 전류 소비를 절감할 수 있다.

도 1에서 i(i=1 내지 M)는 비트 라인그룹 BL(i)의 수를 나타낸다. 예를 들면, 8개의 그룹(M=8)으로 구성할 수 있다. 또한, j(j=1 내지 N)는 비트 라인그룹을 구성하는 비트 라인의 비트 폭이며, 데이터 라인(D1, D2, D3)의 비트 폭이다. 예를 들면, 16 비트 폭(N=16)으로 구성할 수 있다.

도 1에 나타내는 제 1 실시예에서는, 비휘발성 기억부(11)에 저장되어 있는 트리밍 정보나 기록방지 정보를 리라이트할 때, 리라이트 동작의 바이어스 인가 후에 수행되는 검증 동작을 통해, 리라이트 대상의 비휘발성 메모리 셀(MC)로부터 읽어낸 저장 정보를 휘발성 기억부(25)에 써넣는다. 이에 의하면, 비휘발성 기억부(11)에 저장된 동작 정보를 휘발성 기억부(25)에 저장할 때에, 리라이트 완료 후에 리드아웃 센스 증폭기(미도시)에 의해 비휘발성 기억부(11)로부터 데이터를 읽 어낼 필요가 없다. 그 결과, 리드아웃 시간을 단축할 수 있다.

휘발성 기억부(25)에 데이터를 저장하는 것은, 복수회 반복되는 검증 지시 신호(PGV/ERV)에 응답하여 한번 이상 반복될 수 있다. 대안적으로, 기대 데이터와의 비교의 결과 얻게 되는 일치 신호(MCH)에 응답하여, 리라이트 동작이 완료된 것이 확인되었을 때의 상기 리드아웃 데이터를 저장할 수도 있다. 후자의 경우는 리라이트 도중의 비휘발성 메모리 셀(MC)의 내용을 반영한 리라이트 전의 저장 정보를 저장할 필요는 없고, 불필요한 회로 동작을 줄여 전류 소비의 저감을 도모할 수 있다.

도 2, 도 3은 셀렉터(23)의 구체적인 일례이다. 선택 신호 SEL_TR, SEL_WP와 Y 디코드 신호 SEL_Y(i)(i=1 내지 M)가, 각각 조합되어 낸드 게이트에 입력된다. 각 낸드 게이트에는 공통으로, 출력 타이밍 신호 T가 입력된다. 출력 타이밍 신호 T가 하이 레벨이 되어 활성화되는 타이밍에서, 선택 신호 SEL_TR, SEL_WP 및 Y 디코드 신호 SEL_Y(i)에 의해 선택되는 임의의 디코드 신호 STR(i)/SWP(i)가 하이 레벨로 활성화되어 출력된다.

도 2의 경우, 출력 타이밍 신호(T), 검증 지시 신호(PGV 및 ERV)가 노아 게이트와 인버터 게이트를 거쳐 논리합 연산되고, 일치 신호(MCH)와 함께 낸드 게이트에 입력되어 인버터 게이트를 거쳐 논리곱 연산된 신호로서 출력된다. 프로그램 동작 및 소거 동작의 종류를 불문하고 검증 동작의 지시가 출력되는 타이밍으로서, 리라이트 동작이 완료되었다고 판단되는 경우에, 출력 타이밍 신호(T)가 출력된다. 리라이트 완료의 확인을 한 리드아웃 데이터가, 그대로 휘발성 기억부(25)에 저장 되는 구성이다. 리라이트 완료의 타이밍에 한 번만 출력 타이밍 신호(T)가 출력되어 데이터를 저장한다.

도 3의 경우, 출력 타이밍 신호 T는 검증 지시 신호(PGV 및 ERV)가 노아 게이트와 인버터 게이트를 거쳐 논리합 연산된 신호로서 출력된다. 프로그램 동작 및 소거 동작의 종류를 불문하고 검증 동작의 지시가 출력되는 타이밍마다 출력 타이밍 신호 T가 출력된다. 바이어스 인가마다, 리라이트 상태의 확인을 한 읽기 데이터가, 휘발성 기억부(25)에 저장되는 구성이다. 리라이트 완료의 타이밍으로, 리라이트된 데이터가 저장된다.

도 4에는 동작 정보에 대한 프로그램 동작의 타이밍 차트를 나타낸다. 셀렉터(23)로서 도 2의 구성을 가지는 경우의 타이밍 챠트이다. 가령, 동작 조건을 조정하는 트리밍 정보나 쓰기 방지 정보 등과 같은, 동작 정보를 설정하기 위한 프로그램 커맨드가, 어드레스 정보(ADD)와 함께 입력된다(설정되는 동작 정보가 쓰기 방지 정보인 경우에는, 상기 어드레스 정보는 쓰기 방지가 설정될 예정인 섹터들을 나타낸다). 프로그램 명령에 응답하여, 대상이 되는 동작 정보에 따라서, 선택 신호 SEL_TR, SEL_WP 및 Y 디코드 신호 SEL_Y(i)(i=1 내지 M)가 출력된다.

프로그램 동작에 앞서서, Y 디코드 신호 SEL_Y(i)(i=1 내지 M)에 의해 선택된 비트 라인그룹 BL(i)(i=1 내지 M)에 접속되고 선택 신호 SEL_TR, SEL_WP에 의하여 선택된 비휘발성 메모리 셀(MC)의 데이터는, 검증 지시 신호(PGV)가 하이 레벨이 됨에 따라 검증 센스 증폭기(19)에 의하여 읽어내진다. 각각의 읽어낸(readout) 데이터는 비교 회로(21)에서 기대 데이터와의 비교되고, 각각의 비휘발성 메모리 셀이 프로그램 상태에 있는지 아닌지의 여부를 판정하기 위한 검사가 비트 기반에서 수행된다.

상기 판정의 결과, 프로그램된 상태가 아닌 비휘발성 메모리 셀(MC)에 대하여 프로그램 동작이 이루어진다. 이 비휘발성 메모리 셀(MC)가 접속되어 있는 비트 라인은 비트 라인그룹 BL(i) 내의 N개의 비트 라인 중 1개이지만, 상기 비트 라인은 프로그램 지시 신호 PG(j)(j=1 내지 N)에 의하여 선택되고, 프로그램용 바이어스 전압이 상기 비트라인에 인가된다. 바이어스 인가 후, 하이레벨의 검증 지시 신호(PGV)에 의하여, 비휘발성 메모리 셀(MC)로부터의 데이터를 읽어내고 기대 데이터와 비교한다. 비교 결과가 일치할 때까지, 바이어스 인가와 데이터 비교가 교대로 반복된다. 프로그램 대상의 불휘발성 메모리 셀(MC)에 저장되어 있는 데이터가 기대 데이터와 비교되면서, 차례차례, 바이어스 인가를 실시하고 프로그램 동작을 한다. 읽기 데이터가 기대 데이터와 일치한 시점에서, 프로그램 동작이 완료되었다고 하고 하이레벨의 일치 신호(MCH)가 출력된다. 일치 신호(MCH)의 출력에 응답하여, Y 디코드 신호(SEL_Y(i)(i=1 내지 M)) 및 선택 신호(SEL_TR, SEL_WP)에 의해 선택되는 디코드 신호 STR(i)/SWP(i)가 하이 레벨이 되어 출력된다. 일치 신호(MCH)가 출력되었을 때의 읽기 데이터는, 디코드 신호 STR(i)/SWP(i)로 선택되는 휘발성 기억부(25)에 저장된다.

이 때, 셀렉터(23)로서 도 3의 구성을 가지는 경우의 타이밍 차트는 도시되어 있지 않지만, 검증 지시 신호 PCV가 하이 레벨이 되는 타이밍마다, Y 디코드 신호 SEL_Y(i)(i=1 내지 M) 및 선택 신호 SEL_TR, SEL_WP로 선택되는 디코드 신호 STR(i)/SWP(i)가 하이 레벨이 되어 출력된다. 바이어스 인가 후의 검증 동작마다, 디코드 신호 STR(i)/SWP(i)가 출력되고, 읽어낸 데이터가 휘발성 기억부(25)에 저장된다.

또한, 동작 정보에 대한 소거 동작의 타이밍 차트는 도시되어 있지 않지만, 비휘발성 기억부(11)의 모든 비휘발성 메모리 셀(MC)에 대하여 일괄적으로 소거 동작을 하는 것, 프로그램용의 바이어스 전압과는 다른 소거용 바이어스 전압이 인가되는 것을 제외하면 프로그램 동작의 타이밍 챠트와 동일한 동작을 실시한다. 즉, Y 디코드 신호 SEL_Y(i)(i=1 내지 M)가 차례로 증대하면서, 각각의 Y 디코드 신호 (SEL Y(i))에 의하여 선택되는 비트 라인그룹 BL(i)에 접속되어 있는 비휘발성 메모리 셀(MC)에 대한 소거 동작이 수행된다. 도 4와 마찬가지로, 소거 지시 신호(ER)에 따른 소거용 바이어스 전압의 인가와 그것에 이어지는 검증 지시 신호 (ERV)에 따른 검증 동작이 반복적으로 이루어져, 읽기 데이터가 기대 데이터와 일치한 시점에서, 소거 동작이 완료되었다고 하고 하이 레벨의 일치 신호(MCH)가 출력된다. 일치 신호(MCH)의 출력에 응답하여, Y 디코드 신호 SEL_Y(i) 및 선택 신호 (SEL_TR, SEL_WP)로 선택되는 디코드 신호 STR(i)/SWP(i)가 하이 레벨이 되어 출력된다. 일치 신호(MCH)가 출력되었을 때의 읽기 데이터는, 디코드 신호 (STR(i)/SWP(i))에 의해 선택되는 휘발성 기억부(25)에 저장된다.

또한, 프로그램 동작의 경우와 마찬가지로 소거 동작에서도, 바이어스 인가후 검증 동작마다, 디코드 신호 STR(i)/SWP(i)를 출력하는 동작, 리드아웃 데이터를 휘발성 기억부(25)에 저장하는 동작이 실현 가능하다는 것은 말할 필요도 없다.

비휘발성 메모리 셀(MC)에 저장되어 있는 데이터가 리라이트를 거쳐 반전되지 않는 다면은, 원래의 데이터가 판독될 것이다. 리라이트가 완료되어 있지 않는 상태에서는 비휘발성 기억장치는 변경 전의 동작 정보에 기초하여 동작하는 것이 좋고, 휘발성 기억부도 종전의 동작 정보를 계속 저장하고 있는 것이 바람직하다. 쓰기 동작이 미완료된 상태에서, 검증 동작에 의해 판독된 데이터가 휘발성 기억부에 저장된다고 하더라도, 저장 내용은 불변할 것이며 설정되어 있는 동작 정보는 변경되지 않을 것이다.

동작 정보의 최초의 설정은 전원 공급에 따라서 비휘발성 기억부로부터 휘발성 기억부에 전송되어 저장된다. 이 기능을 포함하는 도 1의 실시예의 더 상세한 구체적인 일례를 도 9 내지 도 l5에 나타낸다.

도 9는 도 1에 나타내는 휘발성 기억부(25)의 상세한 회로이다. 도 10을 참조하여 후술하는 바와 같이, 휘발성 기억부(25)는, 비휘발성 메모리 셀(MC)로부터 판독되어 데이터 라인(D3)을 거쳐 검증 센스 증폭기(19)로 전송된 데이터가 저장 영역에 저장되도록 구성되는바, 상기 저장영역은 도 1의 셀렉터(23)에 대한 제3 구현예에서 설명된 방식으로 선택된다. 도 9에 있어서, 휘발성 기억부의 저장 위치를 나타내는 디코드 신호 STR(i)/SWP(i)에 의하여, 선택된 휘발성 기억부는 트랜지스터(N10와 N11)가 도통하고, 데이터 라인(D3)의 정보가 래치 회로(L10)에 전송되어 유지된다. 트랜지스터(N12)는 N 채널 트랜지스터 (N10)의 보상 소자이고, 데이터 라인(D3)의 정보가 "1"일 때의 문턱값에 의한 N10 출력 전압의 저하를 보상하고, 래치 회로(L10)에 전송되어 유지된다.

트랜지스터(N12)는 N 채널 트랜지스터(N10)의 보상 소자이며, 데이터 라인(D3)의 정보가 "1" 일 때의 문턱값에 의한 N10 출력 전압의 저하를 보상하고, 래치 회로(L10)의 반전을 가속시킨다. N10과 병렬로 P 채널 트랜지스터를 설치하는 경우에는 N12는 필요하지 않다.

도 10은 도 1에 나타낸 셀렉터(23)의 제3 구체례이며, M=8으로 하였을 경우이다. 도 9의 휘발성 기억부를 선택하는 셀렉터 회로이다. 전술한 도 2와 다른 부분만 설명하면, 도 10에 있어서, 셀렉터는 전원 공급 검지 신호(POR)가 입력되는 논리 게이트(N100)를 구비한다. 전원 공급에 따라서 전원 공급 검지 신호(POR)가 활성화되고, 비휘발성 기억부로부터 휘발성 기억부에 차례차례 전송되는 동작 정보가 선택 신호 SEL_TR, SEL_WP 및 Y 디코드 신호 SEL_Y(i)에 의하여 차례로 선택된 휘발성 기억부에 넣어진다.

즉, 전원 공급 후의 동작 정보의 최초의 설정은 논리 게이트 N100 와 N103에 의하여 셀렉터가 작용한다. 또한, 유저에 의한 동작 정보의 리라이트 시에는 전술한 도 2와 같이, 논리 게이트 N101와 Nl02와 Nl03에 의하여 셀렉터가 작용한다. 이 때, 도 10에 있어서 신호 VERIFY는 도 2에 있어서, 검증 지시 신호(PGV 및 ERV)가 노아 게이트와 인버터 게이트를 거쳐 논리합 연산되어 출력되는 신호이다.

또한, 도 11에 도시하는 바와 같이, Y 디코드 신호 SEL_Y(i)(i=0 내지 7)는 후술하는 섹터 어드레스 SA(0) 내지 SA(6)의 디코드 논리 출력과 선택 신호 SEL_TR, SEL_WP의 논리합 출력으로부터 생성된다.

도 12는 섹터 어드레스와 제2 동작 정보와, 비휘발성 기억부의 메모리 셀과 의 대응표이다. 섹터 어드레스 SA(0) 내지 SA(6)와 각 섹터의 제 2 동작 정보인 프로텍트 정보가 비휘발성 기억부의 워드 라인 WLWP 상의 어느 칼럼 어드레스에 SEL_Y(i)(i=1 내지 8))의, 그리고 어느 I/O(D2(0) 내지(l5))에 저장되어 있는지를 나타낸다. 이 예에서는 섹터는 0 내지 127 까지의 128 섹터를 구비한다. 예를 들면 섹터 0을 프로그램하는 경우에는 SEL_Y(0)를 선택하고, 16개의 데이터 버스 중의 D2(0)에만 프로그램을 실시한다.

도 13은 섹터 어드레스와 제 1 동작 정보와, 비휘발성 기억부의 메모리 셀과의 대응표이다. 섹터 어드레스 SA(0) 내지 SA(6)와 제 1 동작 정보인 트리밍용 데이터가 비휘발성 기억부의 워드 라인 WLTR상의 어느 칼럼 어드레스의 그리고, 어느 I/O에 저장되어 있는지를 나타낸다. 이 예에서는 트리밍 정보는 0 내지 127까지의 128 비트를 구비한다. 이 경우, 섹터 어드레스는 트리밍 데이터를 프로그램할 때의 어드레싱을 위하여 사용된다. 제 1 동작 정보와 제 2 동작 정보인 것 각각의 데이터의 리라이트는 비휘발성 기억부에 대하여 이루어진다. 각 동작 정보는 전원 공급시에 비휘발성 기억부로부터 읽어내어 휘발성 기억부에 저장된다. 따라서, 프로텍트 정보나 트리밍 정보를 사용하여 동작을 실시하는 회로는 직접 그때마다, 비휘발성 기억부로부터 동작 정보를 읽어내는 것은 아니며, 휘발성 기억부가 유지하고 있는 동작 정보를 참조하고 동작을 실시한다. 그것을 도 14에 나타낸다.

도 14는 제1 실시예에 있어서 전원 공급 후의 제1 동작 정보와 제2 동작 정보의 읽기 동작을 나타내는 타이밍 챠트이다. 전원 공급 검지 신호 POR 신호는 디바이스가 전원 공급되어 디바이스가 기동하였을 때에 비휘발성 기억부의 정보를 읽 어내고, 휘발성 기억부에 저장할 때에 High 레벨이 되는 신호이다. 이 예에서는 기동하면 우선 SEL_TR=High가 되어, SEL_Y(i)(i=0 내지 7)까지를 차례로 선택하여 리던던시 어드레스 정보나 트리밍 정보를 비휘발성 기억부로부터 읽어내고, 휘발성 기억부에 저장하며, 이어서 SEL_WP=High가 되어 프로텍트 정보를 비휘발성 기억부로부터 읽어내어 휘발성 기억부에 저장한다.

휘발성 기억부에 저장된 섹터 프로텍트 정보는 WP(0) 내지 WP(127)의 신호선에 상시 출력되고, 또한 리던던시 어드레스 정보와 트리밍 정보는 TR(0) 내지 TR(127)의 신호선에 상시 출력된다. 동작 정보에 의하여 동작하는 회로는 이들 신호를 상시 참조하여, 동작을 실시할 수 있다. 예를 들면, 섹터 O를 프로그램 또는 소거하는 경우에는 먼저 WP(0)의 동작 정보를 참조하여, 프로텍트가 걸려 있으면 프로그램 또는 소거를 하지 않도록 제어한다. 오실레이터 주기의 트리밍 정보가 TR(0) 내지 TR(2)에 할당되어 있는 경우에는 TR(0) 내지 TR(2) 상태에 의하여 주기를 변경하도록 제어한다.

도 15에, 예를 들면 제1 실시예에 있어서 섹터 0의 동작 정보의 프로그램 동작 파형을 나타낸다. 이것은 비휘발성 기억부의 섹터 0에 상당하는 동작 정보를 저장하는 비휘발성 메모리 셀의 데이터를“1"로부터“0"으로 하는 것이다. 이 경우, 프로그램 정보는 전원이 차단되어도 유지되어 있을 필요가 있기 때문에, 비휘발성 기억부의 미리 할당된 어드레스에 프로그램을 실시한다. 섹터 0의 경우에는 SEL_Y(0)을 선택하고, 또한 SEL_WP가 선택하는 워드 라인 WLWP로 연결되는 16개 있는 비트 라인 중 D2(0)가 연결되는 I/O에 프로그램을 실시한다. 프로그램이 완료되 었는지를 실제로 비휘발성 기억부로부터 읽어내고, 검증하는 검증 동작을 실시하고, 검증이 패스할 때까지 상기 프로그램 동작을 반복한다. 검증이 패스하면, 그 시점에서의 읽어내기 데이터가 검증 증폭기에 의하여 데이터 버스 (D3) 상에 이미 출력되어 있으므로, SWP(0)를 하이(High)로 하여 휘발성 메모리에 저장함으로써, 리라이트한 비휘발성 기억부의 내용을 휘발성 기억부에 저장하여 리라이트 동작 정보를 즉시 반영시킬 수 있다. 리던던시, 트리밍 정보의 프로그램에 관하여서도 마찬가지이다.

도 16에, 제1 실시예에 있어서 섹터의 동작 정보의 소거 동작 파형을 나타낸다. 이 경우, 전술한 프로그램과는 달리, 소거 동작은 일괄하여 모든 섹터의 동작 정보를 소거한다. 이것은 비휘발성 기억부의 섹터에 상당하는 동작 정보를 저장하는 128개 분의 비휘발성 메모리 셀의 데이터를, 일괄적으로“0"으로부터“1"로 하는 것이다. 따라서, 검증 동작도 소거된 모든 섹터의 동작 정보분에 관하여 실시한다. 프로그램의 경우와 마찬가지로, 소거가 완료되었는지를 실제로 비휘발성 기억부로부터 읽어내어 검증하는 검증 동작을 실시하고, 검증이 패스할 때까지 상기 소거 동작을 반복한다. 검증이 패스하면, 그 시점에서의 읽어내기 데이터가 검증 증폭기에 의하여 데이터 버스(D3)상에 이미 출력되어 있으므로, SWP를 하이(High)로 하고 휘발성 메모리에 저장함으로써, 리라이트한 비휘발성 기억부의 내용을 휘발성 기억부에 저장하여 리라이트 동작 정보를, 즉석에서 반영시킬 수 있다. 이것을 전체 섹터의 프로텍트 정보에 관하여 실시한다. 리던던시, 트리밍 정보의 소거에 관하여도 마찬가지이다.

도 5에 나타내는 제2 실시예에서는 비휘발성 기억부에의 리라이트 동작의 종별에 따라서, 리라이트 후의 데이터가 확정되어 있는 것을 이용하고, 리라이트 동작 완료 시에, 리라이트 동작의 지시 신호에 따라 확정되어 있는 데이터를, 휘발성 기억부에 저장하는 경우이다. 즉, 비휘발성 메모리 셀에의 데이터의 리라이트에 대하여는 데이터“1"로부터“0"에의 리라이트인 프로그램 동작과 데이터“O"로부터“1"에의 리라이트인 소거 동작과 같이, 데이터의 천이 방향이 확정되어 있다. 이 비휘발성 메모리 셀의 리라이트의 특징을 이용한다. 외부로부터 입력되는 커멘드 신호(CMD)가 커멘드 디코더(16)에 입력되는 것에 따라서, 커멘드 신호(CMD)가 디코드되고, 프로그램 지시 신호(PG(j)), 소거 지시 신호(ER)가 출력된다. 프로그램 지시 신호(PC(j), 소거 지시 신호(ER)가, 논리 처리 가능하게 유지되어 있는 동작 정보에 따른 논리 신호로서 커멘드 디코더(16)에 유지되고, 휘발성 기억부의 저장 데이터의 반전을 제어한다.

도 5에 나타내는 제2 실시예의 회로 블록도는 제1 실시예의 회로 블럭도(도 1)에 있어서, 셀렉터(23)를 대신하고, 셀렉터(27) 및 전송 데이터 생성부(29)를 구비하고 있다.

셀렉터(27)는 선택 신호 SEL_TR, SEL_WP, Y 디코드 신호 SEL_Y(i)(i=1 내지 M), 프로그램 지시 신호 PG(j)(j=1 내지 N) 및 비교 회로(21)로부터 출력되는 일치 신호(MCH)가 입력된다. 선택 신호 SEL_TR, SEL_WP 및 Y 디코드 신호 SEL_Y(i)에 의하여 선택되는 비휘발성 기억부(11)의 비트 라인그룹 BL(i)에 접속되어 있는 비휘발성 메모리 셀(MC) 마다, 휘발성 기억부(25)의 저장 위치를 나타내는 디코드 신호 STR(i)/SWP(i)가 출력된다. 프로그램 동작의 경우에는 비트 라인그룹 BL(i) 내의 N개의 비트 라인 중에서, 프로그램 대상인 비휘발성 메모리 셀(MC)이 접속되어 있는 비트 라인이 선택된다. 이 경우, 디코드 신호 STR(i)/SWP(i)의 출력은 일치 신호(MCH)가 하이 레벨이 됨에 따라 출력된다. 리라이트의 완료 시점에서 휘발성 기억부(25)에 있어서의 데이터 저장 위치가 지시된다.

전송 데이터 생성부(29)는 일치 신호(MCH) 및 프로그램 지시 신호 PG(j)(j=1 내지 N)/소거 지시 신호(ER)가 입력되고, 일치 신호(MCH)의 출력에 따라서, 비트 라인그룹 BL(i)를 구성하는 N개의 비트 라인에 대응하여 데이터를 출력한다. N개의 비트 라인 중에서, 프로그램 대상인 비휘발성 메모리 셀(MC)이 접속되어 있는 비트 라인에 대응하여 프로그램 상태의 데이터를 생성하고, 또는 소거 동작에 대하여는 비트 라인그룹 BL(i)를 구성하는 모든 비트 라인에 대응하여 소거 상태의 데이터를 생성한다.

이에 의하여, 리라이트 동작의 완료를 나타내는 일치 신호(MCH)의 출력에 따라서, 셀렉터(27)에 있어서 리라이트 대상에 따른 디코드 신호 STR(i)/SWP(i)가 출력되는 동시에, 전송 데이터 생성부(29)에 있어서, 리라이트 동작에 따른 데이터를 리라이트 대상의 비트 위치에 따라 출력할 수 있다.

도 6에는 휘발성 기억부(25), 셀렉터(27) 및 전송 데이터 생성부(29)를 구체화한 회로예이다. 1 비트분의 데이터를 저장하는 회로 구성을 나타낸다.

휘발성 기억부(25)는 2개의 래치 회로(L1, L2)가 트랜스퍼 게이트 T2를 사이에 두고 접속되는 시프트 레지스터 구성을 가지고 있다. 트랜스퍼 게이트 T1를 거 쳐 입력 단자(D)가 래치 회로(L1)에 접속되는 동시에, 래치 회로(L2)가 출력 단자(Q)에 접속되어 있다. 도시되지 않지만, 휘발성 기억부(25)는 출력 단자 Q에 다음 휘발성 기억부(25)의 입력 단자(D)에 접속되고, 다단에 직렬 접속된 구성을 가지고 있고, 초단의 휘발성 기억부(25)의 입력 단자로부터, 차례로 데이터의 전송을 하는 구성이다. 전원 공급시, 초단의 입력 단자(D)로부터 비휘발성 기억부(11)에 저장되어 있는 동작 정보를 읽어내어 차례로 전송하고 휘발성 기억부(25)에 저장한다.

래치 회로(L1)의 저장 노드(N1)와 래치 회로(L2)의 저장 노드(N2)에는 각각, 전원 전압(VCC)과의 사이에, PMOS 트랜지스터(P1, P2) 접지 전위와의 사이에, NMOS 트랜지스터(N1, N2)가 접속되어 있다. NMOS 트랜지스터(N2)의 게이트 단자로부터 PMOS 트랜지스터(P1)의 게이트 단자를 향하여 인버터 게이트(I1)가 접속되며, NMOS 트랜지스터(N1)의 게이트 단자로부터 PMOS 트랜지스터 P2의 게이트 단자를 향하여 인버터 게이트(I2)가 접속되어 있다. PMOS 트랜지스터(P1, P2), NMOS 트랜지스터(N1, N2) 및 인버터 게이트(I1, I2)에 의하여, 전송 데이터 생성부(29)가 구성되어 있다.

셀렉터(27)는 NMOS 트랜지스터(N1) 및 인버터 게이트(I2)를 구동하는 프로그램용 디코드부(27A)와, NMOS 트랜지스터(N2) 및 인버터 게이트(I1)을 구동하는 소거용 디코드부(27B)로 구성되어 있다. 전자의 프로그램용 디코드부(27A)는 프로그램 지시 신호 PG(j)(j=1 내지 N) 중 1 신호, 일치 신호(MCH), 선택 신호 SEL_TR 또는 SEL_WP 및 Y 디코드 신호 SEL_Y(i)(i=1 내지 M) 중 1 신호가 낸드 게이트에 입 력되고, 이 낸드 게이트로부터 인버터 게이트를 거쳐 디코드된 신호가 출력된다. 후자의 소거용 디코드부(27B)는 소거 지시 신호(ER) 및 일치 신호(MCH)가 낸드 게이트에 입력되고, 이 낸드 게이트로부터 인버터 게이트를 거쳐 디코드된 신호가 출력된다.

프로그램용 디코드부(27A)에서는 Y 디코드 신호 SEL_Y(i)에 따라서, 어느 한 조의 비트 라인그룹 BL(i)(i=1 내지 M)이 선택되고, 선택 신호 SEL_TR 또는 SEL_WP에 따라서, 선택된 비트 라인그룹 BL(i)에 대하여 접속하여야 할 비휘발성 메모리 셀(MC)의 로우 방향 위치가 확정된다. 또한, 프로그램 지시 신호 PG(j)에 따라서, 선택된 비휘발성 메모리 셀(MC) 중에서 프로그램 대상의 비휘발성 메모리 셀(MC)이 결정된다. 비휘발성 기억부(11)에 배치되어 있는 비휘발성 메모리 셀(MC) 마다 휘발성 기억부(25)가 구비되어 있다. 휘발성 기억부(25)마다 구비할 수 있는 프로그램용 디코드부(27A) 중에서, 상기 신호의 조합에 따라서 어느 하나의 프로그램용 디코드부(27A)가 일치 신호(MCH)의 하이 레벨 신호의 출력에 따라 활성화되어 하이 레벨을 출력함으로써 NMOS 트랜지스터(N1), PMOS 트랜지스터(P2)가 도통한다. 저장 노드(N1)에 로 레벨, 저장 노드(N2)에 하이 레벨이 저장된다. 휘발성 기억부(25)의 출력 단자(Q)가 로 레벨 신호로 유지되고, 프로그램 상태를 나타내는 데이터“0"이 출력된다.

프로그램용 디코드부(27B)에서는 비휘발성 기억부(11)에 배치되어 있는 모든 비휘발성 메모리 셀(MC)을 일괄하여 소거한다. 따라서, 대응하는 휘발성 기억부(25)에 대하여도, Y 디코드 신호 SEL_Y(i) 및 선택 신호 SEL_TR, SEL_WP에 관련 되지 않고, 일률적으로 소거 상태를 나타내는 데이터“1"을 저장할 필요가 있다. 휘발성 기억부(25)마다 구비되는 모든 프로그램용 디코드부(27B)가 일치 신호(MCH)의 하이 레벨 신호의 출력에 따라 활성화되어 하이 레벨을 출력함으로써, NMOS 트랜지스터(N2), PMOS 트랜지스터(P1)가 도통한다. 저장 노드(N1)에 하이 레벨, 저장 노드 N2에 로우(low) 레벨이 저장된다. 모든 휘발성 기억부(25)의 출력 단자 Q가 하이 레벨 신호로 유지되어 소거 상태를 나타내는 데이터“1"이 출력된다.

이 때, 검증 센스 증폭기(19)는 식별부 및 증폭기의 일례이며, 검증 센스 증폭기(19)보다 증폭되어 출력되는 읽기 데이터가 논리 처리 가능하게 유지되어 있는 동작 정보에 따른 논리 신호의 일례이다. 또한, 커멘드 디코더(16)는 식별부 및 리라이트 제어부의 일례이며, 커멘드 디코더(16)로부터 출력되는 프로그램 지시 신호 PG(j), 소거 지시 신호(ER)가 논리 처리 가능하게 유지되어 있는 동작 정보에 따른 논리 신호의 일례이다. 또한, 비교 회로(21)은 일치 판정부 또는 완료 판정부의 일례이다. 또한, 전송 데이터 생성부(29)는 리라이트 정보 지시부의 일례이다.

리라이트 도상에 있어서 비휘발성 메모리 셀(MC)에 저장되어 있는 데이터가 반전하고 있지 않는 경우에는 리라이트 동작의 완료를 나타내는 일치 신호(MCH)에 의하여 휘발성 기억부에 저장되어 있는 동작 정보도 종전의 정보로 유지된다. 리라이트가 완료되어 있지 않는 상태에서는 비휘발성 기억장치는 변경 전의 동작 정보에 기초하여 동작하는 것이 바람직하다.

이상의 설명으로부터 알 수 있는 바와 같이, 본 실시예에 의하면, 트리밍 정보나 라이트 프로텍트 정보 등의 동작 정보가 전원 공급 후에 설정, 또는 전원 공 급 기간 중에 갱신됨에 있어서, 비휘발성 기억부(11)에 저장하는 동작을 선행시킨다. 제1 실시예에서는 저장 완료 시에는 검증 센스 증폭기(19)에, 리라이트된 비휘발성 메모리 셀(MC)로부터의 데이터가 읽어내어져 있으므로, 리라이트 완료를 나타내는 일치 신호(MCH)의 출력에 따라서, 읽어내는 데이터를 휘발성 기억부(25)에 전송할 수 있다. 제2 실시예에서는 리라이트라 함은 프로그램 동작 또는 소거 동작이며, 각각에 리라이트된 데이터의 논리값은 이미 알려져 있는 것이다. 즉, 프로그램 동작이 완료되면, 리라이트된 데이터는“0"이 되고, 소거 동작이 완료되면, 리라이트된 데이터는“1"이 된다. 이에 프로그램 지시 신호 PG(j)(j=1 내지 N) 또는 소거 지시 신호(ER)에 따라서, 리라이트 후의 데이터의 논리값은 확정될 수 있고, 리라이트 완료를 나타내는 일치 신호(MCH)의 출력에 따라서, 미리 확정 가능한 데이터를 휘발성 기억부(25)에 저장할 수 있다.

비휘발성 기억부(11)로부터의 동작 정보의 읽기 억세스 동작은 전원 공급시 또는 비휘발성 기억장치를 초기화하는 리세트 동작시에만 실시될 뿐이고, 전원 공급 기간 중에 있어서 동작 정보의 갱신 등이 있었을 경우에는 비휘발성 기억부(11)의 저장 후에 다시 읽어내기를 실시할 필요는 없고, 휘발성 기억부(25)에의 동작 정보의 저장을 실시할 수 있다. 비휘발성 기억부(11)로부터의 동작 정보의 재 읽어내기 동작이 불필요하게 되고, 동작 정보의 갱신 시간을 단축시킬 수 있다. 비휘발성 기억장치의 출하 시험에 있고, 리던던시 어드레스 정보나 각종의 트리밍 정보를 저장할 때 시간을 단축할 수 있어서, 출하 시험 시간을 단축할 수 있다. 또한, 어플리케이션 시스템에 넣어진 후에 있어서는 시스템의 요구에 따라 설정의 변경을 하는 쓰기 방지 정보 등의 동작 정보에 있어서 갱신 시간을 단축시킬 수 있다.

비휘발성 기억장치의 대용량화나 고기능화의 진전에 따라, 리던던시 구제하여야 할 불량 메모리 셀의 수가 증대되고, 쓰기 방지 기능이 적용되는 섹터 등의 메모리 영역의 구획수가 증대되는 것을 생각할 수 있다. 또한, 동작 조건을 조정하여야 할 회로 기능이 증가하는 일도 생각할 수 있다. 비휘발성 기억부에 저장하여야 할, 리던던시 어드레스 정보, 쓰기 방지 정보, 각종 트리밍 정보 등의 동작 정보가 증가하는 것을 생각할 수 있다. 이 경우에 본 실시예의 동작 정보의 저장 기능을 구비하고 있으면, 동작 정보의 설정이나 갱신을 신속하게 실시할 수 있다.

전원 공급 기간 중에 있어서, 회로의 동작 조건을 결정하는 동작 정보를 변경할 때에, 비휘발성 기억부(11)에의 저장이 완료된 시점에서, 지체 없이 휘발성 기억부(25)의 내용을 갱신하여 회로 동작에 반영할 수 있다. 또한, 비휘발성 기억부(11)에의 동작 정보의 저장 후에 읽어내기 억세스 동작을 실시할 필요가 없기 때문에, 읽기 억세스 동작에 따른 전류 소비는 없다. 동작 정보의 설정 또는 갱신의 처리에 있어서 소비 전류를 줄일 수 있다.

또한, 본 발명은 상기 실시예에 한정되는 것이 아니며, 본 발명의 취지를 일탈하지 않는 범위 내에서 여러 가지 개량, 변형이 가능하다는 것은 말할 필요도 없다. 예를 들면, 트리밍 정보와 쓰기 방지 정보로 대하여, 비휘발성 기억부에의 저장과 그 후의 휘발성 기억부에의 저장을 실시하는 경우를, 예를 들어 설명하였지만, 본 발명은 이것에 한정되는 것은 아니다. 리던던시 어드레스 정보 등, 그 밖의 동작 정보에 대하여도 이와 같이 적용할 수 있다.

또한, 제2 동작 정보로서는, 읽기 방지 정보, 읽기 제한 정보, 읽기를 허가하기 위한 지정 코드 정보 등의 정보이어도 좋다.

Claims (15)

1. 동작 정보를 저장하는 비휘발성 기억부와, 급전중, 상기 비휘발성 기억부에 저장되어 있는 상기 동작 정보를 기억해두는 휘발성 기억부를 구비하는 비휘발성 기억장치의 정보 설정 방법에 있어서,

   상기 동작 정보의 설정 또는 갱신시에,

   상기 비휘발성 기억부의 리라이트를 실시하는 단계와,

   상기 리라이트 단계의 종료시에, 논리 처리 가능하게 유지되어 있는 상기 동작 정보에 따른 논리 신호에 기초하여, 상기 휘발성 기억부에의 상기 동작 정보의 기억을 실시하는 단계

   를 가진 것을 특징으로 하는 비휘발성 기억장치의 정보 설정 방법.
2. 제 1 항에 있어서,

   상기 리라이트 단계는

   상기 비휘발성 기억부에 바이어스 인가를 실시하는 단계와,

   상기 비휘발성 기억부 내의 저장 정보로서, 상기 바이어스 인가의 단계에 의하여 리라이트를 하고 있는 상기 저장 정보의 읽기를 실시하는 단계를 가지고,

   상기 동작 정보에 따른 논리 신호는 상기 저장 정보이며, 상기 휘발성 기억부에는 상기 저장 정보가 기억되는 것을 특징으로 하는 비휘발성 기억장치의 정보 설정 방법.
3. 제 2 항에 있어서,

   상기 바이어스 인가 단계 및 상기 읽기 단계는 상기 동작 정보가 상기 비휘발성 기억부에 저장될 때까지, 교대로 반복하여 이루어지고,

   상기 휘발성 기억부에의 상기 저장 정보의 기억은 상기 읽기 단계마다 실시되는 것을 특징으로 하는 비휘발성 기억장치의 정보 설정 방법.
4. 제 2 항에 있어서,

   상기 읽어내기 단계에 의하여 읽어내는 상기 저장 정보가, 상기 동작 정보와 일치하는지 아닌지의 일치 판정을 실시하는 단계를 가지고,

   상기 휘발성 기억부에의 상기 저장 정보의 기억은 상기 일치 판정의 단계에 의한 일치 결과에 따라서 이루어지는 것을 특징으로 하는 비휘발성 기억장치의 정보 설정 방법.
5. 제 1 항에 있어서,

   상기 동작 정보의 설정 또는 갱신은 리라이트 지시 신호에 따라 이루어지고,

   상기 리라이트 단계가 완료되었는지 아닌지의 완료 판정을 실시하는 단계를 가지고,

   상기 동작 정보에 따른 논리 신호는 상기 리라이트 지시 신호인 것을 특징으로 하는 비휘발성 기억장치의 정보 설정 방법.
6. 제 5 항에 있어서,

   상기 리라이트 지시 신호에 따라서, 상기 휘발성 기억부에 기억되어야 할 상기 동작 정보를 결정하는 단계를 가지는 것을 특징으로 하는 비휘발성 기억장치의 정보 설정 방법.
7. 제 5 항에 있어서,

   상기 리라이트 지시 신호는 프로그램 지시 신호 또는 소거 지시 신호인 것을 특징으로 하는 비휘발성 기억장치의 정보 설정 방법.
8. 제 1 항에 있어서,

   상기 비휘발성 기억부에 저장되어 있는 상기 동작 정보는 전원 투입에 따라서 상기 휘발성 기억부에 전송되는 것을 특징으로 하는 비휘발성 기억장치의 정보 설정 방법.
9. 동작 정보를 저장하는 비휘발성 기억부와, 급전중 상기 비휘발성 기억부에 저장되어 있는 상기 동작 정보를 기억하여 두는 휘발성 기억부를 구비한 비휘발성 기억장치에 있어서,

   상기 동작 정보의 설정 또는 갱신 시에,

   상기 비휘발성 기억부의 리라이트 종료시에, 상기 동작 정보에 따라서 논리 처리 가능한 논리 신호를 출력하는 식별부를 구비하고,

   상기 식별부로부터 출력되는 논리 신호에 기초하여, 상기 휘발성 기억부에의 상기 동작 정보의 기억을 실시하는 것을 특징으로 하는 비휘발성 기억장치.
10. 제9항에 있어서, 상기 식별부로서 상기 비휘발성 기억부 내의 저장 정보를 읽어내는 증폭기를 구비하고, 상기 식별부에 의하여 출력되는 논리 신호는 상기 증폭기에 의하여 읽어내는 상기 저장 정보이며, 상기 휘발성 기억부에는 상기 저장 정보가 기억되는 것을 특징으로 하는 비휘발성 기억장치.
11. 제 10 항에 있어서,

    상기 비휘발성 기억부의 리라이트는 상기 증폭기에 의하여 읽어내는 상기 저장 정보가 상기 동작 정보에 일치할 때까지, 교대로 반복하여 이루어지고,

    상기 휘발성 기억부의 상기 저장 정보의 기억은 상기 증폭기에 의하여 상기 저장 정보가 읽어내질 때마다 실시되는 것을 특징으로 하는 비휘발성 기억장치.
12. 제 10 항에 있어서,

    상기 증폭기에 의하여 읽어내는 상기 저장 정보가 상기 동작 정보와 일치하는 지 아닌 지의 판정을 실시하는 일치 판정부를 구비하고,

    상기 휘발성 기억부에의 상기 저장 정보의 기억은 상기 일치 판정부에 의한 일치 결과에 따라서 실시되는 것을 특징으로 하는 비휘발성 기억장치.
13. 제 9 항에 있어서,

    상기 식별부로서 설정 또는 갱신되는 상기 동작 정보의 천이 방향에 따라서 리라이트 제어를 실시하는 리라이트 제어부를 구비하고, 또한

    상기 비휘발성 기억부의 리라이트가 완료되었는 지 아닌 지의 판정을 실시하는 완료 판정부를 구비하고,

    상기 식별부에 의하여 출력되는 논리 신호는 상기 리라이트 제어부에 의하여 상기 동작 정보의 천이 방향에 따라 설정되는 리라이트 지시 신호이고, 상기 완료 판정부에 의한 판정에 따라서, 상기 휘발성 기억부에는 상기 리라이트 지시 신호에 따른 상기 동작 정보가 기억되는 것을 특징으로 하는 비휘발성 기억장치.
14. 제 13 항에 있어서,

    상기 리라이트 지시 신호에 따라서, 상기 휘발성 기억부에 기억되어야 할 상기 동작 정보를 지시하는 리라이트 정보 지시부를 구비하는 것을 특징으로 하는 비휘발성 기억장치.
15. 제 13 항에 있어서,

    상기 리라이트 지시 신호는 프로그램 지시 신호 또는 소거 지시 신호인 것을 특징으로 하는 비휘발성 기억장치.

Images